CN107658283B - 用于电机驱动的集成功率模块和智能功率模块 - Google Patents

用于电机驱动的集成功率模块和智能功率模块 Download PDF

Info

Publication number
CN107658283B
CN107658283B CN201710920140.4A CN201710920140A CN107658283B CN 107658283 B CN107658283 B CN 107658283B CN 201710920140 A CN201710920140 A CN 201710920140A CN 107658283 B CN107658283 B CN 107658283B
Authority
CN
China
Prior art keywords
pins
power module
low
integrated power
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710920140.4A
Other languages
English (en)
Other versions
CN107658283A (zh
Inventor
吴美飞
程宇
徐晖
李祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Microelectronics Co Ltd
Original Assignee
Hangzhou Silan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Microelectronics Co Ltd filed Critical Hangzhou Silan Microelectronics Co Ltd
Priority to CN201710920140.4A priority Critical patent/CN107658283B/zh
Priority to CN202410453055.1A priority patent/CN118412335A/zh
Publication of CN107658283A publication Critical patent/CN107658283A/zh
Application granted granted Critical
Publication of CN107658283B publication Critical patent/CN107658283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

本申请公开了一种用于电机驱动的集成功率模块和智能功率模块。该集成功率模块包括：引线框架，所述引线框架具有多个管芯垫和多个管脚；以及固定在所述多个管芯垫上的多个高侧晶体管和多个低侧晶体管、第一栅极驱动芯片、第二栅极驱动芯片和第一辅助模块；其中，所述第一栅极驱动芯片用于为所述多个高侧晶体管提供栅极驱动信号，所述第二栅极驱动芯片用于为所述多个低侧晶体管提供栅极驱动信号，所述第一辅助模块用于桥接所述第二栅极驱动芯片和所述多个低侧晶体管中的至少一个晶体管之间的引线。该集成功率模块采用辅助模块改善模块内的芯片布局和走线，从而可以提高集成功率模块的可靠性，提升生产良率和效率。

Description

用于电机驱动的集成功率模块和智能功率模块
技术领域
本发明涉及集成半导体技术领域，更具体地，涉及一种用于电机驱动的集成功率模块及智能功率模块。
背景技术
在电机驱动应用中，可以采用电机驱动电路从直流电源产生三相的驱动电压，用于向三相电机供电。现有的电机驱动电路包括控制芯片、多个栅极驱动芯片、以及由多个晶体管组成的全桥电路。随着人们对于芯片高集成、小型化的需求，已经将电机驱动电路形成集成功率模块，以实现电机控制和功率驱动一体化。
图1和2分别示出根据现有技术的集成功率模块的示意性电路图和内部透视图。如图1所示，现有的电机驱动电路包括电机控制专用芯片A1、第一至第三栅极驱动芯片U1至U3、以及第一至第三高侧晶体管Q11、Q21和Q31、第一至第三低侧晶体管Q12、Q22和Q32。电机控制专用芯片A1用于产生预定相位差的逻辑控制信号。第一栅极驱动芯片U1用于产生控制信号，用于控制串联连接的第一高侧晶体管Q11和第一低侧晶体管Q12的导通状态，在二者的中间节点U产生随时间周期性变化的U相输出信号。类似地，在第二高侧晶体管Q21和第二低侧晶体管Q22的中间节点V产生V相输出信号，以及在第三高侧晶体管Q31和第三低侧晶体管Q32的中间节点W产生W相输出信号。
栅极驱动芯片如图2所示，集成功率模块100将控制芯片、栅极驱动芯片和晶体管安装在同一个引线框上。在集成功率模块100中，第一至第三高侧晶体管Q11、Q21、Q31和第一至第三低侧晶体管Q12、Q22、Q32沿横向并列设置于独立的焊芯垫上。由于焊芯垫之间需要留有安全距离，晶体管横向上的尺寸受到限制。栅极驱动芯片第一至第三栅极驱动芯片U1至U3和电机控制专用芯片A1的位置选择大大占用了纵向空间，进一步使得晶体管纵向的尺寸也受到了限制。由于晶体管的尺寸受到限制，因此集成功率模块100的输出功率也受到限制。进一步地，在集成功率模块100中，第一至第三低侧晶体管Q12、Q22、Q32的源极均连接至同一管脚PGND，在系统应用上只能应用于单电阻采样，无法应用扩展或升级。
此外，集成功率模块100中的芯片数量多达4个。芯片之间采用引线连接，因此，在集成功率模块100内部，引线数量多、乱、杂、长，封装时容易受到应力发生引线弯曲、短路、塌陷、漏引线、引线断裂等问题，使得模块生产的不良率增加，生产成本增高。高压管脚与低压管脚设置混乱，增加了外围PCB走线的复杂程度。
此外，现有技术提供的集成功率模块100中的栅极驱动芯片第一至第三栅极驱动芯片U1至U3中包括自举二极管，由于生产工艺的限制，自举电阻的阻值在300Ω左右，高于一般模块十几倍，可能会导致系统启动不良或变慢，影响系统性能。
进一步地，该集成功率模块100中的栅极驱动芯片第一至第三栅极驱动芯片U1至U3没有集成过流保护、过温保护、FO报警等功能，使得该集成功率模块100的布局设计无法用来重复封装成不内置电机控制专用芯片A1的集成功率模块，如额外增加低压栅极驱动模块，其管脚引线又会非常困难。
发明内容
鉴于上述问题，本发明的目的在于提供一种集成功率模块，其可在实现小体积封装模块的低成本、多管脚布局的基础上实现大功率以及可扩展功能的智能功率模块。
根据本发明的第一方面，提供一种用于电机驱动的集成功率模块，包括：引线框架，所述引线框架具有多个管芯垫和多个管脚；以及固定在所述多个管芯垫上的多个高侧晶体管和多个低侧晶体管、第一栅极驱动芯片、第二栅极驱动芯片和第一辅助模块；其中，所述第一栅极驱动芯片用于为所述多个高侧晶体管提供栅极驱动信号，所述第二栅极驱动芯片用于为所述多个低侧晶体管提供栅极驱动信号，所述第一辅助模块用于桥接所述第二栅极驱动芯片和所述多个低侧晶体管中的至少一个晶体管之间的引线。
优选地，所述多个高侧晶体管固定在公共的管芯垫上，所述多个低侧晶体管分别固定在各自的管芯垫上。
优选地，还包括高压带，所述高压带接收高侧驱动供电电压，并且围绕所述多个高侧晶体管。
优选地，所述高压带将所述多个高侧晶体管与所述多个低侧晶体管、所述第一栅极驱动芯片、所述第二栅极驱动芯片和所述第一辅助模块彼此隔开。
优选地，所述多个高侧晶体管包括包括第一至第三高侧晶体管，所述多个低侧晶体管包括第一至第三低侧晶体管，所述第一高侧晶体管与所述第一低侧晶体管经由管脚串联连接，且在中间节点提供U相输出电压，所述第二高侧晶体管与所述第二低侧晶体管经由管脚串联连接，且在中间节点提供V相输出电压，所述第三高侧晶体管与所述第三低侧晶体管经由引线串联连接，且在中间节点提供W相输出电压，所述第一辅助模块位于所述第二栅极驱动芯片和所述第一低侧晶体管之间，并且用于桥接二者之间的引线，用于提供栅极控制信号。
优选地，所述多个管芯垫包括第一至第六管芯垫，其中，所述第一至第三高侧晶体管固定在公共的第一管芯垫上，所述第一至第三低侧晶体管分别固定在第二至第四管芯垫上，所述第一栅极驱动芯片和所述第二栅极驱动芯片固定在公共的第五管芯上，所述第一辅助模块固定在第六管芯垫上。
优选地，还包括第一至第三自举二极管，所述第一至第三自举二极管的阴极分别连接至所述第一栅极驱动芯片的第一至第三高侧驱动供电电压管脚，所述引线框架还包括第七管芯垫，所述第一至第三自举二极管的阳极共同连接至所述第七管芯垫。
优选地，所述第一至第三自举二极管的阳极形成在同一个P型衬底上。
优选地，所述第二栅极驱动芯片包括电机控制专用模块和低压栅极驱动模块，所述第二栅极驱动芯片包括第一至第三组管脚，第一组管脚用于提供低侧栅极驱动信号，第二组管脚用于提供高侧栅极控制信号、模拟信号和I/O信号，第三组管脚用于接收霍尔信号。
优选地，所述电机控制专用模块及经由所述第二组管脚和所述第二栅极驱动芯片外部的引线向所述第一栅极驱动芯片提供高侧栅极控制信号，经由所述第三组管脚和所述第二栅极驱动芯片外部的引线从所述集成功率模块的外部获取霍尔信号，以及经由所述第二栅极驱动芯片内部的布线向所述低压栅极驱动模块提供低侧栅极控制信号。
优选地，还包括：第二辅助模块，布置在所述第一栅极驱动芯片和所述第二栅极驱动芯片之间。
优选地，所述第二辅助模块包括第一至第三侧边，所述集成功率模块还包括第一至第三组引线，所述第一组引线将所述第二栅极驱动芯片的第二组管脚和第三组管脚连接至所述第二辅助模块的第一侧边，所述第二组引线将所述第二辅助模块的第二侧边连接至所述第一栅极驱动芯片的与所述第二栅极驱动芯片的所述第二组管脚相对应的管脚，所述第三组引线将所述第二辅助模块的第三侧边连接至所述集成功率模块的与所述第二栅极驱动芯片的所述第三组管脚相对应的管脚，其中，所述第二辅助模块用于减小引线长度，并且利用不同侧边将引线的走线方向分别引导至不同的方向。
优选地，所述第一栅极驱动芯片为高压栅极驱动芯片，用于提供高压栅极驱动信号，以及提供辅助走线和信号切换功能。
优选地，还包括：彼此相对的第一侧边和第二侧边：位于所述第一侧边的多个高压管脚；以及位于所述第二侧边的多个低压管脚，所述多个低压管脚包括多个控制信号管脚、多个模拟信号管脚和多个I/O信号管脚。
优选地，所述多个控制信号管脚用于提供高侧栅极控制信号和低侧栅极控制信号，并且用于提供高侧栅极控制信号的所述控制信号管脚邻近所述第一栅极驱动芯片，用于提供低侧栅极控制信号的所述控制信号管脚邻近所述第二栅极驱动芯片。
优选地，还包括：彼此相对的第一侧边和第二侧边；位于所述第一侧边的多个高压管脚；以及位于所述第二侧边的多个低压管脚，所述多个低压管脚包括多个霍尔信号管脚、多个模拟信号和多个I/O信号管脚，其中，所述多个霍尔信号管脚邻接所述第二辅助模块。
优选地，所述集成功率模块还包括多个预留管脚，所述预留管脚可连接至第一栅极驱动芯片，用于拓展所述集成功率模块的功能。
优选地，还包括：彼此隔开的第一区域和第二区域，其中，在所述第一区域中，所述多个高侧晶体管和所述多个低侧晶体管依次沿着第一方向排列，在所述第二区域中，所述第一栅极驱动芯片、所述第二辅助模块、所述第二栅极驱动芯片和所述第一辅助模块依次沿着第一方向排列，所述第一组引线和所述第二组引线大致沿着第一方向延伸，所述第三组引线大致沿着第二方向延伸，所述第一方向与所述第二方向彼此垂直。
优选地，所述多个低侧晶体管的源极分别经由管脚连接至相对应的外部采样电阻。
优选地，所述多个高侧晶体管和所述多个低侧晶体管在彼此垂直的第一方向和第二方向上分别有第一尺寸和第二尺寸，所述第一尺寸在0.6毫米至2.5毫米的范围内，所述第二尺寸在0.6毫米至5毫米的范围内。
根据本发明的第二方面，提供一种智能功率模块，包括上述的集成功率模块。
根据本发明实施例的集成功率模块，采用辅助模块改善模块内的芯片布局和走线，从而可以改变引线的走向及避免与其他引线之间的交叉，从而实现灵活的芯片布局和走线。因此，引线之间间距足够宽，可以有效地减小引线之间的电磁干扰，模块封装时不容易出现短路、断裂、塌丝等现象，增加了模块生产的可靠性，提升了生产良率和效率。
在优选的实施例中，在集成功率模块内部，高侧晶体管和低侧晶体管分开设置。多个高侧晶体管设置在同一个管芯垫上，多个低侧晶体管设置在各自的管芯垫上。因此可以减小晶体管对应管芯垫之间的安全距离，使得可以在该集成功率模块上放置更大尺寸的晶体管，从而可以提高集成功率模块的输出功率。在集成功率模块的外部分别将三个独立的采样电阻连接至三个低侧晶体管的源极，从而可以分别对三相中的每一相进行采样。因此，该集成功率模块可以实现多种电机控制算法，从而容易扩展和升级。
在优选的实施例中，在集成功率模块内部，还包括高压带。所有高压管脚均设计在模块的一侧，所有低压管脚在模块的另一侧，高压带用于隔开高侧晶体管和低侧晶体管。该布局方案很好地杜绝了高压管脚和低压管脚之间因电气间距不够而造成管脚漏电或电路损坏的风险。在印刷电路板的布线上，更有利于高压走线与低压走线分开，避免走线的相互影响。
在优选的实施例中，在集成功率模块内部设置多个独立的自举二极管。所述多个自举二极管形成在同一个P型衬底上，从而可以省去分别连接各个二极管的阳极所需的引线。并且，将多个自举二极管设置在同一个P型衬底上的设计，减少了芯片间的安全距离，达到节省了空间的目的。此外，自举二极管的电阻值可以按需求进行调节，只需更换相应自举二极管芯片就可以达到目的。相反的，传统模块的自举二极管集成在高压栅极驱动芯片内部，串联电阻无法减小至理想值，从而会影响电机驱动系统的性能。
在优选的实施例中，该集成功率模块低压管脚的分布进行了精心合理的设计。将集成功率模块的空管脚用于新的霍尔信号管脚。集成功率模块与霍尔信号管脚相对应的管脚均位于集成功率模块的邻近第二辅助模块的一侧中间位置。将易受到干扰要求尽量靠近芯片的模拟信号管脚全部设计放在集成功率模块邻近第二栅极驱动芯片的一侧，由第二栅极驱动芯片直接引线连接至集成功率模块的相应管脚上。最后3个I/O管脚(FG、FGS、CCW)和3个预留管脚则由第一栅极驱动芯片C11的辅助引线连接到集模块300邻近第一栅极成功率驱动芯片的一侧的相应管脚上。
根据上述实施例的集成功率模块实现了小型化和多功能化，并且利用辅助模块桥接引线而改善了可靠性。例如，在22mm*11.4mm的面积中，除了实现电机控制和功率驱动一体化之外，还可以放置相对大尺寸的晶体管芯片，达成了增加功率面积的目的。例如，晶体管芯片在彼此垂直的第一方向和第二方向上分别有第一尺寸和第二尺寸，所述第一尺寸在0.6毫米至2.5毫米的范围内，所述第二尺寸在0.6毫米至5毫米的范围内。该模块还集成了BSD、过温、过流、限流、欠压等众多保护功能，还可以对模块进行功能扩展，达到更高的应用要求。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据现有技术的集成功率模块的示意性电路图。
图2示出根据现有技术的集成功率模块的内部透视图。
图3示出根据本发明第一实施例的集成功率模块的示意性电路图。
图4示出图3中的电机控制专用芯片的管脚分布图。
图5示出图3中的第一栅极驱动芯片和第二栅极驱动芯片的管脚分布图。
图6示出根据本发明第一实施例的集成功率模块的内部透视图。
图7示出根据本发明第二实施例的集成功率模块的示意性电路图。
图8示出图7中的第二栅极驱动芯片的布局示意性框图。
图9示出根据本发明第二实施例的集成功率模块的内部透视图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
在本申请中，术语“高压管脚”表示芯片或封装结构中可能出现高压状态的管脚，术语“低压管脚”表示芯片或封装结构中一直处低压状态的管脚。
本发明可以各种形式呈现，以下将描述其中一些示例。
图3示出根据本发明第一实施例的集成功率模块的示意性电路图。
该集成功率模块200包括第一和第二栅极驱动芯片U11、U12、第一辅助模块C1、以及第一至第三高侧晶体管Q11、Q21和Q31、第一至第三低侧晶体管Q12、Q22和Q32。
电机控制专用芯片A1设置在集成功率模块200的外部，与集成功率模块200的管脚相连接。电机控制专用芯片A1用于产生预定相位差的多个逻辑控制信号。第一栅极驱动芯片U11用于产生控制信号，用于控制第一至第三高侧晶体管Q11、Q21和Q31的导通状态。第二栅极驱动芯片U12用于产生控制信号，用于控制第一至第三低侧晶体管Q12、Q22和Q32的导通状态。
第一高侧晶体管Q11和第一低侧晶体管Q12串联连接在供电端P和U相直流电源负端之间，在二者的中间节点U产生随时间周期性变化的U相输出信号。类似地，在第二高侧晶体管Q21和第二低侧晶体管Q22的中间节点V产生V相输出信号，以及在第三高侧晶体管Q31和第三低侧晶体管Q32的中间节点W产生W相输出信号。U、V、W相输出信号随时间周期性变化，并且彼此存在预定相位差。
第一辅助模块C1用于辅助走线，以改善集成功率模块200的内部布局和走线。第一辅助模块C1是低成本芯片，例如仅包括衬底、布线层和焊盘(bonding pad)。可选地，第一辅助模块C1还可以包括有源器件，用于实现信号转换。在本实施例中，第一辅助模块C1位于第二栅极驱动芯片U12和第三低侧晶体管Q32的栅极之间，使得第一引线从第一辅助模块C1连接至第三低侧晶体管Q32的栅极，第二引线从第一辅助模块C1连接至第二栅极驱动芯片U12。
图4示出图3中的电机控制专用芯片的管脚分布图。电机控制专用芯片A1包括多个管脚，管脚名称和描述如下表所示。
表1.电机控制专用芯片的管脚名称及其描述
电机控制专用芯片A1的管脚HWN、HWP、HVN、HVP、HUN、HUP连接外部的霍尔传感器。该霍尔传感器检测电机的转子磁体的位置。电机控制专用芯片A1的管脚UH、VH和WH连接至第一栅极驱动芯片U11，用于提供高侧控制信号，管脚UL、VL和WL连接至第二栅极驱动芯片U12，用于提供低侧控制信号。
电机控制专用芯片A1的管脚RCL用于接收过流检测信号。当该信号超过阈值时触发过流保护，从而停止提供高侧控制信号和低侧控制信号。
电机控制专用芯片A1的管脚VREG用于提供稳定的电压输出，从而给外围电路供电。
图5示出图3中的栅极驱动芯片的管脚分布图。第一栅极驱动芯片U11用于驱动第一至第三高侧晶体管Q11、Q21和Q31，第二栅极驱动芯片U12用于驱动第一至第三低侧晶体管Q12、Q22和Q32，
第一栅极驱动芯片U11和第二栅极驱动芯片U12分别包括多个管脚，管脚名称和描述如下表所示。
表2.第一栅极驱动芯片U11的管脚名称及其描述
管脚名称 描述
VBU U相高侧驱动悬浮供电电压
VBV V相高侧驱动悬浮供电电压
VBW W相高侧驱动悬浮供电电压
HINU U相高侧信号输入
HINV V相高侧信号输入
HINW W相高侧信号输入
VCCH 电源电压
COM1 地
SD 高侧关断输入
WVS W相高侧驱动悬浮供电地
WHO W相高侧栅极输出信号
VVS V相高侧驱动悬浮供电地
VHO V相高侧栅极输出信号
UVS U相高侧驱动悬浮供电地
UHO U相高侧栅极输出信号
第一栅极驱动芯片U11的管脚HINU、HINV、HINW分别连接至电机控制专用芯片A1的UH、VH和WH，用于接收高侧控制信号，管脚UHO、VHO、WHO分别连接至第一至第三高侧晶体管Q11、Q21和Q31的栅极，用于提供高侧驱动信号。
表3.第二栅极驱动芯片U12的管脚名称及其描述
OCL 限流保护信号输出端
VCCL 电源电压
LINU U相低侧信号输入
LINV V相低侧信号输入
LINW W相低侧信号输入
FO 报警信号输出端
VREG 稳压输出端
SNS 过流感应输入端
COM2 地
WLO W相低侧栅极输出信号
VLO V相低侧栅极输出信号
ULO U相低侧栅极输出信号
第二栅极驱动芯片U12的管脚LINU、LINV、LINW分别连接至电机控制专用芯片A1的UL、VL和WL，用于接收低侧控制信号，管脚ULO、VLO、WLO分别连接至第一至第三低侧晶体管Q12、Q22和Q32的控制端，用于提供低侧驱动信号。
第二栅极驱动芯片U12的管脚OCL和SNS分别提供限流保护信号和接收过流检测信号。该限流保护信号提供至第一栅极驱动芯片U11的管脚SD。因而，在触发限流保护时，第一栅极驱动芯片U11关断，从而停止高侧晶体管的工作。
第二栅极驱动芯片U12的管脚VREG作为基准电源，可供给外部电路使用。
第二栅极驱动芯片U12的管脚FO用于提供过流和/或欠压报警信号。
在工作中，电机控制专用芯片A1根据霍尔传感器检测电机的转子磁体的位置，分别为第一栅极驱动芯片U11和第二栅极驱动芯片U12提供高侧控制信号和低侧控制信号。进一步地，第一栅极驱动芯片U11和第二栅极驱动芯片U12分别用于控制高侧晶体管和低侧晶体管，从而为电机的三相绕组提供三相输出电压。因此，电机控制专用芯片A1根据电机的转子磁体的位置作出反应，从而对三相绕组进行相应的激励，以产生转子磁体旋转所需的转矩。
图6示出根据本发明第一实施例的集成功率模块的内部透视图。
该集成功率模块200包括引线框架210。该引线框架210包括第一至第七管芯垫211～217，其中，第一至第四管芯垫211～214形成在该引线框架210的一内侧，第五管芯垫215、第六管芯垫216、第七管芯垫217形成在该引线框架210相对的另一侧。
该集成功率模块200还包括第一栅极驱动芯片U11、第二栅极驱动芯片U12、第一辅助模块C1、第一高侧晶体管Q11、第二高侧晶体管Q21、第三高侧晶体管Q31、第一低侧晶体管Q12、第二低侧晶体管Q22以及第三低侧晶体管Q32。第一高侧晶体管Q11、第二高侧晶体管Q21以及第三高侧晶体管Q31位于第一管芯垫211上，第一低侧晶体管Q12位于第二管芯垫212上，第二低侧晶体管Q22位于第三管芯垫213上，第三低侧晶体管Q32位于第四管芯垫214上。第一高侧晶体管Q11与第一低侧晶体管Q12经由管脚U1和U2彼此连接，第二高侧晶体管Q21与第二低侧晶体管Q22经由管脚V1和V2彼此连接，第三高侧晶体管Q31与第三低侧晶体管Q32经由内部的引线彼此连接。
与图2所示的现有技术的集成功率模块100不同，根据本实施例的集成功率模块200将高侧晶体管设置在公共的管芯垫上，将低侧晶体管设置各自独立的管芯垫上。第一低侧晶体管Q12、第二低侧晶体管Q22和第三低侧晶体管Q32的源极经由各自的管脚实现外部电连接。在集成功率模块200的外部分别将三个独立的采样电阻相应的管脚，从而连接至三个低侧晶体管的源极。该集成功率模块200可以分别对三相中的每一相进行采样，因此可以实现多种电机控制算法，容易扩展和升级。
进一步地，该集成功率模块200将高侧晶体管与低侧晶体管分开设置，因此可以减小晶体管对应管芯垫之间的安全距离，使得可以在该集成功率模块上放置更大尺寸的晶体管，从而可以提高集成功率模块200的输出功率。例如，第一高侧晶体管Q11、第二高侧晶体管Q21、第三高侧晶体管Q31、第一低侧晶体管Q12、第二低侧晶体管Q22以及第三低侧晶体管Q32各自在彼此垂直的第一方向和第二方向上分别有第一尺寸和第二尺寸，所述第一尺寸在0.6毫米至2.5毫米的范围内，所述第二尺寸在0.6毫米至5毫米的范围内。
第一栅极驱动芯片U11和第二栅极驱动芯片U12位于第五管芯垫215上，第一辅助模块C1位于第六管芯垫216上。第一栅极驱动芯片U11靠近第一高侧晶体管Q11、第二高侧晶体管Q21和第三高侧晶体管Q31，第二栅极驱动芯片U12靠近第一低侧晶体管Q12、第二低侧晶体管Q22、第三低侧晶体管Q32和第一辅助模块C1。
第一栅极驱动芯片U11通过引线与第一高侧晶体管Q11、第二高侧晶体管Q21和第三高侧晶体管Q31电连接，用于分别为第一高侧晶体管Q11、第二高侧晶体管Q21以及第三高侧晶体管Q31提供栅极驱动信号，以控制其导通或关断。
第二栅极驱动芯片U12通过引线与第三低侧晶体管Q32和第二低侧晶体管Q22电连接，并经由第一辅助模块C1与第一低侧晶体管Q12电连接，第二栅极驱动芯片U12用于分别为第一低侧晶体管Q12、第二低侧晶体管Q22和第三低侧晶体管Q32提供栅极驱动信号，以控制其导通或关断。
在本实施例中，集成功率模块200的内部集成第一栅极驱动芯片U11和第二栅极驱动芯片U12，以及第一至第三自举二极管B1、B2、B3。第一栅极驱动芯片U11为高压栅极驱动芯片，第二栅极驱动芯片U12为低压栅极驱动芯片。第一栅极驱动芯片U11和第二栅极驱动芯片U12的主要功能参见上文结合图4和5描述的内容。在替代的实施例中，第一至第三自举二极管B1、B2、B3可以位于集成功率模块200外部，或者集成在高压栅极驱动芯片中。
在本实施例中，将第一至第三自举二极管B1、B2、B3单独设置在公共的第七管芯垫217上，从而可以减小芯片间的安全距离，达到节省空间的目的。此外，第一至第三自举二极管B1、B2、B3的电阻值可以按需求进行调节，只需更换相应二极管就可以达到目的。在进一步优选的实施例中，第一至第三自举二极管B1、B2、B3是在单个P型衬底上形成的单个芯片。第一至第三自举二极管B1、B2、B3的阳极为P型衬底，经由第七管芯垫217与外部连接，从而可以省去将第一至第三自举二极管B1、B2、B3的阳极互相连接所需的引线。第一至第三自举二极管B1、B2、B3的阴极分别连接至第一栅极驱动芯片U11的相应输入端。
第一辅助模块C1用于辅助走线，以改善集成功率模块200的内部布局和走线。在本实施例中，如图6所示，在集成功率模块200内部，第二栅极驱动芯片U12远离第一低侧晶体管Q12。第二栅极驱动芯片U12的低侧驱动信号输出端U应当连接至第一低侧晶体管Q12的栅极，以控制后者的导通状态。第一辅助模块C1设置在第二栅极驱动芯片U12和第一低侧晶体管Q12之间，使得第一引线从第一辅助模块C1连接至第一低侧晶体管Q12的栅极，第二引线从第一辅助模块C1连接至第二栅极驱动芯片U12。
在本实施例中，采用第一辅助模块C1桥接第二栅极驱动芯片U12和第一低侧晶体管Q12之间的引线。与直接将第二栅极驱动芯片U12和第一低侧晶体管Q12相连接的单条引线相比，第一辅助模块C1改变引线的走向及避免与其他引线之间的交叉，从而实现灵活的芯片布局和走线。因此，引线之间间距足够宽，可以有效地减小引线之间的电磁干扰，模块封装时不容易出现短路、断裂、塌丝等现象，增加了模块生产的可靠性，提升了生产良率和效率。
集成功率模块200包括多个管脚，不仅包括上述与管芯垫相连接的管脚，而且包括采用引线与内部芯片相连接的多个管脚。集成功率模块200的管脚名称及其描述如下表所示。
表4.集成功率模块的管脚名称及其描述
该集成功率模块200包括彼此相对的第一侧边和第二侧边。在第一侧边设置多个高压管脚，包括：在表4示出的直流电源正端P1和P2,高侧驱动悬浮供电电压端VBU、VBV、VBW，输出端U、V、W。在第二侧边设置多个低压管脚，包括多个控制信号管脚、多个模拟信号管脚和多个I/O信号管脚。所述多个控制信号管脚包括：高侧信号输入HINU、HINV、HINW，低侧信号输入LINU、LINV、LINW等。所述多个模拟信号管脚包括：稳压输出端VREG、过流感应输入端SNS等。所述多个I/O信号管脚包括高侧关断输入SD、限流保护信号输出端OCL、报警信号输出端FO等。
在集成功率模块200的管脚中，所有高压管脚均设计在模块的一侧，所有低压管脚在模块的另一侧，从而杜绝了高压管脚和低压管脚之间因电气间距不够而造成管脚漏电或电路损坏的风险。在印刷电路板的布线上，更有利于高压走线与低压走线分开，避免走线的相互影响。
另外，为了模块框架的稳定性，设置假管脚作为模块框架的一部分引出，但管脚会在模块外部剪掉，既起到支撑管芯垫的作用，又不会增加多余的管脚而影响外围的印刷电路板的走线。
在集成功率模块200内部，还包括高压带221。该高压带221围绕第一至第三高侧晶体管Q11、Q21和Q31，并且延伸至集成功率模块外部，形成管脚VBV。高压带221将高侧晶体管与低侧晶体管和第一栅极驱动芯片U11和第二栅极驱动芯片U12隔离，大大降低了模块内部各芯片之间的电磁干扰，很大程度上能够避免控制电路受到电磁干扰而发生误动作。
图7示出根据本发明第二实施例的集成功率模块的示意性电路图。
该集成功率模块300包括第一和第二栅极驱动芯片U21、U22、第一辅助模块C1、第二辅助模块C2、以及第一至第三高侧晶体管Q11、Q21和Q31、第一至第三低侧晶体管Q12、Q22和Q32。
在该实施例中，第二栅极驱动芯片U22还包括电机控制专用芯片的功能。第二栅极驱动芯片U22的一部分区域用于电机控制专用模块，另一部分区域用于低压栅极驱动模块，在第二栅极驱动芯片U22的内部实现电机控制专用模块与低压栅极驱动模块之间的电连接。进一步地，第二栅极驱动芯片U22还可以提供辅助走线和信号切换功能。在第二栅极驱动芯片的外部，经由第二辅助模块C2将电机控制专用模块与第一栅极驱动芯片U21电连接。
根据第二实施例的集成功率模块将电机控制专用模块和低压栅极控制模块集成在同一个芯片中，二者之间采用内部连接，采用第二辅助模块用于电机控制专用模块与第一栅极驱动芯片之间的电连接。根据第二实施例的集成功率模块的其他方面与根据第一实施例的集成功率模块相同，在此不再详述。
该集成功率模块进一步集成电机控制功能，并且减少了引线数量。采用第一辅助模块和第二辅助模块可以改善集成功率模块200的内部布局和走线，提高集成功率模块的可靠性，提升了生产良率和效率。
图8示出图7中的第二栅极驱动芯片的布局示意性框图。
第二栅极驱动芯片U22包括电机控制专用模块ASIC和低压侧栅极驱动模块LVIC。
第二栅极驱动芯片U22将电机控制专用模块和低压栅极控制模块集成在同一个芯片中。电机控制专用模块和低压栅极控制模块参见表1和表2，在此不再详述。
在第二栅极驱动芯片U22的内部，电机控制专用模块的三个低侧控制信号输出端UL、VL和WL与低压栅极控制模块的三个低侧控制信号输入端LINU、LINV和LINU相连接，电机控制专用模块的稳压输出端VREG、电源电压VCC和地COM分别与低压栅极控制模块的稳压输入端VREG、电源电压VCC和地COM相连接。
第二栅极驱动芯片U22包括多个管脚，其中至少包括未在内部连接的管脚，管脚名称和描述如下表所示。
表5.包括电机控制专用模块的第二栅极驱动芯片的管脚名称及其描述
第二栅极驱动芯片U22是包括电机控制和低压驱动两种功能的集成芯片。电机控制专用模块和低压栅极驱动模块之间的连接是芯片内部走线，从而减小了外部引线的数量，并且避免受干扰以及响应更迅速，生产良率和产品可靠性更好。在该芯片集成方案中，可以两个模块的重复功能电路合并为一个电路，例如，供电电路，从而可以节省芯片面积和管脚，使得封装的可能性和多样性变多。该芯片集成方案可以将节省的芯片资源用于扩展其他功能，例如：数据交换、分时省电、过压检测保护等。
图9示出根据本发明第二实施例的集成功率模块的内部透视图。
如图9所示，集成功率模块300包括引线框架。根据本发明第二实施例的集成功率模块300可以使用与第一实施例相同的引线框架210。
根据本发明第二实施例的集成功率模块300与第一实施例的不同之处在于第二栅极驱动芯片U22包括电机控制专用模块和低压栅极驱动模块，以及采用第二辅助模块C2实现第一栅极驱动芯片U21与第二栅极驱动芯片U22之间的引线桥接，以及集成功率模块300管脚名称不同。下文对二者的相同之处不再详述。
第一栅极驱动芯片U21和第二栅极驱动芯片U22、第二辅助模块C2位于第五管芯垫215上，第二辅助模块C2位于第一栅极驱动芯片U21和第二栅极驱动芯片U22之间。
在本实施例中，集成功率模块300的内部集成第一栅极驱动芯片U21和第二栅极驱动芯片U22，以及第一至第三自举二极管B1、B2、B3。第一栅极驱动芯片U21为高压栅极驱动芯片，第二栅极驱动芯片U22为低压栅极驱动芯片。第一栅极驱动芯片U21和第二栅极驱动芯片U22的主要功能参见上文结合图5和8描述的内容。在替代的实施例中，第一至第三自举二极管B1、B2、B3可以位于集成功率模块300外部，或者集成在高压栅极驱动芯片中。
第二辅助模块C2用于辅助走线，以改善集成功率模块300的内部布局和走线。第二辅助模块C2是低成本芯片，例如仅包括衬底、布线层和焊盘。可选地，第二辅助模块C2还可以包括有源器件，用于实现信号转换。在本实施例中，第二栅极驱动芯片U22包括电机控制专用模块的功能，因此包括与电机控制专用模块相关的多个管脚。
集成功率模块300包括多个管脚，不仅包括上述与管芯垫相连接的管脚，而且包括采用引线与芯片相连接的多个管脚。集成功率模块300的管脚名称及其描述如下表所示。
表6.集成功率模块的管脚名称及其描述
根据第二实施例的集成功率模块300的管脚数量和位置与第一实施例的集成功率模块200相同，然而，该集成功率模块300的管脚名称及功能与第一实施例的集成功率模块200相比存在着差别，并且包括新增的第二辅助模块C2。下文仅描述第二实施例与第一实施例的不同之处，对二者的相同之处不再详述。
如图9所示，在集成功率模块300内部，第二栅极驱动芯片U22相连接的引线包括第一至第三组引线。根据引线连接方式的不同，第二栅极驱动芯片U22的管脚可以分为第一至第三组管脚。第一组管脚包括用于提供栅极驱动信号的管脚ULO、VLO、WLO，分别经由第一组引线与三个低侧晶体管相连接。第二组管脚包括用于高压栅极驱动芯片的控制信号管脚(UH、VH、WH等)、模拟信号管脚(VSP、RT、PC、PCT、SNS等)和I/O管脚(FG、FGS、CCW等)和预留管脚，第三组管脚包括用于接收霍尔信号的管脚HWN、HWP、HVN、HVP、HUN、HUP。第二组管脚和第三组管脚经由第一组引线连接至第二辅助模块C2。进一步地，第二组引线将第二组管脚相关的引线从第二辅助模块C2连接至第一栅极驱动芯片U21，第三组引线将第三组管脚相关的引线从第二辅助模块C2连接至集成功率模块300的相应管脚。
该集成功率模块300包括彼此相对的第一侧边和第二侧边。在第一侧边设置多个高压管脚，包括：在表6示出的直流电源正端P1和P2,高侧驱动悬浮供电电压端VBU、VBV、VBW，输出端U、V、W。在第二侧边设置多个低压管脚，包括多个霍尔信号管脚、多个模拟信号管脚和多个I/O信号管脚。所述多个霍尔信号管脚包括：霍尔输入端HWN、HWP、HVN、HVP、HUN、HUP等。所述多个模拟信号管脚包括：稳压输出端VREG、调速电压输入端VSP、载频设置端RT、相位控制输入端PC、VSP失调输出端PCT、过流感应输入端SNS等。所述多个I/O信号管脚包括FG信号输出端FG、FG信号开关FGS、方向开关CCW等。
该集成功率模块300的低压管脚分布进行了精心合理的设计。将集成功率模块300的空管脚用于新的第三组管脚HWP、HVN、HVP、HUN、HUP。集成功率模块300与第三组管脚HWP、HVN、HVP、HUN、HUP相对应的管脚均位于集成功率模块300的邻近第二辅助模块C2的一侧中间位置。将易受到干扰要求尽量靠近芯片的模拟信号管脚(VSP、RT、PC、PCT、SNS等)，全部设计放在集成功率模块300邻近第二栅极驱动芯片U22的一侧，由第二栅极驱动芯片U22直接引线连接至集成功率模块300的相应管脚上。最后3个I/O管脚(FG、FGS、CCW)和3个预留管脚则由第一栅极驱动芯片U21的辅助引线连接到集成功率模块300邻近第一栅极驱动芯片U21的一侧的相应管脚上。
第二辅助模块C2位于第一栅极驱动芯片C11和第二栅极驱动芯片U22之间，使得第二栅极驱动芯片U22的第二组管脚HWP、HVN、HVP、HUN、HUP可以经由第一组引线、第二辅助模块C2和第三组引线连接至集成功率模块300的相应管脚。
第二辅助模块C2将第二栅极驱动芯片U22的第二组管脚和第三组管脚的引线走线方向分别引导至两个不同方向，即从第二辅助模块C2的一个侧边分别引导至两个不同的侧边。第二辅助模块C2可以避免第三组引线与第四组引线之间的交叉，并且减小了引线的长度，从而提高了功率封装模块300的可靠性。进一步地，第二辅助模块C2将第二栅极驱动芯片U22的霍尔输入管脚集中在集成功率模块300的邻近第二辅助模块C2的一侧中间位置，从而改善了芯片布局，实现了同一个引线框兼容两种或更多种芯片布局方式，因而该集成方案的引线框具有兼容性和可扩展性。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化，包括但不限于对电路的局部构造的变更、对元器件的类型或型号的替换。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (20)

1.一种用于电机驱动的集成功率模块，包括：
引线框架，所述引线框架具有多个管芯垫和多个管脚；以及
固定在所述多个管芯垫上的多个高侧晶体管和多个低侧晶体管、第一栅极驱动芯片、第二栅极驱动芯片和第一辅助模块；
其中，所述第一栅极驱动芯片用于为所述多个高侧晶体管提供栅极驱动信号，
所述第二栅极驱动芯片包括电机控制专用模块和低压栅极驱动模块，所述第二栅极驱动芯片包括第一至第三组管脚，第一组管脚用于提供低侧栅极驱动信号，第二组管脚用于提供高侧栅极控制信号、模拟信号和I/O信号，第三组管脚用于接收霍尔信号，
所述第一辅助模块用于桥接所述第二栅极驱动芯片和所述多个低侧晶体管中的至少一个晶体管之间的引线。
2.根据权利要求1所述的集成功率模块，其中，所述多个高侧晶体管固定在公共的管芯垫上，所述多个低侧晶体管分别固定在各自的管芯垫上。
3.根据权利要求2所述的集成功率模块，还包括高压带，所述高压带接收高侧驱动供电电压，并且围绕所述多个高侧晶体管。
4.根据权利要求3所述的集成功率模块，其中，所述高压带将所述多个高侧晶体管与所述多个低侧晶体管、所述第一栅极驱动芯片、所述第二栅极驱动芯片和所述第一辅助模块彼此隔开。
5.根据权利要求2所述的集成功率模块，其中，所述多个高侧晶体管包括第一至第三高侧晶体管，所述多个低侧晶体管包括第一至第三低侧晶体管，
所述第一高侧晶体管与所述第一低侧晶体管经由管脚串联连接，且在中间节点提供U相输出电压，
所述第二高侧晶体管与所述第二低侧晶体管经由管脚串联连接，且在中间节点提供V相输出电压，
所述第三高侧晶体管与所述第三低侧晶体管经由引线串联连接，且在中间节点提供W相输出电压，
所述第一辅助模块位于所述第二栅极驱动芯片和所述第一低侧晶体管之间，并且用于桥接二者之间的引线，用于提供栅极控制信号。
6.根据权利要求5所述的集成功率模块，其中，所述多个管芯垫包括第一至第六管芯垫，其中，所述第一至第三高侧晶体管固定在公共的第一管芯垫上，所述第一至第三低侧晶体管分别固定在第二至第四管芯垫上，所述第一栅极驱动芯片和所述第二栅极驱动芯片固定在公共的第五管芯上，所述第一辅助模块固定在第六管芯垫上。
7.根据权利要求5所述的集成功率模块，还包括第一至第三自举二极管，所述第一至第三自举二极管的阴极分别连接至所述第一栅极驱动芯片的第一至第三高侧驱动供电电压管脚，
所述引线框架还包括第七管芯垫，所述第一至第三自举二极管的阳极共同连接至所述第七管芯垫。
8.根据权利要求7所述的集成功率模块，其中，所述第一至第三自举二极管的阳极形成在同一个P型衬底上。
9.根据权利要求5所述的集成功率模块，其中，所述电机控制专用模块及经由所述第二组管脚和所述第二栅极驱动芯片外部的引线向所述第一栅极驱动芯片提供高侧栅极控制信号，经由所述第三组管脚和所述第二栅极驱动芯片外部的引线从所述集成功率模块的外部获取霍尔信号，以及经由所述第二栅极驱动芯片内部的布线向所述低压栅极驱动模块提供低侧栅极控制信号。
10.根据权利要求9所述的集成功率模块，还包括：第二辅助模块，布置在所述第一栅极驱动芯片和所述第二栅极驱动芯片之间。
11.根据权利要求10所述的集成功率模块，其中，所述第二辅助模块包括第一至第三侧边，所述集成功率模块还包括第一至第三组引线，
所述第一组引线将所述第二栅极驱动芯片的第二组管脚和第三组管脚连接至所述第二辅助模块的第一侧边，
所述第二组引线将所述第二辅助模块的第二侧边连接至所述第一栅极驱动芯片的与所述第二栅极驱动芯片的所述第二组管脚相对应的管脚，
所述第三组引线将所述第二辅助模块的第三侧边连接至所述集成功率模块的与所述第二栅极驱动芯片的所述第三组管脚相对应的管脚，
其中，所述第二辅助模块用于减小引线长度，并且利用不同侧边将引线的走线方向分别引导至不同的方向。
12.根据权利要求10所述的集成功率模块，其中，所述第一栅极驱动芯片为高压栅极驱动芯片，用于提供高压栅极驱动信号，以及提供辅助走线和信号切换功能。
13.根据权利要求10所述的集成功率模块，还包括：
彼此相对的第一侧边和第二侧边：
位于所述第一侧边的多个高压管脚；以及
位于所述第二侧边的多个低压管脚，所述多个低压管脚包括多个控制信号管脚、多个模拟信号管脚和多个I/O信号管脚。
14.根据权利要求13所述的集成功率模块，其中，所述多个控制信号管脚用于提供高侧栅极控制信号和低侧栅极控制信号，并且用于提供高侧栅极控制信号的所述控制信号管脚邻近所述第一栅极驱动芯片，用于提供低侧栅极控制信号的所述控制信号管脚邻近所述第二栅极驱动芯片。
15.根据权利要求10所述的集成功率模块，其中，还包括：
彼此相对的第一侧边和第二侧边：
位于所述第一侧边的多个高压管脚；以及
位于所述第二侧边的多个低压管脚，所述多个低压管脚包括多个霍尔信号管脚、多个模拟信号和多个I/O信号管脚，
其中，所述多个霍尔信号管脚邻接所述第二辅助模块。
16.根据权利要求13或15所述的集成功率模块，其中，所述集成功率模块还包括多个预留管脚，所述预留管脚可连接至第一栅极驱动芯片，用于拓展所述集成功率模块的功能。
17.根据权利要求11所述的集成功率模块，还包括：
彼此隔开的第一区域和第二区域，
其中，在所述第一区域中，所述多个高侧晶体管和所述多个低侧晶体管依次沿着第一方向排列，
在所述第二区域中，所述第一栅极驱动芯片、所述第二辅助模块、所述第二栅极驱动芯片和所述第一辅助模块依次沿着第一方向排列，
所述第一组引线和所述第二组引线大致沿着第一方向延伸，所述第三组引线大致沿着第二方向延伸，所述第一方向与所述第二方向彼此垂直。
18.根据权利要求2所述的集成功率模块，其中，所述多个低侧晶体管的源极分别经由管脚连接至相对应的外部采样电阻。
19.根据权利要求2所述的集成功率模块，其中，所述多个高侧晶体管和所述多个低侧晶体管在彼此垂直的第一方向和第二方向上分别有第一尺寸和第二尺寸，所述第一尺寸在0.6毫米至2.5毫米的范围内，所述第二尺寸在0.6毫米至5毫米的范围内。
20.一种智能功率模块，包括权利要求1至19所述的集成功率模块。
CN201710920140.4A 2017-09-30 2017-09-30 用于电机驱动的集成功率模块和智能功率模块 Active CN107658283B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710920140.4A CN107658283B (zh) 2017-09-30 2017-09-30 用于电机驱动的集成功率模块和智能功率模块
CN202410453055.1A CN118412335A (zh) 2017-09-30 2017-09-30 用于电机驱动的集成功率模块和智能功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710920140.4A CN107658283B (zh) 2017-09-30 2017-09-30 用于电机驱动的集成功率模块和智能功率模块

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410453055.1A Division CN118412335A (zh) 2017-09-30 2017-09-30 用于电机驱动的集成功率模块和智能功率模块

Publications (2)

Publication Number Publication Date
CN107658283A CN107658283A (zh) 2018-02-02
CN107658283B true CN107658283B (zh) 2024-05-07

Family

ID=61116277

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710920140.4A Active CN107658283B (zh) 2017-09-30 2017-09-30 用于电机驱动的集成功率模块和智能功率模块
CN202410453055.1A Pending CN118412335A (zh) 2017-09-30 2017-09-30 用于电机驱动的集成功率模块和智能功率模块

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410453055.1A Pending CN118412335A (zh) 2017-09-30 2017-09-30 用于电机驱动的集成功率模块和智能功率模块

Country Status (1)

Country Link
CN (2) CN107658283B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962865B (zh) * 2018-07-18 2023-11-24 无锡安趋电子有限公司 一种多芯片pqfn封装方法及结构
CN114783993A (zh) * 2022-05-18 2022-07-22 东科半导体(安徽)股份有限公司 合封氮化镓功率器件的半桥拓扑集成方法和芯片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442052A (zh) * 2009-01-08 2009-05-27 电子科技大学 一种半导体器件
CN101488496A (zh) * 2003-05-14 2009-07-22 株式会社瑞萨科技 半导体集成电路
JP2010171278A (ja) * 2009-01-23 2010-08-05 Sanken Electric Co Ltd 半導体装置及びリードフレーム
CN102543770A (zh) * 2012-01-18 2012-07-04 浙江阳光照明电器集团股份有限公司 一种紧凑型荧光灯专用半桥驱动集成电路的封装方法
CN102931182A (zh) * 2012-11-12 2013-02-13 杭州士兰微电子股份有限公司 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路
CN103280950A (zh) * 2011-07-20 2013-09-04 日银Imp微电子有限公司 一种用于三相桥式驱动的智能功率模块
JP2014090006A (ja) * 2012-10-29 2014-05-15 Mitsubishi Electric Corp パワーモジュール
CN106409819A (zh) * 2015-07-31 2017-02-15 瑞萨电子株式会社 半导体装置
CN207353235U (zh) * 2017-09-30 2018-05-11 杭州士兰微电子股份有限公司 用于电机驱动的集成功率模块和智能功率模块

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057869A1 (en) * 2007-08-31 2009-03-05 Alpha & Omega Semiconductor, Ltd. Co-packaged high-side and low-side nmosfets for efficient dc-dc power conversion
JP2015065339A (ja) * 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488496A (zh) * 2003-05-14 2009-07-22 株式会社瑞萨科技 半导体集成电路
CN101442052A (zh) * 2009-01-08 2009-05-27 电子科技大学 一种半导体器件
JP2010171278A (ja) * 2009-01-23 2010-08-05 Sanken Electric Co Ltd 半導体装置及びリードフレーム
CN103280950A (zh) * 2011-07-20 2013-09-04 日银Imp微电子有限公司 一种用于三相桥式驱动的智能功率模块
CN102543770A (zh) * 2012-01-18 2012-07-04 浙江阳光照明电器集团股份有限公司 一种紧凑型荧光灯专用半桥驱动集成电路的封装方法
JP2014090006A (ja) * 2012-10-29 2014-05-15 Mitsubishi Electric Corp パワーモジュール
CN102931182A (zh) * 2012-11-12 2013-02-13 杭州士兰微电子股份有限公司 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路
CN106409819A (zh) * 2015-07-31 2017-02-15 瑞萨电子株式会社 半导体装置
CN207353235U (zh) * 2017-09-30 2018-05-11 杭州士兰微电子股份有限公司 用于电机驱动的集成功率模块和智能功率模块

Also Published As

Publication number Publication date
CN107658283A (zh) 2018-02-02
CN118412335A (zh) 2024-07-30

Similar Documents

Publication Publication Date Title
CN107742620B (zh) 用于电机驱动的集成功率模块和智能功率模块
US9906165B2 (en) Semiconductor module
CN100474571C (zh) 半导体器件和电源系统
US8564996B2 (en) Semiconductor module and driving apparatus including semiconductor module
JP4793225B2 (ja) インバータ装置
EP3379714A1 (en) System-in-package and motor drive circuit device
CN101976951A (zh) 多相功率开关模式电压调节器
CN107658283B (zh) 用于电机驱动的集成功率模块和智能功率模块
US10177080B2 (en) Molded intelligent power module
CN108123620B (zh) 具有用于增强共源极电感的栅极线圈的逆变器开关器件
US9054088B2 (en) Multi-component chip packaging structure
US20150372471A1 (en) Semiconductor module
JP2005183463A (ja) 半導体装置
JP3411437B2 (ja) 電力用半導体モジュール
CN210428132U (zh) 一种大功率多相电机伺服驱动系统主从控制电路结构
US9866102B2 (en) Power conversion device
CN109841598B (zh) 多相半桥驱动器封装以及制造方法
JP5214675B2 (ja) 半導体装置
CN103532349A (zh) 用于电感负载的栅极驱动器电路和逆变器模块
CN110462825B (zh) 半导体封装装置及其制造方法
US9041460B2 (en) Packaged power transistors and power packages
US11552049B2 (en) Embedded power device module, processor substrate and electronic system
CN210723007U (zh) 一种用于集成功率模块的引线框架
JP2002119068A (ja) 電力用インバータ装置
CN108736740B (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant