JP2002050660A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002050660A JP2002050660A JP2000232587A JP2000232587A JP2002050660A JP 2002050660 A JP2002050660 A JP 2002050660A JP 2000232587 A JP2000232587 A JP 2000232587A JP 2000232587 A JP2000232587 A JP 2000232587A JP 2002050660 A JP2002050660 A JP 2002050660A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- carrier substrate
- tape
- resin
- device hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 急激な温度変化などによって発生するテープ
キャリアの反りによるストレスの集中を緩和し、レジン
クラックなどを大幅に低減する。 【解決手段】 半導体装置１に設けられたテープキャリ
ア基板４主面のデバイスホール７の周辺部には、該デバ
イスホール７を囲むように額縁状の補強枠９が形成され
ている。この補強枠９は銅などの金属からなり、銅箔パ
ターンによって配線リード５と同様に形成されている。
補強枠９によって、樹脂１０を硬化させるベーク時、あ
るいはベーク終了後の冷却時に発生するテープキャリア
基板４の反りにより加わるストレスを該デバイスホール
７の４辺全体で受け止めることができ、樹脂１０のクラ
ックなどを防止することができる。
キャリアの反りによるストレスの集中を緩和し、レジン
クラックなどを大幅に低減する。 【解決手段】 半導体装置１に設けられたテープキャリ
ア基板４主面のデバイスホール７の周辺部には、該デバ
イスホール７を囲むように額縁状の補強枠９が形成され
ている。この補強枠９は銅などの金属からなり、銅箔パ
ターンによって配線リード５と同様に形成されている。
補強枠９によって、樹脂１０を硬化させるベーク時、あ
るいはベーク終了後の冷却時に発生するテープキャリア
基板４の反りにより加わるストレスを該デバイスホール
７の４辺全体で受け止めることができ、樹脂１０のクラ
ックなどを防止することができる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の信頼
性の向上技術に関し、特に、テープ形ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）、ＴＣＰ（Ｔａｐｅ Ｃａｒ
ｒｉｅｒ Ｐａｃｋａｇｅ）などにおけるパッケージク
ラックの防止に適用して有効な技術に関するものであ
る。
性の向上技術に関し、特に、テープ形ＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）、ＴＣＰ（Ｔａｐｅ Ｃａｒ
ｒｉｅｒ Ｐａｃｋａｇｅ）などにおけるパッケージク
ラックの防止に適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】本発明者が検討したところによれば、放
熱板が設けられた低熱抵抗パッケージからなるテープ形
ＢＧＡ半導体装置は、ボンディング工程において半導体
チップに形成されたボンディングパッドとテープキャリ
ア基板に形成されたインナリードとが、ギャングボンデ
ィングなどにより接続される。そして、後工程である封
止工程において、テープキャリア基板のデバイスホー
ル、およびその周辺部に、エポキシ系樹脂に石英粒子な
どのフィラーを混入させた液状の樹脂を塗布した後、ベ
ーキング装置などによって加熱することにより樹脂を硬
化させている。
熱板が設けられた低熱抵抗パッケージからなるテープ形
ＢＧＡ半導体装置は、ボンディング工程において半導体
チップに形成されたボンディングパッドとテープキャリ
ア基板に形成されたインナリードとが、ギャングボンデ
ィングなどにより接続される。そして、後工程である封
止工程において、テープキャリア基板のデバイスホー
ル、およびその周辺部に、エポキシ系樹脂に石英粒子な
どのフィラーを混入させた液状の樹脂を塗布した後、ベ
ーキング装置などによって加熱することにより樹脂を硬
化させている。
【０００３】なお、この種の半導体装置について詳しく
述べてある例としては、平成１０年７月２７日、株式会
社プレスジャーナル発行、「’９９半導体組立・検査技
術」Ｐ１７〜Ｐ２０があり、この文献には、各種のＢＧ
Ａ形半導体装置における構成などが記載されている。
述べてある例としては、平成１０年７月２７日、株式会
社プレスジャーナル発行、「’９９半導体組立・検査技
術」Ｐ１７〜Ｐ２０があり、この文献には、各種のＢＧ
Ａ形半導体装置における構成などが記載されている。
【０００４】
【発明が解決しようとする課題】ところが、上記のよう
なテープ形ＢＧＡにおける樹脂封止技術では、次のよう
な問題点があることが本発明者により見い出された。
なテープ形ＢＧＡにおける樹脂封止技術では、次のよう
な問題点があることが本発明者により見い出された。
【０００５】すなわち、樹脂封止工程における加熱時、
あるいは加熱が終了し、ベーキング装置から出された冷
却時の半導体装置では、急激な温度変動によってテープ
キャリアの樹脂テープや配線パターンなどの熱膨張係数
の違いからテープキャリアに反りが生じてしまう。
あるいは加熱が終了し、ベーキング装置から出された冷
却時の半導体装置では、急激な温度変動によってテープ
キャリアの樹脂テープや配線パターンなどの熱膨張係数
の違いからテープキャリアに反りが生じてしまう。
【０００６】このテープキャリアに発生する反りによ
り、配線パターンが形成されていないデバイスホールの
コーナ部にストレスが集中してしまい、封止した樹脂に
クラックが発生してしまうという問題がある。
り、配線パターンが形成されていないデバイスホールの
コーナ部にストレスが集中してしまい、封止した樹脂に
クラックが発生してしまうという問題がある。
【０００７】本発明の目的は、急激な温度変化などによ
って発生するテープキャリアの反りによるストレスの集
中を緩和し、レジンクラックなどを大幅に低減すること
のできる半導体装置およびその製造方法を提供すること
にある。
って発生するテープキャリアの反りによるストレスの集
中を緩和し、レジンクラックなどを大幅に低減すること
のできる半導体装置およびその製造方法を提供すること
にある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】すなわち、本発明の半導体装置は、テープ
状の絶縁フィルムの裏面にリード配線が形成されたキャ
リア基板の中央部に形成されたデバイスホールの周辺部
に額縁状の補強枠を備えたものである。
状の絶縁フィルムの裏面にリード配線が形成されたキャ
リア基板の中央部に形成されたデバイスホールの周辺部
に額縁状の補強枠を備えたものである。
【００１１】また、本発明の半導体装置は、テープ状の
絶縁フィルムの裏面にリード配線が形成されたキャリア
基板主面におけるデバイスホールの周辺部に金属からな
る額縁状の補強枠を備えたものである。
絶縁フィルムの裏面にリード配線が形成されたキャリア
基板主面におけるデバイスホールの周辺部に金属からな
る額縁状の補強枠を備えたものである。
【００１２】さらに、本発明の半導体装置は、テープ状
の絶縁フィルムの裏面にリード配線が形成されたキャリ
ア基板主面におけるデバイスホールの周辺部、または該
テープキャリア基板裏面におけるデバイスホールの周辺
部のいずれかに、絶縁性樹脂からなる額縁状の補強枠を
備えたものである。
の絶縁フィルムの裏面にリード配線が形成されたキャリ
ア基板主面におけるデバイスホールの周辺部、または該
テープキャリア基板裏面におけるデバイスホールの周辺
部のいずれかに、絶縁性樹脂からなる額縁状の補強枠を
備えたものである。
【００１３】また、本発明の半導体装置の製造方法は、
主面におけるデバイスホールの周辺部に金属からなる額
縁状の補強枠が接着されたテープキャリア基板が繰り返
し形成されたテープキャリアを準備する工程と、該テー
プキャリア基板に形成された基板電極に対応するチップ
電極が形成された半導体チップを準備する工程と、テー
プキャリア基板のデバイスホールに半導体チップを搭載
し、テープキャリア基板の基板電極と半導体チップのチ
ップ電極とを接続する工程と、テープキャリア基板のデ
バイスホール、ならびにその周辺部に樹脂を塗布して封
止し、該テープキャリア基板を加熱して樹脂を硬化させ
る工程とを有するものである。
主面におけるデバイスホールの周辺部に金属からなる額
縁状の補強枠が接着されたテープキャリア基板が繰り返
し形成されたテープキャリアを準備する工程と、該テー
プキャリア基板に形成された基板電極に対応するチップ
電極が形成された半導体チップを準備する工程と、テー
プキャリア基板のデバイスホールに半導体チップを搭載
し、テープキャリア基板の基板電極と半導体チップのチ
ップ電極とを接続する工程と、テープキャリア基板のデ
バイスホール、ならびにその周辺部に樹脂を塗布して封
止し、該テープキャリア基板を加熱して樹脂を硬化させ
る工程とを有するものである。
【００１４】さらに、本発明の半導体装置の製造方法
は、主面、または裏面のいずれかにおけるデバイスホー
ルの周辺部に、絶縁性樹脂からなる額縁状の補強枠が接
着されたテープキャリア基板が繰り返し形成されたテー
プキャリアを準備する工程と、該テープキャリア基板に
形成された基板電極に対応するチップ電極が形成された
半導体チップを準備する工程と、テープキャリア基板の
デバイスホールに半導体チップを搭載し、テープキャリ
ア基板の基板電極と半導体チップのチップ電極とを接続
する工程と、テープキャリア基板のデバイスホール、な
らびにその周辺部に樹脂を塗布して封止し、テープキャ
リア基板を加熱して樹脂を硬化させる工程とを有するも
のである。
は、主面、または裏面のいずれかにおけるデバイスホー
ルの周辺部に、絶縁性樹脂からなる額縁状の補強枠が接
着されたテープキャリア基板が繰り返し形成されたテー
プキャリアを準備する工程と、該テープキャリア基板に
形成された基板電極に対応するチップ電極が形成された
半導体チップを準備する工程と、テープキャリア基板の
デバイスホールに半導体チップを搭載し、テープキャリ
ア基板の基板電極と半導体チップのチップ電極とを接続
する工程と、テープキャリア基板のデバイスホール、な
らびにその周辺部に樹脂を塗布して封止し、テープキャ
リア基板を加熱して樹脂を硬化させる工程とを有するも
のである。
【００１５】以上のことにより、テープキャリア基板の
反りなどによってデバイスホールのコーナ部に集中する
ストレスを緩和し、樹脂のクラックなどを防止すること
ができる。
反りなどによってデバイスホールのコーナ部に集中する
ストレスを緩和し、樹脂のクラックなどを防止すること
ができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１７】（実施の形態１）図１は、本発明の実施の
形態１による半導体装置の断面図、図２（ａ）は、本発
明の実施の形態１による半導体装置に用いられるテープ
キャリア基板の上面図、（ｂ）は、テープキャリア基板
の断面図、図３〜５は、本発明の実施の形態１による半
導体装置における製造工程の説明図である。
形態１による半導体装置の断面図、図２（ａ）は、本発
明の実施の形態１による半導体装置に用いられるテープ
キャリア基板の上面図、（ｂ）は、テープキャリア基板
の断面図、図３〜５は、本発明の実施の形態１による半
導体装置における製造工程の説明図である。
【００１８】本実施の形態１において、表面実装形パッ
ケージの一種である半導体装置１は、フェイスダウン構
造の低熱抵抗パッケージからなるテープＢＧＡである。
半導体装置１には、図１に示すように、銅などからなる
板状の放熱板２が設けられている。この放熱板２には、
半導体チップ３、およびテープキャリア基板４が接着材
を介して接着されている。
ケージの一種である半導体装置１は、フェイスダウン構
造の低熱抵抗パッケージからなるテープＢＧＡである。
半導体装置１には、図１に示すように、銅などからなる
板状の放熱板２が設けられている。この放熱板２には、
半導体チップ３、およびテープキャリア基板４が接着材
を介して接着されている。
【００１９】テープキャリア基板４はテープ状のフレキ
シブル配線基板であり、たとえば、ポリイミドなどの絶
縁テープフィルム（絶縁フィルム）４ａの裏面に接着材
を介してサーキット状に配線された信号配線パターンで
ある配線リード５、および円形の電極６が形成されてい
る。
シブル配線基板であり、たとえば、ポリイミドなどの絶
縁テープフィルム（絶縁フィルム）４ａの裏面に接着材
を介してサーキット状に配線された信号配線パターンで
ある配線リード５、および円形の電極６が形成されてい
る。
【００２０】配線リード５の一方の先端部には、電極６
がそれぞれ接続されている。これら電極６以外のテープ
キャリア基板４の裏面には、ソルダーレジスト８が形成
されている。
がそれぞれ接続されている。これら電極６以外のテープ
キャリア基板４の裏面には、ソルダーレジスト８が形成
されている。
【００２１】配線リード５における他方の先端部はイン
ナリード（基板電極）５ａとなり、該インナリード５ａ
は、テープキャリア基板４の中央部に位置するデバイス
ホール７の４辺から突出するように設けられている。
ナリード（基板電極）５ａとなり、該インナリード５ａ
は、テープキャリア基板４の中央部に位置するデバイス
ホール７の４辺から突出するように設けられている。
【００２２】デバイスホール７には、半導体チップ３が
搭載されており、該デバイスホイール７から突出したイ
ンナリード５ａには半導体チップ３に設けられたボンデ
ィングパッド（チップ電極）３ａが接続されている。
搭載されており、該デバイスホイール７から突出したイ
ンナリード５ａには半導体チップ３に設けられたボンデ
ィングパッド（チップ電極）３ａが接続されている。
【００２３】また、テープキャリア基板４の主面、すな
わち、絶縁テープフィルム４ａ上におけるデバイスホー
ル７の周辺部には、図２（ａ）、（ｂ）に示すように、
該デバイスホール７を囲むように額縁状の補強枠９が形
成されている。この補強枠９は、たとえば銅などの金属
からなり、銅箔パターンによって配線リード５と同様に
形成されている。
わち、絶縁テープフィルム４ａ上におけるデバイスホー
ル７の周辺部には、図２（ａ）、（ｂ）に示すように、
該デバイスホール７を囲むように額縁状の補強枠９が形
成されている。この補強枠９は、たとえば銅などの金属
からなり、銅箔パターンによって配線リード５と同様に
形成されている。
【００２４】テープキャリア基板４のデバイスホール
７、ならびにその周辺部には、図１に示すように、エポ
キシなどの樹脂１０が塗布され、インナリード５ａ、お
よび半導体チップ３の側面、主面などが封止されてい
る。
７、ならびにその周辺部には、図１に示すように、エポ
キシなどの樹脂１０が塗布され、インナリード５ａ、お
よび半導体チップ３の側面、主面などが封止されてい
る。
【００２５】電極６には、バンプ１１がそれぞれ形成さ
れている。これらバンプ１１は、球状のはんだである、
いわゆるはんだボールからなり、半導体装置１の外部引
き出し用リードの代わりとなって、電子部品などを実装
するプリント配線基板などに実装される。
れている。これらバンプ１１は、球状のはんだである、
いわゆるはんだボールからなり、半導体装置１の外部引
き出し用リードの代わりとなって、電子部品などを実装
するプリント配線基板などに実装される。
【００２６】次に、本実施の形態における半導体装置１
の製造工程について、図１、図２、ならびに図３〜図５
の製造工程の説明図を用いて説明する。
の製造工程について、図１、図２、ならびに図３〜図５
の製造工程の説明図を用いて説明する。
【００２７】まず、デバイスホール７の周辺部に、該デ
バイスホール７を囲むように、額縁状に補強枠９が形成
されたテープキャリア基板４が繰り返し連続して形成さ
れたテープキャリアと、テープキャリア基板４に搭載す
る半導体チップ３とをそれぞれ準備する。
バイスホール７を囲むように、額縁状に補強枠９が形成
されたテープキャリア基板４が繰り返し連続して形成さ
れたテープキャリアと、テープキャリア基板４に搭載す
る半導体チップ３とをそれぞれ準備する。
【００２８】そして、図３に示すように、テープキャリ
アにおけるテープキャリア基板４上に半導体チップ３を
搭載し、半導体チップ３に形成されたボンディングパッ
ド３ａとテープキャリア基板４に形成されたインナリー
ド５ａとを、一括熱圧着ボンディング、いわゆるギャン
グボンディングなどにより接続する。
アにおけるテープキャリア基板４上に半導体チップ３を
搭載し、半導体チップ３に形成されたボンディングパッ
ド３ａとテープキャリア基板４に形成されたインナリー
ド５ａとを、一括熱圧着ボンディング、いわゆるギャン
グボンディングなどにより接続する。
【００２９】その後、テープキャリア基板４のデバイス
ホール７、ならびにその周辺部に液状の樹脂１０を塗布
し、図４に示すように、インナリード５ａ、半導体チッ
プ３の側面および主面などを封止する。
ホール７、ならびにその周辺部に液状の樹脂１０を塗布
し、図４に示すように、インナリード５ａ、半導体チッ
プ３の側面および主面などを封止する。
【００３０】樹脂１０が塗布されたテープキャリア基板
４は、該樹脂１０を硬化させるためにベークされる。こ
のベーク時、あるいはベーク終了後のベーク装置から取
り出された冷却時に、テープキャリア基板４は、絶縁テ
ープフィルム４ａや配線リード５などの熱膨張係数の違
いから反りが発生してしまい、配線リード５が形成され
ていないデバイスホール７の各々のコーナ部にストレス
が集中してしまうことになる。
４は、該樹脂１０を硬化させるためにベークされる。こ
のベーク時、あるいはベーク終了後のベーク装置から取
り出された冷却時に、テープキャリア基板４は、絶縁テ
ープフィルム４ａや配線リード５などの熱膨張係数の違
いから反りが発生してしまい、配線リード５が形成され
ていないデバイスホール７の各々のコーナ部にストレス
が集中してしまうことになる。
【００３１】しかし、デバイスホール７の周辺部に設け
た補強枠９によって、デバイスホール７の４辺全体でス
トレスを受け止めることができるようになり、樹脂１０
のクラックなどを防止することができる。
た補強枠９によって、デバイスホール７の４辺全体でス
トレスを受け止めることができるようになり、樹脂１０
のクラックなどを防止することができる。
【００３２】また、補強枠９によってデバイスホール７
周辺部を補強でき、テープキャリア基板４それ自体の剛
性が高くなり、半導体チップ３に加わるストレスを小さ
くすることができるので、該半導体チップ３を保護する
ことができる。
周辺部を補強でき、テープキャリア基板４それ自体の剛
性が高くなり、半導体チップ３に加わるストレスを小さ
くすることができるので、該半導体チップ３を保護する
ことができる。
【００３３】ベークによって樹脂１０が硬化すると、図
５に示すように、半導体チップ３の裏面、およびテープ
キャリア基板４の主面に接着材を介して放熱板２が接着
される。
５に示すように、半導体チップ３の裏面、およびテープ
キャリア基板４の主面に接着材を介して放熱板２が接着
される。
【００３４】そして、テープキャリア基板４の電極６
に、たとえば、蒸着法などによってバンプ１１を形成
し、テープキャリアを個片切断して、図１に示すような
半導体装置１が製造される。
に、たとえば、蒸着法などによってバンプ１１を形成
し、テープキャリアを個片切断して、図１に示すような
半導体装置１が製造される。
【００３５】それにより、本実施の形態１においては、
デバイスホール７の周辺部に補強枠９を形成することに
よって、テープキャリア基板４の反りなどによってデバ
イスホール７のコーナ部に集中するストレスを緩和し、
樹脂１０のクラックなどを防止することができるので、
半導体装置１の不良を大幅に低減することができる。
デバイスホール７の周辺部に補強枠９を形成することに
よって、テープキャリア基板４の反りなどによってデバ
イスホール７のコーナ部に集中するストレスを緩和し、
樹脂１０のクラックなどを防止することができるので、
半導体装置１の不良を大幅に低減することができる。
【００３６】また、テープキャリア基板４の剛性を向上
させ、半導体チップ３にかかる応力を小さくすることが
できるので、該半導体チップ３を保護することもでき
る。
させ、半導体チップ３にかかる応力を小さくすることが
できるので、該半導体チップ３を保護することもでき
る。
【００３７】さらに、本実施の形態１では、銅箔パター
ンからなる補強枠９をテープキャリア基板４主面の絶縁
テープフィルム４ａに形成した半導体装置１について記
載したが、たとえば、図６に示す半導体装置１ａのよう
に、テープキャリア基板４の裏面側に、たとえば、ポリ
イミドなどの絶縁性の樹脂テープによって構成した額縁
状の補強枠９ａを形成するようにしてもよい。
ンからなる補強枠９をテープキャリア基板４主面の絶縁
テープフィルム４ａに形成した半導体装置１について記
載したが、たとえば、図６に示す半導体装置１ａのよう
に、テープキャリア基板４の裏面側に、たとえば、ポリ
イミドなどの絶縁性の樹脂テープによって構成した額縁
状の補強枠９ａを形成するようにしてもよい。
【００３８】この場合、補強枠９ａは、絶縁テープフィ
ルム４ａの裏面に形成された配線リード５上に接着材な
どによって貼り付けられている。そして、配線リード５
が形成され、補強枠９ａが貼り付けられたテープキャリ
ア基板４の裏面には、ソルダーレジスト８が形成されて
いる。
ルム４ａの裏面に形成された配線リード５上に接着材な
どによって貼り付けられている。そして、配線リード５
が形成され、補強枠９ａが貼り付けられたテープキャリ
ア基板４の裏面には、ソルダーレジスト８が形成されて
いる。
【００３９】補強枠９ａを配線リード５上に貼り付けた
後、ソルダーレジスト８を形成することによって、該補
強枠９ａを剥がれにくくすることができる。
後、ソルダーレジスト８を形成することによって、該補
強枠９ａを剥がれにくくすることができる。
【００４０】それにより、デバイスホール７のコーナ部
に集中するストレスを緩和し、半導体装置１ａの不良を
大幅に低減することができる。さらに、補強枠９ａを絶
縁性の樹脂テープによって形成することにより、半導体
装置１ａの生産性を向上させ、コストを小さくすること
ができる。
に集中するストレスを緩和し、半導体装置１ａの不良を
大幅に低減することができる。さらに、補強枠９ａを絶
縁性の樹脂テープによって形成することにより、半導体
装置１ａの生産性を向上させ、コストを小さくすること
ができる。
【００４１】また、絶縁性の樹脂テープからなる補強枠
９ａは、ソルダーレジスト８を形成した後に貼り付けた
り、あるいは補強枠９（図１）と同様にテープキャリア
基板４の主面におけるデバイスホール７の周辺部に該デ
バイスホール７を囲むように貼り付けるようにしてもよ
い。
９ａは、ソルダーレジスト８を形成した後に貼り付けた
り、あるいは補強枠９（図１）と同様にテープキャリア
基板４の主面におけるデバイスホール７の周辺部に該デ
バイスホール７を囲むように貼り付けるようにしてもよ
い。
【００４２】（実施の形態２）図７は、本発明の実施の
形態２による半導体装置の断面図である。
形態２による半導体装置の断面図である。
【００４３】本実施の形態２において、半導体装置１ｂ
は、表面実装形パッケージの一種であるＴＣＰからな
る。半導体装置１ｂには、テープキャリア基板１２が設
けられている。
は、表面実装形パッケージの一種であるＴＣＰからな
る。半導体装置１ｂには、テープキャリア基板１２が設
けられている。
【００４４】テープキャリア基板１２は、たとえば、ポ
リイミドからなる絶縁テープフィルム（絶縁フィルム）
１３の主面に配線パターンである銅箔の配線リード１４
が形成されている。
リイミドからなる絶縁テープフィルム（絶縁フィルム）
１３の主面に配線パターンである銅箔の配線リード１４
が形成されている。
【００４５】テープキャリア基板１２の中央部には、デ
バイスホール１５が設けられている。このデバイスホー
ル１５に突き出した配線リード１４がインナリード（基
板電極）１４ａとなり、該デバイスホール１５に位置す
る半導体チップ１６のボンディングパッド（チップ電
極）１６ａと電気的に接続される。
バイスホール１５が設けられている。このデバイスホー
ル１５に突き出した配線リード１４がインナリード（基
板電極）１４ａとなり、該デバイスホール１５に位置す
る半導体チップ１６のボンディングパッド（チップ電
極）１６ａと電気的に接続される。
【００４６】テープキャリア基板１２の配線リード１４
は延在して外部回路と接続するアウタリード１４ｂとな
っている。このアウタリード１４ｂが、半導体装置１ｂ
の外部引き出し用リードとなって、電子部品などを実装
するプリント配線基板などに実装される。
は延在して外部回路と接続するアウタリード１４ｂとな
っている。このアウタリード１４ｂが、半導体装置１ｂ
の外部引き出し用リードとなって、電子部品などを実装
するプリント配線基板などに実装される。
【００４７】また、テープキャリア基板１２の主面にお
いて、インナリード１４ａ、およびアウタリード１４ｂ
以外の配線リード１４には、ソルダーレジスト１７が形
成されている。
いて、インナリード１４ａ、およびアウタリード１４ｂ
以外の配線リード１４には、ソルダーレジスト１７が形
成されている。
【００４８】テープキャリア基板１２の裏面側には、前
記実施の形態１と同様にデバイスホール１５を囲むよう
に額縁状の補強枠９ｃが形成されている。補強枠９ｃ
は、金属からなり、たとえば、配線リード１４と同様の
銅箔パターンによって形成されている。
記実施の形態１と同様にデバイスホール１５を囲むよう
に額縁状の補強枠９ｃが形成されている。補強枠９ｃ
は、金属からなり、たとえば、配線リード１４と同様の
銅箔パターンによって形成されている。
【００４９】テープキャリア基板１２のデバイスホール
１５、ならびにその周辺部には、エポキシなどの樹脂１
８が塗布され、インナリード１４ａ、半導体チップ１６
の側面、および主面などが封止されている。
１５、ならびにその周辺部には、エポキシなどの樹脂１
８が塗布され、インナリード１４ａ、半導体チップ１６
の側面、および主面などが封止されている。
【００５０】次に、半導体装置１ｂの製造工程について
説明する。
説明する。
【００５１】まず、デバイスホール１５の周辺部に、額
縁状に補強枠９ｃが形成されたテープキャリア基板１２
が繰り返し連続して形成されたテープキャリアと、テー
プキャリア基板１２に搭載する半導体チップ１６とをそ
れぞれ準備する。
縁状に補強枠９ｃが形成されたテープキャリア基板１２
が繰り返し連続して形成されたテープキャリアと、テー
プキャリア基板１２に搭載する半導体チップ１６とをそ
れぞれ準備する。
【００５２】テープキャリアにおけるテープキャリア基
板１２上に半導体チップ１６を搭載し、該半導体チップ
１６のボンディングパッド１６ａとテープキャリア基板
１２のインナリード１４ａとを、ギャングボンディング
などにより接続する。
板１２上に半導体チップ１６を搭載し、該半導体チップ
１６のボンディングパッド１６ａとテープキャリア基板
１２のインナリード１４ａとを、ギャングボンディング
などにより接続する。
【００５３】その後、テープキャリア基板１２、デバイ
スホール１５、ならびにその周辺部に液状の樹脂１８を
塗布して、インナリード１４ａ、および半導体チップ１
６の側面や主面などを封止する。
スホール１５、ならびにその周辺部に液状の樹脂１８を
塗布して、インナリード１４ａ、および半導体チップ１
６の側面や主面などを封止する。
【００５４】そして、テープキャリア基板１２は、樹脂
１８を硬化させるためにベークされる。このベーク時、
あるいはベーク終了後の冷却時に、テープキャリア基板
１２の絶縁テープフィルム１３や配線リード１４などの
熱膨張係数の違いからテープキャリア基板１２に反りが
発生する。
１８を硬化させるためにベークされる。このベーク時、
あるいはベーク終了後の冷却時に、テープキャリア基板
１２の絶縁テープフィルム１３や配線リード１４などの
熱膨張係数の違いからテープキャリア基板１２に反りが
発生する。
【００５５】この反りによってデバイスホール１５の各
々のコーナ部にストレスが集中してしまうことになる
が、該デバイスホール１５の周辺部に設けた補強枠９ｃ
によってデバイスホール１５の４辺全体でストレスを受
け止めることができるようになり、樹脂１８のクラック
などを防止することができる。
々のコーナ部にストレスが集中してしまうことになる
が、該デバイスホール１５の周辺部に設けた補強枠９ｃ
によってデバイスホール１５の４辺全体でストレスを受
け止めることができるようになり、樹脂１８のクラック
などを防止することができる。
【００５６】また、補強枠９ｃによって、テープキャリ
ア基板１２の剛性を高くすることができるので、該テー
プキャリア基板１２の反り量を低減し、半導体チップ１
６に加わるストレスを小さくすることができる。
ア基板１２の剛性を高くすることができるので、該テー
プキャリア基板１２の反り量を低減し、半導体チップ１
６に加わるストレスを小さくすることができる。
【００５７】そして、樹脂１８が硬化した後、テープキ
ャリアを個片切断して半導体装置１ｂが製造される。
ャリアを個片切断して半導体装置１ｂが製造される。
【００５８】それにより、本実施の形態によれば、デバ
イスホール１５の周辺部に補強枠９ｃを形成することに
よって、テープキャリア基板１２の反りなどによるデバ
イスホール１５のコーナ部へのストレスを緩和し、樹脂
１８のクラックなどを防止することができるので、半導
体装置１ｂの不良を大幅に低減することができる。
イスホール１５の周辺部に補強枠９ｃを形成することに
よって、テープキャリア基板１２の反りなどによるデバ
イスホール１５のコーナ部へのストレスを緩和し、樹脂
１８のクラックなどを防止することができるので、半導
体装置１ｂの不良を大幅に低減することができる。
【００５９】また、補強枠９ｃを形成することによっ
て、半導体チップ１６にかかる応力も小さくすることが
できるので、該半導体チップ１６を保護することができ
る。
て、半導体チップ１６にかかる応力も小さくすることが
できるので、該半導体チップ１６を保護することができ
る。
【００６０】さらに、本実施の形態２においても、銅箔
パターンからなる補強枠９ｃをテープキャリア基板１２
裏面の絶縁テープフィルム１３に形成した場合について
記載したが、たとえば、図８に示すＴＣＰ形の半導体装
置１ｃのように、テープキャリア基板１２の主面側に額
縁状の補強枠９ｄを形成するようにしてもよい。
パターンからなる補強枠９ｃをテープキャリア基板１２
裏面の絶縁テープフィルム１３に形成した場合について
記載したが、たとえば、図８に示すＴＣＰ形の半導体装
置１ｃのように、テープキャリア基板１２の主面側に額
縁状の補強枠９ｄを形成するようにしてもよい。
【００６１】ここで、補強枠９ｄは、たとえば、ポリイ
ミドなどの絶縁性の樹脂テープによって構成されてい
る。補強枠９ｄは絶縁テープフィルム１３の主面に形成
された配線リード１４上に接着材などによって貼り付け
られている。
ミドなどの絶縁性の樹脂テープによって構成されてい
る。補強枠９ｄは絶縁テープフィルム１３の主面に形成
された配線リード１４上に接着材などによって貼り付け
られている。
【００６２】そして、補強枠９ｄが貼り付けられたテー
プキャリア基板１２の主面にソルダーレジスト１７を形
成する。補強枠９ｄを配線リード５上に貼り付けた後、
ソルダーレジスト１７を形成することによって、該補強
枠９ｄを剥がれにくくすることができる。
プキャリア基板１２の主面にソルダーレジスト１７を形
成する。補強枠９ｄを配線リード５上に貼り付けた後、
ソルダーレジスト１７を形成することによって、該補強
枠９ｄを剥がれにくくすることができる。
【００６３】それによっても、デバイスホール１５の周
辺部に補強枠９ｄを形成することによって、デバイスホ
ール１５のコーナ部に集中するストレスを緩和し、半導
体装置１ｃの不良を大幅に低減することができる。
辺部に補強枠９ｄを形成することによって、デバイスホ
ール１５のコーナ部に集中するストレスを緩和し、半導
体装置１ｃの不良を大幅に低減することができる。
【００６４】さらに、補強枠９ｄを絶縁性の樹脂テープ
によって形成することにより、半導体装置１ｃの生産性
を向上させ、コストを小さくすることができる。
によって形成することにより、半導体装置１ｃの生産性
を向上させ、コストを小さくすることができる。
【００６５】また、絶縁性の樹脂テープからなる補強枠
９ｄは、ソルダーレジスト１７を形成した後に貼り付け
たり、あるいは補強枠９ｃ（図７）と同様にテープキャ
リア基板１２の裏面におけるデバイスホール１５の周辺
部に該デバイスホール１５を囲むように貼り付けるよう
にしてもよい。
９ｄは、ソルダーレジスト１７を形成した後に貼り付け
たり、あるいは補強枠９ｃ（図７）と同様にテープキャ
リア基板１２の裏面におけるデバイスホール１５の周辺
部に該デバイスホール１５を囲むように貼り付けるよう
にしてもよい。
【００６６】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００６７】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００６８】（１）本発明によれば、デバイスホールの
周辺部に補強枠を形成することによって、テープキャリ
ア基板の反りなどによってデバイスホールのコーナ部に
集中するストレスを緩和し、樹脂のクラックなどを防止
することができる。
周辺部に補強枠を形成することによって、テープキャリ
ア基板の反りなどによってデバイスホールのコーナ部に
集中するストレスを緩和し、樹脂のクラックなどを防止
することができる。
【００６９】（２）また、本発明では、補強枠によって
テープキャリア基板それ自体の剛性を高くすることがで
きるので、半導体チップに加わる応力も小さくでき、該
半導体チップを保護することもできる。
テープキャリア基板それ自体の剛性を高くすることがで
きるので、半導体チップに加わる応力も小さくでき、該
半導体チップを保護することもできる。
【００７０】（３）さらに、本発明においては、上記
（１）、（２）により、半導体装置の封止不良などを大
幅に低減し、半導体装置の製造歩留まりを向上させるこ
とができる。
（１）、（２）により、半導体装置の封止不良などを大
幅に低減し、半導体装置の製造歩留まりを向上させるこ
とができる。
【図１】本発明の実施の形態１による半導体装置の断面
図である。
図である。
【図２】（ａ）は、本発明の実施の形態１による半導体
装置に用いられるテープキャリア基板の上面図、（ｂ）
は、テープキャリア基板の断面図である。
装置に用いられるテープキャリア基板の上面図、（ｂ）
は、テープキャリア基板の断面図である。
【図３】本発明の実施の形態１による半導体装置におけ
る製造工程の説明図である。
る製造工程の説明図である。
【図４】図３に続く半導体装置の製造工程の説明図であ
る。
る。
【図５】図４に続く半導体装置の製造工程の説明図であ
る。
る。
【図６】本発明の他の実施の形態による半導体装置の一
例を示す断面図である。
例を示す断面図である。
【図７】本発明の実施の形態２による半導体装置の断面
図である。
図である。
【図８】本発明の他の実施の形態による半導体装置の他
の例を示す断面図である。
の例を示す断面図である。
１〜１ｃ 半導体装置 ２ 放熱板 ３ 半導体チップ ３ａ ボンディングパッド（チップ電極） ４ テープキャリア基板 ４ａ 絶縁テープフィルム（絶縁フィルム） ５ 配線リード ５ａ インナリード（基板電極） ６ 電極 ７ デバイスホール ８ ソルダーレジスト ９〜９ｄ 補強枠 １０ 樹脂 １１ バンプ １２ テープキャリア基板 １３ 絶縁テープフィルム（絶縁フィルム） １４ 配線リード １４ａ インナリード（基板電極） １４ｂ アウタリード １５ デバイスホール １６ 半導体チップ １６ａ ボンディングパッド（チップ電極） １７ ソルダーレジスト １８ 樹脂
Claims (5)
- 【請求項１】 テープ状の絶縁フィルムの裏面にリード
配線が形成されたテープキャリア基板の中央部に形成さ
れたデバイスホールに半導体チップが搭載された半導体
装置であって、前記キャリア基板に形成されたデバイス
ホール周辺に額縁状の補強枠を備えたことを特徴とする
半導体装置。 - 【請求項２】 テープ状の絶縁フィルムの裏面にリード
配線が形成されたテープキャリア基板の中央部に形成さ
れたデバイスホールに半導体チップが搭載された半導体
装置であって、前記テープキャリア基板主面における前
記デバイスホールの周辺部に、金属からなる額縁状の補
強枠を備えたことを特徴とする半導体装置。 - 【請求項３】 テープ状の絶縁フィルムの裏面にリード
配線が形成されたテープキャリア基板の中央部に形成さ
れたデバイスホールに半導体チップが搭載された半導体
装置であって、前記テープキャリア基板主面における前
記デバイスホールの周辺部、または前記テープキャリア
基板裏面における前記デバイスホールの周辺部のいずれ
かに、絶縁性樹脂からなる額縁状の補強枠を備えたこと
を特徴とする半導体装置。 - 【請求項４】 主面におけるデバイスホールの周辺部
に、金属からなる額縁状の補強枠が接着されたテープキ
ャリア基板が繰り返し形成されたテープキャリアを準備
する工程と、 前記テープキャリア基板に形成された基板電極に対応す
るチップ電極が形成された半導体チップを準備する工程
と、 前記テープキャリア基板のデバイスホールに前記半導体
チップを搭載し、前記テープキャリア基板の基板電極と
前記半導体チップのチップ電極とを接続する工程と、 前記テープキャリア基板のデバイスホール、ならびにそ
の周辺部に樹脂を塗布して封止し、前記テープキャリア
基板を加熱して前記樹脂を硬化させる工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項５】 主面、または裏面のいずれかにおけるデ
バイスホールの周辺部に、絶縁性樹脂からなる額縁状の
補強枠が接着されたテープキャリア基板が繰り返し形成
されたテープキャリアを準備する工程と、 前記テープキャリア基板に形成された基板電極に対応す
るチップ電極が形成された半導体チップを準備する工程
と、 前記テープキャリア基板のデバイスホールに前記半導体
チップを搭載し、前記テープキャリア基板の基板電極と
前記半導体チップのチップ電極とを接続する工程と、 前記テープキャリア基板のデバイスホール、ならびにそ
の周辺部に樹脂を塗布して封止し、前記テープキャリア
基板を加熱して前記樹脂を硬化させる工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000232587A JP2002050660A (ja) | 2000-08-01 | 2000-08-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000232587A JP2002050660A (ja) | 2000-08-01 | 2000-08-01 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002050660A true JP2002050660A (ja) | 2002-02-15 |
Family
ID=18725246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000232587A Pending JP2002050660A (ja) | 2000-08-01 | 2000-08-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002050660A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227550A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US11728261B2 (en) | 2020-07-23 | 2023-08-15 | Samsung Electronics Co., Ltd. | Chip on film package and display apparatus including the same |
-
2000
- 2000-08-01 JP JP2000232587A patent/JP2002050660A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227550A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4714598B2 (ja) * | 2006-02-22 | 2011-06-29 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US11728261B2 (en) | 2020-07-23 | 2023-08-15 | Samsung Electronics Co., Ltd. | Chip on film package and display apparatus including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100394809B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| US6429530B1 (en) | Miniaturized chip scale ball grid array semiconductor package | |
| JPH07321248A (ja) | ボールグリッドアレイ半導体装置およびその製造方法 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JP2003347354A (ja) | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット | |
| JP2000183246A (ja) | 接着方法及び半導体装置 | |
| JPH1050770A (ja) | 半導体装置及びその製造方法 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP2001185585A (ja) | 半導体装置およびその製造方法 | |
| US20030201544A1 (en) | Flip chip package | |
| JP2002050660A (ja) | 半導体装置およびその製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH1117064A (ja) | 半導体パッケージ | |
| JP2685039B2 (ja) | 半導体装置 | |
| JPH1197569A (ja) | 半導体パッケージ | |
| JP3019043B2 (ja) | 半導体装置の製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JPH11126856A (ja) | 半導体装置の製造方法 | |
| JP2002093828A (ja) | 半導体装置の製造方法 | |
| JPH09252064A (ja) | Ｂｇａ型半導体装置 | |
| JP4656766B2 (ja) | 半導体装置の製造方法 | |
| JP2002164471A (ja) | 薄型半導体装置及びその製造方法 |