JPH0722439A - リードフレームと半導体チップとの接続構造、およびその接続構造を用いて構成される半導体集積回路装置 - Google Patents

リードフレームと半導体チップとの接続構造、およびその接続構造を用いて構成される半導体集積回路装置

Info

Publication number
JPH0722439A
JPH0722439A JP5153108A JP15310893A JPH0722439A JP H0722439 A JPH0722439 A JP H0722439A JP 5153108 A JP5153108 A JP 5153108A JP 15310893 A JP15310893 A JP 15310893A JP H0722439 A JPH0722439 A JP H0722439A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor chip
circuit device
connection structure
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5153108A
Other languages
English (en)
Inventor
Koichi Kanemoto
光一 金本
Hirobumi Shibata
博文 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP5153108A priority Critical patent/JPH0722439A/ja
Publication of JPH0722439A publication Critical patent/JPH0722439A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 低コストでＬＯＣ、ＣＯＬ構造を実現するこ
とができるリードフレームと半導体チップとの接続構造
を提供する。 【構成】 ＬＯＣ構造、またはＣＯＬ構造におけるリー
ドフレーム３と半導体チップ２との接続構造であって、
リードフレーム３と半導体チップ２とをポッティング材
（熱硬化型樹脂）４によって接続する。これによって、
高価なフィルム材ではなく安価なポッティング材４によ
って両者が接続されることとなり、低コストでＬＯＣ構
造等を実現することができ、また、リードフレーム３の
コストを低減することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードフレームと半導
体チップとの接続構造、およびその接続構造を用いて構
成される半導体集積回路装置ついて、特に、ＬＯＣ構
造、ＣＯＬ構造におけるリードフレームと半導体チップ
との接続構造に適用して有効な技術に関する。
【０００２】
【従来の技術】インナーリードとセンスアンプや入力部
など各回路ブロックを個別にワイヤボンディングするこ
とを可能にして電気的特性を向上させ、且つ、パッケー
ジに占めるチップの面積比率を大きくして大型チップ化
に対応するために、半導体集積回路装置のリードフレー
ムにＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造や、ＣＯ
Ｌ（Ｃｈｉｐ Ｏｎ Ｌｅａｄ）構造が採用されてい
る。
【０００３】すなわち、ＬＯＣ構造とは、半導体チップ
の上面に、ダイパッドではなくインナーリードを直接接
続する構造であり、ＣＯＬ構造とは、これを裏面に接続
する構造である。
【０００４】ここで、従来のＬＯＣ構造やＣＯＬ構造に
おいては、この半導体チップとインナーリードとの接続
は、両面に接着材が塗布されたフィルム材を用いて行っ
ていた。
【０００５】
【発明が解決しようとする課題】しかし、このようなフ
ィルム材を用いた接続方法では、フィルム材そのものの
価格が高いために、フィルム材がアッセンブリーされた
リードフレームの価格が高くなり、ＬＯＣ構造を採用す
ると高コストとなってしまい、半導体集積回路装置自体
の価格も高くなってしまうという問題点があった。
【０００６】そこで、本発明の目的は、低コストでＬＯ
Ｃ構造、ＣＯＬ構造を実現することのできるリードフレ
ームと半導体チップとの接続構造に関する技術を提供す
ることにある。
【０００７】本発明の他の目的は、その接続構造を用い
て構成される半導体集積回路装置に関する技術を提供す
ることにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
【００１０】すなわち、本発明のリードフレームと半導
体チップとの接続構造は、ＬＯＣ構造、またはＣＯＬ構
造におけるリードフレームと半導体チップとの接続構造
であって、リードフレームと半導体チップとが熱硬化型
樹脂によって接続されているものである。この場合にお
いて、前記の熱硬化型樹脂としては、ポッティング材を
用いることができる。
【００１１】また、本発明のリードフレームと半導体チ
ップとの接続構造は、ＬＯＣ構造、またはＣＯＬ構造に
おけるリードフレームと半導体チップとの接続構造であ
って、このリードフレームと半導体チップとが接着材に
よって接続されているものである。
【００１２】さらに、本発明の半導体集積回路装置は、
前記リードフレームと半導体チップとの接続構造を用い
て構成されているものである。
【００１３】
【作用】上記のような構成のリードフレームと半導体チ
ップとの接続構造によれば、ＬＯＣ構造等を有するリー
ドフレームのインナーリードが、熱硬化型樹脂あるいは
接着材によって半導体チップに接続されているので、低
コストでＬＯＣ構造等を実現することができ、また、リ
ードフレームにフィルム材を貼着する必要がないので、
リードフレームのコストを低減することができる。
【００１４】また、上記のような構成の半導体集積回路
装置によれば、廉価なＬＯＣ構造等とでき、半導体集積
回路装置自体のコストも低減することができる。
【００１５】
【実施例】以下、本発明の実施例を、図面に基づいてさ
らに詳細に説明する。
【００１６】（実施例１）図１は本発明の一実施例であ
る半導体集積回路装置を示す一部切り欠き斜視図、図２
はその半導体集積回路装置の要部平面図、図３はその半
導体集積回路装置の側面図である。
【００１７】まず、本実施例の半導体集積回路装置の構
成について説明する。
【００１８】本実施例の半導体集積回路装置は、半導体
パッケージ１によって気密封止された半導体チップ２
と、この半導体チップ２と電気的に接続されたリードフ
レーム３とからなっている。
【００１９】このリードフレーム３はＬＯＣ構造からな
り、リードフレーム３のインナーリード３ａが、半導体
チップ２の封止に用いられるポッティング材（熱硬化型
樹脂）４によって半導体チップ２の上面に接続されてい
るものである。
【００２０】すなわち、ポリイミド５（図３参照）に被
われた半導体チップ２の上面にポッティング材を塗布し
てインナーリード３ａを載置し、加熱硬化することによ
って両者が固着されているものである。さらに、このよ
うにして両者が固着されることで、インナーリード３ａ
がダイパッドをも兼ねている。
【００２１】半導体チップ２の中央部にはボンディング
パッド２ａが形成され、このボンディングパッド２ａが
ボンディングワイヤ５によってインナーリード３ａと電
気的に接続されている。
【００２２】半導体パッケージ１の外部にはリードフレ
ーム３のアウターリード３ｂが延在され、図示しないプ
リント基板の電極と電気的に接続されるようになってい
る。
【００２３】次に、本実施例の半導体集積回路装置の作
用について説明する。
【００２４】前記したように、本実施例の半導体集積回
路装置では、ＬＯＣ構造のリードフレーム３のインナー
リード３ａが、半導体チップ２の封止に用いられる比較
的安価なポッティング材４によって半導体チップ２に接
続された構造となっているので、低コストでＬＯＣ構造
を実現することができ、また、リードフレーム３にフィ
ルム材を貼着する必要がなくなり、リードフレーム３の
コストを低減することができる。
【００２５】さらに、このようなリードフレーム３と半
導体チップ２との接続構造とすることで、ＬＯＣ構造を
採用する半導体集積回路装置自体のコストも低減するこ
とができる。
【００２６】（実施例２）図４は本発明における他の実
施例である半導体集積回路装置を示す平面図である。
【００２７】本実施例におけるリードフレーム１３はＣ
ＯＬ構造からなり、リードフレーム１３のインナーリー
ド１３ａが、ポッティング材（熱硬化型樹脂）４によっ
て半導体チップ１２の下面に接続されているものであ
る。
【００２８】本実施例の半導体集積回路装置において
も、ＣＯＬ構造のリードフレーム１３と半導体チップ１
２とが、ポッティング材４によって接続されているの
で、低コストでＣＯＬ構造を実現することができ、また
リードフレーム１３のコストを低減することができる。
さらに、ＣＯＬ構造を採用する半導体集積回路装置自体
のコストも低減することができる。
【００２９】（実施例３）図５は本発明における、さら
に他の実施例である半導体集積回路装置を示す側面図で
ある。
【００３０】本実施例におけるリードフレームはＬＯＣ
構造からなり、このリードフレームのインナーリード２
３ａが、たとえばエポキシ樹脂からなる接着材２４によ
って、半導体チップ２２の上面に接続されているもので
ある。
【００３１】本実施例の半導体集積回路装置において
は、接着材２４によってＬＯＣ構造のリードフレームと
半導体チップ２２とが接続されているので、前記実施例
１および２と同様に、低コストでＬＯＣ構造を実現する
ことができ、リードフレームのコストを低減することが
できる。また、ＬＯＣ構造を採用する半導体集積回路装
置自体のコストも低減することができる。
【００３２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００３３】たとえば、前記実施例においては、半導体
チップの封止に用いられるポッティング材を用いてリー
ドフレームと半導体チップとを接続しているが、この両
者の接続はこのポッティング材に限定されるものではな
く、熱硬化型樹脂であれば種々のものを用いることがで
きる。
【００３４】また、前記実施例におけるリードフレーム
にはバスバーリードが含まれていることは勿論である。
【００３５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
【００３６】(1).すなわち、本発明のリードフレームと
半導体チップとの接続構造によれば、ＬＯＣ構造あるい
はＣＯＬ構造を有するリードフレームのインナーリード
が、高価なフィルム材ではなく、半導体チップの封止に
用いられる比較的安価なポッティング材などの熱硬化型
樹脂や接着材によって半導体チップに接続されているの
で、低コストでＬＯＣ構造等を実現することができる。
【００３７】(2).また、リードフレームにフィルム材を
貼着する必要がなくなるので、リードフレームのコスト
を低減することができる。
【００３８】(3).さらに、このようなリードフレームと
半導体チップとの接続構造を用いて構成される半導体集
積回路装置によれば、ＬＯＣ構造等を採用する半導体集
積回路装置自体のコストも低減することができる。
【図面の簡単な説明】
【図１】本発明の実施例１による半導体集積回路装置を
示す一部切り欠き斜視図である。
【図２】その半導体集積回路装置の要部平面図である。
【図３】その半導体集積回路装置の側面図である。
【図４】本発明の実施例２による半導体集積回路装置を
示す平面図である。
【図５】本発明の実施例３による半導体集積回路装置を
示す側面図である。
【符号の説明】
１ 半導体パッケージ ２ 半導体チップ ２ａ ボンディングパッド ３ リードフレーム ３ａ インナーリード ３ｂ アウターリード ４ ポッティング材（熱硬化型樹脂） ５ ポリイミド １２ 半導体チップ １３ リードフレーム １３ａ インナーリード ２２ 半導体チップ ２３ａ インナーリード ２４ 接着材
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/29 23/31 23/50 Ｓ Ｙ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームのインナーリードが半導
    体チップに直接接続されるＬＯＣ構造、またはＣＯＬ構
    造における前記リードフレームと前記半導体チップとの
    接続構造であって、前記リードフレームと前記半導体チ
    ップとが熱硬化型樹脂によって接続されていることを特
    徴とするリードフレームと半導体チップとの接続構造。
  2. 【請求項２】 前記熱硬化型樹脂は、ポッティング材で
    あることを特徴とする請求項１記載のリードフレームと
    半導体チップとの接続構造。
  3. 【請求項３】 リードフレームのインナーリードが半導
    体チップに直接接続されるＬＯＣ構造、またはＣＯＬ構
    造における前記リードフレームと前記半導体チップとの
    接続構造であって、前記リードフレームと前記半導体チ
    ップとが接着材によって接続されていることを特徴とす
    るリードフレームと半導体チップとの接続構造。
  4. 【請求項４】 請求項１、２または３記載のリードフレ
    ームと半導体チップとの接続構造を用いて構成されるこ
    とを特徴とする半導体集積回路装置。
JP5153108A 1993-06-24 1993-06-24 リードフレームと半導体チップとの接続構造、およびその接続構造を用いて構成される半導体集積回路装置 Pending JPH0722439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5153108A JPH0722439A (ja) 1993-06-24 1993-06-24 リードフレームと半導体チップとの接続構造、およびその接続構造を用いて構成される半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5153108A JPH0722439A (ja) 1993-06-24 1993-06-24 リードフレームと半導体チップとの接続構造、およびその接続構造を用いて構成される半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0722439A true JPH0722439A (ja) 1995-01-24

Family

ID=15555152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5153108A Pending JPH0722439A (ja) 1993-06-24 1993-06-24 リードフレームと半導体チップとの接続構造、およびその接続構造を用いて構成される半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0722439A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475340B1 (ko) * 1997-07-08 2005-05-27 삼성전자주식회사 리드온칩패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475340B1 (ko) * 1997-07-08 2005-05-27 삼성전자주식회사 리드온칩패키지

Similar Documents

Publication Publication Date Title
JP3118167B2 (ja) 電子パッケージおよびその製造方法
US6906424B2 (en) Semiconductor package and method producing same
JP3007023B2 (ja) 半導体集積回路およびその製造方法
US5473188A (en) Semiconductor device of the LOC structure type having a flexible wiring pattern
JP2908350B2 (ja) 半導体装置
JP2000156464A (ja) 半導体装置の製造方法
JPS6028256A (ja) 半導体装置
JPH0722439A (ja) リードフレームと半導体チップとの接続構造、およびその接続構造を用いて構成される半導体集積回路装置
US20030038358A1 (en) Semiconductor package without outer leads
JPH0521698A (ja) 半導体装置
GB2272104A (en) Tape automated bonding
JP3250992B2 (ja) 積層チップパッケージ
JP3082507U (ja) ダブルサイドチップパッケージ
KR100218335B1 (ko) 칩 사이즈 패키지
JP2963952B2 (ja) 半導体装置
JP2501382B2 (ja) 半導体装置の組立方法
JP2587722Y2 (ja) 半導体装置
KR100567045B1 (ko) 반도체 패키지
JP2629461B2 (ja) 樹脂封止形半導体装置
JPH0574774A (ja) 樹脂封止型半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPH10214934A (ja) 半導体装置及びその製造方法
KR200154510Y1 (ko) 리드 온 칩 패키지
JPH0555452A (ja) 半導体集積回路装置
JPH0543294B2 (ja)