JPS61259532A - ワイヤボンデイング装置 - Google Patents
ワイヤボンデイング装置Info
- Publication number
- JPS61259532A JPS61259532A JP60103106A JP10310685A JPS61259532A JP S61259532 A JPS61259532 A JP S61259532A JP 60103106 A JP60103106 A JP 60103106A JP 10310685 A JP10310685 A JP 10310685A JP S61259532 A JPS61259532 A JP S61259532A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- wire bonding
- heat block
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、混成集積回路の組−立に用いられるワイヤ
ボンディング装置に関し、特に両面に回路パターンが形
成された両面基板を使用する混成集積回路の組立におい
てＩＣチップ等の半導体素子のワイヤボンディング時に
ボールハガレを低減させた混成集積回路用ワイヤボンデ
ィング装置に関するものである。
ボンディング装置に関し、特に両面に回路パターンが形
成された両面基板を使用する混成集積回路の組立におい
てＩＣチップ等の半導体素子のワイヤボンディング時に
ボールハガレを低減させた混成集積回路用ワイヤボンデ
ィング装置に関するものである。
混成集積回路の組立において一般に使用されている従来
のワイヤボンディング装置は、そのキャピラリ付近の構
成を第２図に示すように、パターン認識用ＴＶカメラ１
と、ボンダーの一部をなすアーム２と、このアーム２に
取付ケラれたキャピラリ３と、ヒートブロック４とを具
備し、キャピラリ３に保持されるワイヤ線（図示せず）
を用いて、ヒートブロック４上に載置されて加熱された
混成集積回路基板６の各々のリードと該基板上のＩＣチ
ップ７の電極とをそれぞれ電気的に接続するポールボン
ディングを行なうように構成されて □いる。
のワイヤボンディング装置は、そのキャピラリ付近の構
成を第２図に示すように、パターン認識用ＴＶカメラ１
と、ボンダーの一部をなすアーム２と、このアーム２に
取付ケラれたキャピラリ３と、ヒートブロック４とを具
備し、キャピラリ３に保持されるワイヤ線（図示せず）
を用いて、ヒートブロック４上に載置されて加熱された
混成集積回路基板６の各々のリードと該基板上のＩＣチ
ップ７の電極とをそれぞれ電気的に接続するポールボン
ディングを行なうように構成されて □いる。
しかし、このような従来のワイヤボンディング装置では
、ヒートブロック４上に載置される混成集積回路基板６
が、第３図に示すように、セラミック基板１０の両面に
導体１１．絶縁層１２．抵抗体１３および保護膜１４等
からなる回路パターン１５．１６がそれぞれ形成されて
いる場合、その裏面の回路パターン１５の凹凸により第
３図のようにヒートブロック４との密着性が著しく悪く
なり、ＩＣチップ７などのワイヤボンディング時にボー
ルバカレが多くなる。また、ロットのバラツキによりヒ
ートブロック４と基板６との隙間ｄ（最大３０μｍ程度
）が大きく変化してボンディングのバラツキが生じると
いう問題があった。
、ヒートブロック４上に載置される混成集積回路基板６
が、第３図に示すように、セラミック基板１０の両面に
導体１１．絶縁層１２．抵抗体１３および保護膜１４等
からなる回路パターン１５．１６がそれぞれ形成されて
いる場合、その裏面の回路パターン１５の凹凸により第
３図のようにヒートブロック４との密着性が著しく悪く
なり、ＩＣチップ７などのワイヤボンディング時にボー
ルバカレが多くなる。また、ロットのバラツキによりヒ
ートブロック４と基板６との隙間ｄ（最大３０μｍ程度
）が大きく変化してボンディングのバラツキが生じると
いう問題があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ボンダーのヒートブロックに載置される混
成集積回路基板の密着性を高めて、ワイヤボンディング
時におけるポールノ・ガレを低減させたワイヤボンディ
ング装置を提供することを目的とする。
れたもので、ボンダーのヒートブロックに載置される混
成集積回路基板の密着性を高めて、ワイヤボンディング
時におけるポールノ・ガレを低減させたワイヤボンディ
ング装置を提供することを目的とする。
この発明に係るワイヤボンディング装置は、両面に回路
パターンが形成され、かつその主表面にＩＣチップなど
の半導体素子が装着された混成集積回路基板をヒートブ
ロックに載置させて加熱したうえ、この混成集積回路基
板上の各々のリードと前記半導体素子とをワイヤ線を用
いて電気的ｒ接続するワイヤボンディング装置において
、前記ヒートブロックの混成集積回路基板を載置する面
上に、該混成集積回路基板の裏面に形成された回路パタ
ーンの凹凸を吸収可能なパターン形状の凹凸を有する型
部を設けたものである。
パターンが形成され、かつその主表面にＩＣチップなど
の半導体素子が装着された混成集積回路基板をヒートブ
ロックに載置させて加熱したうえ、この混成集積回路基
板上の各々のリードと前記半導体素子とをワイヤ線を用
いて電気的ｒ接続するワイヤボンディング装置において
、前記ヒートブロックの混成集積回路基板を載置する面
上に、該混成集積回路基板の裏面に形成された回路パタ
ーンの凹凸を吸収可能なパターン形状の凹凸を有する型
部を設けたものである。
この発明によるワイヤボンディング装置においては、ボ
ンダーのヒートブロック上に設けたパターン形状の凹凸
を有する型部によって混成集積回路の裏面に形成された
回路パターンの凹凸を吸収することによシ、ヒートブロ
ックと混成集積回路基板との密着性を高めることができ
る。
ンダーのヒートブロック上に設けたパターン形状の凹凸
を有する型部によって混成集積回路の裏面に形成された
回路パターンの凹凸を吸収することによシ、ヒートブロ
ックと混成集積回路基板との密着性を高めることができ
る。
以下、この発明を図に示す実施例に基いて説明する。
第１図はこの発明に係るワイヤボンディング装置の一実
施例を示すヒートブロック部の部分断面図であり、ヒー
トブロック上に混成集積回路基板を載置させた状態を示
す。この実施例のワイヤボンディング装置が第２図のも
のと異なる点は、混成集積回路基板６を加熱するヒート
ブロック４として、その載置面上に、混成集積回路基板
６の裏面に形成される回路パターン１５の凹凸を吸収可
能なパターン形状の凹凸を有する型部（レプリカ部とも
いう）５が彫られたヒートブロック４Ａを構成したもの
である。この場合、ヒートブロック４Ａ上の型部５Ｆｉ
、混成集積回路基板６０回路パターン１５の凹凸のうち
最吃凸た部分のみまたは全体的に凸部を吸収するような
パターン形状の四部を設ければよい。
施例を示すヒートブロック部の部分断面図であり、ヒー
トブロック上に混成集積回路基板を載置させた状態を示
す。この実施例のワイヤボンディング装置が第２図のも
のと異なる点は、混成集積回路基板６を加熱するヒート
ブロック４として、その載置面上に、混成集積回路基板
６の裏面に形成される回路パターン１５の凹凸を吸収可
能なパターン形状の凹凸を有する型部（レプリカ部とも
いう）５が彫られたヒートブロック４Ａを構成したもの
である。この場合、ヒートブロック４Ａ上の型部５Ｆｉ
、混成集積回路基板６０回路パターン１５の凹凸のうち
最吃凸た部分のみまたは全体的に凸部を吸収するような
パターン形状の四部を設ければよい。
このように構成されたワイヤボンディング装置社、ヒー
トブロック４Ａ上に混成集積回路基板６を載置させてそ
の基板６上の各々のリードとＩＣチップ７の電極間を従
来と同様の方法でボンディングする場合、ヒートブロッ
ク４Ａ上の型部５によって上記基板６０回路パターン１
５の凹凸を吸収できるので、この基板６のバラツキによ
るヒートブロック４Ａと基板６との隙間ｄを最小にして
両者の密着性を高めることができる。これによシ、ワイ
ヤボンディング条件を１つの条件で行ってもバラツキな
くワイヤボンディングが可能となシ、ボールハガレを減
少できるとともに、超音波によるワイヤボンディングの
場合はそのパワーの効率を高めることもできる。
トブロック４Ａ上に混成集積回路基板６を載置させてそ
の基板６上の各々のリードとＩＣチップ７の電極間を従
来と同様の方法でボンディングする場合、ヒートブロッ
ク４Ａ上の型部５によって上記基板６０回路パターン１
５の凹凸を吸収できるので、この基板６のバラツキによ
るヒートブロック４Ａと基板６との隙間ｄを最小にして
両者の密着性を高めることができる。これによシ、ワイ
ヤボンディング条件を１つの条件で行ってもバラツキな
くワイヤボンディングが可能となシ、ボールハガレを減
少できるとともに、超音波によるワイヤボンディングの
場合はそのパワーの効率を高めることもできる。
以上のように、この発明に係るワイヤボンディング装置
によれば、ボンダーのヒートブロック上に混成集積回路
基板の裏面に形成された回路パターンの凹凸を吸収可能
な凹凸を有する型部な設け、その基板との密着性を高め
ることにより、ＩＣチップなどの半導体素子のワイヤボ
ンディング時にボールハガレを低減できるので、混成集
積回路の組立に際し歩留および信頼性の向上がはかれる
効果がある。
によれば、ボンダーのヒートブロック上に混成集積回路
基板の裏面に形成された回路パターンの凹凸を吸収可能
な凹凸を有する型部な設け、その基板との密着性を高め
ることにより、ＩＣチップなどの半導体素子のワイヤボ
ンディング時にボールハガレを低減できるので、混成集
積回路の組立に際し歩留および信頼性の向上がはかれる
効果がある。
第１図はこの発明に係るワイヤボンディング装置の一実
施例を示すヒートブロック部の部分断面図、第２図は従
来例によるワイヤボンディング装置を示すキャピラリ部
の概略的な外観図、第３図は第２図におけるヒートブロ
ック上に混成集積回路基板を載置させた状態を示す拡大
断面図である。 ２・・・・アーム、３・・・・キャピラリ、４Ａ・・・
・ヒートブロック、５・・・・ヒートブロック上の型部
、６・・・・混成集積回路基板、７・・・・ＩＣチップ
、１５，１６０・・・回路パターン。
施例を示すヒートブロック部の部分断面図、第２図は従
来例によるワイヤボンディング装置を示すキャピラリ部
の概略的な外観図、第３図は第２図におけるヒートブロ
ック上に混成集積回路基板を載置させた状態を示す拡大
断面図である。 ２・・・・アーム、３・・・・キャピラリ、４Ａ・・・
・ヒートブロック、５・・・・ヒートブロック上の型部
、６・・・・混成集積回路基板、７・・・・ＩＣチップ
、１５，１６０・・・回路パターン。
Claims (1)
- 両面に回路パターンが形成され、かつその主表面にＩＣ
チップなどの半導体素子が装着された混成集積回路基板
をヒートブロックに載置させて加熱したうえ、この混成
集積回路基板上の各々のリードと前記半導体素子とをワ
イヤ線を用いて電気的に接続するワイヤボンディング装
置において、前記ヒートブロックの混成集積回路基板を
載置する面上に、該混成集積回路基板の裏面に形成され
た回路パターンの凹凸を吸収可能なパターン形状の凹凸
を有する型部を設けたことを特徴とするワイヤボンディ
ング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60103106A JPS61259532A (ja) | 1985-05-13 | 1985-05-13 | ワイヤボンデイング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60103106A JPS61259532A (ja) | 1985-05-13 | 1985-05-13 | ワイヤボンデイング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61259532A true JPS61259532A (ja) | 1986-11-17 |
Family
ID=14345366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60103106A Pending JPS61259532A (ja) | 1985-05-13 | 1985-05-13 | ワイヤボンデイング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61259532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897240A (ja) * | 1994-09-22 | 1996-04-12 | Nec Corp | 混成ｉｃのワイヤボンディング方法 |
-
1985
- 1985-05-13 JP JP60103106A patent/JPS61259532A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897240A (ja) * | 1994-09-22 | 1996-04-12 | Nec Corp | 混成ｉｃのワイヤボンディング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7443022B2 (en) | Board-on-chip packages | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP2002093949A5 (ja) | ||
| JP2770820B2 (ja) | 半導体装置の実装構造 | |
| JP3018789B2 (ja) | 半導体装置 | |
| JPH0231437A (ja) | 半導体チップの実装方法 | |
| JP3119649B2 (ja) | 両面に放熱構造を具えた半導体装置及びその製造方法 | |
| JPS61259532A (ja) | ワイヤボンデイング装置 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS5938075A (ja) | サ−マルヘツド | |
| JPH06216306A (ja) | 半導体素子アセンブリ用内部キャパシタ配設構造およびその配設方法 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP3099573B2 (ja) | 半導体装置 | |
| JP2504465B2 (ja) | 半導体装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPS5999752A (ja) | 混成集積回路装置 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH0543485Y2 (ja) | ||
| JPH09270443A (ja) | チップの実装方法 | |
| JPH0729940A (ja) | 半導体装置 | |
| JPH07170050A (ja) | 半導体装置 | |
| JPH08306744A (ja) | 電子部品 |