JP4012076B2 - 半導体装置用パッケージの製造方法 - Google Patents
半導体装置用パッケージの製造方法 Download PDFInfo
- Publication number
- JP4012076B2 JP4012076B2 JP2003005640A JP2003005640A JP4012076B2 JP 4012076 B2 JP4012076 B2 JP 4012076B2 JP 2003005640 A JP2003005640 A JP 2003005640A JP 2003005640 A JP2003005640 A JP 2003005640A JP 4012076 B2 JP4012076 B2 JP 4012076B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- hole
- etching
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置用パッケージの製造方法に関する。
【０００２】
【従来の技術】
搭載する半導体チップの放熱性を高めるため、放熱板を組み込んだ半導体装置用パッケージは種々知られている。
図５９はその一例を示す半導体装置用パッケージＡである（特許文献１参照）。
この半導体装置用パッケージＡは、所要のパターンで配線パターン６１が形成され、また所要の配列で半導体チップ収納孔６２が形成された樹脂基材６０を、接着剤層（プリプレグ層）６３を介在させて金属製の放熱板６４に積層し、樹脂基材６０、接着剤層６３、放熱板６４を加熱プレスして一体化し、樹脂基材６０に放熱板６４にまで至る切断用のＶ溝６５を形成してなる。
Ｖ溝６５に沿って切断することにより、個片の半導体装置用パッケージＡに分離できるようにしてある。
【０００３】
【特許文献１】
特開平９−１７９０５号公報（第３−４頁、図８）
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置用パッケージには次のような課題がある。
すなわち、積層体を加熱プレスする際、接着剤層（プリプレグ層）６３が半導体チップ収納孔６２内に滲み出す課題がある。
また、半導体チップ収納孔６２は樹脂基材６０にプレス加工等によって、形成されるが、その際、収納孔６２の縁部にダレが発生し、収納孔６２形状を正確に形成できないという課題がある。
【０００５】
そこで本発明は上記課題を解決すべくなされたもので、その目的とするところは、半導体チップ収納孔内に、接着剤層が滲み出すことを防止できる半導体装置用パッケージの製造方法を提供するにある。
【０００６】
【課題を解決するための手段】
すなわち、本発明に係る半導体装置用パッケージの製造方法では、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、 エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合する加熱プレス工程と、前記第３の金属層をエッチング加工して、前記配線パターンを形成するエッチング工程と、前記貫通孔直下の第２の金属層部分、端子部およびボンディング部を除く前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【０００７】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、第２の金属層および第３の金属層をエッチング加工して、前記樹脂基材の両面に前記スルーホール内に形成されためっき皮膜により電気的に接続する配線パターンを形成するエッチング工程と、端子部およびボンディング部を除く配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【０００８】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、樹脂シートの両側にスルーホールめっき皮膜を介して電気的に接続する配線パターンを有し、中央に前記嵌入部と同一形状の貫通孔を有する配線基板、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材、および前記３層金属シートをこの順に、前記両貫通孔内に前記嵌入部が嵌入するようにして積層する積層工程と、加圧、加熱して、前記配線基板、前記樹脂基材および前記３層金属シートを接合する加熱プレス工程と、端子部およびボンディング部を除いて表層の配線パターンの部位を覆うソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【０００９】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、および前記第３の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成し、前記めっき皮膜および前記第２の金属層をエッチング加工して、前記嵌入部に対応する中央部が刳りぬかれて該嵌入部の周縁部と重なる接続リード部を有する配線パターンを形成するエッチング工程と、端子部および接続リード部を除く前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程と、前記半導体チップ収納孔内で露出した前記エッチングバリア層をエッチングして除去し、前記接続リード部を前記半導体チップ収納孔内に突出させる工程とを含むことを特徴とする。
【００１０】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、および前記第３の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成し、前記めっき皮膜および前記第２の金属層をエッチング加工して、前記嵌入部に対応する中央部が刳りぬかれて該嵌入部の周縁部と重なる接続リード部を有する配線パターンを形成するエッチング工程と、端子部を除く、前記接続リード部を含む前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程と、前記半導体チップ収納孔内で露出した前記エッチングバリア層をエッチングして除去する工程とを含むことを特徴とする。
【００１１】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収 納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、第１のエッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された第１の３層金属シートの前記第１の金属層をエッチングして、第１の嵌入部を形成するエッチング工程と、前記第１の嵌入部と同一の形状の第１の貫通孔が形成された第１の樹脂基材を、該第１の貫通孔内に前記第１の嵌入部が嵌入するように前記第１の３層金属シートに積層すると共に、該第１の樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記第１の３層金属シート、第１の樹脂基材、第３の金属層を接合して第１の積層体を形成する第１の加熱プレス工程と、該第１の積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、前記第２の金属層および前記第３の金属層をエッチング加工して、前記樹脂基材の両面に、前記スルーホール内に形成されためっき皮膜を介して電気的に接続する配線パターンを形成するエッチング工程と、第２のエッチングバリア層の第１の面側に第４の金属層が形成され、該第１の面と反対側の第２の面に第５の金属層が形成された第２の３層金属シートの前記第４の金属層をエッチングして、前記第１の嵌入部よりは小径の第２の嵌入部を形成するエッチング工程と、前記第１の積層体と、前記第２の３層金属シートとを、前記第２の嵌入部と同一の形状の第２の貫通孔が形成された第２の樹脂基材を介在させて、前記第２の嵌合部が前記第２の貫通孔内に嵌入するように積層する第２の積層工程と、加圧、加熱して、前記第１の積層体、前記第２の樹脂基材、前記第２の３層金属シートを接合して第２の積層体を形成する第２の加熱プレス工程と、前記めっき皮膜、前記第３の金属層、前記第１の嵌入部および前記第２の嵌入部をエッチング除去して、前記第１の貫通孔および前記第２の貫通孔を開口させて階段状をなす前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【００１２】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、第１のエッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された第１の３層金属シートの前記第１の金属層をエッチングして、第１の嵌入部を形成するエッチング工程と、前記第１の嵌入部と同一の形状の第１の貫通孔が形成された第１の樹脂基材を、該第１の貫通孔内に前記第１の嵌入部が嵌入するように前記第１の３層金属シートに積層すると共に、該第１の樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記第１の３層金属シート、第１の樹脂基材、第３の金属層を接合して第１の積層体を形成する第１の加熱プレス工程と、該第１の積層体の表裏に貫通する第１のスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記第１のスルーホール内に第１のめっき皮膜を形成するめっき工程と、該第１のめっき皮膜、前記第２の金属層をエッチング加工して、前記樹脂基材の片面に第１の配線パターンを形成するエッチング工程と、第２のエッチングバリア層の第１の面側に第４の金属層が形成され、該第１の面と反対側の第２の面に第５の金属層が形成された第２の３層金属シートの前記第４の金属層をエッチングして、前記第１の嵌入部よりは小径の第２の嵌入部を形成するエッチング工程と、前記第１の積層体と、前記第２の３層金属シートとを、前記第２の嵌入部と同一の形状の第２の貫通孔が形成された第２の樹脂基材を介在させて、前記第２の嵌合部が前記第２の貫通孔内に嵌入するように積層する第２の積層工程と、加圧、加熱して、前記第１の積層体、前記第２の樹脂基材、前記第２の３層金属シートを接合して第２の積層体を形成する第２の加熱プレス工程と、前記第２の積層体の表裏に貫通する第２のスルーホールを形成する孔明け工程と、前記第１のめっき皮膜上、前記第５の金属層上、前記第２のスルーホール内に第２のめっき皮膜を形成する工程と、前記第２のめっき皮膜、前記第１のめっき皮膜および前記第３の金属層をエッチング加工して、第２の配線パターンを形成するとともに、前記第２のめっき皮膜および前記 第５のめっき皮膜をエッチング加工して第３の配線パターンを形成する工程と、前記第２のめっき皮膜、前記第１のめっき皮膜、前記第３の金属層、前記第１の嵌入部および前記第２の嵌入部をエッチング除去して、前記第１の貫通孔および前記第２の貫通孔を開口させて階段状をなす前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【００１３】
またさらに本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、 エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材とこの貫通孔を塞ぐように積層された樹脂シートからなる樹脂材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、前記樹脂シート側に第３の金属層を積層する積層工程と、 加圧、加熱して、前記３層金属シート、樹脂基材、樹脂シート、第３の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、第２の金属層および第３の金属層をエッチング加工して、前記樹脂基材の両面側に前記スルーホール内に形成されためっき皮膜により電気的に接続する配線パターンを形成するエッチング工程と、端子部およびボンディング部を除く配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第２の金属層、前記エッチングバリア層、および該嵌入部を順次エッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
〔第１の実施の形態〕
図１〜図１０は第１の実施の形態を示す工程図である。
図１は、エッチングバリア層１１の第１の面側に第１の金属層１２が形成され、該第１の面と反対側の第２の面に第２の金属層１３が形成された３層金属シート（クラッド材）１０を示す。エッチングバリア層１１は例えばニッケル層、第１および第２の金属層は例えば銅層とすることができる。エッチングバリア層１１は、第１および第２の金属層１２、１３をエッチングするときに、このエッチング液に侵蝕されない金属を用い、逆に第１および第２の金属層１２、１３は、エッチングバリア層１１をエッチングするときに、このエッチング液に侵蝕されない金属を用いるのである。
本実施の形態では、第１の金属層１２の方が第２の金属層１３よりも厚いものを用いた。
【００１５】
次に、図２に示すように、上記３層金属シート１０の第１の金属層１２を常法によりエッチングして台状の嵌入部１４を形成し、次いで、露出した部位のエッチングバリア層１１をエッチングして除去する。なお、露出した部位のエッチングバリア層１１はそのまま残しておいてもよい。
次に、図３に示すように、上記台状の嵌入部１４と同一の形状の貫通孔１７が形成された樹脂基材１６を、該貫通孔１７内に嵌入部１４が嵌入するように３層金属シート１０に積層すると共に、該樹脂基材１６の露出している表面側に第３の金属層１８を積層する。
樹脂基材１６には、ガラス繊維を含む熱硬化性のエポキシ樹脂からなるプリプレグ材を用いることができる。また第３の金属層１８には銅箔を用いることができる。
【００１６】
次に図４に示すように、上記積層体１９を加圧、加熱して（加熱プレス工程）、３層金属シート１０、樹脂基材１６、第３の金属層１８を接合して一体化する。次いで、積層体１９の適所に表裏に貫通するスルーホール２０を形成する（孔明け工程）。スルーホール２０はドリルで形成できる。
【００１７】
次に図５に示すように、常法により無電解銅めっき、次いで電解銅めっきを行って、第２の金属層１３、第３の金属層１８およびスルーホール２０内にめっき皮膜２２を形成する。
【００１８】
次に図６に示すように、フォトリソグラフィーにより、めっき皮膜２２、第２の金属層１３および第３の金属層１８をエッチング加工して、樹脂基材１６の両面にスルーホールめっき皮膜（導体部）２２により電気的に接続する配線パターン２３を形成する。
【００１９】
図７に示すように、貫通孔１７直下の第２の金属層部分（放熱部）２５、端子部２８、ボンディング部２６を除く配線パターン２３上を覆ってソルダーレジスト層２９を形成する。ソルダーレジスト層２９は、印刷法やフォトグラフィー法によって形成できる。
【００２０】
次に、所要部位をマスキングして、図８に示すように、嵌入部１４上の第３の金属層１８および該嵌入部１４を、エッチングバリア層１１が露出するまでエッチング除去して、貫通孔１７を開口させて半導体チップ収納孔２４に形成する。このエッチング処理もフォトグラフィー法によって行える。
【００２１】
図９に示すように、端子部２８上、ワイヤボンディング部２６上には、ニッケルめっき次いで金めっきを施して保護めっき層３０を形成するとよい。
また、放熱部２５にニッケルめっきを施して保護めっき層３１を形成するとよい。
【００２２】
半導体チップ収納孔２４に露出するエッチングバリア層１１は除去した方が好ましいが、そのまま残してもよい。
端子部２８には、外部接続用のはんだバンプ（バンプ）３２をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ２７が形成される。
【００２３】
図１０は、上記パッケージ２７の半導体チップ搭載孔２４に半導体チップ３３を搭載し、半導体チップ３３とボンディング部２６とをワイヤ３４により電気的に接続し、半導体チップ３３を封止樹脂３５で封止して半導体装置３６に完成した状態を示す。
【００２４】
本実施の形態によれば、半導体チップ収納孔２４となる貫通孔１７を台状の嵌入部１４で埋めた状況で加熱プレスするから、樹脂基材１６が貫通孔１７内に滲み出るようなことはなく、また第３の金属層１８（あるいは放熱部２５）が貫通孔１７内に膨出するようなこともない。
また、樹脂基材１６に貫通孔１７をプレス加工によって形成する際、貫通孔１７の縁部にダレや毛羽が生じたとしても、上記の加熱プレスによってダレや毛羽が矯正され、形のよい貫通孔（半導体チップ収納孔）となる。
【００２５】
半導体チップ３３が直接金属製の放熱部２５上に搭載されるから、放熱性も良好である。
なお、放熱部２５は薄い金属からなるため、強度をもたせるために、ソルダーレジスト層２９を上記放熱部２５を覆って形成してもよい（図示せず）。
【００２６】
また、上記第１の実施形態では、配線パターン２３を樹脂基材１６の両面に形成したが、第３の金属層１８のみをエッチング加工して片面のみに配線パターン２３を形成してもよい（図示せず）。したがって、この場合は、スルーホール２０を形成する必要もなく、まためっき皮膜２２を形成する必要もない。この場合、樹脂基材１６の他方の面側の第３の金属層１８全体を放熱部２５に形成できる（図示せず）。したがって、放熱性に優れるパッケージを形成できる。その他の工程は、第１の実施形態と同様に行えばよい。
【００２７】
〔第２の実施の形態〕
図１１〜図２０は第２の実施の形態を示す工程図である。
図１１、図１２に示すように、３層金属シート１０の第１の金属層１２を常法によりエッチングして台状の嵌入部１４を形成し、次いで、露出した部位のエッチングバリア層１１をエッチングして除去する。なお、露出した部位のエッチングバリア層１１はそのまま残しておいてもよい。
【００２８】
次に、図１３に示すように、上記台状の嵌入部１４と同一の形状の貫通孔１７が形成された樹脂基材１６と、この貫通孔１７を塞ぐように積層された樹脂シート１５からなる樹脂材の、上記貫通孔１７内に嵌入部１４が嵌入するように３層金属シート１０に積層すると共に、樹脂シート１５側に第３の金属層１８を積層する。
樹脂基材１６、樹脂シート１５には、ガラス繊維を含む熱硬化性のエポキシ樹脂からなるプリプレグ材を用いることができる。また第３の金属層１８には銅箔を用いることができる。
【００２９】
次に図１４に示すように、上記積層体１９を加圧、加熱して（加熱プレス工程）、３層金属シート１０、樹脂基材１６、樹脂シート１５、第３の金属層１８を接合して一体化する。次いで、積層体１９の適所に表裏に貫通するスルーホール２０を形成する（孔明け工程）。スルーホール２０はドリルで形成できる。
【００３０】
次に図１５に示すように、常法により無電解銅めっき、次いで電解銅めっきを行って、第２の金属層１３、第３の金属層１８およびスルーホール２０内にめっき皮膜２２を形成する。
【００３１】
次に図１６に示すように、フォトリソグラフィーにより、めっき皮膜２２、第２の金属層１３および第３の金属層１８をエッチング加工して、樹脂基材１６の両面にスルーホールめっき皮膜（導体部）２２により電気的に接続する配線パターン２３を形成する。
【００３２】
図１７に示すように、端子部２８、ボンディング部２６を除く配線パターン２３上を覆ってソルダーレジスト層２９を形成する。ソルダーレジスト層２９は、印刷法やフォトグラフィー法によって形成できる。
【００３３】
次に、所要部位をマスキングして、図１８に示すように、嵌入部１４上の第２の金属層１３、エッチングバリア層１１、および該嵌入部１４を、順次エッチング除去して、貫通孔１７を開口させて半導体チップ収納孔２４に形成する。このエッチング処理もフォトグラフィー法によって行える。
【００３４】
図１９に示すように、端子部２８上、ワイヤボンディング部２６上には、ニッケルめっき次いで金めっきを施して保護めっき層３０を形成するとよい。
端子部２８には、外部接続用のはんだバンプ（バンプ）３２をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ２７が形成される。
【００３５】
図１０は、上記パッケージ２７の半導体チップ搭載孔２４に半導体チップ３３を搭載し、半導体チップ３３とボンディング部２６とをワイヤ３４により電気的に接続し、半導体チップ３３を封止樹脂３５で封止して半導体装置３６に完成した状態を示す。
【００３６】
本実施の形態では、樹脂シート１５を介在させているので、搭載する半導体チップ３３の直下にも配線パターン２３を配設することができる。
本実施の形態でも、加熱プレス時、貫通孔１７内への樹脂基材１６の滲み出し等を防止できる。
【００３７】
〔第３の実施の形態〕
図２１〜図３０は第３の実施の形態を示す。
まず、図２１、図２２に示すように、両面銅貼り基板４０を用いて、常法により、樹脂シート４１の両側にスルーホールめっき皮膜４２介して電気的に接続する配線パターン４３を有する配線基板４４を製造する。なお配線基板４４の中央には嵌入部１４と同一形状の貫通孔４５をプレス加工等によって形成する。
【００３８】
また図２３、図２４に示すように、エッチングバリア層１１の第１の面側に第１の金属層１２が形成され、該第１の面と反対側の第２の面に第２の金属層１３が形成された３層金属シート１０の第１の金属層１２をエッチングして、嵌入部１４を形成する。このエッチングはもちろんフォトリソグラフィー法で行える。
【００３９】
そして、図２５に示すように、配線基板４４、嵌入部１４と同一の形状の貫通孔１７が形成された樹脂基材１６、および上記３層金属シート１０をこの順に、両貫通孔４５、１７内に嵌入部１４が嵌入するようにして積層する。
次いで、図２６に示すように、加圧、加熱して、配線基板４４、樹脂基材１６および３層金属シート１０を接合、一体化して積層体１９を形成する（加熱プレス工程）。
【００４０】
次いで図２７に示すように、端子部２８、ボンディング部２６を除いて表層の配線パターン４３の部位をソルダーレジスト層２９で覆う。
次に、所要部位をマスキングして、図２８に示すように、嵌入部１４を、エッチングバリア層１１が露出するまでエッチング除去して、貫通孔４５、１７を開口させて半導体チップ収納孔２４に形成する。
【００４１】
半導体チップ収納孔２４内に露出したエッチングバリア層１１をエッチングして除去する。
露出した半導体チップ収納孔２４内の第２の金属層１３表面および配線パターン４３のワイヤボンディング部２６、端子部２８に必要な保護めっき層３０を形成する。端子部２８には、外部接続用のはんだバンプ（バンプ）３２をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ２７が形成される。
なお、３層金属シート１０は、第２の金属層１３が銅の場合にはその表面にニッケルなどの第４の金属層のあるシート（図示せず）を用いてもよい。さらに、要求される放熱性の度合いによっては、第２の金属層１３を有しない２層の金属シート（図示せず）を用いてもよい。
【００４２】
図３０は、上記パッケージ２７の半導体チップ搭載孔２４に半導体チップ３３を搭載し、半導体チップ３３とボンディング部２６とをワイヤ３４により電気的に接続し、半導体チップ３３を封止樹脂３５で封止して半導体装置３６に完成した状態を示す。
本実施の形態でも、加熱プレス時、貫通孔１７内への樹脂基材１６の滲み出し等を防止できる。
また第２の金属層１３の全体が放熱板として機能し、放熱性に優れるものとなる。
【００４３】
〔第４の実施の形態〕
図３１〜図４１は第４の実施の形態を示す。
図３１〜図３５は、第１の実施の形態における図１〜図５と全く同一の工程である。
【００４４】
次に図３６に示すように、第１の実施の形態と同様に、フォトリソグラフィーにより、めっき皮膜２２、第２の金属層１３および第３の金属層１８をエッチング加工して、樹脂基材１６の両面にスルーホールめっき皮膜（導体部）２２により電気的に接続する配線パターン２３を形成するのであるが、本実施の形態では、第２の金属層１３をエッチングして形成する配線パターン２３には、嵌入部１４の周縁部と重なる接続リード部２３ａが残るようにエッチング加工する。
【００４５】
次に図３７に示すように、端子部２８、接続リード部２３ａを除く配線パターン２３上を覆ってソルダーレジスト層２９を形成する。ソルダーレジスト層２９は、印刷法やフォトグラフィー法によって形成できる。
【００４６】
次に、所要部位をマスキングして、図３８に示すように、嵌入部１４上の第３の金属層１８および該嵌入部１４を、エッチングバリア層１１が露出するまでエッチング除去して、貫通孔１７を開口させて半導体チップ収納孔２４に形成する。このエッチング処理もフォトグラフィー法によって行える。次いで露出したエッチングバリア層１１をエッチングによって除去する。これにより、接続リード部２３ａが半導体チップ収納孔２４内にフリー端部となって突出することになる。
【００４７】
次に図３９に示すように、端子部２８上、接続リード部２３ａ上には、ニッケルめっき次いで金めっきを施して保護めっき層３０を形成するとよい。
端子部２８には、外部接続用のはんだバンプ（バンプ）３２をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ２７が形成される。
【００４８】
図４０は、上記パッケージ２７の半導体チップ搭載孔２４に突出する接続リード２３ａ上に半導体チップ３３をフリップチップ接続して搭載し、半導体チップ３３を封止樹脂３５で封止して半導体装置３６に完成した状態を示す。
本実施の形態でも、半導体チップ収納孔２４となる貫通孔１７を台状の嵌入部１４で埋めた状況で加熱プレスするから、樹脂基材１６が貫通孔１７内に滲み出るようなことはない。
また、樹脂基材１６に貫通孔１７をプレス加工によって形成する際、貫通孔１７の縁部にダレや毛羽が生じたとしても、上記の加熱プレスによってダレや毛羽が矯正され、形のよい貫通孔（半導体チップ収納孔）となる。
【００４９】
なお、上記の例では、接続リード部２３ａをフリー端部となるように形成したが、図４１に示すように、接続リード部２３ａもソルダーレジスト層２９で覆うようにすれば、このソルダーレジスト層２９が接続リード部２３ａの支持層となることから、半導体チップ３３のフリップチップ接続をより容易に行えるようになる。
すなわち、図３７に示す工程において、ソルダーレジスト層２９で接続リード部２９ａの露出部をソルダーレジスト層で覆って後、第３の金属層１８および嵌入部１４をエッチング除去するのである。
【００５０】
〔第５の実施の形態〕
図４２〜図５８は第５の実施の形態を示す。
図４２、図４３に示すように、エッチングバリア層の第１の面側に第１の金属層１２が形成され、該第１の面と反対側の第２の面に第２の金属層１３が形成された第１の３層金属シート１０ａの第１の金属層１２をエッチングして、第１の嵌入部１４を形成する。
【００５１】
次に、図４４に示すように、第１の嵌入部１４と同一の形状の第１の貫通孔１７ａが形成された第１の樹脂基材１６ａを、第１の貫通孔１７ａ内に第１の嵌入部１４が嵌入するように第１の３層金属シート１０ａに積層すると共に、該第１の樹脂基材１０ａの露出している表面側に第３の金属層１８を積層する。
【００５２】
次に、図４５に示すように、加圧、加熱して、第１の３層金属シート１０ａ、第１の樹脂基材１６ａ、第３の金属層１８を接合して第１の積層体１９を形成する（第１の加熱プレス工程）。また第１の積層体１９の表裏に貫通するスルーホール２０を開口する孔明け工程を行う。
【００５３】
次いで図４６に示すように、第２の金属層１３、第３の金属層１８およびスルーホール２０内にめっき皮膜２２を形成する。
次に、図４７に示すように、該めっき皮膜２２、第２の金属層１３をエッチング加工して、第１の樹脂基材１６ａの片面に配線パターン２３を形成する。
【００５４】
また、別途図４８、図４９に示すように、エッチングバリア層１１の第１の面側に第４の金属層５２が形成され、該第１の面と反対側の第２の面に第５の金属層５３が形成された第２の３層金属シート１０ｂを用意する。この第２の３層金属シート１０ｂの第５の金属層５３上に絶縁シート５４を介して第６の金属層５５を積層する。
【００５５】
この第２の３層金属シート１０ｂの第４の金属層５２をエッチングして、図４９に示すように、第１の嵌入部１４よりは小径の第２の嵌入部５６を形成する。
そして、図５０に示すように、前記第１の積層体１９と、上記第２の３層金属シート１０ｂ側とを、第２の嵌入部５６と同一の形状の第２の貫通孔１７ｂが形成された第２の樹脂基材１６ｂを介在させて、第２の嵌合部５６が第２の貫通孔１７ｂ内に嵌入するように積層する。
次にこれを加圧、加熱して、第１の積層体１９、第２の樹脂基材１６ｂ、第２の３層金属シート１０ｂを接合して第２の積層体５９を形成する（第２の加熱プレス工程）。
【００５６】
次に図５２に示すように、この第２の積層体５９にスルーホール６０を形成し、常法の無電解めっき、電解めっきにより、めっき皮膜２２上、第５の金属層５５上、スルーホール６０内にめっき皮膜６２を形成する（図５３）。
次いで、図５４に示すように、めっき皮膜６２、めっき皮膜２２、第３の金属層をエッチング加工して、配線パターン６３を形成すると共に、めっき皮膜６２、第６の金属層５５をエッチング加工して配線パターン６４を形成する。
配線パターン６３と配線パターン６４とはスルーホールめっき皮膜６２を介して電気的に接続する。また、配線パターン６３と配線パターン２３とはスルーホールめっき皮膜２２を介して電気的に接続する。
【００５７】
次いで図５５に示すように、ボンディング部６６、端子部６７および後記する除去する部位を除く配線パターン６３および配線パターン６４上にソルダーレジスト層６８を形成し、次いで所要部位をマスキングして、図５６に示すように、めっき皮膜６２、めっき皮膜２２、第３の金属層１８、第１の嵌入部１４、第２の嵌入部５６をエッチング除去して、前記第１の貫通孔１７ａおよび第２の貫通孔１７ｂを開口させて階段状をなす半導体チップ収納孔２４に形成し、半導体装置用パッケージ７０に形成する。
【００５８】
半導体チップ収納孔２４の底面等に露出したエッチングバリア層１１はエッチングして除去するのが好ましい。
また図５７に示すように、露出したボンディング部６６、端子部６７、半導体チップ収納孔２４底面には、ニッケルめっき、金めっきからなる保護めっき皮膜７１を形成すると好適である。
上記のように、配線パターン６３および配線パターン２３の先端部がボンディング部６６として階段状に露出する。
【００５９】
図５８は、半導体チップ収納孔２４内に半導体チップ３３を搭載し、半導体チップ３３とボンディング部６６とをワイヤ３４にて電気的に接続し、半導体チップ３３を封止樹脂３５にて封止し、端子部６７にはんだバンプ３２を取り付けて半導体装置７３に完成した状態を示す。
【００６０】
第５の金属層５３は放熱層として機能する。
なお、絶縁シート５４、第６の金属層５５は設けなくともよい。
この場合は、スルーホール６０を設ける必要もない。
第１の樹脂基材１６ａの両面に設ける配線パターンは同一のエッチング工程で同時に作り込むようにすることができる。
上記各実施の形態で、各金属層は銅層とするのが好適である。
【００６１】
以上本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００６２】
【発明の効果】
以上のように、本発明によれば、半導体チップ収納孔内への接着剤層（樹脂）の滲み出しを防止できる半導体装置用パッケージの製造方法を提供できる。
【図面の簡単な説明】
【図１】 ３層金属シートの説明図である。
【図２】 嵌入部を形成した状態の説明図である。
【図３】 積層材の説明図である。
【図４】 ３層金属シート、樹脂基材、第３の金属層を積層した状態の説明図である。
【図５】 積層体にめっき皮膜を形成した状態の説明図である。
【図６】 配線パターンを形成した状態の説明図である。
【図７】 ソルダーレジスト層を形成した状態の説明図である。
【図８】 嵌入部を除去した状態の説明図である。
【図９】 半導体装置用パッケージの説明図である。
【図１０】 半導体装置の説明図である。
【図１１】 ３層金属シートの説明図である。
【図１２】 嵌入部を形成した状態の説明図である。
【図１３】 積層材の説明図である。
【図１４】 ３層金属シート、樹脂基材、第３の金属層を積層した状態の説明図である。
【図１５】 積層体にめっき皮膜を形成した状態の説明図である。
【図１６】 配線パターンを形成した状態の説明図である。
【図１７】 ソルダーレジスト層を形成した状態の説明図である。
【図１８】 嵌入部を除去した状態の説明図である。
【図１９】 半導体装置用パッケージの説明図である。
【図２０】 半導体装置の説明図である。
【図２１】 両面銅貼り基板の説明図である。
【図２２】 配線基板の説明図である。
【図２３】 ３層金属シートの説明図である。
【図２４】 嵌入部を形成した状態の説明図である。
【図２５】 積層材の説明図である。
【図２６】 配線基板、樹脂基材、３層金属シートを積層した状態の説明図である。
【図２７】 ソルダーレジスト層を形成した状態の説明図である。
【図２８】 嵌入部を除去した状態の説明図である。
【図２９】 半導体装置用パッケージの説明図である。
【図３０】 半導体装置の説明図である。
【図３１】 ３層金属シートの説明図である。
【図３２】 嵌入部を形成した状態の説明図である。
【図３３】 積層材の説明図である。
【図３４】 ３層金属シート、樹脂基材、第３の金属層を積層した状態の説明図である。
【図３５】 積層体にめっき皮膜を形成した状態の説明図である。
【図３６】 配線パターンを形成した状態の説明図である。
【図３７】 ソルダーレジスト層を形成した状態の説明図である。
【図３８】 嵌入部を除去した状態の説明図である。
【図３９】 半導体装置用パッケージの説明図である。
【図４０】 半導体装置の説明図である。
【図４１】 端子リード部をソルダーレジスト層で支持したパッケージの説明図である。
【図４２】 第１の３層金属シートの説明図である。
【図４３】 第１の嵌入部を形成した状態の説明図である。
【図４４】 積層材の説明図である。
【図４５】 第１の３層金属シート、樹脂基材、第３の金属層を積層した状態の説明図である。
【図４６】 第１の積層体にめっき皮膜を形成した状態の説明図である。
【図４７】 配線パターンを形成した状態の説明図である。
【図４８】 第２の３層金属シートの説明図である。
【図４９】 第２の嵌入部を形成した状態の説明図である。
【図５０】 積層材の説明図である。
【図５１】 第２の積層体の説明図である。
【図５２】 スルーホールを形成した状態の説明図である。
【図５３】 めっき皮膜を形成した状態の説明図である。
【図５４】 配線パターンを形成した状態の説明図である。
【図５５】 ソルダーレジスト層を形成した状態の説明図である。
【図５６】 嵌入部を除去した状態の説明図である。
【図５７】 半導体装置用パッケージの説明図である。
【図５８】 半導体装置の説明図である。
【図５９】 従来の半導体装置用パッケージの一例を示す説明図である。
【符号の説明】
１０ ３層金属シート
１０ａ 第２の３層金属シート
１０ｂ 第２の３層金属シート
１１ エッチングバリア層
１２ 第１の金属層
１３ 第２の金属層
１４ （第１の）嵌入部
１６ 樹脂基材
１７ 貫通孔
１８ 第３の金属層
１９ 積層体
２０ スルーホール
２２ めっき皮膜
２３ 配線パターン
２３ａ 端子リード部
２４ 半導体チップ搭載部
２５ 放熱部
２７ 半導体装置用パッケージ
２８ 端子部
２９ ソルダーレジスト層
３０、３１ 保護めっき層
３２ バンプ
３３ 半導体チップ
３４ ワイヤ
３５ 封止樹脂
３６ 半導体装置
４０ 両面銅貼り基板
４４ 配線基板
５６ 第２の嵌入部
５９ 第２の積層体
７０ 半導体装置用パッケージ
７３ 半導体装置
【発明の属する技術分野】
本発明は半導体装置用パッケージの製造方法に関する。
【０００２】
【従来の技術】
搭載する半導体チップの放熱性を高めるため、放熱板を組み込んだ半導体装置用パッケージは種々知られている。
図５９はその一例を示す半導体装置用パッケージＡである（特許文献１参照）。
この半導体装置用パッケージＡは、所要のパターンで配線パターン６１が形成され、また所要の配列で半導体チップ収納孔６２が形成された樹脂基材６０を、接着剤層（プリプレグ層）６３を介在させて金属製の放熱板６４に積層し、樹脂基材６０、接着剤層６３、放熱板６４を加熱プレスして一体化し、樹脂基材６０に放熱板６４にまで至る切断用のＶ溝６５を形成してなる。
Ｖ溝６５に沿って切断することにより、個片の半導体装置用パッケージＡに分離できるようにしてある。
【０００３】
【特許文献１】
特開平９−１７９０５号公報（第３−４頁、図８）
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置用パッケージには次のような課題がある。
すなわち、積層体を加熱プレスする際、接着剤層（プリプレグ層）６３が半導体チップ収納孔６２内に滲み出す課題がある。
また、半導体チップ収納孔６２は樹脂基材６０にプレス加工等によって、形成されるが、その際、収納孔６２の縁部にダレが発生し、収納孔６２形状を正確に形成できないという課題がある。
【０００５】
そこで本発明は上記課題を解決すべくなされたもので、その目的とするところは、半導体チップ収納孔内に、接着剤層が滲み出すことを防止できる半導体装置用パッケージの製造方法を提供するにある。
【０００６】
【課題を解決するための手段】
すなわち、本発明に係る半導体装置用パッケージの製造方法では、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、 エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合する加熱プレス工程と、前記第３の金属層をエッチング加工して、前記配線パターンを形成するエッチング工程と、前記貫通孔直下の第２の金属層部分、端子部およびボンディング部を除く前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【０００７】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、第２の金属層および第３の金属層をエッチング加工して、前記樹脂基材の両面に前記スルーホール内に形成されためっき皮膜により電気的に接続する配線パターンを形成するエッチング工程と、端子部およびボンディング部を除く配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【０００８】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、樹脂シートの両側にスルーホールめっき皮膜を介して電気的に接続する配線パターンを有し、中央に前記嵌入部と同一形状の貫通孔を有する配線基板、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材、および前記３層金属シートをこの順に、前記両貫通孔内に前記嵌入部が嵌入するようにして積層する積層工程と、加圧、加熱して、前記配線基板、前記樹脂基材および前記３層金属シートを接合する加熱プレス工程と、端子部およびボンディング部を除いて表層の配線パターンの部位を覆うソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【０００９】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、および前記第３の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成し、前記めっき皮膜および前記第２の金属層をエッチング加工して、前記嵌入部に対応する中央部が刳りぬかれて該嵌入部の周縁部と重なる接続リード部を有する配線パターンを形成するエッチング工程と、端子部および接続リード部を除く前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程と、前記半導体チップ収納孔内で露出した前記エッチングバリア層をエッチングして除去し、前記接続リード部を前記半導体チップ収納孔内に突出させる工程とを含むことを特徴とする。
【００１０】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、および前記第３の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成し、前記めっき皮膜および前記第２の金属層をエッチング加工して、前記嵌入部に対応する中央部が刳りぬかれて該嵌入部の周縁部と重なる接続リード部を有する配線パターンを形成するエッチング工程と、端子部を除く、前記接続リード部を含む前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程と、前記半導体チップ収納孔内で露出した前記エッチングバリア層をエッチングして除去する工程とを含むことを特徴とする。
【００１１】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収 納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、第１のエッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された第１の３層金属シートの前記第１の金属層をエッチングして、第１の嵌入部を形成するエッチング工程と、前記第１の嵌入部と同一の形状の第１の貫通孔が形成された第１の樹脂基材を、該第１の貫通孔内に前記第１の嵌入部が嵌入するように前記第１の３層金属シートに積層すると共に、該第１の樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記第１の３層金属シート、第１の樹脂基材、第３の金属層を接合して第１の積層体を形成する第１の加熱プレス工程と、該第１の積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、前記第２の金属層および前記第３の金属層をエッチング加工して、前記樹脂基材の両面に、前記スルーホール内に形成されためっき皮膜を介して電気的に接続する配線パターンを形成するエッチング工程と、第２のエッチングバリア層の第１の面側に第４の金属層が形成され、該第１の面と反対側の第２の面に第５の金属層が形成された第２の３層金属シートの前記第４の金属層をエッチングして、前記第１の嵌入部よりは小径の第２の嵌入部を形成するエッチング工程と、前記第１の積層体と、前記第２の３層金属シートとを、前記第２の嵌入部と同一の形状の第２の貫通孔が形成された第２の樹脂基材を介在させて、前記第２の嵌合部が前記第２の貫通孔内に嵌入するように積層する第２の積層工程と、加圧、加熱して、前記第１の積層体、前記第２の樹脂基材、前記第２の３層金属シートを接合して第２の積層体を形成する第２の加熱プレス工程と、前記めっき皮膜、前記第３の金属層、前記第１の嵌入部および前記第２の嵌入部をエッチング除去して、前記第１の貫通孔および前記第２の貫通孔を開口させて階段状をなす前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【００１２】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、第１のエッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された第１の３層金属シートの前記第１の金属層をエッチングして、第１の嵌入部を形成するエッチング工程と、前記第１の嵌入部と同一の形状の第１の貫通孔が形成された第１の樹脂基材を、該第１の貫通孔内に前記第１の嵌入部が嵌入するように前記第１の３層金属シートに積層すると共に、該第１の樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、加圧、加熱して、前記第１の３層金属シート、第１の樹脂基材、第３の金属層を接合して第１の積層体を形成する第１の加熱プレス工程と、該第１の積層体の表裏に貫通する第１のスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記第１のスルーホール内に第１のめっき皮膜を形成するめっき工程と、該第１のめっき皮膜、前記第２の金属層をエッチング加工して、前記樹脂基材の片面に第１の配線パターンを形成するエッチング工程と、第２のエッチングバリア層の第１の面側に第４の金属層が形成され、該第１の面と反対側の第２の面に第５の金属層が形成された第２の３層金属シートの前記第４の金属層をエッチングして、前記第１の嵌入部よりは小径の第２の嵌入部を形成するエッチング工程と、前記第１の積層体と、前記第２の３層金属シートとを、前記第２の嵌入部と同一の形状の第２の貫通孔が形成された第２の樹脂基材を介在させて、前記第２の嵌合部が前記第２の貫通孔内に嵌入するように積層する第２の積層工程と、加圧、加熱して、前記第１の積層体、前記第２の樹脂基材、前記第２の３層金属シートを接合して第２の積層体を形成する第２の加熱プレス工程と、前記第２の積層体の表裏に貫通する第２のスルーホールを形成する孔明け工程と、前記第１のめっき皮膜上、前記第５の金属層上、前記第２のスルーホール内に第２のめっき皮膜を形成する工程と、前記第２のめっき皮膜、前記第１のめっき皮膜および前記第３の金属層をエッチング加工して、第２の配線パターンを形成するとともに、前記第２のめっき皮膜および前記 第５のめっき皮膜をエッチング加工して第３の配線パターンを形成する工程と、前記第２のめっき皮膜、前記第１のめっき皮膜、前記第３の金属層、前記第１の嵌入部および前記第２の嵌入部をエッチング除去して、前記第１の貫通孔および前記第２の貫通孔を開口させて階段状をなす前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【００１３】
またさらに本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、 エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材とこの貫通孔を塞ぐように積層された樹脂シートからなる樹脂材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、前記樹脂シート側に第３の金属層を積層する積層工程と、 加圧、加熱して、前記３層金属シート、樹脂基材、樹脂シート、第３の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、第２の金属層および第３の金属層をエッチング加工して、前記樹脂基材の両面側に前記スルーホール内に形成されためっき皮膜により電気的に接続する配線パターンを形成するエッチング工程と、端子部およびボンディング部を除く配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第２の金属層、前記エッチングバリア層、および該嵌入部を順次エッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
〔第１の実施の形態〕
図１〜図１０は第１の実施の形態を示す工程図である。
図１は、エッチングバリア層１１の第１の面側に第１の金属層１２が形成され、該第１の面と反対側の第２の面に第２の金属層１３が形成された３層金属シート（クラッド材）１０を示す。エッチングバリア層１１は例えばニッケル層、第１および第２の金属層は例えば銅層とすることができる。エッチングバリア層１１は、第１および第２の金属層１２、１３をエッチングするときに、このエッチング液に侵蝕されない金属を用い、逆に第１および第２の金属層１２、１３は、エッチングバリア層１１をエッチングするときに、このエッチング液に侵蝕されない金属を用いるのである。
本実施の形態では、第１の金属層１２の方が第２の金属層１３よりも厚いものを用いた。
【００１５】
次に、図２に示すように、上記３層金属シート１０の第１の金属層１２を常法によりエッチングして台状の嵌入部１４を形成し、次いで、露出した部位のエッチングバリア層１１をエッチングして除去する。なお、露出した部位のエッチングバリア層１１はそのまま残しておいてもよい。
次に、図３に示すように、上記台状の嵌入部１４と同一の形状の貫通孔１７が形成された樹脂基材１６を、該貫通孔１７内に嵌入部１４が嵌入するように３層金属シート１０に積層すると共に、該樹脂基材１６の露出している表面側に第３の金属層１８を積層する。
樹脂基材１６には、ガラス繊維を含む熱硬化性のエポキシ樹脂からなるプリプレグ材を用いることができる。また第３の金属層１８には銅箔を用いることができる。
【００１６】
次に図４に示すように、上記積層体１９を加圧、加熱して（加熱プレス工程）、３層金属シート１０、樹脂基材１６、第３の金属層１８を接合して一体化する。次いで、積層体１９の適所に表裏に貫通するスルーホール２０を形成する（孔明け工程）。スルーホール２０はドリルで形成できる。
【００１７】
次に図５に示すように、常法により無電解銅めっき、次いで電解銅めっきを行って、第２の金属層１３、第３の金属層１８およびスルーホール２０内にめっき皮膜２２を形成する。
【００１８】
次に図６に示すように、フォトリソグラフィーにより、めっき皮膜２２、第２の金属層１３および第３の金属層１８をエッチング加工して、樹脂基材１６の両面にスルーホールめっき皮膜（導体部）２２により電気的に接続する配線パターン２３を形成する。
【００１９】
図７に示すように、貫通孔１７直下の第２の金属層部分（放熱部）２５、端子部２８、ボンディング部２６を除く配線パターン２３上を覆ってソルダーレジスト層２９を形成する。ソルダーレジスト層２９は、印刷法やフォトグラフィー法によって形成できる。
【００２０】
次に、所要部位をマスキングして、図８に示すように、嵌入部１４上の第３の金属層１８および該嵌入部１４を、エッチングバリア層１１が露出するまでエッチング除去して、貫通孔１７を開口させて半導体チップ収納孔２４に形成する。このエッチング処理もフォトグラフィー法によって行える。
【００２１】
図９に示すように、端子部２８上、ワイヤボンディング部２６上には、ニッケルめっき次いで金めっきを施して保護めっき層３０を形成するとよい。
また、放熱部２５にニッケルめっきを施して保護めっき層３１を形成するとよい。
【００２２】
半導体チップ収納孔２４に露出するエッチングバリア層１１は除去した方が好ましいが、そのまま残してもよい。
端子部２８には、外部接続用のはんだバンプ（バンプ）３２をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ２７が形成される。
【００２３】
図１０は、上記パッケージ２７の半導体チップ搭載孔２４に半導体チップ３３を搭載し、半導体チップ３３とボンディング部２６とをワイヤ３４により電気的に接続し、半導体チップ３３を封止樹脂３５で封止して半導体装置３６に完成した状態を示す。
【００２４】
本実施の形態によれば、半導体チップ収納孔２４となる貫通孔１７を台状の嵌入部１４で埋めた状況で加熱プレスするから、樹脂基材１６が貫通孔１７内に滲み出るようなことはなく、また第３の金属層１８（あるいは放熱部２５）が貫通孔１７内に膨出するようなこともない。
また、樹脂基材１６に貫通孔１７をプレス加工によって形成する際、貫通孔１７の縁部にダレや毛羽が生じたとしても、上記の加熱プレスによってダレや毛羽が矯正され、形のよい貫通孔（半導体チップ収納孔）となる。
【００２５】
半導体チップ３３が直接金属製の放熱部２５上に搭載されるから、放熱性も良好である。
なお、放熱部２５は薄い金属からなるため、強度をもたせるために、ソルダーレジスト層２９を上記放熱部２５を覆って形成してもよい（図示せず）。
【００２６】
また、上記第１の実施形態では、配線パターン２３を樹脂基材１６の両面に形成したが、第３の金属層１８のみをエッチング加工して片面のみに配線パターン２３を形成してもよい（図示せず）。したがって、この場合は、スルーホール２０を形成する必要もなく、まためっき皮膜２２を形成する必要もない。この場合、樹脂基材１６の他方の面側の第３の金属層１８全体を放熱部２５に形成できる（図示せず）。したがって、放熱性に優れるパッケージを形成できる。その他の工程は、第１の実施形態と同様に行えばよい。
【００２７】
〔第２の実施の形態〕
図１１〜図２０は第２の実施の形態を示す工程図である。
図１１、図１２に示すように、３層金属シート１０の第１の金属層１２を常法によりエッチングして台状の嵌入部１４を形成し、次いで、露出した部位のエッチングバリア層１１をエッチングして除去する。なお、露出した部位のエッチングバリア層１１はそのまま残しておいてもよい。
【００２８】
次に、図１３に示すように、上記台状の嵌入部１４と同一の形状の貫通孔１７が形成された樹脂基材１６と、この貫通孔１７を塞ぐように積層された樹脂シート１５からなる樹脂材の、上記貫通孔１７内に嵌入部１４が嵌入するように３層金属シート１０に積層すると共に、樹脂シート１５側に第３の金属層１８を積層する。
樹脂基材１６、樹脂シート１５には、ガラス繊維を含む熱硬化性のエポキシ樹脂からなるプリプレグ材を用いることができる。また第３の金属層１８には銅箔を用いることができる。
【００２９】
次に図１４に示すように、上記積層体１９を加圧、加熱して（加熱プレス工程）、３層金属シート１０、樹脂基材１６、樹脂シート１５、第３の金属層１８を接合して一体化する。次いで、積層体１９の適所に表裏に貫通するスルーホール２０を形成する（孔明け工程）。スルーホール２０はドリルで形成できる。
【００３０】
次に図１５に示すように、常法により無電解銅めっき、次いで電解銅めっきを行って、第２の金属層１３、第３の金属層１８およびスルーホール２０内にめっき皮膜２２を形成する。
【００３１】
次に図１６に示すように、フォトリソグラフィーにより、めっき皮膜２２、第２の金属層１３および第３の金属層１８をエッチング加工して、樹脂基材１６の両面にスルーホールめっき皮膜（導体部）２２により電気的に接続する配線パターン２３を形成する。
【００３２】
図１７に示すように、端子部２８、ボンディング部２６を除く配線パターン２３上を覆ってソルダーレジスト層２９を形成する。ソルダーレジスト層２９は、印刷法やフォトグラフィー法によって形成できる。
【００３３】
次に、所要部位をマスキングして、図１８に示すように、嵌入部１４上の第２の金属層１３、エッチングバリア層１１、および該嵌入部１４を、順次エッチング除去して、貫通孔１７を開口させて半導体チップ収納孔２４に形成する。このエッチング処理もフォトグラフィー法によって行える。
【００３４】
図１９に示すように、端子部２８上、ワイヤボンディング部２６上には、ニッケルめっき次いで金めっきを施して保護めっき層３０を形成するとよい。
端子部２８には、外部接続用のはんだバンプ（バンプ）３２をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ２７が形成される。
【００３５】
図１０は、上記パッケージ２７の半導体チップ搭載孔２４に半導体チップ３３を搭載し、半導体チップ３３とボンディング部２６とをワイヤ３４により電気的に接続し、半導体チップ３３を封止樹脂３５で封止して半導体装置３６に完成した状態を示す。
【００３６】
本実施の形態では、樹脂シート１５を介在させているので、搭載する半導体チップ３３の直下にも配線パターン２３を配設することができる。
本実施の形態でも、加熱プレス時、貫通孔１７内への樹脂基材１６の滲み出し等を防止できる。
【００３７】
〔第３の実施の形態〕
図２１〜図３０は第３の実施の形態を示す。
まず、図２１、図２２に示すように、両面銅貼り基板４０を用いて、常法により、樹脂シート４１の両側にスルーホールめっき皮膜４２介して電気的に接続する配線パターン４３を有する配線基板４４を製造する。なお配線基板４４の中央には嵌入部１４と同一形状の貫通孔４５をプレス加工等によって形成する。
【００３８】
また図２３、図２４に示すように、エッチングバリア層１１の第１の面側に第１の金属層１２が形成され、該第１の面と反対側の第２の面に第２の金属層１３が形成された３層金属シート１０の第１の金属層１２をエッチングして、嵌入部１４を形成する。このエッチングはもちろんフォトリソグラフィー法で行える。
【００３９】
そして、図２５に示すように、配線基板４４、嵌入部１４と同一の形状の貫通孔１７が形成された樹脂基材１６、および上記３層金属シート１０をこの順に、両貫通孔４５、１７内に嵌入部１４が嵌入するようにして積層する。
次いで、図２６に示すように、加圧、加熱して、配線基板４４、樹脂基材１６および３層金属シート１０を接合、一体化して積層体１９を形成する（加熱プレス工程）。
【００４０】
次いで図２７に示すように、端子部２８、ボンディング部２６を除いて表層の配線パターン４３の部位をソルダーレジスト層２９で覆う。
次に、所要部位をマスキングして、図２８に示すように、嵌入部１４を、エッチングバリア層１１が露出するまでエッチング除去して、貫通孔４５、１７を開口させて半導体チップ収納孔２４に形成する。
【００４１】
半導体チップ収納孔２４内に露出したエッチングバリア層１１をエッチングして除去する。
露出した半導体チップ収納孔２４内の第２の金属層１３表面および配線パターン４３のワイヤボンディング部２６、端子部２８に必要な保護めっき層３０を形成する。端子部２８には、外部接続用のはんだバンプ（バンプ）３２をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ２７が形成される。
なお、３層金属シート１０は、第２の金属層１３が銅の場合にはその表面にニッケルなどの第４の金属層のあるシート（図示せず）を用いてもよい。さらに、要求される放熱性の度合いによっては、第２の金属層１３を有しない２層の金属シート（図示せず）を用いてもよい。
【００４２】
図３０は、上記パッケージ２７の半導体チップ搭載孔２４に半導体チップ３３を搭載し、半導体チップ３３とボンディング部２６とをワイヤ３４により電気的に接続し、半導体チップ３３を封止樹脂３５で封止して半導体装置３６に完成した状態を示す。
本実施の形態でも、加熱プレス時、貫通孔１７内への樹脂基材１６の滲み出し等を防止できる。
また第２の金属層１３の全体が放熱板として機能し、放熱性に優れるものとなる。
【００４３】
〔第４の実施の形態〕
図３１〜図４１は第４の実施の形態を示す。
図３１〜図３５は、第１の実施の形態における図１〜図５と全く同一の工程である。
【００４４】
次に図３６に示すように、第１の実施の形態と同様に、フォトリソグラフィーにより、めっき皮膜２２、第２の金属層１３および第３の金属層１８をエッチング加工して、樹脂基材１６の両面にスルーホールめっき皮膜（導体部）２２により電気的に接続する配線パターン２３を形成するのであるが、本実施の形態では、第２の金属層１３をエッチングして形成する配線パターン２３には、嵌入部１４の周縁部と重なる接続リード部２３ａが残るようにエッチング加工する。
【００４５】
次に図３７に示すように、端子部２８、接続リード部２３ａを除く配線パターン２３上を覆ってソルダーレジスト層２９を形成する。ソルダーレジスト層２９は、印刷法やフォトグラフィー法によって形成できる。
【００４６】
次に、所要部位をマスキングして、図３８に示すように、嵌入部１４上の第３の金属層１８および該嵌入部１４を、エッチングバリア層１１が露出するまでエッチング除去して、貫通孔１７を開口させて半導体チップ収納孔２４に形成する。このエッチング処理もフォトグラフィー法によって行える。次いで露出したエッチングバリア層１１をエッチングによって除去する。これにより、接続リード部２３ａが半導体チップ収納孔２４内にフリー端部となって突出することになる。
【００４７】
次に図３９に示すように、端子部２８上、接続リード部２３ａ上には、ニッケルめっき次いで金めっきを施して保護めっき層３０を形成するとよい。
端子部２８には、外部接続用のはんだバンプ（バンプ）３２をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ２７が形成される。
【００４８】
図４０は、上記パッケージ２７の半導体チップ搭載孔２４に突出する接続リード２３ａ上に半導体チップ３３をフリップチップ接続して搭載し、半導体チップ３３を封止樹脂３５で封止して半導体装置３６に完成した状態を示す。
本実施の形態でも、半導体チップ収納孔２４となる貫通孔１７を台状の嵌入部１４で埋めた状況で加熱プレスするから、樹脂基材１６が貫通孔１７内に滲み出るようなことはない。
また、樹脂基材１６に貫通孔１７をプレス加工によって形成する際、貫通孔１７の縁部にダレや毛羽が生じたとしても、上記の加熱プレスによってダレや毛羽が矯正され、形のよい貫通孔（半導体チップ収納孔）となる。
【００４９】
なお、上記の例では、接続リード部２３ａをフリー端部となるように形成したが、図４１に示すように、接続リード部２３ａもソルダーレジスト層２９で覆うようにすれば、このソルダーレジスト層２９が接続リード部２３ａの支持層となることから、半導体チップ３３のフリップチップ接続をより容易に行えるようになる。
すなわち、図３７に示す工程において、ソルダーレジスト層２９で接続リード部２９ａの露出部をソルダーレジスト層で覆って後、第３の金属層１８および嵌入部１４をエッチング除去するのである。
【００５０】
〔第５の実施の形態〕
図４２〜図５８は第５の実施の形態を示す。
図４２、図４３に示すように、エッチングバリア層の第１の面側に第１の金属層１２が形成され、該第１の面と反対側の第２の面に第２の金属層１３が形成された第１の３層金属シート１０ａの第１の金属層１２をエッチングして、第１の嵌入部１４を形成する。
【００５１】
次に、図４４に示すように、第１の嵌入部１４と同一の形状の第１の貫通孔１７ａが形成された第１の樹脂基材１６ａを、第１の貫通孔１７ａ内に第１の嵌入部１４が嵌入するように第１の３層金属シート１０ａに積層すると共に、該第１の樹脂基材１０ａの露出している表面側に第３の金属層１８を積層する。
【００５２】
次に、図４５に示すように、加圧、加熱して、第１の３層金属シート１０ａ、第１の樹脂基材１６ａ、第３の金属層１８を接合して第１の積層体１９を形成する（第１の加熱プレス工程）。また第１の積層体１９の表裏に貫通するスルーホール２０を開口する孔明け工程を行う。
【００５３】
次いで図４６に示すように、第２の金属層１３、第３の金属層１８およびスルーホール２０内にめっき皮膜２２を形成する。
次に、図４７に示すように、該めっき皮膜２２、第２の金属層１３をエッチング加工して、第１の樹脂基材１６ａの片面に配線パターン２３を形成する。
【００５４】
また、別途図４８、図４９に示すように、エッチングバリア層１１の第１の面側に第４の金属層５２が形成され、該第１の面と反対側の第２の面に第５の金属層５３が形成された第２の３層金属シート１０ｂを用意する。この第２の３層金属シート１０ｂの第５の金属層５３上に絶縁シート５４を介して第６の金属層５５を積層する。
【００５５】
この第２の３層金属シート１０ｂの第４の金属層５２をエッチングして、図４９に示すように、第１の嵌入部１４よりは小径の第２の嵌入部５６を形成する。
そして、図５０に示すように、前記第１の積層体１９と、上記第２の３層金属シート１０ｂ側とを、第２の嵌入部５６と同一の形状の第２の貫通孔１７ｂが形成された第２の樹脂基材１６ｂを介在させて、第２の嵌合部５６が第２の貫通孔１７ｂ内に嵌入するように積層する。
次にこれを加圧、加熱して、第１の積層体１９、第２の樹脂基材１６ｂ、第２の３層金属シート１０ｂを接合して第２の積層体５９を形成する（第２の加熱プレス工程）。
【００５６】
次に図５２に示すように、この第２の積層体５９にスルーホール６０を形成し、常法の無電解めっき、電解めっきにより、めっき皮膜２２上、第５の金属層５５上、スルーホール６０内にめっき皮膜６２を形成する（図５３）。
次いで、図５４に示すように、めっき皮膜６２、めっき皮膜２２、第３の金属層をエッチング加工して、配線パターン６３を形成すると共に、めっき皮膜６２、第６の金属層５５をエッチング加工して配線パターン６４を形成する。
配線パターン６３と配線パターン６４とはスルーホールめっき皮膜６２を介して電気的に接続する。また、配線パターン６３と配線パターン２３とはスルーホールめっき皮膜２２を介して電気的に接続する。
【００５７】
次いで図５５に示すように、ボンディング部６６、端子部６７および後記する除去する部位を除く配線パターン６３および配線パターン６４上にソルダーレジスト層６８を形成し、次いで所要部位をマスキングして、図５６に示すように、めっき皮膜６２、めっき皮膜２２、第３の金属層１８、第１の嵌入部１４、第２の嵌入部５６をエッチング除去して、前記第１の貫通孔１７ａおよび第２の貫通孔１７ｂを開口させて階段状をなす半導体チップ収納孔２４に形成し、半導体装置用パッケージ７０に形成する。
【００５８】
半導体チップ収納孔２４の底面等に露出したエッチングバリア層１１はエッチングして除去するのが好ましい。
また図５７に示すように、露出したボンディング部６６、端子部６７、半導体チップ収納孔２４底面には、ニッケルめっき、金めっきからなる保護めっき皮膜７１を形成すると好適である。
上記のように、配線パターン６３および配線パターン２３の先端部がボンディング部６６として階段状に露出する。
【００５９】
図５８は、半導体チップ収納孔２４内に半導体チップ３３を搭載し、半導体チップ３３とボンディング部６６とをワイヤ３４にて電気的に接続し、半導体チップ３３を封止樹脂３５にて封止し、端子部６７にはんだバンプ３２を取り付けて半導体装置７３に完成した状態を示す。
【００６０】
第５の金属層５３は放熱層として機能する。
なお、絶縁シート５４、第６の金属層５５は設けなくともよい。
この場合は、スルーホール６０を設ける必要もない。
第１の樹脂基材１６ａの両面に設ける配線パターンは同一のエッチング工程で同時に作り込むようにすることができる。
上記各実施の形態で、各金属層は銅層とするのが好適である。
【００６１】
以上本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００６２】
【発明の効果】
以上のように、本発明によれば、半導体チップ収納孔内への接着剤層（樹脂）の滲み出しを防止できる半導体装置用パッケージの製造方法を提供できる。
【図面の簡単な説明】
【図１】 ３層金属シートの説明図である。
【図２】 嵌入部を形成した状態の説明図である。
【図３】 積層材の説明図である。
【図４】 ３層金属シート、樹脂基材、第３の金属層を積層した状態の説明図である。
【図５】 積層体にめっき皮膜を形成した状態の説明図である。
【図６】 配線パターンを形成した状態の説明図である。
【図７】 ソルダーレジスト層を形成した状態の説明図である。
【図８】 嵌入部を除去した状態の説明図である。
【図９】 半導体装置用パッケージの説明図である。
【図１０】 半導体装置の説明図である。
【図１１】 ３層金属シートの説明図である。
【図１２】 嵌入部を形成した状態の説明図である。
【図１３】 積層材の説明図である。
【図１４】 ３層金属シート、樹脂基材、第３の金属層を積層した状態の説明図である。
【図１５】 積層体にめっき皮膜を形成した状態の説明図である。
【図１６】 配線パターンを形成した状態の説明図である。
【図１７】 ソルダーレジスト層を形成した状態の説明図である。
【図１８】 嵌入部を除去した状態の説明図である。
【図１９】 半導体装置用パッケージの説明図である。
【図２０】 半導体装置の説明図である。
【図２１】 両面銅貼り基板の説明図である。
【図２２】 配線基板の説明図である。
【図２３】 ３層金属シートの説明図である。
【図２４】 嵌入部を形成した状態の説明図である。
【図２５】 積層材の説明図である。
【図２６】 配線基板、樹脂基材、３層金属シートを積層した状態の説明図である。
【図２７】 ソルダーレジスト層を形成した状態の説明図である。
【図２８】 嵌入部を除去した状態の説明図である。
【図２９】 半導体装置用パッケージの説明図である。
【図３０】 半導体装置の説明図である。
【図３１】 ３層金属シートの説明図である。
【図３２】 嵌入部を形成した状態の説明図である。
【図３３】 積層材の説明図である。
【図３４】 ３層金属シート、樹脂基材、第３の金属層を積層した状態の説明図である。
【図３５】 積層体にめっき皮膜を形成した状態の説明図である。
【図３６】 配線パターンを形成した状態の説明図である。
【図３７】 ソルダーレジスト層を形成した状態の説明図である。
【図３８】 嵌入部を除去した状態の説明図である。
【図３９】 半導体装置用パッケージの説明図である。
【図４０】 半導体装置の説明図である。
【図４１】 端子リード部をソルダーレジスト層で支持したパッケージの説明図である。
【図４２】 第１の３層金属シートの説明図である。
【図４３】 第１の嵌入部を形成した状態の説明図である。
【図４４】 積層材の説明図である。
【図４５】 第１の３層金属シート、樹脂基材、第３の金属層を積層した状態の説明図である。
【図４６】 第１の積層体にめっき皮膜を形成した状態の説明図である。
【図４７】 配線パターンを形成した状態の説明図である。
【図４８】 第２の３層金属シートの説明図である。
【図４９】 第２の嵌入部を形成した状態の説明図である。
【図５０】 積層材の説明図である。
【図５１】 第２の積層体の説明図である。
【図５２】 スルーホールを形成した状態の説明図である。
【図５３】 めっき皮膜を形成した状態の説明図である。
【図５４】 配線パターンを形成した状態の説明図である。
【図５５】 ソルダーレジスト層を形成した状態の説明図である。
【図５６】 嵌入部を除去した状態の説明図である。
【図５７】 半導体装置用パッケージの説明図である。
【図５８】 半導体装置の説明図である。
【図５９】 従来の半導体装置用パッケージの一例を示す説明図である。
【符号の説明】
１０ ３層金属シート
１０ａ 第２の３層金属シート
１０ｂ 第２の３層金属シート
１１ エッチングバリア層
１２ 第１の金属層
１３ 第２の金属層
１４ （第１の）嵌入部
１６ 樹脂基材
１７ 貫通孔
１８ 第３の金属層
１９ 積層体
２０ スルーホール
２２ めっき皮膜
２３ 配線パターン
２３ａ 端子リード部
２４ 半導体チップ搭載部
２５ 放熱部
２７ 半導体装置用パッケージ
２８ 端子部
２９ ソルダーレジスト層
３０、３１ 保護めっき層
３２ バンプ
３３ 半導体チップ
３４ ワイヤ
３５ 封止樹脂
３６ 半導体装置
４０ 両面銅貼り基板
４４ 配線基板
５６ 第２の嵌入部
５９ 第２の積層体
７０ 半導体装置用パッケージ
７３ 半導体装置
Claims (16)
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、
前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、
加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合する加熱プレス工程と、
前記第３の金属層をエッチング加工して、前記配線パターンを形成するエッチング工程と、
前記貫通孔直下の第２の金属層部分、端子部およびボンディング部を除く前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 前記半導体チップ収納孔内に露出したエッチングバリア層をエッチングして除去する工程を含むことを特徴とする請求項１記載の半導体装置用パッケージの製造方法。
- 露出した前記半導体チップ収納孔内の前記第２の金属層表面および前記配線パターンのワイヤボンディング部に保護めっき層を形成する工程を含むことを特徴とする請求項２記載の半導体装置用パッケージの製造方法。
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、
前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、
加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合して積層体を形成する加熱プレス工程と、
該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、
前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、
該めっき皮膜、第２の金属層および第３の金属層をエッチング加工して、前記樹脂基材の両面に前記スルーホール内に形成されためっき皮膜により電気的に接続する配線パターンを形成するエッチング工程と、
端子部およびボンディング部を除く配線パターン上を覆ってソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 前記半導体チップ収納孔内に露出したエッチングバリア層をエッチングして除去する工程を含むことを特徴とする請求項４記載の半導体装置用パッケージの製造方法。
- 露出した前記半導体チップ収納孔内の前記第２の金属層表面および前記配線パターンのワイヤボンディング部に保護めっき層を形成する工程を含むことを特徴とする請求項５記載の半導体装置用パッケージの製造方法。
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、
樹脂シートの両側にスルーホールめっき皮膜を介して電気的に接続する配線パターンを有し、中央に前記嵌入部と同一形状の貫通孔を有する配線基板、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材、および前記３層金属シートをこの順に、前記両貫通孔内に前記嵌入部が嵌入するようにして積層する積層工程と、
加圧、加熱して、前記配線基板、前記樹脂基材および前記３層金属シートを接合する加熱プレス工程と、
端子部およびボンディング部を除いて表層の配線パターンの部位を覆うソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 前記半導体チップ収納孔内に露出したエッチングバリア層をエッチングして除去する工程を含むことを特徴とする請求項７記載の半導体装置用パッケージの製造方法。
- 露出した前記半導体チップ収納孔内の前記第２の金属層表面および前記配線パターンのワイヤボンディング部に保護めっき層を形成する工程を含むことを特徴とする請求項８記載の半導体装置用パッケージの製造方法。
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、
前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、
加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合して積層体を形成する加熱プレス工程と、
該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、
前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、
該めっき皮膜、および前記第３の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成し、前記めっき皮膜および前記第２の金属層をエッチング加工して、前記嵌入部に対応する中央部が刳りぬかれて該嵌入部の周縁部と重なる接続リード部を有する配線パターンを形成するエッチング工程と、
端子部および接続リード部を除く前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程と、
前記半導体チップ収納孔内で露出した前記エッチングバリア層をエッチングして除去し、前記接続リード部を前記半導体チップ収納孔内に突出させる工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 前記接続リード部および前記配線パターンの端子部に保護めっき層を形成する工程を含むことを特徴とする請求項１０記載の半導体装置用パッケージの製造方法。
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、
前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、該樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、
加圧、加熱して、前記３層金属シート、樹脂基材、第３の金属層を接合して積層体を形成する加熱プレス工程と、
該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、
前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、
該めっき皮膜、および前記第３の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成し、前記めっき皮膜および前記第２の金属層をエッチング加工して、前記嵌入部に対応する中央部が刳りぬかれて該嵌入部の周縁部と重なる接続リード部を有する配線パターンを形成するエッチング工程と、
端子部を除く、前記接続リード部を含む前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部上の前記第３の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程と、
前記半導体チップ収納孔内で露出した前記エッチングバリア層をエッチングして除去する工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 前記接続リード部および前記配線パターンの端子部に保護めっき層を形成する工程を含むことを特徴とする請求項１２記載の半導体装置用パッケージの製造方法。
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
第１のエッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された第１の３層金属シートの前記第１の金属層をエッチングして、第１の嵌入部を形成するエッチング工程と、
前記第１の嵌入部と同一の形状の第１の貫通孔が形成された第１の樹脂基材を、該第１の貫通孔内に前記第１の嵌入部が嵌入するように前記第１の３層金属シートに積層すると共に、該第１の樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、
加圧、加熱して、前記第１の３層金属シート、第１の樹脂基材、第３の金属層を接合して第１の積層体を形成する第１の加熱プレス工程と、
該第１の積層体の表裏に貫通するスルーホールを形成する孔明け工程と、
前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、
該めっき皮膜、前記第２の金属層および前記第３の金属層をエッチング加工して、前記樹脂基材の両面に、前記スルーホール内に形成されためっき皮膜を介して電気的に接続する配線パターンを形成するエッチング工程と、
第２のエッチングバリア層の第１の面側に第４の金属層が形成され、該第１の面と反対側の第２の面に第５の金属層が形成された第２の３層金属シートの前記第４の金属層をエッチングして、前記第１の嵌入部よりは小径の第２の嵌入部を形成するエッチング工程と、
前記第１の積層体と、前記第２の３層金属シートとを、前記第２の嵌入部と同一の形状の第２の貫通孔が形成された第２の樹脂基材を介在させて、前記第２の嵌合部が前記第２の貫通孔内に嵌入するように積層する第２の積層工程と、
加圧、加熱して、前記第１の積層体、前記第２の樹脂基材、前記第２の３層金属シートを接合して第２の積層体を形成する第２の加熱プレス工程と、
前記めっき皮膜、前記第３の金属層、前記第１の嵌入部および前記第２の嵌入部をエッチング除去して、前記第１の貫通孔および前記第２の貫通孔を開口させて階段状をなす前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
第１のエッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された第１の３層金属シートの前記第１の金属層をエッチングして、第１の嵌入部を形成するエッチング工程と、
前記第１の嵌入部と同一の形状の第１の貫通孔が形成された第１の樹脂基材を、該第１の貫通孔内に前記第１の嵌入部が嵌入するように前記第１の３層金属シートに積層すると共に、該第１の樹脂基材の露出している表面側に第３の金属層を積層する積層工程と、
加圧、加熱して、前記第１の３層金属シート、第１の樹脂基材、第３の金属層を接合して第１の積層体を形成する第１の加熱プレス工程と、
該第１の積層体の表裏に貫通する第１のスルーホールを形成する孔明け工程と、
前記第２の金属層、第３の金属層および前記第１のスルーホール内に第１のめっき皮膜を形成するめっき工程と、
該第１のめっき皮膜、前記第２の金属層をエッチング加工して、前記樹脂基材の片面に第１の配線パターンを形成するエッチング工程と、
第２のエッチングバリア層の第１の面側に第４の金属層が形成され、該第１の面と反対側の第２の面に第５の金属層が形成された第２の３層金属シートの前記第４の金属層をエッチングして、前記第１の嵌入部よりは小径の第２の嵌入部を形成するエッチング工程と、
前記第１の積層体と、前記第２の３層金属シートとを、前記第２の嵌入部と同一の形状の第２の貫通孔が形成された第２の樹脂基材を介在させて、前記第２の嵌合部が前記第２の貫通孔内に嵌入するように積層する第２の積層工程と、
加圧、加熱して、前記第１の積層体、前記第２の樹脂基材、前記第２の３層金属シートを接合して第２の積層体を形成する第２の加熱プレス工程と、
前記第２の積層体の表裏に貫通する第２のスルーホールを形成する孔明け工程と、
前記第１のめっき皮膜上、前記第５の金属層上、前記第２のスルーホール内に第２のめっき皮膜を形成する工程と、
前記第２のめっき皮膜、前記第１のめっき皮膜および前記第３の金属層をエッチング加工して、第２の配線パターンを形成するとともに、前記第２のめっき皮膜および前記第５のめっき皮膜をエッチング加工して第３の配線パターンを形成する工程と、
前記第２のめっき皮膜、前記第１のめっき皮膜、前記第３の金属層、前記第１の嵌入部および前記第２の嵌入部をエッチング除去して、前記第１の貫通孔および前記第２の貫通 孔を開口させて階段状をなす前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第１の面側に第１の金属層が形成され、該第１の面と反対側の第２の面に第２の金属層が形成された３層金属シートの前記第１の金属層をエッチングして、嵌入部を形成するエッチング工程と、
前記嵌入部と同一の形状の貫通孔が形成された樹脂基材とこの貫通孔を塞ぐように積層された樹脂シートからなる樹脂材を、該貫通孔内に前記嵌入部が嵌入するように前記３層金属シートに積層すると共に、前記樹脂シート側に第３の金属層を積層する積層工程と、
加圧、加熱して、前記３層金属シート、樹脂基材、樹脂シート、第３の金属層を接合して積層体を形成する加熱プレス工程と、
該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、
前記第２の金属層、第３の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、
該めっき皮膜、第２の金属層および第３の金属層をエッチング加工して、前記樹脂基材の両面側に前記スルーホール内に形成されためっき皮膜により電気的に接続する配線パターンを形成するエッチング工程と、
端子部およびボンディング部を除く配線パターン上を覆ってソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部上の前記第２の金属層、前記エッチングバリア層、および該嵌入部を順次エッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005640A JP4012076B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体装置用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005640A JP4012076B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体装置用パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221233A JP2004221233A (ja) | 2004-08-05 |
| JP4012076B2 true JP4012076B2 (ja) | 2007-11-21 |
Family
ID=32896250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003005640A Expired - Fee Related JP4012076B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体装置用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4012076B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100633855B1 (ko) * | 2005-09-22 | 2006-10-16 | 삼성전기주식회사 | 캐비티가 형성된 기판 제조 방법 |
| US20080116564A1 (en) * | 2006-11-21 | 2008-05-22 | Advanced Chip Engineering Technology Inc. | Wafer level package with die receiving cavity and method of the same |
-
2003
- 2003-01-14 JP JP2003005640A patent/JP4012076B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004221233A (ja) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP4208631B2 (ja) | 半導体装置の製造方法 | |
| KR100832653B1 (ko) | 부품 내장형 인쇄회로기판 및 그 제조방법 | |
| JP4143609B2 (ja) | 配線基板の製造方法 | |
| JP2004200201A (ja) | 電子部品内蔵型多層基板 | |
| JP4074040B2 (ja) | 半導体モジュール | |
| KR100628418B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP3946659B2 (ja) | 高放熱型プラスチックパッケージ及びその製造方法 | |
| JP4012076B2 (ja) | 半導体装置用パッケージの製造方法 | |
| KR100699240B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
| JP2009246144A (ja) | 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置 | |
| JP2002043510A (ja) | 半導体パワーモジュールおよびその製造方法 | |
| KR100895241B1 (ko) | 패키지용 기판 제조방법 | |
| JP3984552B2 (ja) | 半導体装置用パッケージの製造方法 | |
| JPH1167963A (ja) | 半導体装置 | |
| JP7103030B2 (ja) | 電子部品内蔵パッケージ及びその製造方法 | |
| US7060912B2 (en) | Circuit board and method of making circuit board | |
| JP6387226B2 (ja) | 複合基板 | |
| JP4610633B2 (ja) | 配線基板の製造方法 | |
| JP5429890B2 (ja) | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 | |
| JP2007115952A (ja) | インターポーザ基板及びその製造方法 | |
| JP4080357B2 (ja) | 高放熱型プラスチックパッケージの製造方法 | |
| JP4364231B2 (ja) | 高放熱型プラスチックパッケージ | |
| JP5859678B1 (ja) | プリント配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |