JP4012076B2 - 半導体装置用パッケージの製造方法 - Google Patents
半導体装置用パッケージの製造方法 Download PDFInfo
- Publication number
- JP4012076B2 JP4012076B2 JP2003005640A JP2003005640A JP4012076B2 JP 4012076 B2 JP4012076 B2 JP 4012076B2 JP 2003005640 A JP2003005640 A JP 2003005640A JP 2003005640 A JP2003005640 A JP 2003005640A JP 4012076 B2 JP4012076 B2 JP 4012076B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- hole
- etching
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置用パッケージの製造方法に関する。
【0002】
【従来の技術】
搭載する半導体チップの放熱性を高めるため、放熱板を組み込んだ半導体装置用パッケージは種々知られている。
図59はその一例を示す半導体装置用パッケージAである(特許文献1参照)。
この半導体装置用パッケージAは、所要のパターンで配線パターン61が形成され、また所要の配列で半導体チップ収納孔62が形成された樹脂基材60を、接着剤層(プリプレグ層)63を介在させて金属製の放熱板64に積層し、樹脂基材60、接着剤層63、放熱板64を加熱プレスして一体化し、樹脂基材60に放熱板64にまで至る切断用のV溝65を形成してなる。
V溝65に沿って切断することにより、個片の半導体装置用パッケージAに分離できるようにしてある。
【0003】
【特許文献1】
特開平9−17905号公報(第3−4頁、図8)
【0004】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置用パッケージには次のような課題がある。
すなわち、積層体を加熱プレスする際、接着剤層(プリプレグ層)63が半導体チップ収納孔62内に滲み出す課題がある。
また、半導体チップ収納孔62は樹脂基材60にプレス加工等によって、形成されるが、その際、収納孔62の縁部にダレが発生し、収納孔62形状を正確に形成できないという課題がある。
【0005】
そこで本発明は上記課題を解決すべくなされたもので、その目的とするところは、半導体チップ収納孔内に、接着剤層が滲み出すことを防止できる半導体装置用パッケージの製造方法を提供するにある。
【0006】
【課題を解決するための手段】
すなわち、本発明に係る半導体装置用パッケージの製造方法では、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、 エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記3層金属シートに積層すると共に、該樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、加圧、加熱して、前記3層金属シート、樹脂基材、第3の金属層を接合する加熱プレス工程と、前記第3の金属層をエッチング加工して、前記配線パターンを形成するエッチング工程と、前記貫通孔直下の第2の金属層部分、端子部およびボンディング部を除く前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第3の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【0007】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記3層金属シートに積層すると共に、該樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、加圧、加熱して、前記3層金属シート、樹脂基材、第3の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第2の金属層、第3の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、第2の金属層および第3の金属層をエッチング加工して、前記樹脂基材の両面に前記スルーホール内に形成されためっき皮膜により電気的に接続する配線パターンを形成するエッチング工程と、端子部およびボンディング部を除く配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第3の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【0008】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、樹脂シートの両側にスルーホールめっき皮膜を介して電気的に接続する配線パターンを有し、中央に前記嵌入部と同一形状の貫通孔を有する配線基板、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材、および前記3層金属シートをこの順に、前記両貫通孔内に前記嵌入部が嵌入するようにして積層する積層工程と、加圧、加熱して、前記配線基板、前記樹脂基材および前記3層金属シートを接合する加熱プレス工程と、端子部およびボンディング部を除いて表層の配線パターンの部位を覆うソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【0009】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記3層金属シートに積層すると共に、該樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、加圧、加熱して、前記3層金属シート、樹脂基材、第3の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第2の金属層、第3の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、および前記第3の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成し、前記めっき皮膜および前記第2の金属層をエッチング加工して、前記嵌入部に対応する中央部が刳りぬかれて該嵌入部の周縁部と重なる接続リード部を有する配線パターンを形成するエッチング工程と、端子部および接続リード部を除く前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第3の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程と、前記半導体チップ収納孔内で露出した前記エッチングバリア層をエッチングして除去し、前記接続リード部を前記半導体チップ収納孔内に突出させる工程とを含むことを特徴とする。
【0010】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記3層金属シートに積層すると共に、該樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、加圧、加熱して、前記3層金属シート、樹脂基材、第3の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第2の金属層、第3の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、および前記第3の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成し、前記めっき皮膜および前記第2の金属層をエッチング加工して、前記嵌入部に対応する中央部が刳りぬかれて該嵌入部の周縁部と重なる接続リード部を有する配線パターンを形成するエッチング工程と、端子部を除く、前記接続リード部を含む前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第3の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程と、前記半導体チップ収納孔内で露出した前記エッチングバリア層をエッチングして除去する工程とを含むことを特徴とする。
【0011】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収 納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、第1のエッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された第1の3層金属シートの前記第1の金属層をエッチングして、第1の嵌入部を形成するエッチング工程と、前記第1の嵌入部と同一の形状の第1の貫通孔が形成された第1の樹脂基材を、該第1の貫通孔内に前記第1の嵌入部が嵌入するように前記第1の3層金属シートに積層すると共に、該第1の樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、加圧、加熱して、前記第1の3層金属シート、第1の樹脂基材、第3の金属層を接合して第1の積層体を形成する第1の加熱プレス工程と、該第1の積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第2の金属層、第3の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、前記第2の金属層および前記第3の金属層をエッチング加工して、前記樹脂基材の両面に、前記スルーホール内に形成されためっき皮膜を介して電気的に接続する配線パターンを形成するエッチング工程と、第2のエッチングバリア層の第1の面側に第4の金属層が形成され、該第1の面と反対側の第2の面に第5の金属層が形成された第2の3層金属シートの前記第4の金属層をエッチングして、前記第1の嵌入部よりは小径の第2の嵌入部を形成するエッチング工程と、前記第1の積層体と、前記第2の3層金属シートとを、前記第2の嵌入部と同一の形状の第2の貫通孔が形成された第2の樹脂基材を介在させて、前記第2の嵌合部が前記第2の貫通孔内に嵌入するように積層する第2の積層工程と、加圧、加熱して、前記第1の積層体、前記第2の樹脂基材、前記第2の3層金属シートを接合して第2の積層体を形成する第2の加熱プレス工程と、前記めっき皮膜、前記第3の金属層、前記第1の嵌入部および前記第2の嵌入部をエッチング除去して、前記第1の貫通孔および前記第2の貫通孔を開口させて階段状をなす前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【0012】
また本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、第1のエッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された第1の3層金属シートの前記第1の金属層をエッチングして、第1の嵌入部を形成するエッチング工程と、前記第1の嵌入部と同一の形状の第1の貫通孔が形成された第1の樹脂基材を、該第1の貫通孔内に前記第1の嵌入部が嵌入するように前記第1の3層金属シートに積層すると共に、該第1の樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、加圧、加熱して、前記第1の3層金属シート、第1の樹脂基材、第3の金属層を接合して第1の積層体を形成する第1の加熱プレス工程と、該第1の積層体の表裏に貫通する第1のスルーホールを形成する孔明け工程と、前記第2の金属層、第3の金属層および前記第1のスルーホール内に第1のめっき皮膜を形成するめっき工程と、該第1のめっき皮膜、前記第2の金属層をエッチング加工して、前記樹脂基材の片面に第1の配線パターンを形成するエッチング工程と、第2のエッチングバリア層の第1の面側に第4の金属層が形成され、該第1の面と反対側の第2の面に第5の金属層が形成された第2の3層金属シートの前記第4の金属層をエッチングして、前記第1の嵌入部よりは小径の第2の嵌入部を形成するエッチング工程と、前記第1の積層体と、前記第2の3層金属シートとを、前記第2の嵌入部と同一の形状の第2の貫通孔が形成された第2の樹脂基材を介在させて、前記第2の嵌合部が前記第2の貫通孔内に嵌入するように積層する第2の積層工程と、加圧、加熱して、前記第1の積層体、前記第2の樹脂基材、前記第2の3層金属シートを接合して第2の積層体を形成する第2の加熱プレス工程と、前記第2の積層体の表裏に貫通する第2のスルーホールを形成する孔明け工程と、前記第1のめっき皮膜上、前記第5の金属層上、前記第2のスルーホール内に第2のめっき皮膜を形成する工程と、前記第2のめっき皮膜、前記第1のめっき皮膜および前記第3の金属層をエッチング加工して、第2の配線パターンを形成するとともに、前記第2のめっき皮膜および前記 第5のめっき皮膜をエッチング加工して第3の配線パターンを形成する工程と、前記第2のめっき皮膜、前記第1のめっき皮膜、前記第3の金属層、前記第1の嵌入部および前記第2の嵌入部をエッチング除去して、前記第1の貫通孔および前記第2の貫通孔を開口させて階段状をなす前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【0013】
またさらに本発明に係る半導体装置用パッケージの製造方法は、樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、 エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材とこの貫通孔を塞ぐように積層された樹脂シートからなる樹脂材を、該貫通孔内に前記嵌入部が嵌入するように前記3層金属シートに積層すると共に、前記樹脂シート側に第3の金属層を積層する積層工程と、 加圧、加熱して、前記3層金属シート、樹脂基材、樹脂シート、第3の金属層を接合して積層体を形成する加熱プレス工程と、該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、前記第2の金属層、第3の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、該めっき皮膜、第2の金属層および第3の金属層をエッチング加工して、前記樹脂基材の両面側に前記スルーホール内に形成されためっき皮膜により電気的に接続する配線パターンを形成するエッチング工程と、端子部およびボンディング部を除く配線パターン上を覆ってソルダーレジスト層を形成する工程と、所要部位をマスキングして、前記嵌入部上の前記第2の金属層、前記エッチングバリア層、および該嵌入部を順次エッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする。
【0014】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
〔第1の実施の形態〕
図1〜図10は第1の実施の形態を示す工程図である。
図1は、エッチングバリア層11の第1の面側に第1の金属層12が形成され、該第1の面と反対側の第2の面に第2の金属層13が形成された3層金属シート(クラッド材)10を示す。エッチングバリア層11は例えばニッケル層、第1および第2の金属層は例えば銅層とすることができる。エッチングバリア層11は、第1および第2の金属層12、13をエッチングするときに、このエッチング液に侵蝕されない金属を用い、逆に第1および第2の金属層12、13は、エッチングバリア層11をエッチングするときに、このエッチング液に侵蝕されない金属を用いるのである。
本実施の形態では、第1の金属層12の方が第2の金属層13よりも厚いものを用いた。
【0015】
次に、図2に示すように、上記3層金属シート10の第1の金属層12を常法によりエッチングして台状の嵌入部14を形成し、次いで、露出した部位のエッチングバリア層11をエッチングして除去する。なお、露出した部位のエッチングバリア層11はそのまま残しておいてもよい。
次に、図3に示すように、上記台状の嵌入部14と同一の形状の貫通孔17が形成された樹脂基材16を、該貫通孔17内に嵌入部14が嵌入するように3層金属シート10に積層すると共に、該樹脂基材16の露出している表面側に第3の金属層18を積層する。
樹脂基材16には、ガラス繊維を含む熱硬化性のエポキシ樹脂からなるプリプレグ材を用いることができる。また第3の金属層18には銅箔を用いることができる。
【0016】
次に図4に示すように、上記積層体19を加圧、加熱して(加熱プレス工程)、3層金属シート10、樹脂基材16、第3の金属層18を接合して一体化する。次いで、積層体19の適所に表裏に貫通するスルーホール20を形成する(孔明け工程)。スルーホール20はドリルで形成できる。
【0017】
次に図5に示すように、常法により無電解銅めっき、次いで電解銅めっきを行って、第2の金属層13、第3の金属層18およびスルーホール20内にめっき皮膜22を形成する。
【0018】
次に図6に示すように、フォトリソグラフィーにより、めっき皮膜22、第2の金属層13および第3の金属層18をエッチング加工して、樹脂基材16の両面にスルーホールめっき皮膜(導体部)22により電気的に接続する配線パターン23を形成する。
【0019】
図7に示すように、貫通孔17直下の第2の金属層部分(放熱部)25、端子部28、ボンディング部26を除く配線パターン23上を覆ってソルダーレジスト層29を形成する。ソルダーレジスト層29は、印刷法やフォトグラフィー法によって形成できる。
【0020】
次に、所要部位をマスキングして、図8に示すように、嵌入部14上の第3の金属層18および該嵌入部14を、エッチングバリア層11が露出するまでエッチング除去して、貫通孔17を開口させて半導体チップ収納孔24に形成する。このエッチング処理もフォトグラフィー法によって行える。
【0021】
図9に示すように、端子部28上、ワイヤボンディング部26上には、ニッケルめっき次いで金めっきを施して保護めっき層30を形成するとよい。
また、放熱部25にニッケルめっきを施して保護めっき層31を形成するとよい。
【0022】
半導体チップ収納孔24に露出するエッチングバリア層11は除去した方が好ましいが、そのまま残してもよい。
端子部28には、外部接続用のはんだバンプ(バンプ)32をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ27が形成される。
【0023】
図10は、上記パッケージ27の半導体チップ搭載孔24に半導体チップ33を搭載し、半導体チップ33とボンディング部26とをワイヤ34により電気的に接続し、半導体チップ33を封止樹脂35で封止して半導体装置36に完成した状態を示す。
【0024】
本実施の形態によれば、半導体チップ収納孔24となる貫通孔17を台状の嵌入部14で埋めた状況で加熱プレスするから、樹脂基材16が貫通孔17内に滲み出るようなことはなく、また第3の金属層18(あるいは放熱部25)が貫通孔17内に膨出するようなこともない。
また、樹脂基材16に貫通孔17をプレス加工によって形成する際、貫通孔17の縁部にダレや毛羽が生じたとしても、上記の加熱プレスによってダレや毛羽が矯正され、形のよい貫通孔(半導体チップ収納孔)となる。
【0025】
半導体チップ33が直接金属製の放熱部25上に搭載されるから、放熱性も良好である。
なお、放熱部25は薄い金属からなるため、強度をもたせるために、ソルダーレジスト層29を上記放熱部25を覆って形成してもよい(図示せず)。
【0026】
また、上記第1の実施形態では、配線パターン23を樹脂基材16の両面に形成したが、第3の金属層18のみをエッチング加工して片面のみに配線パターン23を形成してもよい(図示せず)。したがって、この場合は、スルーホール20を形成する必要もなく、まためっき皮膜22を形成する必要もない。この場合、樹脂基材16の他方の面側の第3の金属層18全体を放熱部25に形成できる(図示せず)。したがって、放熱性に優れるパッケージを形成できる。その他の工程は、第1の実施形態と同様に行えばよい。
【0027】
〔第2の実施の形態〕
図11〜図20は第2の実施の形態を示す工程図である。
図11、図12に示すように、3層金属シート10の第1の金属層12を常法によりエッチングして台状の嵌入部14を形成し、次いで、露出した部位のエッチングバリア層11をエッチングして除去する。なお、露出した部位のエッチングバリア層11はそのまま残しておいてもよい。
【0028】
次に、図13に示すように、上記台状の嵌入部14と同一の形状の貫通孔17が形成された樹脂基材16と、この貫通孔17を塞ぐように積層された樹脂シート15からなる樹脂材の、上記貫通孔17内に嵌入部14が嵌入するように3層金属シート10に積層すると共に、樹脂シート15側に第3の金属層18を積層する。
樹脂基材16、樹脂シート15には、ガラス繊維を含む熱硬化性のエポキシ樹脂からなるプリプレグ材を用いることができる。また第3の金属層18には銅箔を用いることができる。
【0029】
次に図14に示すように、上記積層体19を加圧、加熱して(加熱プレス工程)、3層金属シート10、樹脂基材16、樹脂シート15、第3の金属層18を接合して一体化する。次いで、積層体19の適所に表裏に貫通するスルーホール20を形成する(孔明け工程)。スルーホール20はドリルで形成できる。
【0030】
次に図15に示すように、常法により無電解銅めっき、次いで電解銅めっきを行って、第2の金属層13、第3の金属層18およびスルーホール20内にめっき皮膜22を形成する。
【0031】
次に図16に示すように、フォトリソグラフィーにより、めっき皮膜22、第2の金属層13および第3の金属層18をエッチング加工して、樹脂基材16の両面にスルーホールめっき皮膜(導体部)22により電気的に接続する配線パターン23を形成する。
【0032】
図17に示すように、端子部28、ボンディング部26を除く配線パターン23上を覆ってソルダーレジスト層29を形成する。ソルダーレジスト層29は、印刷法やフォトグラフィー法によって形成できる。
【0033】
次に、所要部位をマスキングして、図18に示すように、嵌入部14上の第2の金属層13、エッチングバリア層11、および該嵌入部14を、順次エッチング除去して、貫通孔17を開口させて半導体チップ収納孔24に形成する。このエッチング処理もフォトグラフィー法によって行える。
【0034】
図19に示すように、端子部28上、ワイヤボンディング部26上には、ニッケルめっき次いで金めっきを施して保護めっき層30を形成するとよい。
端子部28には、外部接続用のはんだバンプ(バンプ)32をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ27が形成される。
【0035】
図10は、上記パッケージ27の半導体チップ搭載孔24に半導体チップ33を搭載し、半導体チップ33とボンディング部26とをワイヤ34により電気的に接続し、半導体チップ33を封止樹脂35で封止して半導体装置36に完成した状態を示す。
【0036】
本実施の形態では、樹脂シート15を介在させているので、搭載する半導体チップ33の直下にも配線パターン23を配設することができる。
本実施の形態でも、加熱プレス時、貫通孔17内への樹脂基材16の滲み出し等を防止できる。
【0037】
〔第3の実施の形態〕
図21〜図30は第3の実施の形態を示す。
まず、図21、図22に示すように、両面銅貼り基板40を用いて、常法により、樹脂シート41の両側にスルーホールめっき皮膜42介して電気的に接続する配線パターン43を有する配線基板44を製造する。なお配線基板44の中央には嵌入部14と同一形状の貫通孔45をプレス加工等によって形成する。
【0038】
また図23、図24に示すように、エッチングバリア層11の第1の面側に第1の金属層12が形成され、該第1の面と反対側の第2の面に第2の金属層13が形成された3層金属シート10の第1の金属層12をエッチングして、嵌入部14を形成する。このエッチングはもちろんフォトリソグラフィー法で行える。
【0039】
そして、図25に示すように、配線基板44、嵌入部14と同一の形状の貫通孔17が形成された樹脂基材16、および上記3層金属シート10をこの順に、両貫通孔45、17内に嵌入部14が嵌入するようにして積層する。
次いで、図26に示すように、加圧、加熱して、配線基板44、樹脂基材16および3層金属シート10を接合、一体化して積層体19を形成する(加熱プレス工程)。
【0040】
次いで図27に示すように、端子部28、ボンディング部26を除いて表層の配線パターン43の部位をソルダーレジスト層29で覆う。
次に、所要部位をマスキングして、図28に示すように、嵌入部14を、エッチングバリア層11が露出するまでエッチング除去して、貫通孔45、17を開口させて半導体チップ収納孔24に形成する。
【0041】
半導体チップ収納孔24内に露出したエッチングバリア層11をエッチングして除去する。
露出した半導体チップ収納孔24内の第2の金属層13表面および配線パターン43のワイヤボンディング部26、端子部28に必要な保護めっき層30を形成する。端子部28には、外部接続用のはんだバンプ(バンプ)32をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ27が形成される。
なお、3層金属シート10は、第2の金属層13が銅の場合にはその表面にニッケルなどの第4の金属層のあるシート(図示せず)を用いてもよい。さらに、要求される放熱性の度合いによっては、第2の金属層13を有しない2層の金属シート(図示せず)を用いてもよい。
【0042】
図30は、上記パッケージ27の半導体チップ搭載孔24に半導体チップ33を搭載し、半導体チップ33とボンディング部26とをワイヤ34により電気的に接続し、半導体チップ33を封止樹脂35で封止して半導体装置36に完成した状態を示す。
本実施の形態でも、加熱プレス時、貫通孔17内への樹脂基材16の滲み出し等を防止できる。
また第2の金属層13の全体が放熱板として機能し、放熱性に優れるものとなる。
【0043】
〔第4の実施の形態〕
図31〜図41は第4の実施の形態を示す。
図31〜図35は、第1の実施の形態における図1〜図5と全く同一の工程である。
【0044】
次に図36に示すように、第1の実施の形態と同様に、フォトリソグラフィーにより、めっき皮膜22、第2の金属層13および第3の金属層18をエッチング加工して、樹脂基材16の両面にスルーホールめっき皮膜(導体部)22により電気的に接続する配線パターン23を形成するのであるが、本実施の形態では、第2の金属層13をエッチングして形成する配線パターン23には、嵌入部14の周縁部と重なる接続リード部23aが残るようにエッチング加工する。
【0045】
次に図37に示すように、端子部28、接続リード部23aを除く配線パターン23上を覆ってソルダーレジスト層29を形成する。ソルダーレジスト層29は、印刷法やフォトグラフィー法によって形成できる。
【0046】
次に、所要部位をマスキングして、図38に示すように、嵌入部14上の第3の金属層18および該嵌入部14を、エッチングバリア層11が露出するまでエッチング除去して、貫通孔17を開口させて半導体チップ収納孔24に形成する。このエッチング処理もフォトグラフィー法によって行える。次いで露出したエッチングバリア層11をエッチングによって除去する。これにより、接続リード部23aが半導体チップ収納孔24内にフリー端部となって突出することになる。
【0047】
次に図39に示すように、端子部28上、接続リード部23a上には、ニッケルめっき次いで金めっきを施して保護めっき層30を形成するとよい。
端子部28には、外部接続用のはんだバンプ(バンプ)32をあらかじめ形成しておいてもよいし、半導体チップ搭載後にバンプを形成してもよい。
上記のようにして半導体装置用パッケージ27が形成される。
【0048】
図40は、上記パッケージ27の半導体チップ搭載孔24に突出する接続リード23a上に半導体チップ33をフリップチップ接続して搭載し、半導体チップ33を封止樹脂35で封止して半導体装置36に完成した状態を示す。
本実施の形態でも、半導体チップ収納孔24となる貫通孔17を台状の嵌入部14で埋めた状況で加熱プレスするから、樹脂基材16が貫通孔17内に滲み出るようなことはない。
また、樹脂基材16に貫通孔17をプレス加工によって形成する際、貫通孔17の縁部にダレや毛羽が生じたとしても、上記の加熱プレスによってダレや毛羽が矯正され、形のよい貫通孔(半導体チップ収納孔)となる。
【0049】
なお、上記の例では、接続リード部23aをフリー端部となるように形成したが、図41に示すように、接続リード部23aもソルダーレジスト層29で覆うようにすれば、このソルダーレジスト層29が接続リード部23aの支持層となることから、半導体チップ33のフリップチップ接続をより容易に行えるようになる。
すなわち、図37に示す工程において、ソルダーレジスト層29で接続リード部29aの露出部をソルダーレジスト層で覆って後、第3の金属層18および嵌入部14をエッチング除去するのである。
【0050】
〔第5の実施の形態〕
図42〜図58は第5の実施の形態を示す。
図42、図43に示すように、エッチングバリア層の第1の面側に第1の金属層12が形成され、該第1の面と反対側の第2の面に第2の金属層13が形成された第1の3層金属シート10aの第1の金属層12をエッチングして、第1の嵌入部14を形成する。
【0051】
次に、図44に示すように、第1の嵌入部14と同一の形状の第1の貫通孔17aが形成された第1の樹脂基材16aを、第1の貫通孔17a内に第1の嵌入部14が嵌入するように第1の3層金属シート10aに積層すると共に、該第1の樹脂基材10aの露出している表面側に第3の金属層18を積層する。
【0052】
次に、図45に示すように、加圧、加熱して、第1の3層金属シート10a、第1の樹脂基材16a、第3の金属層18を接合して第1の積層体19を形成する(第1の加熱プレス工程)。また第1の積層体19の表裏に貫通するスルーホール20を開口する孔明け工程を行う。
【0053】
次いで図46に示すように、第2の金属層13、第3の金属層18およびスルーホール20内にめっき皮膜22を形成する。
次に、図47に示すように、該めっき皮膜22、第2の金属層13をエッチング加工して、第1の樹脂基材16aの片面に配線パターン23を形成する。
【0054】
また、別途図48、図49に示すように、エッチングバリア層11の第1の面側に第4の金属層52が形成され、該第1の面と反対側の第2の面に第5の金属層53が形成された第2の3層金属シート10bを用意する。この第2の3層金属シート10bの第5の金属層53上に絶縁シート54を介して第6の金属層55を積層する。
【0055】
この第2の3層金属シート10bの第4の金属層52をエッチングして、図49に示すように、第1の嵌入部14よりは小径の第2の嵌入部56を形成する。
そして、図50に示すように、前記第1の積層体19と、上記第2の3層金属シート10b側とを、第2の嵌入部56と同一の形状の第2の貫通孔17bが形成された第2の樹脂基材16bを介在させて、第2の嵌合部56が第2の貫通孔17b内に嵌入するように積層する。
次にこれを加圧、加熱して、第1の積層体19、第2の樹脂基材16b、第2の3層金属シート10bを接合して第2の積層体59を形成する(第2の加熱プレス工程)。
【0056】
次に図52に示すように、この第2の積層体59にスルーホール60を形成し、常法の無電解めっき、電解めっきにより、めっき皮膜22上、第5の金属層55上、スルーホール60内にめっき皮膜62を形成する(図53)。
次いで、図54に示すように、めっき皮膜62、めっき皮膜22、第3の金属層をエッチング加工して、配線パターン63を形成すると共に、めっき皮膜62、第6の金属層55をエッチング加工して配線パターン64を形成する。
配線パターン63と配線パターン64とはスルーホールめっき皮膜62を介して電気的に接続する。また、配線パターン63と配線パターン23とはスルーホールめっき皮膜22を介して電気的に接続する。
【0057】
次いで図55に示すように、ボンディング部66、端子部67および後記する除去する部位を除く配線パターン63および配線パターン64上にソルダーレジスト層68を形成し、次いで所要部位をマスキングして、図56に示すように、めっき皮膜62、めっき皮膜22、第3の金属層18、第1の嵌入部14、第2の嵌入部56をエッチング除去して、前記第1の貫通孔17aおよび第2の貫通孔17bを開口させて階段状をなす半導体チップ収納孔24に形成し、半導体装置用パッケージ70に形成する。
【0058】
半導体チップ収納孔24の底面等に露出したエッチングバリア層11はエッチングして除去するのが好ましい。
また図57に示すように、露出したボンディング部66、端子部67、半導体チップ収納孔24底面には、ニッケルめっき、金めっきからなる保護めっき皮膜71を形成すると好適である。
上記のように、配線パターン63および配線パターン23の先端部がボンディング部66として階段状に露出する。
【0059】
図58は、半導体チップ収納孔24内に半導体チップ33を搭載し、半導体チップ33とボンディング部66とをワイヤ34にて電気的に接続し、半導体チップ33を封止樹脂35にて封止し、端子部67にはんだバンプ32を取り付けて半導体装置73に完成した状態を示す。
【0060】
第5の金属層53は放熱層として機能する。
なお、絶縁シート54、第6の金属層55は設けなくともよい。
この場合は、スルーホール60を設ける必要もない。
第1の樹脂基材16aの両面に設ける配線パターンは同一のエッチング工程で同時に作り込むようにすることができる。
上記各実施の形態で、各金属層は銅層とするのが好適である。
【0061】
以上本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【0062】
【発明の効果】
以上のように、本発明によれば、半導体チップ収納孔内への接着剤層(樹脂)の滲み出しを防止できる半導体装置用パッケージの製造方法を提供できる。
【図面の簡単な説明】
【図1】 3層金属シートの説明図である。
【図2】 嵌入部を形成した状態の説明図である。
【図3】 積層材の説明図である。
【図4】 3層金属シート、樹脂基材、第3の金属層を積層した状態の説明図である。
【図5】 積層体にめっき皮膜を形成した状態の説明図である。
【図6】 配線パターンを形成した状態の説明図である。
【図7】 ソルダーレジスト層を形成した状態の説明図である。
【図8】 嵌入部を除去した状態の説明図である。
【図9】 半導体装置用パッケージの説明図である。
【図10】 半導体装置の説明図である。
【図11】 3層金属シートの説明図である。
【図12】 嵌入部を形成した状態の説明図である。
【図13】 積層材の説明図である。
【図14】 3層金属シート、樹脂基材、第3の金属層を積層した状態の説明図である。
【図15】 積層体にめっき皮膜を形成した状態の説明図である。
【図16】 配線パターンを形成した状態の説明図である。
【図17】 ソルダーレジスト層を形成した状態の説明図である。
【図18】 嵌入部を除去した状態の説明図である。
【図19】 半導体装置用パッケージの説明図である。
【図20】 半導体装置の説明図である。
【図21】 両面銅貼り基板の説明図である。
【図22】 配線基板の説明図である。
【図23】 3層金属シートの説明図である。
【図24】 嵌入部を形成した状態の説明図である。
【図25】 積層材の説明図である。
【図26】 配線基板、樹脂基材、3層金属シートを積層した状態の説明図である。
【図27】 ソルダーレジスト層を形成した状態の説明図である。
【図28】 嵌入部を除去した状態の説明図である。
【図29】 半導体装置用パッケージの説明図である。
【図30】 半導体装置の説明図である。
【図31】 3層金属シートの説明図である。
【図32】 嵌入部を形成した状態の説明図である。
【図33】 積層材の説明図である。
【図34】 3層金属シート、樹脂基材、第3の金属層を積層した状態の説明図である。
【図35】 積層体にめっき皮膜を形成した状態の説明図である。
【図36】 配線パターンを形成した状態の説明図である。
【図37】 ソルダーレジスト層を形成した状態の説明図である。
【図38】 嵌入部を除去した状態の説明図である。
【図39】 半導体装置用パッケージの説明図である。
【図40】 半導体装置の説明図である。
【図41】 端子リード部をソルダーレジスト層で支持したパッケージの説明図である。
【図42】 第1の3層金属シートの説明図である。
【図43】 第1の嵌入部を形成した状態の説明図である。
【図44】 積層材の説明図である。
【図45】 第1の3層金属シート、樹脂基材、第3の金属層を積層した状態の説明図である。
【図46】 第1の積層体にめっき皮膜を形成した状態の説明図である。
【図47】 配線パターンを形成した状態の説明図である。
【図48】 第2の3層金属シートの説明図である。
【図49】 第2の嵌入部を形成した状態の説明図である。
【図50】 積層材の説明図である。
【図51】 第2の積層体の説明図である。
【図52】 スルーホールを形成した状態の説明図である。
【図53】 めっき皮膜を形成した状態の説明図である。
【図54】 配線パターンを形成した状態の説明図である。
【図55】 ソルダーレジスト層を形成した状態の説明図である。
【図56】 嵌入部を除去した状態の説明図である。
【図57】 半導体装置用パッケージの説明図である。
【図58】 半導体装置の説明図である。
【図59】 従来の半導体装置用パッケージの一例を示す説明図である。
【符号の説明】
10 3層金属シート
10a 第2の3層金属シート
10b 第2の3層金属シート
11 エッチングバリア層
12 第1の金属層
13 第2の金属層
14 (第1の)嵌入部
16 樹脂基材
17 貫通孔
18 第3の金属層
19 積層体
20 スルーホール
22 めっき皮膜
23 配線パターン
23a 端子リード部
24 半導体チップ搭載部
25 放熱部
27 半導体装置用パッケージ
28 端子部
29 ソルダーレジスト層
30、31 保護めっき層
32 バンプ
33 半導体チップ
34 ワイヤ
35 封止樹脂
36 半導体装置
40 両面銅貼り基板
44 配線基板
56 第2の嵌入部
59 第2の積層体
70 半導体装置用パッケージ
73 半導体装置
Claims (16)
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、
前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記3層金属シートに積層すると共に、該樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、
加圧、加熱して、前記3層金属シート、樹脂基材、第3の金属層を接合する加熱プレス工程と、
前記第3の金属層をエッチング加工して、前記配線パターンを形成するエッチング工程と、
前記貫通孔直下の第2の金属層部分、端子部およびボンディング部を除く前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部上の前記第3の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 前記半導体チップ収納孔内に露出したエッチングバリア層をエッチングして除去する工程を含むことを特徴とする請求項1記載の半導体装置用パッケージの製造方法。
- 露出した前記半導体チップ収納孔内の前記第2の金属層表面および前記配線パターンのワイヤボンディング部に保護めっき層を形成する工程を含むことを特徴とする請求項2記載の半導体装置用パッケージの製造方法。
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、
前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記3層金属シートに積層すると共に、該樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、
加圧、加熱して、前記3層金属シート、樹脂基材、第3の金属層を接合して積層体を形成する加熱プレス工程と、
該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、
前記第2の金属層、第3の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、
該めっき皮膜、第2の金属層および第3の金属層をエッチング加工して、前記樹脂基材の両面に前記スルーホール内に形成されためっき皮膜により電気的に接続する配線パターンを形成するエッチング工程と、
端子部およびボンディング部を除く配線パターン上を覆ってソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部上の前記第3の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 前記半導体チップ収納孔内に露出したエッチングバリア層をエッチングして除去する工程を含むことを特徴とする請求項4記載の半導体装置用パッケージの製造方法。
- 露出した前記半導体チップ収納孔内の前記第2の金属層表面および前記配線パターンのワイヤボンディング部に保護めっき層を形成する工程を含むことを特徴とする請求項5記載の半導体装置用パッケージの製造方法。
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、
樹脂シートの両側にスルーホールめっき皮膜を介して電気的に接続する配線パターンを有し、中央に前記嵌入部と同一形状の貫通孔を有する配線基板、前記嵌入部と同一の形状の貫通孔が形成された樹脂基材、および前記3層金属シートをこの順に、前記両貫通孔内に前記嵌入部が嵌入するようにして積層する積層工程と、
加圧、加熱して、前記配線基板、前記樹脂基材および前記3層金属シートを接合する加熱プレス工程と、
端子部およびボンディング部を除いて表層の配線パターンの部位を覆うソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 前記半導体チップ収納孔内に露出したエッチングバリア層をエッチングして除去する工程を含むことを特徴とする請求項7記載の半導体装置用パッケージの製造方法。
- 露出した前記半導体チップ収納孔内の前記第2の金属層表面および前記配線パターンのワイヤボンディング部に保護めっき層を形成する工程を含むことを特徴とする請求項8記載の半導体装置用パッケージの製造方法。
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、
前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記3層金属シートに積層すると共に、該樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、
加圧、加熱して、前記3層金属シート、樹脂基材、第3の金属層を接合して積層体を形成する加熱プレス工程と、
該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、
前記第2の金属層、第3の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、
該めっき皮膜、および前記第3の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成し、前記めっき皮膜および前記第2の金属層をエッチング加工して、前記嵌入部に対応する中央部が刳りぬかれて該嵌入部の周縁部と重なる接続リード部を有する配線パターンを形成するエッチング工程と、
端子部および接続リード部を除く前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部上の前記第3の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程と、
前記半導体チップ収納孔内で露出した前記エッチングバリア層をエッチングして除去し、前記接続リード部を前記半導体チップ収納孔内に突出させる工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 前記接続リード部および前記配線パターンの端子部に保護めっき層を形成する工程を含むことを特徴とする請求項10記載の半導体装置用パッケージの製造方法。
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、
前記嵌入部と同一の形状の貫通孔が形成された樹脂基材を、該貫通孔内に前記嵌入部が嵌入するように前記3層金属シートに積層すると共に、該樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、
加圧、加熱して、前記3層金属シート、樹脂基材、第3の金属層を接合して積層体を形成する加熱プレス工程と、
該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、
前記第2の金属層、第3の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、
該めっき皮膜、および前記第3の金属層をエッチング加工して、前記樹脂基材の一方の面に配線パターンを形成し、前記めっき皮膜および前記第2の金属層をエッチング加工して、前記嵌入部に対応する中央部が刳りぬかれて該嵌入部の周縁部と重なる接続リード部を有する配線パターンを形成するエッチング工程と、
端子部を除く、前記接続リード部を含む前記配線パターン上を覆ってソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部上の前記第3の金属層および該嵌入部を、前記エッチングバリア層が露出するまでエッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程と、
前記半導体チップ収納孔内で露出した前記エッチングバリア層をエッチングして除去する工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 前記接続リード部および前記配線パターンの端子部に保護めっき層を形成する工程を含むことを特徴とする請求項12記載の半導体装置用パッケージの製造方法。
- 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
第1のエッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された第1の3層金属シートの前記第1の金属層をエッチングして、第1の嵌入部を形成するエッチング工程と、
前記第1の嵌入部と同一の形状の第1の貫通孔が形成された第1の樹脂基材を、該第1の貫通孔内に前記第1の嵌入部が嵌入するように前記第1の3層金属シートに積層すると共に、該第1の樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、
加圧、加熱して、前記第1の3層金属シート、第1の樹脂基材、第3の金属層を接合して第1の積層体を形成する第1の加熱プレス工程と、
該第1の積層体の表裏に貫通するスルーホールを形成する孔明け工程と、
前記第2の金属層、第3の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、
該めっき皮膜、前記第2の金属層および前記第3の金属層をエッチング加工して、前記樹脂基材の両面に、前記スルーホール内に形成されためっき皮膜を介して電気的に接続する配線パターンを形成するエッチング工程と、
第2のエッチングバリア層の第1の面側に第4の金属層が形成され、該第1の面と反対側の第2の面に第5の金属層が形成された第2の3層金属シートの前記第4の金属層をエッチングして、前記第1の嵌入部よりは小径の第2の嵌入部を形成するエッチング工程と、
前記第1の積層体と、前記第2の3層金属シートとを、前記第2の嵌入部と同一の形状の第2の貫通孔が形成された第2の樹脂基材を介在させて、前記第2の嵌合部が前記第2の貫通孔内に嵌入するように積層する第2の積層工程と、
加圧、加熱して、前記第1の積層体、前記第2の樹脂基材、前記第2の3層金属シートを接合して第2の積層体を形成する第2の加熱プレス工程と、
前記めっき皮膜、前記第3の金属層、前記第1の嵌入部および前記第2の嵌入部をエッチング除去して、前記第1の貫通孔および前記第2の貫通孔を開口させて階段状をなす前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
第1のエッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された第1の3層金属シートの前記第1の金属層をエッチングして、第1の嵌入部を形成するエッチング工程と、
前記第1の嵌入部と同一の形状の第1の貫通孔が形成された第1の樹脂基材を、該第1の貫通孔内に前記第1の嵌入部が嵌入するように前記第1の3層金属シートに積層すると共に、該第1の樹脂基材の露出している表面側に第3の金属層を積層する積層工程と、
加圧、加熱して、前記第1の3層金属シート、第1の樹脂基材、第3の金属層を接合して第1の積層体を形成する第1の加熱プレス工程と、
該第1の積層体の表裏に貫通する第1のスルーホールを形成する孔明け工程と、
前記第2の金属層、第3の金属層および前記第1のスルーホール内に第1のめっき皮膜を形成するめっき工程と、
該第1のめっき皮膜、前記第2の金属層をエッチング加工して、前記樹脂基材の片面に第1の配線パターンを形成するエッチング工程と、
第2のエッチングバリア層の第1の面側に第4の金属層が形成され、該第1の面と反対側の第2の面に第5の金属層が形成された第2の3層金属シートの前記第4の金属層をエッチングして、前記第1の嵌入部よりは小径の第2の嵌入部を形成するエッチング工程と、
前記第1の積層体と、前記第2の3層金属シートとを、前記第2の嵌入部と同一の形状の第2の貫通孔が形成された第2の樹脂基材を介在させて、前記第2の嵌合部が前記第2の貫通孔内に嵌入するように積層する第2の積層工程と、
加圧、加熱して、前記第1の積層体、前記第2の樹脂基材、前記第2の3層金属シートを接合して第2の積層体を形成する第2の加熱プレス工程と、
前記第2の積層体の表裏に貫通する第2のスルーホールを形成する孔明け工程と、
前記第1のめっき皮膜上、前記第5の金属層上、前記第2のスルーホール内に第2のめっき皮膜を形成する工程と、
前記第2のめっき皮膜、前記第1のめっき皮膜および前記第3の金属層をエッチング加工して、第2の配線パターンを形成するとともに、前記第2のめっき皮膜および前記第5のめっき皮膜をエッチング加工して第3の配線パターンを形成する工程と、
前記第2のめっき皮膜、前記第1のめっき皮膜、前記第3の金属層、前記第1の嵌入部および前記第2の嵌入部をエッチング除去して、前記第1の貫通孔および前記第2の貫通 孔を開口させて階段状をなす前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。 - 樹脂基材に、半導体チップ収納孔と、該半導体チップ収納孔内に収納される半導体チップと電気的に接続される配線パターンとを有する半導体パッケージの製造方法において、
エッチングバリア層の第1の面側に第1の金属層が形成され、該第1の面と反対側の第2の面に第2の金属層が形成された3層金属シートの前記第1の金属層をエッチングして、嵌入部を形成するエッチング工程と、
前記嵌入部と同一の形状の貫通孔が形成された樹脂基材とこの貫通孔を塞ぐように積層された樹脂シートからなる樹脂材を、該貫通孔内に前記嵌入部が嵌入するように前記3層金属シートに積層すると共に、前記樹脂シート側に第3の金属層を積層する積層工程と、
加圧、加熱して、前記3層金属シート、樹脂基材、樹脂シート、第3の金属層を接合して積層体を形成する加熱プレス工程と、
該積層体の表裏に貫通するスルーホールを形成する孔明け工程と、
前記第2の金属層、第3の金属層および前記スルーホール内にめっき皮膜を形成するめっき工程と、
該めっき皮膜、第2の金属層および第3の金属層をエッチング加工して、前記樹脂基材の両面側に前記スルーホール内に形成されためっき皮膜により電気的に接続する配線パターンを形成するエッチング工程と、
端子部およびボンディング部を除く配線パターン上を覆ってソルダーレジスト層を形成する工程と、
所要部位をマスキングして、前記嵌入部上の前記第2の金属層、前記エッチングバリア層、および該嵌入部を順次エッチング除去して、前記貫通孔を開口させて前記半導体チップ収納孔に形成するエッチング工程とを含むことを特徴とする半導体装置用パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003005640A JP4012076B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体装置用パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003005640A JP4012076B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体装置用パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004221233A JP2004221233A (ja) | 2004-08-05 |
JP4012076B2 true JP4012076B2 (ja) | 2007-11-21 |
Family
ID=32896250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003005640A Expired - Fee Related JP4012076B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体装置用パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4012076B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100633855B1 (ko) * | 2005-09-22 | 2006-10-16 | 삼성전기주식회사 | 캐비티가 형성된 기판 제조 방법 |
US20080116564A1 (en) * | 2006-11-21 | 2008-05-22 | Advanced Chip Engineering Technology Inc. | Wafer level package with die receiving cavity and method of the same |
-
2003
- 2003-01-14 JP JP2003005640A patent/JP4012076B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004221233A (ja) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP4208631B2 (ja) | 半導体装置の製造方法 | |
KR100832653B1 (ko) | 부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP4143609B2 (ja) | 配線基板の製造方法 | |
JP2004200201A (ja) | 電子部品内蔵型多層基板 | |
JP4074040B2 (ja) | 半導体モジュール | |
KR100628418B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP3946659B2 (ja) | 高放熱型プラスチックパッケージ及びその製造方法 | |
JP4012076B2 (ja) | 半導体装置用パッケージの製造方法 | |
KR100699240B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
JP2009246144A (ja) | 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置 | |
JP2002043510A (ja) | 半導体パワーモジュールおよびその製造方法 | |
KR100895241B1 (ko) | 패키지용 기판 제조방법 | |
JP3984552B2 (ja) | 半導体装置用パッケージの製造方法 | |
JPH1167963A (ja) | 半導体装置 | |
JP7103030B2 (ja) | 電子部品内蔵パッケージ及びその製造方法 | |
US7060912B2 (en) | Circuit board and method of making circuit board | |
JP6387226B2 (ja) | 複合基板 | |
JP4610633B2 (ja) | 配線基板の製造方法 | |
JP5429890B2 (ja) | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 | |
JP2007115952A (ja) | インターポーザ基板及びその製造方法 | |
JP4080357B2 (ja) | 高放熱型プラスチックパッケージの製造方法 | |
JP4364231B2 (ja) | 高放熱型プラスチックパッケージ | |
JP5859678B1 (ja) | プリント配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |