JPH1093017A - 多層構造方式での高実装密度の半導体パワーモジュール - Google Patents

多層構造方式での高実装密度の半導体パワーモジュール

Info

Publication number
JPH1093017A
JPH1093017A JP9106194A JP10619497A JPH1093017A JP H1093017 A JPH1093017 A JP H1093017A JP 9106194 A JP9106194 A JP 9106194A JP 10619497 A JP10619497 A JP 10619497A JP H1093017 A JPH1093017 A JP H1093017A
Authority
JP
Japan
Prior art keywords
power module
semiconductor
contact
semiconductor power
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9106194A
Other languages
English (en)
Inventor
Heilbronner Heinrich
ハイルブロンナー ハインリッヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of JPH1093017A publication Critical patent/JPH1093017A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 わずかな構造高で欠点のない絶縁が達成され
る半導体パワーモジュールを提供する。 【解決手段】 多層構造がサンドイッチ技術で実現され
ており、また半導体素子（５、６）が、一つの面にはろ
う付けによってあるいは押圧接触によって、サブストレ
ート（１）の、電気的に伝導性のある材料からなる、構
造を与えられた面（３）と電気的に且つ熱的に接続され
ており、別の接触面上には、ろう付けによってあるいは
押圧接触によって、回路に適合した全ての接続部が、フ
レキシブルな導体プレート（１０、１１、１２）によっ
て作り出されており、また、当該配置の絶縁が、構造を
与えられた絶縁中間層（プリプレグ８）によってラミネ
ートすることにより行われており、そのとき、前記半導
体素子及び接点のための空所が当該絶縁中間層に設けら
れている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、少なくとも一つの
電気的に絶縁しているサブストレートを有し、その上に
おいて電気的に伝導性のある材料からなる面が構造を与
えられており、当該面と冷却されるべき半導体素子とが
電気的に結合されており、他方また当該半導体素子のほ
うは回路に適合して外部の接続要素と接触させられてい
る、多層構造方式またはサンドイッチ構造方式における
パワーエレクトロニクスの半導体パワーモジュールに関
する。
【０００２】
【従来の技術】半導体パワーモジュールの信頼性、寿
命、及びパワー密度を新たに高める場合には、各構造部
品を組み立てて一つのユニットにする方法を新しいもの
に変えること、及び材料の組み合わせを新しくすること
が必要な前提条件である。
【０００３】ｐｎ接合における発生する損失熱の搬出の
ための熱伝導度が非常によい状態でのパワー半導体素子
(Leistungshalbleiterbauelemente)の絶縁された構造が
要求され、且つそれらの集積が外部の接続部へ通じるさ
まざまな接続方法に対して要求される。
【０００４】銅でコーティングされた非導電性の熱伝導
性のサブストレートを用いた半導体パワーモジュールの
絶縁された構造の場合には能動素子がろう付けされ、こ
の物質拘束的(stoffschluessig)な結合が、良好な熱搬
出と当該配置における各要素のよく調整された位置とを
保証する。
【０００５】半導体素子及びそのフリーホイーリングダ
イオードの、その表面上での回路に適合した結合を作り
出すことは、変換及び制御技術(Umform- und Ansteuert
echnik)の回路装置で整流回路において、これまで通常
は接続技術(Bondtechnik)に委ねられていた。なぜなら
ば、チップ接触面の比較的に微細な構造化がこれまで別
の方法で接触させることを許容しなかったからである。
模範的には太さ３３０μｍまでのアルミニウム導線が超
音波を用いてチップ接点とＤＣＢセラミックス（ダイレ
クト・カッパー・ボンディング・セラッミックス）上の
二次的な接続要素との間の接続部として物質拘束的に多
重平行的に超音波を用いて接合される。
【０００６】当該導線は、接合の際に超音波及び接合工
具(Bondmeissel)の圧力に起因して構造変化を受ける。
この構造変化は、長時間作動における安定性にとって不
都合である。好ましい最適の長時間安定性は、この技術
ではまだ達成できない。初めは、アルミニウム導線が接
合箇所に構造の割れ目を示し、そのことが、チップ接触
面／アルミニウム導線結合がはずれることにまで通じ
る。
【０００７】ドイツ特許出願公開第３６３７５１３号公
報に記載されているような二層金属被覆によって、パワ
ー素子（例えばＭＯＳＦＥＴあるいはＩＧＢＴ）の前面
の、繰り返して且つ重なり合う絶縁されるべき両方の接
続部の多様さをろう付け可能あるいは押圧接触（圧着）
可能な程度に低下させることが試みられている。
【０００８】電流が通じる部分の間の必要とされる絶縁
抵抗(Isolationsfestigkeit)を、模範的には絶縁シール
あるいは軟シール(Isolations- oder Weichverguss)と
してのシリコンゴムのような付加的に設けられた保護部
によってもたらすことは、普通いぜんとして、パワーエ
レクトロニクスにおける従来技術に対応する。
【０００９】それに対して、ドイツ特許出願公開第３１
１９２３９号公報には、大規模集積半導体素子、つまり
ＬＳＩ半導体素子の多層構造が記載されている。ここで
は、個々の内部の回路の間の非常にわずかな電圧及び電
位差に起因して、重なりあった各接触伝導部または電気
的な接続部の相互の絶縁についての要件は与えられてい
ない。
【００１０】別の方法がドイツ特許出願公開第４４０７
８１０号公報に示されている。この種のパワー構造体(L
eistungsaufbauten)の場合には、必須の絶縁シールが同
時に二重機能で押圧要素として利用される。その結果、
従来技術に従って製造された等価な構造体に比べて構造
高が抑制されているとしても、この回路配置の構造高は
いぜんとしてある程度の寸法をもつだろう。ドイツ特許
出願公開第４１３２９４７号公報では、物質拘束的な結
合（ろう付け）が物質結合的(stoffbuendig)な押圧接触
（接着あるいは導電ペースト固着(Leitpastenfixierun
g)）によって代用される。その際、各素子は、一方の側
あるいは両側で、フレキシブルな導体プレート（プリン
ト配線板）によってコンタクトさせられる、つまり連絡
させられる。回路内部の電位差が大きい場合の必要なフ
ラッシュオーバー抵抗(絶縁耐力)の獲得の問題について
はここでは述べられていない。
【００１１】
【発明が解決しようとする課題】本発明の課題は、シー
ル技術の回避のもとで押圧接触あるいはろう付け接触に
よって、半導体素子の両方の側の接点の間のすべての電
気的な接続が回路に適合して外部の接続要素によって作
り出されており、その際わずかな構造高で欠点のない絶
縁が達成される、上述の種類の半導体パワーモジュール
を提供することである。
【００１２】
【課題を解決するための手段】前記課題は、半導体パワ
ーモジュールの場合に、多層構造がサンドイッチ技術で
実現されており、また半導体素子が、一つの面にはろう
付けによってあるいは押圧接触によって、サブストレー
トの、電気的に伝導性のある材料からなる、構造を与え
られた面と電気的に且つ熱的に接続されており、別の接
触面上には、ろう付けによってあるいは押圧接触によっ
て、回路に適合した全ての接続部が、フレキシブルな導
体プレートによって作り出されており、また、当該配置
の絶縁が、構造を与えられた絶縁中間層（プリプレグ）
によってラミネートすることにより行われており、その
とき、前記半導体素子及び接点のための空所が当該絶縁
中間層に設けられていることによって解決される。別の
有利な構成は、従属項に記載されている。
【００１３】特に高いパワー密度を有する半導体パワー
モジュールの実現の場合には、組み立ての方法の選択の
際に絶縁抵抗も保証する必要がある。本発明は、必要な
絶縁の獲得及び回路装置の長期間の寿命を達成できるよ
うな手段を述べている。
【００１４】
【発明の実施の形態】本発明を、以下に図面をもとにし
て説明する。図１は、二つの接触させられた半導体素子
５、６を有する本発明に係るモジュール部分の横断面の
概略図である。パワースイッチの組立てのためのベース
は、例えば、両面を銅２、３でコーティングされている
酸化アルミニウム層１からなるＤＣＢセラミックスであ
る。当該概略図における上側の銅面３上には、従来技術
により周知の軟鑞４を用いたろう付けによってオーム性
接触(ohmscher Kontakt)が半導体素子の裏面に対して、
トランジスター５のコレクターに対してまたは例として
図示されたフリーホイーリングダイオード６に対して作
り出されている。別の半導体素子５、６のポジショニン
グの際には、銅フォイル３が相応に回路に適合して構造
を与えられている。半導体素子５、６の当該概略図にお
ける上側の接触面は、先行科学技術の加工ステップで
は、ろう付け能力のある接触層を備えていた。この接触
層は、パワースイッチ５の場合には構造を与えられてい
た。
【００１５】ひき続いての組立ては、例えば、Ｋｒｅｍ
ｐｅｌ社(Postfach 484 in Stuttgart）及び Ｉｓｏｌ
ａ社(52348 Dueren)のカタログに記載されているよう
な、いわゆるプリプレグ８の取り付けを考慮に入れる。
このプリプレグ８は、模範的にはガラスクロス／エポキ
シ樹脂・ラミネートから、両面をカップリング剤及びエ
ポキシ樹脂９でコーティングされたことによって形成さ
れる。その際、エポキシ樹脂９は、硬化状態Ｂにおいて
従来技術に従って前処理された状態にある。半導体素子
５、６のために及びサブストレートの銅層２上の接点の
ために、相応の空所１３が打ち抜き技術によってプリプ
レグ８に設けられており、当該開口部１３のエッジ部は
シリコンゴムでコーティングされている。厚さにおいて
プリプレグ８は構造上、ろう付けされた状態における半
導体素子の表面の平面に対応するように寸法を定められ
ている。
【００１６】半導体素子５、６とエポキシ樹脂コーティ
ング９を有するプリプレグ８とから形成された、そのよ
うに構成された平坦な表面上には、準備されたフレキシ
ブルな導体プレートがラミネート（積層）される。その
際、このラミネートは、銅面３及びセラミックス１上に
プリプレグ８をラミネートすることとともに同時に、ま
た半導体素子５、６の接合のためのろう付けプロセスと
ともに行われ得る。その際、フレキシブルな導体プレー
トは、それ自体は周知のポリイミドフォイル１０、１２
から成る。その際、２５μｍのフォイル厚で、必要な破
壊抵抗に十分である（すなわち、絶縁破壊に対して十分
な強さをもつ）。これらは、回路に適合して構造を与え
られた銅条導体１１を取り囲み、銅条導体１１を互いに
絶縁する。導体プレートの、半導体素子５、６へ向けら
れた（すなわち、当該半導体素子側の）下側ポリイミド
フォイル１０において１４として示す位置には開口部が
ある。それによって、ろう付け能力のある表面を備える
銅条導体１１がろう付けによって回路構成に相応に電気
的に接触させられている。サブストレート１、２、３の
銅層３とフレキシブルな導体プレートの回路に適合した
銅条導体１１との間の電気的な接続は、非常に簡単な方
法で同時のろう付けによって実現される。というのは、
導体プレートの可撓性(Flexibilitaet)の利点がそれを
可能にするからである。
【００１７】フレキシブルな導体プレートは、回路要件
に相応に、銅条導体（１１）において、補償曲げ部（例
えば、条導体構造のＵ字形部）が同一の平面内に統合さ
れているように構造を与えられていることが有利であ
る。
【００１８】本発明の思想の実現のために、フレキシブ
ルな導体プレートの銅条導体１１が注目されるべきであ
る。回路装置の高いパワー要請の場合には、銅の厚さは
０．４mmまでに選択され得る。本発明に係る回路構造に
よって、電流移送のために大きな横断面が与えられるよ
うに銅条導体１１の幅を形成することが可能である。そ
れによって、作業負荷状態で銅条導体１１が電流によっ
て熱せられず、これらの銅条導体１１が、サブストレー
ト１、２、３の銅面３と同じ意味で、半導体素子５、６
からの良好な熱搬出を引き起こす。銅条導体１１は、外
部のパワー接続部(Kraftanschluesse)として中間回路と
結合され得る。銅条導体１１は、制御接続部(Steuerans
chluesse)としてエレクトロニクス部品と直接に接触さ
せられ得る。
【００１９】図２は、図１に対してすでに説明されたよ
うな層構造を立体的に図示したものである。両面を平た
い銅でコーティングされたサブストレート１は、上の銅
面３上に回路装置のために必要な半導体素子５、６を支
持する。すでに説明したように、これらはポジショニン
グされてろう付けされている、あるいは押圧接触組み立
てのためにペーストあるいは接着剤のような電気的に伝
導性のある中間層を用いて固定されている。大きさの適
合したプリプレグ８が、半導体素子の受容のために及び
銅層２とフレキシブルな導体プレートの対応する導体路
１１との直接の接触のために必要不可欠な空所１３をも
っている。
【００２０】フレキシブルな導体プレートの構成のため
に顧慮された下側のフォイル１０は、トランジスター５
及びフリーホイーリングダイオード６の位置における模
範的に選択された半導体素子の接触層７との電気的な接
触のための相応の開口部１４をもっている。電気的な接
続のために顧慮された銅条導体１１は、素子との接触の
位置において、下側のフォイル１０における窓部１４の
箇所において、表面処理されている。カバーフォイル１
２は、二次的な上部回路構造(Schaltungsaufbauten)
（すなわちさらに上に積層される回路構造）に対する良
好な機械的な且つすぐれた電気的な保護をもたらす。
【００２１】フレキシブルな導体プレートは、同様に、
それぞれポリイミドフォイルによって互いに電気的に絶
縁された多層の銅ラミネートを有してよい。それらは、
互いに回路に適合して、金属被覆されたリードスルー(D
urchfuehrungen)（スルーホール）によって接続され得
る。従って、本発明により鏡像状に配置された同様のあ
るいは補足的な上部回路構造によって、非常に高い実装
密度(Packungsdichte)が実現可能である。水冷システム
の使用の場合には、半導体素子からの熱搬出に問題がな
く、それとともに、特に可動性の使用のため、すなわち
可動なものでの使用のために大きな衝撃抵抗(Stossfest
igkeit)を有する回路構造を作り出すことができる。
【００２２】図１及び図２に示す構造は、従来技術によ
る純粋な押圧接触の原理に従う類似の方法で可能であ
る。そのために、相応に形成された架橋要素、押圧パッ
ド(Druckkissen)、及び押圧プレートをフレキシブルな
導体プレートの面に挿着することが考慮される必要があ
る。
【００２３】しかし、その際、若干の特性に注目すべき
である。半導体素子５、６は、エポキシ樹脂が熱い段階
で下に浸入すること(Unterkriechen)によって銅面３へ
の素子裏面の電気的な接触を妨げないように、銅面３上
へプリプレグ８をラミネートする前に電気的に伝導性を
もって固定されていなければならない。プリプレグ８の
表面エポキシ樹脂層を予め網目状に結合すること(Vorve
rnetzung)及びプリプレグ８の構造化によって、並びに
開口部１３のすでに述べたエッジコーティングによっ
て、上記の浸入が妨げられている。
【００２４】素子５、６の接触面７は、押圧接触のため
に適合させられた表面品質を備えていなければならな
い。というのは、例えばＭＯＳＦＥＴ構造及びＩＧＢＴ
構造の非常に扱いにくい表面層は不均一な圧力負荷に対
して非常に敏感だからである。前記のことは、ろう付け
接続のためにも有利であるように、比較的大きな層厚
（模範的には、＞１０μｍ）における銀で覆うことによ
って達成され得る。
【００２５】フレキシブルな導体プレートは、個々の点
に関する圧力過負荷が回避されなければならないとい
う、押圧接触の組立条件のもとでの使用において非常に
よく適している。そのために、比較的に厚い（模範的に
は５０μｍあるいは１００μｍ）ポリイミドフォイルを
使用することが合目的である。これはこの厚さで圧力補
償クッションのように働く。
【００２６】従来技術に従う通常の軟シール、模範的に
はシリコン有機化合物が、本発明の回路構造の場合には
無くてよい。密封はプリプレグでラミネートすることに
よって行われる。相互の電気的な絶縁は、プリプレグ８
における開口部１３のエッジコーティング及びポリイミ
ドフォイル１０、１２によってもたらされる。それに由
来して、半導体素子の両面での非常に良好な熱伝達とい
う本発明の利点が、押圧接触あるいはろう付け技術にお
ける構造の変形に独立に（換言すれば、組立方法に依存
せずに）導き出し得る。構造高の減少によるはるかに小
さい体積需要の利点、及びフレキシブルな導体プレート
の形成に起因する回路形成におけるより大きなフレキシ
ビリティー（柔軟性）は、経済的に特記すべきである。
【図面の簡単な説明】
【図１】本発明に係る半導体パワーモジュールの横断面
の概略図である。
【図２】図１に示す層構造の分解斜視図である。
【符号の説明】
１ サブストレート ２、３ 銅層 ５、６ 半導体素子 ７ 接触面 ８ プリプレグ １０ ポリイミドフォイル １１ 銅条導体 １２ ポリイミドフォイル

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも一つの電気的に絶縁している
    サブストレート（１）を有し、その上において電気的に
    伝導性のある材料からなる面（３）が構造を与えられて
    おり、当該面（３）と冷却されるべき半導体素子（５、
    ６）とが電気的に結合されており、他方また当該半導体
    素子のほうは回路に適合して外部の接続要素（１１）と
    接触させられている、多層構造方式での高実装密度の半
    導体パワーモジュールにおいて、 多層構造がサンドイッチ技術で実現されており、また半
    導体素子（５、６）が、一つの面にはろう付けによって
    あるいは押圧接触によって、サブストレート（１）の、
    電気的に伝導性のある材料からなる、構造を与えられた
    面（３）と電気的に且つ熱的に接続されており、別の接
    触面（７）上には、ろう付けによってあるいは押圧接触
    によって、回路に適合した全ての接続部が、フレキシブ
    ルな導体プレート（１０、１１、１２）によって作り出
    されており、 また、当該配置の絶縁が、構造を与えられた絶縁中間層
    （プリプレグ８）によってラミネートすることにより行
    われており、そのとき、前記半導体素子及び接点のため
    の空所が当該絶縁中間層に設けられている、前記半導体
    パワーモジュール。
  2. 【請求項２】 半導体素子（５、６）が、ダイオード、
    バイポーラトランジスタ、ＭＯＳＦＥＴ、あるいはＩＧ
    ＢＴであり、且つ両側に押圧接触あるいはろう付け接触
    のために、一方側については構造を与えられて、層をか
    ぶせられていることを特徴とする、請求項１に記載の半
    導体パワーモジュール。
  3. 【請求項３】 フレキシブルな導体プレートが、あらゆ
    る側をポリイミド（１０、１２）でラミネートされた状
    態の、構造を与えられた銅条導体（１１）を有し、その
    ポリイミドフォイル（１０）が、回路に適合した開口部
    を銅条導体（１１）の電気的な接点のために有すること
    を特徴とする、請求項１に記載の半導体パワーモジュー
    ル。
  4. 【請求項４】 前記配置の絶縁部（プリプレグ８）が、
    ガラスクロス及びエポキシ樹脂から作り出されたラミネ
    ートを有し、当該ラミネートが両側をカップリング剤を
    介して一層のエポキシ樹脂で覆われており、当該エポキ
    シ樹脂がサンドイッチ構造への組み込みの際に予め網目
    状に結合された状態、硬化状態Ｂにあることを特徴とす
    る、請求項１に記載の半導体パワーモジュール。
  5. 【請求項５】 ポリイミド（１０、１２）の厚さが、回
    路要件に相応に、少なくとも２５μｍに達し、これが一
    方の側をカップリング剤でコーティングされていること
    を特徴とする、請求項３に記載の半導体パワーモジュー
    ル。
  6. 【請求項６】 フレキシブルな導体プレートが、回路要
    件に相応に、銅条導体（１１）において、補償曲げ部が
    同一の平面内に統合されており且つ各銅条導体の横断面
    が回路装置の電流消費需要に適合させられているよう
    に、構造を与えられていることを特徴とする、請求項３
    に記載の半導体パワーモジュール。
  7. 【請求項７】 前記配置の絶縁部（プリプレグ８）が、
    少なくとも二つの層でサンドイッチのようにセラミック
    ス（１）に取り付けられ、第一の層の厚さが銅構造層
    （３）の表面までの高さ補償をもたらし、且つ第二の層
    の厚さが半導体素子（５、６）の表面までの高さ補償を
    もたらし、且つそれぞれのプリプレグ層が、回路構造の
    構成に適合させられた幾何学的に打ち抜きによって適合
    させられた、開口部を備える形状を有することを特徴と
    する、請求項４に記載の半導体パワーモジュール。
  8. 【請求項８】 プリプレグ（８）を備えるセラミックス
    （１、２、３）及びフレキシブルな導体プレート（１
    ０、１１、１２）のプレスによるラミネートが、セラミ
    ックス（１）の上部の銅層（３）への、及びフレキシブ
    ルな導体プレートの銅条導体（１１）の接点（１３、１
    ４）への半導体素子（５、６）の全ての接点のろう付け
    と時間的に同時に行われていることを特徴とする、上記
    請求項のいずれか一項に記載の半導体パワーモジュー
    ル。
JP9106194A 1996-04-29 1997-04-23 多層構造方式での高実装密度の半導体パワーモジュール Pending JPH1093017A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19617055A DE19617055C1 (de) 1996-04-29 1996-04-29 Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE19617055:9 1996-04-29

Publications (1)

Publication Number Publication Date
JPH1093017A true JPH1093017A (ja) 1998-04-10

Family

ID=7792751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9106194A Pending JPH1093017A (ja) 1996-04-29 1997-04-23 多層構造方式での高実装密度の半導体パワーモジュール

Country Status (4)

Country Link
US (1) US5856913A (ja)
EP (1) EP0805494B1 (ja)
JP (1) JPH1093017A (ja)
DE (1) DE19617055C1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521686A (ja) * 2003-03-28 2006-09-21 シーメンス　アクチエンゲゼルシヤフト 基板における電気的な構成素子から成る装置および該装置を製造する方法
JP2007103948A (ja) * 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg 絶縁中間層を備えたパワー半導体モジュール及びその製造方法
JP2007134715A (ja) * 2005-11-09 2007-05-31 Semikron Elektronik Gmbh & Co Kg パワー半導体モジュール
JP2007524249A (ja) * 2004-02-26 2007-08-23 シーメンス　アクチエンゲゼルシヤフト 電気的な構成要素と該構成要素の電気的な接続導体とを有するシステム並びに該システムを製造する方法
JP2007281452A (ja) * 2006-04-01 2007-10-25 Semikron Elektronik Gmbh & Co Kg 電子構成要素用の接続装置
JP2008522394A (ja) * 2004-11-29 2008-06-26 シーメンス アクチエンゲゼルシヤフト 面状接触形成のためのメタライズされた箔
JP2009253280A (ja) * 2008-04-05 2009-10-29 Semikron Elektronik Gmbh & Co Kg 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法
US7800213B2 (en) 2004-04-16 2010-09-21 Infineon Technologies Ag Power semiconductor circuit with busbar system
JP2010541227A (ja) * 2007-09-28 2010-12-24 シーメンス アクチエンゲゼルシヤフト 部分回路からなる電子回路とその製造方法
KR101005132B1 (ko) * 2003-11-29 2011-01-04 세미크론 인터나찌오날 게엠베하 전력용 반도체 모듈 및 그의 제조 방법
KR101118871B1 (ko) 2006-03-22 2012-03-19 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 접속 장치를 갖는 소형 전력 반도체 모듈
JP2013062405A (ja) * 2011-09-14 2013-04-04 Mitsubishi Electric Corp 半導体装置
WO2018096735A1 (ja) * 2016-11-24 2018-05-31 住友電気工業株式会社 半導体モジュール

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19726534A1 (de) * 1997-06-23 1998-12-24 Asea Brown Boveri Leistungshalbleitermodul mit geschlossenen Submodulen
US6208019B1 (en) * 1998-03-13 2001-03-27 Kabushiki Kaisha Toshiba Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
DE10009171B4 (de) * 2000-02-26 2005-08-11 Robert Bosch Gmbh Stromrichter und sein Herstellverfahren
US6294998B1 (en) * 2000-06-09 2001-09-25 Intermec Ip Corp. Mask construction for profile correction on an RFID smart label to improve print quality and eliminate detection
DE10109542B4 (de) * 2001-02-28 2004-02-05 Siemens Ag Anordung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung
KR100380107B1 (ko) 2001-04-30 2003-04-11 삼성전자주식회사 발열체를 갖는 회로 기판과 기밀 밀봉부를 갖는 멀티 칩패키지
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
US6630628B2 (en) * 2002-02-07 2003-10-07 Agilent Technologies, Inc. High-performance laminate for integrated circuit interconnection
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
DE10315438A1 (de) * 2003-04-03 2004-10-14 Conti Temic Microelectronic Gmbh Anordnung von elektrischen und/oder mechanischen Komponenten auf einer großen, flexiblen Folienleiterfläche
DE102004018468A1 (de) * 2004-04-16 2006-02-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul
DE102004018475A1 (de) * 2004-04-16 2005-11-10 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
DE102004018476B4 (de) * 2004-04-16 2009-06-18 Infineon Technologies Ag Leistungshalbleiteranordnung mit kontaktierender Folie und Anpressvorrichtung
WO2005106951A1 (de) * 2004-04-29 2005-11-10 Siemens Aktiengesellschaft Anordnung eines steuerbaren elektrischen bauelements auf einem substrat und verfahren zum herstellen der anordnung
DE102004021054B4 (de) * 2004-04-29 2014-09-18 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102004046806B4 (de) * 2004-09-27 2009-07-09 Infineon Technologies Ag Leistungshalbleitermodul
DE102004056111A1 (de) * 2004-11-19 2006-06-01 Siemens Ag Halbleiterschaltmodul
DE102004056984A1 (de) * 2004-11-25 2006-06-08 Siemens Ag Stromrichteranordnung
ATE535018T1 (de) 2004-12-17 2011-12-15 Siemens Ag Halbleiterschaltmodul
DE102004061936A1 (de) * 2004-12-22 2006-07-06 Siemens Ag Anordnung eines Halbleitermoduls und einer elektrischen Verschienung
US20060292316A1 (en) * 2005-03-01 2006-12-28 Kevin Conwell Profile correction for RFID label with transponder
GB0505826D0 (en) * 2005-03-22 2005-04-27 Uni Microelektronica Ct Vsw Methods for embedding of conducting material and devices resulting from said methods
DE102005047106B4 (de) 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung
DE102005053396B4 (de) * 2005-11-09 2010-04-15 Semikron Elektronik Gmbh & Co. Kg Schaltungseinrichtung, insbesondere Frequenzumrichter
DE102006006424B4 (de) * 2006-02-13 2011-11-17 Semikron Elektronik Gmbh & Co. Kg Anordnung mit mindestens einem Leistungshalbleitermodul und einem Kühlbauteil und zugehöriges Herstellungsverfahren
DE102006010523B3 (de) * 2006-02-20 2007-08-02 Siemens Ag Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen
CN100527916C (zh) * 2006-04-30 2009-08-12 比亚迪股份有限公司 一种多层柔性线路板及其制造方法
EP2070022B1 (en) * 2006-06-09 2009-12-23 Arjobex America Laminate device having voided structure for carrying electronic element, such as label for rfid tag
DE102006027481C5 (de) * 2006-06-14 2012-11-08 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit gegeneinander elektrisch isolierten Anschlusselementen
US8154874B2 (en) * 2006-06-21 2012-04-10 International Rectifier Corporation Use of flexible circuits in a power module for forming connections to power devices
FR2905379B1 (fr) * 2006-09-04 2008-11-07 Bertin Technologies Soc Par Ac Dispositif de collecte et de separation de particules et de microorganismes presents dans l'air ambiant
DE102007003875A1 (de) * 2007-01-25 2008-08-07 Siemens Ag Stromrichter
DE102007006706B4 (de) * 2007-02-10 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
US7960817B2 (en) * 2007-09-05 2011-06-14 Delphi Technologies, Inc. Semiconductor power module with flexible circuit leadframe
DE102007057346B3 (de) * 2007-11-28 2009-06-10 Fachhochschule Kiel Laminierte Leistungselektronikbaugruppe
US8897023B2 (en) * 2009-05-15 2014-11-25 Hamilton Sundstrand Corporation Motor controller assembly with capacitor thermal isolation
DE102009042400A1 (de) * 2009-09-21 2011-03-31 Epcos Ag Chip-Anordnung für eine größenoptimierte Gehäuseform und Herstellungsverfahren
JP5501846B2 (ja) * 2010-05-07 2014-05-28 オリンパス株式会社 電子デバイス、ケーブル接続構造および電子デバイスの製造方法
DE102010046963A1 (de) * 2010-09-29 2012-03-29 Infineon Technologies Ag Multi-Chip Package
US8866302B2 (en) 2011-01-25 2014-10-21 Infineon Technologies Ag Device including two semiconductor chips and manufacturing thereof
DE102011080153A1 (de) 2011-07-29 2013-01-31 Infineon Technologies Ag Flexible verbindung von substraten in leistungshalbleitermodulen
EP2804209A1 (en) * 2013-05-17 2014-11-19 ABB Technology AG Moulded electronics module
DE102013108185B4 (de) * 2013-07-31 2021-09-23 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
US9941229B2 (en) 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
DE102014109779A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Anordnung mit einem Bauteil
DE102015109856A1 (de) * 2015-06-19 2016-12-22 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer für die Anbindung eines elektrischen Leiters geeigneten metallischen Kontaktfläche zur Kontaktierung eines Leistungshalbleiters, Leistungshalbleiter, Bond Buffer und Verfahren zur Herstellung eines Leistungshalbleiters
DE102015116165A1 (de) 2015-09-24 2017-03-30 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer leistungselektronischen Schalteinrichtung und leistungselektronische Schalteinrichtung
JP6631138B2 (ja) * 2015-10-01 2020-01-15 住友電気工業株式会社 光学装置、プリント回路基板
JP6558192B2 (ja) 2015-10-01 2019-08-14 住友電気工業株式会社 光学装置
DE102015118664B4 (de) 2015-10-30 2024-06-27 Infineon Technologies Ag Verfahren zur herstellung eines leistungshalbleitermoduls
EP3273470A1 (de) 2016-07-22 2018-01-24 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
DE102017208628B4 (de) * 2017-05-22 2020-12-24 Albert-Ludwigs-Universität Freiburg Verfahren zum herstellen einer elektrischen verbindung
CN109545773B (zh) * 2018-11-21 2020-09-18 北京卫星制造厂有限公司 一种大功率芯片柔性互连模块及加工方法
EP3660896A1 (en) * 2018-11-30 2020-06-03 Infineon Technologies AG Semiconductor arrangement
US12068290B2 (en) 2019-05-14 2024-08-20 Hitachi Energy Ltd Power semiconductor module with low inductance gate crossing
DE102019126265B4 (de) * 2019-09-30 2023-12-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung umfassend ein erstes Trägersubstrat und ein zweites Trägersubstrat, Kraftfahrzeug und Verfahren zur Herstellung einer Vorrichtung
DE102019126623B4 (de) 2019-10-02 2024-03-14 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Leistungselektronische Schalteinrichtung mit einer Vergussmasse
EP3937224A1 (de) * 2020-07-08 2022-01-12 Infineon Technologies AG Vorrichtung und verfahren zum herstellen eines leistungshalbleitermoduls

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
US4677528A (en) * 1984-05-31 1987-06-30 Motorola, Inc. Flexible printed circuit board having integrated circuit die or the like affixed thereto
DE3637513A1 (de) * 1986-11-04 1988-05-11 Semikron Elektronik Gmbh Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen
US4800461A (en) * 1987-11-02 1989-01-24 Teledyne Industries, Inc. Multilayer combined rigid and flex printed circuits
US5067004A (en) * 1989-12-13 1991-11-19 Digital Equipment Corporation Module for interconnecting integrated circuits
WO1992000603A1 (en) * 1990-06-26 1992-01-09 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
DE4132947C2 (de) * 1991-10-04 1998-11-26 Export Contor Ausenhandelsgese Elektronische Schaltungsanordnung
DE4407810C2 (de) * 1994-03-09 1998-02-26 Semikron Elektronik Gmbh Schaltungsanordnung (Modul)
JPH08107266A (ja) * 1994-10-04 1996-04-23 Cmk Corp プリント配線板
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521686A (ja) * 2003-03-28 2006-09-21 シーメンス　アクチエンゲゼルシヤフト 基板における電気的な構成素子から成る装置および該装置を製造する方法
KR101005132B1 (ko) * 2003-11-29 2011-01-04 세미크론 인터나찌오날 게엠베하 전력용 반도체 모듈 및 그의 제조 방법
JP2007524249A (ja) * 2004-02-26 2007-08-23 シーメンス　アクチエンゲゼルシヤフト 電気的な構成要素と該構成要素の電気的な接続導体とを有するシステム並びに該システムを製造する方法
US7800213B2 (en) 2004-04-16 2010-09-21 Infineon Technologies Ag Power semiconductor circuit with busbar system
JP2008522394A (ja) * 2004-11-29 2008-06-26 シーメンス アクチエンゲゼルシヤフト 面状接触形成のためのメタライズされた箔
JP2007103948A (ja) * 2005-10-05 2007-04-19 Semikron Elektronik Gmbh & Co Kg 絶縁中間層を備えたパワー半導体モジュール及びその製造方法
JP2007134715A (ja) * 2005-11-09 2007-05-31 Semikron Elektronik Gmbh & Co Kg パワー半導体モジュール
KR101118871B1 (ko) 2006-03-22 2012-03-19 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 접속 장치를 갖는 소형 전력 반도체 모듈
JP2007281452A (ja) * 2006-04-01 2007-10-25 Semikron Elektronik Gmbh & Co Kg 電子構成要素用の接続装置
KR101319208B1 (ko) * 2006-04-01 2013-10-16 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 전자 부품용 접속 소자
JP2010541227A (ja) * 2007-09-28 2010-12-24 シーメンス アクチエンゲゼルシヤフト 部分回路からなる電子回路とその製造方法
JP2009253280A (ja) * 2008-04-05 2009-10-29 Semikron Elektronik Gmbh & Co Kg 気密密閉している回路装置を伴ったパワー半導体モジュールとその製造方法
JP2013062405A (ja) * 2011-09-14 2013-04-04 Mitsubishi Electric Corp 半導体装置
WO2018096735A1 (ja) * 2016-11-24 2018-05-31 住友電気工業株式会社 半導体モジュール
JPWO2018096735A1 (ja) * 2016-11-24 2019-10-17 住友電気工業株式会社 半導体モジュール

Also Published As

Publication number Publication date
EP0805494A2 (de) 1997-11-05
DE19617055C1 (de) 1997-06-26
EP0805494B1 (de) 2006-05-17
EP0805494A3 (de) 1999-03-31
US5856913A (en) 1999-01-05

Similar Documents

Publication Publication Date Title
JPH1093017A (ja) 多層構造方式での高実装密度の半導体パワーモジュール
JP5587844B2 (ja) パワー半導体モジュールおよびその製造方法
US5767573A (en) Semiconductor device
US7800213B2 (en) Power semiconductor circuit with busbar system
US6881071B2 (en) Power semiconductor module with pressure contact means
JP4635564B2 (ja) 半導体装置
CN108701677B (zh) 基于多层式电路板的功率模块
US5576934A (en) Mounting unit for a multilayer hybrid circuit having power components including a copper coated ceramic center board
JP2000164800A (ja) 半導体モジュール
US20070257343A1 (en) Die-on-leadframe (dol) with high voltage isolation
WO2005119896A1 (ja) インバータ装置
JP2988243B2 (ja) パワー混成集積回路装置
JP5091459B2 (ja) 高放熱型電子部品収納用パッケージの製造方法
JP3603354B2 (ja) 混成集積回路装置
EP3584833B1 (en) Power module with improved alignment
JPH06177295A (ja) 混成集積回路装置
US20110156094A1 (en) Electrical module
US20190237384A1 (en) Power module
JP4039258B2 (ja) 電力用半導体装置
CN109148411B (zh) 散热基板及其制备方法
JP2010199505A (ja) 電子回路装置
JP3972519B2 (ja) パワー半導体モジュール
JP3520540B2 (ja) 多層基板
JP4949159B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
JP7555262B2 (ja) 電気回路体および電力変換装置