JP2011205068A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011205068A
JP2011205068A JP2011020458A JP2011020458A JP2011205068A JP 2011205068 A JP2011205068 A JP 2011205068A JP 2011020458 A JP2011020458 A JP 2011020458A JP 2011020458 A JP2011020458 A JP 2011020458A JP 2011205068 A JP2011205068 A JP 2011205068A
Authority
JP
Japan
Prior art keywords
protective film
semiconductor device
transmission means
light
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011020458A
Other languages
English (en)
Inventor
Toshimichi Naruse
俊道 成瀬
Hideo Takada
秀夫 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2011020458A priority Critical patent/JP2011205068A/ja
Priority to US13/038,079 priority patent/US20110266587A1/en
Priority to CN201110049238XA priority patent/CN102194771A/zh
Publication of JP2011205068A publication Critical patent/JP2011205068A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/123Integrated head arrangements, e.g. with source and detectors mounted on the same substrate
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/127Lasers; Multiple laser arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/13Optical detectors therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/22Apparatus or processes for the manufacture of optical heads, e.g. assembly
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01041Niobium [Nb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Optical Head (AREA)

Abstract

【課題】 光の発光、または受光を行う従来の半導体装置では、フィラーの無い透明な樹脂で封止されるため、熱膨張係数αの不一致から信頼性に欠けていた。
【解決手段】 半導体チップ6の表面、特に受光または発光を行う領域に透過手段9を設ける事により、他はフィラーの入った絶縁樹脂11で封止できる。よってSiの熱膨張係数α(Si)に近づけることができる。更には、支持基板2がガラス繊維やガラスフィラーが入ったものであれば、支持基板2とも熱膨張係数を近づけることができ、反りの発生を抑止することができる。また、表面に保護膜10を設け、金型の内壁に当接可能な透過手段9を用意すれば、この保護膜10が透過手段の傷を防止することができ、更に光の通過領域を保護膜10で囲んで設けられているので、ここの領域に前記封止樹脂の浸入を防止することができる。
【選択図】図1

Description

本発明は、光を発射したり、または入射光を検出したりする半導体装置に関する。
光信号を発射したり、また入射光を検出する半導体装置は、例えばDVD、最近ではブルーRAYを採用した映像機器に採用されている。
例えば光を発射するものは、半導体レーザであり、光を検出するものは、受光用光パッケージである。DVD機器の中の光ピックアップモジュールは、組み込まれた半導体レーザから発射した光が対物レンズを経由して光ディスクに照射され、ディスクからの反射光は、プリズムを介して、モジュールに組み込まれた受光用パッケージに入射する。この受光用光パッケージは、中空構造のものが一般的である。
これは、プリント基板の上に、障子の桟の様な、格子状の側壁を設け、四方を前記側壁で囲んだ空間の中に、この光素子が実装される。また側壁から成る開口部は、例えばガラス板が貼り合わされていた。この技術に関しては、例えば特開2001−053180号公報(US6521482号 発効日:2003/Feb.18)(文献4)が詳しい。
一方、半導体のパッケージは、一般的にトランスファーモールド法で樹脂から流し込まれて封止される。そして長い開発の歴史から、半導体チップの材料であるSiの熱膨張係数α1と合わせるために封止樹脂にフィラーが混入されている。しかし本発明のテーマである、光パッケージでは、このフィラーが光を散乱させるため、採用することができない。仮にフィラーを入れないと、熱膨張係数の差が、大きくなり、封止樹脂の中の半導体チップは、大きな応力が加わる。
更に溶かした時の樹脂の粘性が低下し、金型の接合面から溶融樹脂が流出し、バリとなってしまう。この様な事情から、殆どは、ガラス板が貼り合わされた中空パッケージが採用されている。
それにも関わらず、封止樹脂にフィラーを入れずにトランスファーモールドする方法も実現されている。一般にプリント基板に光素子を実装し、金型で一度に樹脂で封止し、ダイシングにて固片化したものである。
特開2001−351997号公報 特開2006−19363号公報 特開2004−319530号公報US7,566,588 特開2001−053180号公報(US6,521,482)
図9の中空パッケージ50では、側壁51と光素子52との間は、チップマウンターのツールやボンダーのツールが挿入される事から、どうしてもマージンが必要であり、小型化が難しく、しかもガラスの貼りあわせ工程が複雑になるため、コスト低減が困難であった。
一方、図10の光半導体装置60に於いて、フィラーの入らない熱硬化性樹脂61は、粘度が低く、トランスファーモールドで行った場合、バリの発生が問題となった。またこの封止樹脂の熱膨張係数(線膨張係数)と基板の熱膨張係数(線膨張係数)が大きく違うために、パッケージに反りが発生し、半導体チップが故障する問題があった。また最近では、BD(Blue-ray Disc)で405nmの波長が採用され、樹脂の耐光性が問題になっている。紫外に近いため、変色したりする。
よって特開2006−19363号公報(文献2)の如く、チップの上にダイス状のガラスを載せてモールドする技術が出てきた。しかしガラス基板が金型の内壁に当たり、ガラス板に傷が入る問題があった。またこの傷を防止するため、金型の上金型の内壁全域に柔軟性のある樹脂シートを貼り合わせ、ガラス板の傷防止を図っていた。しかしこの樹脂シートを剥がした際に、ガラス板にチャージが溜まり、埃を誘引する問題があった。
更には、樹脂シートを金型に装着する場合、樹脂シート用の設備やこの樹脂シートの費用でコスト高を招いてしまう。しかもガラスを樹脂シートに当接すると、ガラスが樹脂シートに食い込み、完成後は、パッケージからガラスが若干飛び出して形成される問題があった。この場合、ガラスの角が何かに当たったりすると、角が欠けたりする。
これは、できあがった半導体装置は、セットへ実装するため、組立工程へ運ばれるが、その際に、埃が載ったり、傷が付いたりする問題があった。また作業をする上で、注意を払って取り扱わなければ成らなかった。
一方、特開2004−319530号公報(文献3)では、ガラスに保護膜を被覆してモールドする方法が公開されている。これは、モールドした後に保護膜を取り除くタイプであり、その取り除きの手間がかかった。また保護膜を剥がす際に、チャージアップし、ガラス表面にごみが付着する問題があった。
本発明は、前述した課題に鑑みて成されたものであり、MAP用の基板またはリードフレームで適用できるもので、
特に半導体チップの表面に設けられ、光を透過する材料で成る厚みを持った透過手段と、前記透過手段の表面で、前記受光または発光の光の通過領域を囲んで設けられた保護膜と、半導体チップを被覆し、前記透過手段の側面および前記保護膜の外側側面を被覆し、前記保護膜の表面および前記保護膜で囲まれた通過領域を露出するフィラーの入った絶縁樹脂とを有する事で解決するものである。
また半導体チップが設けられた支持基板またはリードフレームを用意し、
前記半導体チップの表面に、表面、裏面および側面から成り、光通過領域を囲む保護膜が前記表面に設けられた透過手段を設け、
金型のキャビティに支持基板またはリードフレームを設け、前記保護膜で囲まれた前記光通過領域内への流入を遮断して、一括で絶縁樹脂を封止し、
前記金型から取り出した後に、前記ユニット毎にダイシングして分離する事で解決するものである。
半導体チップの表面、特に受光または発光を行う領域に透過手段を設ける事により、他はフィラーの入った絶縁樹脂で封止できる。よってSiの熱膨張係数α(Si)に近づけることができる。更には、支持基板がガラス繊維やガラスフィラーが入ったものであれば、支持基板とも熱膨張係数を近づけることができ、反りの発生を抑止することができる。
一方、表面に保護膜を設け、金型の内壁に当接可能な透過手段を用意すれば、この保護膜が透過手段の傷を防止することができ、更に光の通過領域を保護膜で囲んで設けられているので、ここの領域に前記封止樹脂の浸入を防止することができる。
またフィラーの入らない絶縁樹脂の代わりに、ガラス等から成る小さな透過手段を採用し、その周りをフィラーの入った絶縁樹脂で封止するため、金型に圧入される樹脂の粘度は、高くなり、金型の接合部分からのバリは、抑止できる。
完成された半導体装置は、パッケージの表面と保護膜の表面は、実質同一面となるため、引っかかりもない。また保護膜の開口部は、非常に小さいため、ガラス自体に傷が入らない上に、外からのごみまたは保護膜がこすれて発生するごみの付着も抑止される。
更に、前記保護膜は、重合された樹脂から成る事で解決するものである。特に重合されている事から、結合性が高く、こすれによるごみも少ない。
また前記保護膜は、前記絶縁樹脂よりも軟らかい材料より成る事で解決するものである。
一方、組立作業では、保護膜が設けられているので、従来例で示した半導体装置ほど神経質に取り扱う必要もない。
また半導体素子は、結構光をノイズとして受ける場合がある。しかし保護膜がその迷光を遮断する働きを有し、誤動作の防止も可能である。
本発明の半導体装置を説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置の製造方法を説明するための図である。 本発明の半導体装置の製造方法を説明するための図である。 本発明の半導体装置の製造方法を説明するための図である。 本発明の半導体装置の製造方法を説明するための図である。 本発明の半導体装置の製造方法を説明するための図である。 本発明の半導体装置を説明するための図である。 従来の半導体装置の製造方法を説明するための図である。 従来の半導体装置の製造方法を説明するための図である。 本発明に採用されるリードフレームを説明する図である。 本発明の半導体装置が光ピックアップモジュールに採用された場合の概略図である。 Siインターポーザを採用した本発明の半導体装置を示す図である。
本発明の特徴
以下に、本発明について図1を見ながら説明する。一般に絶縁樹脂11は、フィラーが混ぜられる。例えば、酸化Si、アルミナまたはガラスファイバー等がこのフィラーとなる。これは、半導体チップ6、支持基板2またはリードフレーム4Aの熱膨張係数と絶縁樹脂7の熱膨張係数を考慮しながら、その混入率が決められている。しかしながら、この混入物は、光を乱反射させるため、光を扱う半導体パッケージでは採用されない。正確には、光の通過する部分にフィラーがあるため、光が乱反射され、正確な信号が得られないためである。
一方、絶縁樹脂11としてエポキシ系の熱硬化性樹脂を採用するが、混入物の無い樹脂を採用すれば、その粘度が低くなってしまう。これは、上金型と下金型の当接部から金型外部に向かって樹脂が流れ出し、いわゆる樹脂バリが発生する。この辺の技術は、例えば特開2007−305859号公報を参照してほしい。
本発明は、光の通過領域LP(例えば、ガラス等の透過手段に設けられたレーザの光の通り道)よりも大きなサイズのガラス基板を透過手段9として配置し、その他はフィラーの入った絶縁樹脂11で封止する事で、低粘度の絶縁樹脂の使用を排除できる。
またフィラーの入った絶縁樹脂11が採用できるので、熱膨張係数の不一致を抑制でき、反りを防止することができる。更に樹脂からなる保護膜10を、光の通過領域LPを囲むように設けることで、透過手段9は、金型の内壁に直接当たらず、透過手段9に傷が付くことなく封止できる。しかもフィラーの入った絶縁樹脂は、この保護膜10が壁と成り、この通過領域LPに浸入することがない。
このポイントは、透過手段9を半導体チップ6の上に設け、この透過手段9の表面にある保護膜10を金型の内壁に当接するようにして封止する事にある。よって金型の内壁は、保護膜10に当たり、透過手段9に傷が付かない特徴がある。この結果、従来例で説明した金型の内側に貼る樹脂シートを、不要にしてもよい。しかしながらコスト高になるが、採用してもよい。
またガラス等の透過手段9、保護膜10を採用し、その周りをフィラーの入った絶縁樹脂11で封止するため、金型周囲の当接部分からのバリ発生も抑止できる。
完成された半導体装置1は、絶縁樹脂11が保護膜10の外側の側面と一体となり、パッケージ11の表面と保護膜10の表面は、実質同一面となるため、通過領域LPの部分の透過手段9は、少し凹む構造と成る。よって透過手段自体に傷が入らない上に、保護膜10もこすられずらく、保護膜10から発生するごみの量も抑止される。図1のB−1は、通過領域の部分だけエッチングされているので、他は、透過手段9の表面全域に保護膜が設けられている。一方、図1のB−2は、エッチングにより、保護膜は、通過領域を囲み、リング状にしている。どちらでも良いが、特にB−2は、保護膜の外側には、モールド時の絶縁樹脂11が薄く覆われる。図では、点線で示した円Cの部分が、薄く覆われる部分で、その厚みは、略保護膜の厚みである。この構造は、絶縁樹脂11が他の部分と一体となるので、透過手段の離脱を防止できる。更には、透過手段と絶縁樹脂の界面がパッケージの表面に現れないため、耐湿性の向上も可能である。
ここで透過手段は、光に対して透明で、厚みを有するものが好ましい。図1や図2では、厚みは、接続手段8の頂部を超える厚みが好ましい。材料としては、ガラス、透明な樹脂がある。一方保護膜10は、樹脂を薄く塗布したもの、樹脂シート、薄い板状の樹脂等が考えられる。図1(B)に示すように、通過領域LP等のエッチング加工が可能な物が好ましい。例えばソルダーレジスト等の液状樹脂は、塗布、エッチング加工が容易で、適している。
一般にホトソルダーは、熱処理等の重合工程を経ずに使用している。しかしながら、組み立て等の作業工程で、このホトソルダーが何かに触れるとごみが発生し、通過領域LPに留まる恐れがある。
よって改善策として、本発明では、樹脂を重合させている。材料としてイミド樹脂を大判のガラス板に薄く形成し、パターニングした後に、熱を加えて重合させ、ポリイミドとした。その結果、イミド樹脂の間の結合が強くなり、ごみの発生が抑制された。またホトソルダーや絶縁樹脂よりも、ポリイミドの方が軟らかく、透過手段9に加わる力を減らせ、透過手段の劣化を抑止できる。
しかも、保護膜10の開口部LPが図1-Dの如く、狭いエリアに限定されているので、この開口部LPの中までごみが入ることもない。或いは、かなり抑制することができる。
一方、組立作業では、保護膜10が設けられているので、従来例で示した半導体装置ほど神経質に取り扱う必要もない。保護膜内側の透過手段に何かが当たる可能性も低い。
更には、半導体チップ6の表面、特に受光または発光を行う領域に透過手段9を設ける事により、他はフィラーの入った絶縁樹脂11で封止できる。よって従来のパッケージと同じように、Siの熱膨張係数α(Si)に絶縁性樹脂11を近づけることができる。更には、支持基板2がガラス繊維やガラスフィラーが入ったものであれば、支持基板2も含めて調整でき、装置全体の反りを抑止することができる。
本発明は、金型用いる方法で適用できる。例えば、トランスファーモールドで封止可能なものは、全てのパッケージに適用できる。特に、小型化を考えた場合、支持基板やリードフレームを採用したMAP法と呼ばれる製造方法に於いて有効である。
第1の実施の形態
本半導体装置1は、図1に示すように、支持基板2を採用している。支持基板は、少なくとも表面が絶縁処理されたものである。具体的には、セラミック基板、樹脂基板または表面が絶縁処理された金属基板でよい。特に樹脂基板は、インターポーザといわれるもので、絶縁樹脂をコアとし、両面にCuパターンが形成された絶縁性基板、Cuをコアとし、両面に絶縁樹脂が被覆され、更に両面にCuパターンが形成された絶縁性基板が好ましい。絶縁樹脂は、エポキシ系、ポリイミド系材料で、フィラーやガラス繊維が混入されている。ここでは、ガラスエポキシ基板を採用している。
この支持基板2の表面には、半導体チップ6の搭載領域3と、半導体チップ6と電気的に接続される内部電極4が設けられ、裏面には、内部電極と電気的に接続された外部電極5が設けられる。この接続は、例えば、内部電極4の裏面に、支持基板2の表から裏面に貫通孔(スルーホール)が設けられ、この貫通孔に設けられた電極材料を介して、内部電極と外部電極5は電気的に接続されている。そして必要により、この外部電極の中央を残して、ホトソルダーレジストPSRが設けられ、露出した外部電極5には、ロウ材が設けられる。
尚、ここでは、図面の都合から2層配線層で示してあるが、これ以上の多層構造で良い。また一層パターンでも良い。一層構造の場合、内部電極4の裏側に相当する支持基板2には、貫通孔が設けられ、この貫通孔に露出する内部電極4にロウ材が設けられている。
搭載領域3は、内部電極4、外部電極5と同一材で、Cuを主成分とするアイランドが設けられ、このアイランドに半導体チップ6の裏面が固着されている。アイランド3は、一般的には、Ni、Auがメッキされ、この上にロウ材、Agペーストまたは絶縁性接着剤を介して固着される。またチップを絶縁性接着剤で固定する場合は、アイランド3は、省略されて、支持基板に直に固着されてもよい。また半導体チップ6が高速処理で発熱量が大である場合、スルーホールをサーマルビアとして形成し、支持基板2の裏面に放熱電極を設けてもよい。更にチップ裏面をGNDに落とすならば、支持基板2の裏に外部電極を用意しても良い。
半導体チップ6は、光を発射したり、または入射した光を受けるもので、前者はLEDやレーザであり、後者の受光素子は、ホトダイオードやホトダイオードが内蔵された光ICである。特にホトダイオード、または光ICは、DVDやブルーレイと呼ばれるセットの一部として使われる。すなわち、光ピックアップに用いられ、光ディスクからの反射されたレーザ光を検出し、1、0の検出をしたり、またはスポット位置の検出を行っている。そしてこの半導体チップ6の表面には、周囲にパッドである内部電極10が設けられ、パッドの内側には、この光処理機能を持った拡散領域(ホトダイオード素子)が半導体プロセスにより作り込まれている。
この半導体チップ6の裏面がアース接地である場合、チップ裏面には、裏面電極があり、前記アイランドに、ロウ材またはAgペースト等で電気的に接続される。そして接続電極7と前記内部電極4は、金属細線8で接続される。またアース接地されない場合は、絶縁性接着剤が用いられる。
続いて、透過手段9が設けられる。これは、光が通過可能な材料からなり、例えばガラスまたは透明な樹脂(一般にプラスチックが好ましい)が良い。そして、ダイス状にカットされ、その表面には、光通過領域を囲むように保護膜10が形成される。この光通過領域とは、光が入ったり、出たりする通路である。例えば、レーザチップであれば、光が発射され、外部に出て行くその通路であり、その通路の上にガラス板が設けられ、このガラス板の限られた通路の周囲を囲むように、ガラス板の表面に保護膜10が設けられている。
またピックアップに採用される光ICでは、外から入ってくる光(例えばレーザ光)を、IC内に設けられたホトダイオードに入射させている。特に、このレーザ光が前記ガラス板の表面にスポット状に映し出されるが、このスポット径よりも一回り大きなサイズ(例えば直径0.7mm)に相当する領域が前記保護膜で囲まれて設けられている。
図1(B)は、この透過手段9の一例であり、表面、裏面および4側面から成るダイス状にカットされたガラス板である。ここでは、上から見ると矩形であるが、どの様な形状でも良い。円形や多角形でも良い。四角形であれば、後述のダイシングで簡単に作れるが、それ以外の形状であると、パンチングで抜いたり、エッチングで加工が可能である。尚、裏面は、接着剤ADであり、色濃くハッチングした部分が保護膜10である。また保護膜の裏には、反射防止膜が設けられても良い。
この透過手段9が半導体チップ6の上に設けられ、絶縁樹脂11で封止される。保護膜10が、キャビティを構成する上金型または下金型の内壁に当接する事で、絶縁樹脂11は、支持基板2の表面、半導体チップ6を封止し、更には透過手段の側面および保護膜の外側の側面と密着して、封止している。
本発明の特徴は、透過手段としてガラスを採用したので、粘度の低い樹脂を採用せず、その周りには、フィラーの入った絶縁樹脂11が設けられる。例えば、フィラーは、シリコン酸化膜、アルミナまたはガラス等のフィラーやガラス繊維である。
サイズにも拠るが、パッケージが4(縦)×5(横)×0.85(厚み)mmで、半導体チップ6が2.12(縦)×2.5(横)×0.33(厚み)mmとすれば、透過手段は、1.1×1.1×0.25(厚み)mmで、全体のサイズの1.7%を占めている。逆に、絶縁樹脂の量は、12%を占める。
また平面的サイズは、パッケージの平面積に対して、透過手段の比率は、6%程度の極小さなパッケージである。
よって絶縁樹脂を採用し、この中の混入物の量を調整すれば、支持基板2、絶縁樹脂11およびチップの熱膨張係数の不一致を調整でき、反りを防止することができる。
また図から、保護膜10の表面と絶縁樹脂11の表面は、同一面となる。よって外的な接触があっても、ガラス基板にまでその接触が至らない。しかも保護膜が突出しているものは、接触等で埃やゴミの発生源となり、光の通過する部分の汚れにつながる。しかし同一面であるので、その心配も少ない。よって組立工程に於いても、それほど神経質に管理せずとも、安心して取り扱える。
更に、製造方法でも説明するが、ダイス状に個片化された透過手段9は、ボンディング装置に取り付けられた吸着コレットで、保持できる。特に本発明では、保護膜10の表面と絶縁樹脂11の表面は、実質同一面でなる事から、この吸着コレットで吸引しやすい構造である。
図1(A)は、後述するMAP法で構成されているので、支持基板および絶縁樹脂11の側壁が一致している。一方、図1(C)の様に、個別モールドでもよく、封止部が支持基板よりも一回り小さくても良い。
更に図1(D)を見ても、その特徴的な形状が見て取れる。樹脂から成る薄べったい直方体のパッケージは、黒の樹脂で、表面には、1割にも満たない小さな緑の保護膜があり、そしてその保護膜の中央に、材料が取り除かれて成る光の通過路LPがある。まるで黒のパッケージの表面に小さなまん丸の目があるパッケージである。
この構造からも、外から絞られたレーザ光は通過可能であるが、通過領域を超える外乱光は、この保護膜で遮断が可能であり、光ノイズの影響も少ない。
続いて、図1(B−1)と(B−2)の違いを説明する。B−1は、通過領域約0.7mmφを除いて、透過手段9の上面の全域に保護膜10が設けられ、B−2は、通過領域9をリング状に囲む保護膜10が設けられている。内径は、約0.7mmで外形は約0.9である。B−1であると、図1(A)の矢印で示すように透過手段9と絶縁樹脂11の界面が、保護膜10と絶縁樹脂11の界面と一致し、矢印の部分から湿気が浸入したり、クラックが入る恐れがある。一方、B−2の構造であれば、図1(D)の様にリングの保護膜の外側には、透過手段9の上面に渡り絶縁樹脂11が被覆される。
よって保護膜10と絶縁樹脂11の界面が内側に入り、クラックの発生、湿気の浸入が防止できる。また絶縁樹脂が点線の○で示す部分Cを被覆するため、透過手段9自体の離脱等を防止することができる。
このCの部分にもフィラーが入るようにするには、保護膜10の厚みは、約50μm〜100μmが必要である。またフィラーが入らなくても良いなら、50μm以下でも良い。
またUVなどの光で重合できる樹脂、例えばイミド系樹脂であると、ポリイミドとして重合でき、金型に当接しても、ゴミの発生が少ない。
第2の実施の形態
図2は、リード4Aやアイランド3Aが樹脂パッケージの裏面に埋め込まれ、リードやアイランドの裏面が露出した構造の半導体装置である。この構造に到達する方法は、幾つかあります。例えばリードフレームの裏面を金型に当接して実現したり、ハーフエッチングでランドや電極が形成されたCu板を採用し、モールドの後でCu板の裏側を取り除いたもの、支持基板にリードやアイランドが設けられ、封止の後でこの支持基板を剥がす方法でも実現が可能である。これもMAP法と個別モールドによる封止方法がある。
先ずは、MAP法によって製造された半導体装置を説明する。尚、図1と一致する所は、できる限り同じ番号を付した。
図2(C)は、図2(A)の透過図で、パッケージ外形は、上面、裏面および4側面からなるもので、まず矩形のアイランド3Aがある。このアイランド3Aは、アイランド3Aのコーナーから外に向かい4本の吊りリードLが設けられ、途中で二股に分かれている。
一方、アイランド3Aの周囲には、一端がアイランドに近接し、他端がパッケージ1Aの側面へと向かったリード4Aが設けられ、リード4Aの端面とパッケージの側面は、同一面である。そしてアイランド3Aには、前実施の形態と同様に、半導体チップ6が設けられている。この半導体チップ6の接続電極7は、リード4Aの一端と金属細線8を介して電気的に接続されている。そして半導体チップ6の上には、透過手段9が設けられている。この透過手段は、前実施の形態と同じ構造であり、表面には保護膜10が設けられている。尚、図2(A)、(B)は、図1(B−2)のリング状の保護膜10が設けられたものを示しており、図1(A)の様に透過手段9の上面全域に設けられても良い。
そしてこの透過手段9も含めて、絶縁樹脂11で封止されている。保護膜10が、上金型または下金型の内壁に当接する事で、封止樹脂11は、アイランド3A、リード4A、金属細線および半導体チップ6を封止し、更には透過手段9の側面は絶縁樹脂で覆われ、保護膜の外側の側面から外側に相当する部分の透過手段9の表面を被覆している。
前実施の形態と同様に、パッケージに比較して、透過手段が小さいため、更には光を通過できるため、絶縁樹脂11は、混入物を入れられる。例えば、シリコン酸化膜、アルミナまたはガラス等のフィラーやガラス繊維が良い。サイズにも拠るが、透過手段9が、半導体チップ6の一部(1/2〜1/10)を覆う程度のサイズであるため、絶縁樹脂の量が半分〜以上を占める。よってこの混入物の量を調整すれば、絶縁樹脂11の熱膨張係数を調整でき、反りを防止することができる。また仮にパッケージ全体が反ったとしても、透過手段9は、保護膜の周囲を覆っているので、界面に隙間が発生したり、取れてしまう事は無い。
図2(A)は、リードフレームを採用したMAP法で製造されているため、半導体装置1Aは、表面、裏面および4つの側面から成る6面体でなり、側面とリードの端面が一致している。
一方、図2(B)は、半導体装置毎に個別モールドしてあり、離型性が考慮されて、側面がやや傾斜している6面体からなる。図2(B)は、パッケージの裏面から上方に向かうにつれ、内側に傾斜している。またパッケージの側面からリード4Aが突出している。
図2(D)は、2端子構造で、ダイオードである半導体チップの裏面がアイランド3Aと電気的に接続され、アイランド3Aと一体で連続してなる一方のリード4Bが、図面では、上側で、半導体チップの表の電極が金属細線を介してアイランドと分離されて設けられた下方のリード4Aと電気的に接続されている。そして、アイランド3A、半導体チップを封止し、封止部からリード4A、4Bの他端がパッケージの外部に露出している。また同様に透過手段9が、半導体チップの上に設けられ、光の通過領域を囲むように保護膜10が設けられている。これも個別モールドであり、保護膜が金型の内壁に当接するように設けられ、樹脂が注入されている。
更に図2(D)は、前述したリードフレーム以外の方法で実現したものであり、Cu箔をハーフエッチングしてアイランド7やリードを形成したり、支持基板の上にこれらのパターンを形成するため、支持リードが不要な構造である。
では、図1の支持基板を採用したMAP法について、図3から説明する。
まず透過手段9について説明する。ここでは、図3(A)に示すように、先ずは大判のガラス板20を用意する。このガラス板20の表側は、保護膜10が設けられている。そして図からも判る様にマトリックス状に配置されている。ここでは、図面の都合もあり、その個数は16個であるが、実際は、縦横が1.10mm×1.10mm程度で、その数は、結構大量である。また表側は、反射防止膜として、例えばTiNが全面に設けられ、更にその上にホトソルダーが設けられ、ホトソルダーのパターニングがされた後、パターニングされたホトソルダーを介して反射防止膜がパターニングされている。矩形の平面形状の保護膜10で、中の光の通過領域LPが円形でくり貫かれている。この光の通過領域は、円形である。しかし光源が斜めに入射されれば、楕円形になる。
また2つの光源が斜めから入り、重なれば、十字となる。よってくり貫きの形状は、円形、楕円、楕円が十の字に重なった手裏剣の如き形状(図3(C)、(E)参照)と、色々な場合が考えられる。また前述したように、イミド系樹脂を採用した場合、好ましくは、大板の状態で熱処理され、重合処理される。
そして点線で示されている部分が仮想の分割ラインDLで、ここに沿ってダイシングされている。よって図3(B)の様に、ダイス状の透過手段が製造できる。この形状は、図1(C)で示した。保護膜10が内側に後退しているので、ガラスのエッジからこの後退した部分まで絶縁樹脂11が被覆され、アンカーがかかる。一方、図3(D)は、分割ラインDLの部分まで保護膜が形成され、この状態でダイシングしてもよい。この場合、図1(A)の様にガラス9の側面と保護膜10の周囲が一致している。
続いて、図4を参照する。(A)は、大判の支持基板2が示され、ユニットとなる導電パターンがマトリックス状に配置されている。ここでは、アイランド3とその周囲に8個の内部電極4が1ユニットで構成されている。図面では省略したが、支持基板2の裏面にも1ユニットの外部電極5がマトリックス状に設けられている。そしてアイランドおよびリードの接続部には、下からNi、Auが順にメッキにより被覆されている。
続いて、図4(B)に示すように、各アイランドに半導体チップ6が固着され、半導体チップ6の接続電極7と内部電極4は、金属細線で電気的に接続されている。
その後、図5(A)に示すように、透過手段9が半導体チップ6の上に固着される。予め、半導体チップ6の上に、透明となる接着剤が塗布され、この上に設けられる。マウンターの吸着コレットで吸引し、たんに半導体チップの上に載置すればよい。また接着シートをガラス基板の裏面に貼っておいても良い。
一方、半導体チップとして、ホトダイオードを一例として簡単に説明する。一般にPN接合で拡散領域が半導体基板に形成され、ここに光が入射されると、その強度に応じて出力が出る。平面的に見ると、「田」の字で構成され、4つのホトダイオードの出力が差動回路等で比較され、外部からの光がちょうど中央に位置しているのか判断する。また光が拡散領域に届くように、拡散領域に相当する所のパシベーション膜が取り除かれていても良い。この場合、この除去領域の周囲のパシベーション膜に前記透過手段の接着剤が当接することになる。
続いて、図5(B)の様に、この支持基板2は、金型に設けられる。一般にキャビティを構成する上金型または下金型の内壁はフラットである。つまり上金型であれば、上面、下金型であれば、底面がフラットであり、ここに透過手段の保護膜10が当接する様に配置される。普通は、支持基板が下金型に配置され、下金型が上昇し両金型で支持基板2の周囲をクランプする機構であり、上金型の上面が当接する様に成っている。また行列配置されたユニットは、一つのキャビティに載置され、複数のユニットが一括して封止される。
ゲートから注入される絶縁樹脂は、シリコン酸化膜、アルミナ、樹脂ボール等のフィラーが混入され、熱膨張係数が調整されている。
直接に保護膜10が内壁に当接した場合、若干の加圧が加わるので保護膜は、上からプレスされて封止される。よって保護膜の厚みにも拠るが、金型から取り出した際、この保護膜が圧力から開放されて、極わずかパッケージの表面よりも数μオーダーで飛び出す場合もある。また保護膜で囲んだ部分に絶縁樹脂が入り込まないようにするのに、上金型の内壁全域に剥離用の樹脂シートを貼り合わし、ここに保護膜を当接すると、行列に並んだ保護膜全域が当接でき、精度の高い封止が可能である。
最後に、金型から取り出し、点線の部分でダイシングすれば、図1(A)の如き半導体装置が完成する。
続いて、リードフレーム30を採用した例について説明する
図6(A)の右図は、リードフレーム30を示し、左図は、半導体装置と成るユニットの部分の断面を示している。
先ずアイランド3Aがあり、アイランド3Aの4コーナーには、吊りリードLが延在されている。一方、アイランド3Aの4側辺の夫々には、一端がアイランドに近接し、他端が外に向かったリード4Aが複数本も受けられている。この半導体装置に対応する1ユニットは、マトリックス状に配置され、格子状に延在されたタイバーTがちょうどダイシングラインに相当するエリアに配置されている。このタイバーは、符号Lの引き出し線の付け根の部分で見ると、左右にユニットが隣接し、右ユニットのリード4Aと左ユニットのリー4Aが、1本のタイバーで支持されている。他の3本のタイバーも同様である。そして各吊りリードLは、タイバーの交点またはその近傍に延在され、タイバーと一体となっている。
ここでは、このリードフレーム30のアイランド3Aに半導体チップ6が実装され、半導体チップ6の接続電極7とリードが金属細線で接続されている。
このリードフレームが用意された後に、図3で製造された透過手段9が載せられる。ボンダーに装備された吸着コレットで吸引され、半導体チップの上に載せられる。
仮に透過手段が載せられた後に金属細線をボンディングすると、ボンディングヘッドが透過手段に接触する可能性があり、好ましくない。
続いて、図7の様に、このリードフレームを金型に載置してトランスファーモールドする。保護膜10は、上金型の内壁に当接し、モールドされるので、絶縁樹脂表面と、保護膜表面は、実質同一面となる。
最後にモード後のリードフレームを取り出し、タイバーの部分でダイシングし、個片化する。
以上全ての実施例において、通過手段が、光に対して透明な材料から成り、光の通過領域を囲むように保護膜が形成されている。よって他は、フィラーの入った絶縁樹脂で封止が可能となる。その結果、αの調整が可能となる。また光の受光または発光部以外に演算用のICが作りこまれた場合、この部分には、フィラー入りの絶縁樹脂で封止できるので、信頼性の高い半導体装置が提供できる。
一方、保護膜が光の通過領域を囲んで透過手段の表面に配置され、この保護膜が金型の上面または底面に当接しているため、この光の通過領域は、絶縁樹脂を排除できる。よって極わずかな部分を残してフィラー入りの絶縁樹脂で封止できるので、一般の半導体パッケージと同様な信頼性を確保できる。
しかも絶縁樹脂表面と保護膜が同一面となって封止されるため、傷防止、ゴミ付着防止が可能となる。
以上、非常に簡単な方法で量産性のあるパッケージが、信頼性高い状態で提供できる。
図11は、図6のリードフレームの変わりに用いられるものである。図6は、QFNのパッケージとなり、図11は、VSONのパッケージと成る。アイランド3の対向する2つの側辺L1からは、支持リードSPが延在し、第1の枠体F1と一体となっている。またこの第1の枠体F1と交差する第2の枠体F2には、リード4Aがアイランド3に向かって設けられている。リードフレームMAP方式で封止されるため、一括モールドの後は、枠体F1、F2の所でダイシングされる。
図12は、本半導体装置を光ピックアップモジュールに採用した時の一例を示す。符号100は、光ピックアップのハウジングであり、内蔵されたレーザの光が半導体装置1に到達させるために、開口部101が設けられている。ハウジング100の下には、回路を構成するためにプリント基板が設けられ、このプリント基板の端子とフレキシブルシート103の回路が接続されている。そして、フレキシブルシートと一体でプリント基板105が設けられ、この上に半導体装置1が設けられている。フレキシブルシート103を折り曲げて、固定部104の内側に、前記半導体装置1を配置し、プリント基板105と固定部104は、接着剤で固定されている。
図13は、半導体装置1および支持基板2として、Si半導体基板を採用したもので、基板には、貫通電極TSVが設けられ、接続電極7と外部電極5が電気的に接続されている。このSi半導体基板の内側に受光部が設けられ、その上に透過手段が設けられている。この場合、半導体チップと支持基板が共用されるため、更に薄型になる。(A)は、基板の周囲まで絶縁樹脂で覆われ、(B)は、側面と絶縁樹脂側面が一致したものである。
尚、図1の支持基板としてSiインターポーザを採用してもよい。図1の支持基板材料の代わりに、Si基板を採用するだけで、他の構成は、実質同じである。
1:半導体装置
2:支持基板
3:搭載領域
4:内部電極
5:外部電極
6:半導体チップ
7:接続電極
8:接続手段
9:透過手段
10:保護膜
11:絶縁樹脂
AD:接着剤

Claims (16)

  1. 表面に、素子を設けるための搭載領域と前記搭載領域の周囲に設けられた内部電極と裏面に設けられた外部電極とを有する支持基板と、前記搭載領域に設けられた受光または発光を行う半導体チップと、前記半導体チップに設けられたパッドと前記内部電極を接続する接続手段と、前記半導体チップの表面に設けられ、光を透過する材料で成る厚みを持った透過手段と、前記透過手段の表面で、前記受光または発光の光の通過領域を囲んで設けられた保護膜と、前記支持基板の表面、前記半導体チップ、前記接続手段、前記透過手段の側面および前記保護膜の外側側面を被覆し、前記保護膜の表面および前記保護膜で囲まれた通過領域を露出する様に設けられたフィラーの入った絶縁樹脂とを少なくとも有する半導体装置。
  2. 表面に、素子を設けるためのアイランドと前記アイランドの周囲に設けられたリードと、前記アイランドに設けられた受光または発光を行う半導体チップと、前記半導体チップに設けられたパッドと前記リードを接続する接続手段と、前記半導体チップの表面に設けられ、光を透過する材料で成る厚みを持った透過手段と、前記透過手段の表面で、前記受光または発光の光の通過領域を囲んで設けられた保護膜と、前記アイランド、前記リード、前記半導体チップ、前記接続手段、前記透過手段の側面および前記保護膜の外側側面を被覆し、前記保護膜の表面および前記保護膜で囲まれた通過領域を露出する様に設けられたフィラーの入った絶縁樹脂とを少なくとも有する半導体装置。
  3. 前記保護膜は、前記透過手段の外周よりも内側に後退して設けられ、露出した透過手段の上に、前記絶縁性樹脂が被覆される請求項1または2に記載の半導体装置。
  4. 前記保護膜は、重合された樹脂から成る請求項1、請求項2または請求項3に記載の半導体装置。
  5. 前記保護膜は、前記絶縁樹脂よりも軟らかい材料より成る請求項1、請求項2または請求項3に記載の半導体装置。
  6. 前記保護膜は、ポリイミド樹脂から成る請求項4に記載の半導体装置。
  7. 前記透過手段は、光を透過する板を加工したものから成る請求項1、請求項2または請求項3に記載の半導体装置。
  8. 前記保護膜の表面と前記絶縁樹脂の表面は、実質同一面でなる請求項7に記載の半導体装置。
  9. 前記板は、ガラス板または透明樹脂である請求項7に記載の半導体装置。
  10. 前記透過手段の平面形状は、矩形、円、楕円または十字である請求項9に記載の半導体装置。
  11. 表面に、素子を設けるための搭載領域と前記搭載領域の周囲に設けられた内部電極と裏面に設けられた外部電極とを有するユニットがマトリックス状に配列され、前記搭載領域に受光または発光を行う半導体チップが電気的に接続されて設けられた支持基板を用意し、
    前記半導体チップの表面に、表面、裏面および側面から成り、光通過領域を囲む保護膜が前記表面に設けられた透過手段を設け、
    前記金型のキャビティに前記マトリックス状に配置された前記搭載領域を設け、前記保護膜で囲まれた前記光通過領域内への流入を遮断して、一括で絶縁樹脂を封止し、
    前記金型から取り出した後に、前記ユニット毎にダイシングして分離する半導体装置の製造方法。
  12. 前記透過手段は、ガラス板または透明樹脂板を用意し、前記透過手段の上にソルダーレジストまたは重合された樹脂から成る前記保護膜を第2のユニットとしてマトリックス状に設け、前記第2のユニット毎に、ダイシングまたはパンチングして形成する請求項11に記載の半導体装置の製造方法。
  13. 前記保護膜が前記金型を構成する上金型または下金型の内壁に当接させるか、または前記上金型または下金型の内壁に樹脂シートを吸引させ、前記樹脂シートに前記保護膜を当接し、前記光通過領域内への流入を遮断する請求項12に記載の半導体装置の製造方法。
  14. 表面に、素子を設けるためのアイランドと前記アイランドの周囲に設けられたリードとを有するユニットがマトリックス状に配列され、前記アイランドに受光または発光を行う半導体チップが電気的に接続されて設けられたリードフレームを用意し、
    前記半導体チップの表面に、表面、裏面および側面から成り、光通過領域を囲む保護膜が前記表面に設けられた透過手段を設け、
    前記金型のキャビティに前記マトリックス状に配置された前記リードフレームを設け、前記保護膜で囲まれた前記光通過領域内への流入を遮断して、一括で絶縁樹脂を封止し、
    前記金型から取り出した後に、前記ユニット毎にダイシングして分離する半導体装置の
    製造方法。
  15. 前記透過手段は、ガラス板または透明樹脂板を用意し、前記透過手段の上にソルダーレジストまたは重合された樹脂から成る前記保護膜を第2のユニットとしてマトリックス状に設け、前記第2のユニット毎に、ダイシングまたはパンチングして形成する請求項14に記載の半導体装置の製造方法。
  16. 前記保護膜が前記金型を構成する上または下金型の内壁に当接させるか、または前記上または下金型の内壁に樹脂シートを吸引させ、前記樹脂シートに前記保護膜を当接し、前記光通過領域内への流入を遮断する請求項15に記載の半導体装置の製造方法。
JP2011020458A 2010-03-01 2011-02-02 半導体装置およびその製造方法 Withdrawn JP2011205068A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011020458A JP2011205068A (ja) 2010-03-01 2011-02-02 半導体装置およびその製造方法
US13/038,079 US20110266587A1 (en) 2010-03-01 2011-03-01 Semiconductor device and production method thereof
CN201110049238XA CN102194771A (zh) 2010-03-01 2011-03-01 半导体装置及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010044457 2010-03-01
JP2010044457 2010-03-01
JP2011020458A JP2011205068A (ja) 2010-03-01 2011-02-02 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011205068A true JP2011205068A (ja) 2011-10-13

Family

ID=44602589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011020458A Withdrawn JP2011205068A (ja) 2010-03-01 2011-02-02 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20110266587A1 (ja)
JP (1) JP2011205068A (ja)
CN (1) CN102194771A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038040A (ja) * 2015-08-10 2017-02-16 大日本印刷株式会社 イメージセンサモジュール
JP2018037082A (ja) * 2016-09-02 2018-03-08 アイデックス エーエスエー 指紋センサに適したカバー部材を製造する方法
JP2018174267A (ja) * 2017-03-31 2018-11-08 旭化成エレクトロニクス株式会社 光デバイス
US10529885B2 (en) 2017-03-31 2020-01-07 Asahi Kasei Microdevices Corporation Optical device and method for manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5850523B2 (ja) * 2011-09-22 2016-02-03 シチズン電子株式会社 Ledチップ
JP6021391B2 (ja) * 2012-04-05 2016-11-09 オリンパス株式会社 内視鏡
CN104284060B (zh) * 2013-07-12 2019-07-02 鸿富锦精密工业(深圳)有限公司 相机模组
CN104538462B (zh) * 2014-10-17 2017-05-17 罗定市高晶电子科技有限公司 光电传感器封装结构及其方法
US10118547B2 (en) * 2015-11-13 2018-11-06 The Boeing Company Embedded lighting features for lighting panels
KR102352901B1 (ko) * 2016-08-01 2022-01-19 닝보 써니 오포테크 코., 엘티디. 촬영 모듈과 그 몰딩 회로기판 컴포넌트 및 몰딩 감광 컴포넌트와 제조방법
TWI624016B (zh) * 2017-08-16 2018-05-11 矽品精密工業股份有限公司 電子封裝件及其製法
FR3073080B1 (fr) * 2017-10-26 2021-01-08 St Microelectronics Srl Circuit integre en boitier qfn
CN111179774A (zh) * 2020-01-21 2020-05-19 深圳市艾比森光电股份有限公司 Led显示模组及led显示屏
CN113299566B (zh) * 2021-05-20 2023-01-24 合肥速芯微电子有限责任公司 封装结构及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179988A1 (en) * 2001-06-04 2002-12-05 Sean Chiu Pakage structure integrating image sensor to controller chip of scanning apparatus
DE10245930A1 (de) * 2002-09-30 2004-04-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Bauelement-Modul
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
DE102004059233A1 (de) * 2004-12-08 2006-06-14 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen einer optischen Struktur aus definierten optisch durchlässigen Bereichen und definierten opaken Bereichen in einer Umhüllung eines Halbleiterbauelements
JP2009054979A (ja) * 2007-07-27 2009-03-12 Nec Electronics Corp 電子装置および電子装置の製造方法
US8378372B2 (en) * 2008-03-25 2013-02-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and horizontal signal routing
JP2009277950A (ja) * 2008-05-16 2009-11-26 Panasonic Corp 光学半導体装置
JP2010098117A (ja) * 2008-10-16 2010-04-30 Nec Electronics Corp 電子装置および電子装置の製造方法
TWI475729B (zh) * 2011-07-14 2015-03-01 Univ Nat Taiwan Science Tech 偏極化白光發光二極體

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038040A (ja) * 2015-08-10 2017-02-16 大日本印刷株式会社 イメージセンサモジュール
JP2017204891A (ja) * 2015-08-10 2017-11-16 大日本印刷株式会社 イメージセンサモジュール
US10681256B2 (en) 2015-08-10 2020-06-09 Dai Nippon Printing Co., Ltd. Image sensor module including a light-transmissive interposer substrate having a through-hole
US11153471B2 (en) 2015-08-10 2021-10-19 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
JP2018037082A (ja) * 2016-09-02 2018-03-08 アイデックス エーエスエー 指紋センサに適したカバー部材を製造する方法
JP7084702B2 (ja) 2016-09-02 2022-06-15 アイデックス バイオメトリクス エーエスエー 指紋センサに適したカバー部材を製造する方法
JP2018174267A (ja) * 2017-03-31 2018-11-08 旭化成エレクトロニクス株式会社 光デバイス
US10529885B2 (en) 2017-03-31 2020-01-07 Asahi Kasei Microdevices Corporation Optical device and method for manufacturing the same

Also Published As

Publication number Publication date
CN102194771A (zh) 2011-09-21
US20110266587A1 (en) 2011-11-03

Similar Documents

Publication Publication Date Title
JP2011205068A (ja) 半導体装置およびその製造方法
US7834926B2 (en) Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor
JP5095113B2 (ja) 固体撮像装置の製造方法、及び固体撮像装置
US7227236B1 (en) Image sensor package and its manufacturing method
US7563652B2 (en) Method for encapsulating sensor chips
JP5095114B2 (ja) 固体撮像装置の製造方法
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
KR100712159B1 (ko) 반도체 장치 및 그 제조 방법
JP4234269B2 (ja) 半導体装置及びその製造方法
JP4618639B2 (ja) 半導体装置の製造方法
JP2010153726A (ja) 半導体装置の製造方法および半導体装置
JP2009081346A (ja) 光学デバイスおよびその製造方法
US8003426B2 (en) Method for manufacturing package structure of optical device
JP2003332542A (ja) 半導体装置およびその製造方法
JP2008053546A (ja) 受光素子
KR20070005933A (ko) 광 센서의 패키징 방법
JP2007158293A (ja) 電子部品およびその製造方法、樹脂封止用印刷機
JP6104624B2 (ja) 半導体デバイスの製造方法および半導体デバイス
JP5214356B2 (ja) 半導体装置の製造方法
JP2006005612A (ja) 撮像モジュール
JPH10214437A (ja) 光学ユニット及びその製造方法
JP2005285886A (ja) 光半導体パッケージ及びその製造方法
JP2007027559A (ja) 表面実装型電子部品、その製造方法および光学電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130628

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513