KR20070005933A - 광 센서의 패키징 방법 - Google Patents

광 센서의 패키징 방법 Download PDF

Info

Publication number
KR20070005933A
KR20070005933A KR1020067013500A KR20067013500A KR20070005933A KR 20070005933 A KR20070005933 A KR 20070005933A KR 1020067013500 A KR1020067013500 A KR 1020067013500A KR 20067013500 A KR20067013500 A KR 20067013500A KR 20070005933 A KR20070005933 A KR 20070005933A
Authority
KR
South Korea
Prior art keywords
leadframe
lens
panel
leadframes
panels
Prior art date
Application number
KR1020067013500A
Other languages
English (en)
Other versions
KR101106329B1 (ko
Inventor
헤이 밍 시우
와이 용 초우
캄 파이 리
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20070005933A publication Critical patent/KR20070005933A/ko
Application granted granted Critical
Publication of KR101106329B1 publication Critical patent/KR101106329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 센서 디바이스는, 센서 IC가 전기적으로 접속되는 제1 QFN 유형의 리드프레임을 포함한다. 제2 리드프레임은 렌즈를 홀딩하기 위해 제공된다. 제3 리드프레임은 제1 및 제2 리드프레임 사이에 배치되어 IC를 렌즈로부터 적절하게 이격시킨다. 리드프레임 패널들의 사용에 의해 다수의 센서 디바이스가 동시에 어셈블링된다.
이미지 센서 디바이스, 센서 IC, QFN 유형의 리드프레임, 렌즈

Description

광 센서의 패키징 방법{METHOD OF PACKAGING AN OPTICAL SENSOR}
본 발명은 이미지 및 광 센서에 관한 것으로, 보다 구체적으로는 광 센서의 패키징 방법과 그 결과 생성된 패키징된 센서 제품에 관한 것이다.
디지털 카메라, 캠코더, 오디오 플레이어 등의 더 작고 더 스마트한 산업적 소비자용의 전자 제품에 대한 지속적인 요구가 존재하고 있다. 이러한 소형화 및 증가된 기능은, 반도체 회로 및 웨이퍼의 설계 및 제조에 있어서의 진보로 인한 것이다. 또한 전자 제품에서의 광 및 이미지 센서의 사용은 매우 증가되고 있다. 이러한 센서 디바이스는 여러 다양항 방식으로 패키징된다. 예를 들면, 세라믹 리드리스(leadless) 칩 캐리어 내의 광 센서는 양호한 광학적 품질을 가지지만 패키지 폼 팩터가 크다. 웨이퍼 레벨 패키지는 더 작은 폼 팩터와 양호한 광학적 품질을 가지지만 매우 고가이다. 이미지 센서는 또한 몰딩된 QFP(quad flat pack)로서 이용가능하다. QFP는 가격이 적당하지만, 광학적 품질이 떨어지며 패키지 폼 팩터가 크다. 또한, 광 센서 이미지 센터를 광 렌즈의 광 축과 정확하게 정렬하고 적절한 유리 높이 스탠드 오프(stand off)를 제공하는 것이 중요하다.
낮은 패키지 폼 팩터, 적당한 가격, 높은 광학적 품질을 갖는 패키징된 이미지 센서를 제공하는 것이 바람직할 것이다.
본 발명의 이하의 상세한 설명과 전술한 요약은 첨부된 도면과 함께 결부될 때 보다 잘 이해될 것이다. 본 발명을 예시하기 위해, 도면에는 현재 바람직한 실시예가 도시되어 있다. 그러나, 본 발명은 도시된 구성 및 매개체들이 정확한 것으로 제한되지 않음을 알 것이다.
도 1은 본 발명에 따른 광 센서 디바이스의 확대된 상부 사시도이다.
도 2는 도 1의 광 센서 디바이스의 확대된 하부 사시도이다.
도 3은 본 발명에 따른 광 센서 디바이스를 형성하는데에 이용되는 제1 리드프레임 패널의 사시도이다.
도 4는 본 발명의 방법에 따라 이미지 센서 IC를 제1 리드프레임에 부착시키고, IC를 제1 리드프레임에 와이어본딩하고, IC의 액티브 영역 상에 접착제를 배치하는 단계를 나타내는 확대된 사시도이다.
도 5는 본 발명에 따라 광 센서 디바이스를 형성하는 데에 이용되는 제2 리드프레임 패널의 사시도이다.
도 6은 본 발명의 방법에 따라 도 5의 제2 리드프레임 패널의 제2 리드프레임 내에 렌즈를 배치하는 단계를 나타내는 확대된 사시도이다.
도 7a는 본 발명의 방법에 따라 제1 및 제2 리드프레임 패널 사이에 제3 리드프레임 패널을 배치하는 단계를 나타내는 사시도이며, 도 7b는 도 7a의 제3 리드프레임의 단면도이다.
도 8은 본 발명의 방법에 따른 리드프레임 패널 정렬 단계를 나타내는 확대 된 사시도이다.
도 9는 본 발명의 방법에 따른 몰딩 단계를 나타낸 매우 확대된 단면도이다.
도 10은 본 발명의 발명에 따른 테이프 제거 단계를 나타낸 사시도이다.
도 11은 본 발명의 방법에 따른 다이싱 단계를 나타낸 사시도이다.
첨부된 도면과 관련지어 이하에 개시되는 상세한 설명은 본 발명에 대한 현재의 바람직한 실시예의 설명이며, 본 발명이 실시될 수도 있는 형태들만을 나타내려는 것은 아니다. 본 발명의 정신 및 범주 내에 포함되는 서로 다른 실시예들에 의해 동일하거나 등가인 기능들이 달성될 수 있음을 알 것이다.
도면 내의 소정의 특징부들은 예시를 용이하게 하기 위해 확대되어 있으며 도면 및 그 구성요소들은 적절한 비율로 예시될 필요는 없다. 그러나, 당업자라면 이러한 상세 사항에 대해서는 용이하게 이해할 것이다. 도면에서, 동일한 참조부호는 동일한 구성요소를 나타내는 데에 이용된다.
본 발명은 표준 고밀도 어레이 포맷, QFN(quad flat no-lead) 어셈블리 인프라스트럭쳐에 기초하여 근접한 칩 스케일 패키지 내에 저가이며 높은 광학적 품질을 갖는 이미지 센서 디바이스를 제공한다. 어셈블리 높이와 고유의 기계적 구조 설계에 대한 엄격한 허용 오차로 인해 몰드 캐비티 높이와 매칭되는 근사한 치수를 제공하게 된다. 패키징된 센서 디바이스는 정확한 높이 스탠드오프 오브젝트로서 내부 리드프레임 패널을 이용하여 센서의 초점 길이를 제어한다. 렌즈는 테이프로 자신의 리드프레임 패널에 부착된다. 이 테이프는 수지 방출(bleeding)을 방지하 여서, 렌즈를 깨끗하게 유지하고 포스트 몰드 클리닝을 용이하게 해준다.
보다 구체적으로는, 일실시예에서, 본 발명은 복수의 리드 핑거에 의해 둘러싸인 중앙 다이 수신 영역을 갖는 제1 리드프레임과 제1 리드프레임의 다이 수신 영역 내에 배치된 센서 집적 회로(IC)를 포함하는 이미지 센서 디바이스를 제공한다. 이 IC는 액티브 영역과 주변 본딩 패드 영역을 갖는 제1 면을 갖는다. 주변 본딩 패드 영역은 복수의 본딩 패드를 포함한다. IC 본딩 패드 각각과 제1 리드프레임의 리드프레임 리드 핑거중 대응하는 각각에 복수의 와이어가 와이어 본딩되어, IC와 제1 리드프레임을 전기적으로 접속시킨다. 중앙 렌즈 수신 영역을 갖는 제2 리드프레임이 제공된다. 제2 리드프레임의 중앙 렌즈 수신 영역 내에는 투명 렌즈가 배치되며, 제2 리드프레임은 제1 리드프레임 위에 배치되어 렌즈가 IC 액티브 영역 위에 배치되게 된다. IC 액티브 영역 상에는 투명 접착제가 배치되어 렌즈가 IC에 확실하게 접착되게 한다. 제1 및 제2 리드프레임 사이에 와이어본드 위에 몰드 화합물이 주입된다. 이미지 센서 디바이스의 어셈블리 동안, 제1 및 제2 리드프레임 사이에 제3 리드프레임이 배치되어 IC 액티브 면과 렌즈 사이의 간격(spacing)을 제어하게 된다.
다른 실시예에서, 본 발명은 광 센서의 패키징 방법을 제공한다. 이 방법은,
복수의 제1 리드프레임을 포함하는 제1 리드프레임 패널을 제공하는 단계 ― 제1 리드프레임 각각은 중앙 다이 수신 영역을 둘러싸는 복수의 리드 핑거를 가짐 ― 와,
제1 리드프레임 패널의 제1 측 위에 제1 테이프를 배치하는 단계와,
복수의 센서 집적 회로(IC)를 제공하는 단계 ― IC 각각은 제1 면과 제2 면을 가지며, 제1 면은 액티브 영역과 주변 본딩 패드 영역을 가지며, 주변 본딩 패드 영역은 복수의 본딩 패드를 포함함 ― 와,
제1 리드프레임 패널의 제1 리드프레임의 다이 수신 영역의 각각 내에 복수의 IC를 배치하는 단계 ― IC의 제2 면은 제1 테이프에 의해 다이 수신 영역 내에 고정되어 있음 ― 와,
와이어본딩을 통해 복수의 와이어로, IC의 IC 본딩 패드 각각과 제1 리드프레임의 리드프레임 리드 핑거중 대응하는 각각을 전기적으로 접속시켜서 IC와 제1 리드프레임을 전기적으로 접속시키는 단계와,
복수의 제2 리드프레임을 갖는 제2 리드프레임 패널을 제공하는 단계 ― 제2 리드프레임 각각은 중앙 렌즈 수신 영역을 가짐 ― 와,
제2 리드프레임 패널의 제1 측 위에 제2 테이프를 배치하는 단계와,
제2 리드프레임의 렌즈 수신 영역 각각 내에 투명 렌즈를 배치하는 단계 ― 렌즈는 제2 테이프에 의해 렌즈 수신 영역 내에 고정됨 ― 와,
IC의 액티브 영역의 각각에 순수한(clear) 접착제 글롭(globs)을 놓는 단계와,
제3 리드프레임 패널을 제공하는 단계와,
제1 및 제2 리드프레임 패널의 제2 면들 사이에 제3 리드프레임 패널을 배치하는 단계와,
접착체 글롭에 의해 IC 각각이 대응하는 렌즈에 접착되도록 제1 및 제2 리드프레임 패널을 서로 마주보게 하여 누르는 단계와,
제1 및 제2 리드프레임 패널 사이에 몰드 화합물을 주입하여서 몰드 화합물이 본딩 패드 및 와이어를 피복하게 하는 단계와,
제1 및 제2 리드프레임 패널의 제1 면들로부터 테이프를 제거하는 단계와,
리드프레임을 패널로부터 분리하여서 개별적인 디바이스들을 형성하는 단계를 포함한다.
도 1을 참조하면, 본 발명에 따른 패키징된 광 센서 디바이스(10)의 확대된 상부 사시도가 도시되어 있다. 센서 디바이스(10)는 QFN(quad flat no-lead) 유형 패키지인 것이 바람직하다. QFN 유형 패키지는 작은 폼 팩터와 낮은 프로파일과 낮은 어셈블리 가격으로 인해 바람직하다. 센서 디바이스(10)는, 제2 리드프레임(16) 내에 꼭맞는 렌즈(14)를 통해 볼 수 있는 센서 집적 회로(IC)(12)를 포함한다. 도 2는 광 센서 디바이스(10)의 확대된 하부 사시도로서, IC(12)의 하부측과 제1 리드프레임(20)(도 3 참조)의 리드 핑거(18)를 나타낸다. 패키징된 디바이스(10)는 사각형 또는 정사각형 형상이며 렌즈(14)는 일반적으로 원형(14)이다. 그러나, 디바이스(10) 및 렌즈는 이러한 형태에 한정되지 않으며 패키지의 형상 및 렌즈는 형상은 변할 수도 있다.
도 3-11은 센서 디바이스(10)를 패키징하는 공정에서의 여러 단계들을 도시한 도면이다. 도 3은 복수의 제1 리드프레임(20)을 갖는 제1 리드프레임 패널(22)의 사시도이다. 센서 디바이스(10)를 패키징하는 공정에서의 제1 단계는 제1 리드 프레임 패널(22)을 제공하는 것이다. 도시된 실시예에서, 제1 리드프레임 패널(22)은 3개의 5×5 매트릭스의 제1 리드프레임(20)을 포함한다. 그러나, 리드프레임 패널(22)은 리드프레임(20)을 더 많이 포함하거나 혹은 더 적게 포함할 수도 있다. 제1 리드프레임 패널(22)의 외부 주변 또는 에지는, 이하에 보다 상세히 설명되는 바와 같이 제1 리드프레임 패널(22)을 다른 리드프레임 패널과 정렬시키는 데에 이용되는 복수의 이격된 구멍들(24)을 포함한다. 개별적인 제1 리드프레임(20) 각각은 중앙 다이 수신 영역(28)을 둘러싸는 복수의 리드 핑거(18)(도 4)를 포함한다. 리드 핑거(18)는 접속 바(30)로부터 다이 수신 영역(28)을 향하여 내부로 확장된다. 다른 실시예에서, 제1 리드프레임(20)은 IC(12)를 홀딩하기 위한 플래그 멤버들을 포함할 수 있다. 당업자에게 공지된 바와 같이, 제1 리드프레임 패널(22)은 구리와 같은 금속으로 형성되며, 제1 리드프레임(20)은 펀칭, 스탬핑 또는 에칭에 의해 형성된다.
도 3은 제1 리드프레임 패널(22)의 제1 면 위에 제1 테이프(32)를 배치하는 단계를 나타낸 도면이다. 제1 테이프(32)는 당업자에게 공지된 유형의 것이며 제1 리드프레임 패널(22)이 접착되는 한쪽 측 상에 접착제를 갖는다. 제1 테이프(32)가 제2 리드프레임 패널(22)의 제1 측에 도포된 후, 센서 IC(12)는 제1 리드프레임 패널(22)의 제1 리드프레임(20)의 다이 수신 영역(28) 내에 배치된다. IC(12) 각각은 제1 면 및 제2 면을 갖는다. 제1 면은 액티브 영역 및 주변 본딩 패드 영역을 갖는다. 주변 본딩 패드 영역은 복수의 본딩 패드를 포함한다. 센서 IC(12)는, 당업자에게 공지되어 상업적으로 용이하게 이용할 수 있는 유형의 CMOS 센서 디바이스인 것이 바람직하다. IC(12)는 약 15mils의 두께 또는 높이를 갖는다. IC(12) 각각은 수광 또는 액티브 영역을 포함하는 것 외에도, A/D 변환기 및 DSP 또는 연산 유형의 동작을 수행하기 위한 로직 영역과 같은 회로 및 로직을 포함한다. IC(12)는, IC(12)의 제2 면(하부 측)이 제1 테이프(32)에 접착되어 IC(12)가 제1 테이프(32)에 의해 다이 수신 영역(28) 내에 고정되도록 다이 수신 영역(28) 내에 배치된다. 리드프레임 위치적 공차(tolerance) 제조 시의 정확하고 엄격한 제어 능력을 이용함으로써, IC(12)는 제1 리드프레임(20)의 다이 수신 영역(28) 내에 정확하게 위치된다.
도 4는 다이 수신 영역(28) 내에 고정된 센서 IC(12)를 나타내는 확대된 사시도이다. IC 본딩 패드 각각과 리드 핑거(18)의 대응하는 각각에 복수의 와이어(34)가 와이어본딩되어 IC(12) 및 리드프레임(22)을 전기적으로 접속시킨다. 와이어본딩은 통상적인 방식으로 행해진다. 당업자에게 공지된 바와 같은 임의의 도전성 금속 또는 이들 금속의 조합이 와이어(34)를 형성하는 데에 이용될 수도 있다. 적절한 본드 와이어는 전형적으로, 구리 또는 금과 같은 도전성 금속을 포함하며 미세한 와이어(지름 50㎛ 미만) 또는 두꺼운 와이어(지름 50㎛ 초과)일 수 있다. 본 바람직한 실시예에서, 와이어(34)는 금으로 형성된 미세한 와이어이다. IC(12)가 와이어 본딩을 통해 제1 리드프레임(20)에 전기적으로 접속된 후, 순수한(clear) 접착제 글롭(36)이 IC(12)의 액티브 영역 상에 놓여진다. 접착제 글롭(36)은 경화되기 전에 액체 형태의 순수한 에폭시를 포함할 수 있다. 접착제 글롭(36)은 임의의 디스펜싱 시스템에 의해 센서 액티브 영역 상에 피착될 수 있다.
도 5는 광 센서 디바이스(10)를 형성하는 데에 이용되는 제2 리드프레임 패널(38)의 사시도이다. 제2 리드프레임 패널(38)은 복수의 제2 리드프레임(16)을 포함한다. 제2 리드프레임 패널(38) 및 제2 리드프레임(16)은 제1 리드프레임 패널(22) 및 제1 리드프레임(20) 각각을 매칭시키도록 크기 및 형상이 조절된다. 따라서, 도시된 실시예에서, 제2 리드프레임 패널(38)은 3개의 5×5 매트릭스의 제2 리드프레임(16)을 포함한다. 또한 제1 리드프레임 패널(22)과 마찬가지로, 제2 리드프레임 패널(38)은 구리와 같은 금속이며 프레싱, 스탬핑 또는 에칭에 의해 형성될 수 있다. 제2 리드프레임(16) 각각은 중앙 렌즈 수신 영역(40)(도 6)을 갖는 영역을 포함한다. 제2 리드프레임은 영역 접속 바(42)를 통해 접속된다. 제2 리드프레임 패널(38)은 그 주변을 따라 복수의 이격된 구멍(44)을 포함하는 것이 바람직하다. 도 5는 그 제1 측 위에 배치된 제2 테이프(46)를 갖는 제2 리드프레임 패널(38)을 나타낸다. 도면에서, 제2 테이프(46)는 제2 리드프레임 패널(38)의 하부측 상에 있다.
도 6은 제2 리드프레임 패널(38)의 제2 리드프레임(16)의 렌즈 수신 영역(40) 내에 렌즈(14)를 배치하는 단계를 나타낸 확대된 사시도이다. 렌즈(14)는 순수한 플라스틱 또는 유리일 수 있다. 렌즈(14)는 반사되지 않는 광학적 등급의 유리이며 약 15 내지 16 mils의 두께를 갖는 것이 바람직하다. 렌즈(14)는 원하면 광을 필터링하기 위한 여러 재료로 코팅될 수 있다. 렌즈(14)는 제2 테이프(46)의 면 상의 접착제에 의해 렌즈 수신 영역(40) 내에 고정된다. 제1 리드프레임(20)과 마찬가지로, 리드프레임 위치적 공차 제조시의 정확하고 엄격한 제어를 수행하는 능력으로 인해 렌즈(14)가 제2 리드프레임(16) 내에 정확하게 위치될 수 있게 된다.
이제 도 7a를 참조하면, 제1 및 제2 리드프레임 패널들(22, 38) 사이에 제3 리드프레임 패널(50)을 배치하는 단계를 나타낸 사시도가 도시되어 있다. 보다 구체적으로는, 제3 리드프레임 패널(50)은 제1 및 제2 리드프레임 패널들(22, 38)의 제2 면들 사이에 배치된다. 그 후, 제1 및 제2 리드프레임 패널들(22, 38)은, IC(12)의 각각이 접착제 글롭(36)에 의해 대응하는 렌즈(14) 각각에 접착되도록 서로 마주보고 프레싱된다. 또한, 이 프레싱 액션은, 접착제 글롭(36)이 IC(12)의 면 위에 균일하게 퍼지도록 해준다. 제3 리드프레임 패널(50)은 IC(12)로부터 렌즈(14)의 정확한 스탠드 오프로서 동작한다.
도 7b는 제3 리드프레임 패널(50)의 A-A선을 따른 단면도이다. 제3 리드프레임 패널(50)은 에지 부분(52) 및 중앙부(54)를 포함한다. 중앙부(54)는 후술하는 바와 같이, 제1 및 제2 리드프레임 패널들(22, 38) 사이와 본드 와이어(34) 주위에 몰드 화합물이 주입되도록 하기 위해 그 높이를 감소시키도록 에칭되어 있다. 제3 리드프레임 패널(50)은 또한 복수의 이격된 구멍(56)을 포함한다. 제1, 제2 및 제3 리드프레임 패널들(22, 38, 50)은 모두 동일한 CTE(coefficient of thermal expansion)을 갖도록 동일한 재료로 형성된다. 본 바람직한 실시예에서, 세 개의 리드프레임 패널들(22, 38, 50)은 스탬핑되거나 에칭된 구리로 이루어진다.
도 8은 리드프레임 패널 정렬 단계를 나타내는 확대된 사시도이다. 이 단계에서, 제1, 제2 및 제3 리드프레임 패널들(22, 38, 50)은 각 리드프레임 패널들의 구멍(24, 44, 56)으로 삽입되는 가이드 핀(58)에 의해 정렬된다. 각 리드프레임 패널의 구멍(24, 44, 56)은 각 패널 주위의 동일한 위치에 배치되어 패널이 정확하게 정렬되도록 한다. IC(12) 및 렌즈(14) 양쪽의 매우 정확한 배치와 결합되어 패널들을 정확하게 정렬함으로써, 각 IC(12)의 센터와 렌즈(14)의 광축들 간의 정확한 정렬을 제공하게 되며 이는 이미지 센서 디바이스를 어셈블링하는데에 매우 중요하다. 당업자에게 공지된 바와 같이, 렌즈의 광축 및 센서 이미지 서클 센터의 오정렬은 결함을 유발하는 큰 원인이며 이에 따라 광 센서 제조시에 손실이 발생한다. IC(12) 및 렌즈(14) 양쪽을 수신하기 위한 리드프레임을 사용함으로써, 본 발명은 매우 정확한 배치를 가능하게 해주며 이에 따라 정렬 정확성이 향상된다. 렌즈(14)를 IC(12)의 액티브 영역에 접착하는 접착제 글롭(36)을 경화시키도록 열 경화 공정이 수행될 수도 있다.
도 9는 본 발명에 따라 광 센서를 패키징하는 공정에서의 몰딩 단계를 나타낸 도면이다. 상부 및 하부 몰드(60, 62)는 제2 및 제1 리드프레임 패널들(38, 22) 각각 위에 배치된다. 그 후, 몰드 화합물(64)이 제1 및 제2 리드프레임 패널들(22, 38) 사이에 주입되어, 몰드 화합물(64)이 IC 본딩 패드(66), 본드 와이어(34) 및 리드 핑거(18)의 일부를 피복하게 된다. 전술한 바와 같이, 제3 리드프레임 패널(50)은 제1 및 제2 리드프레임 패널들(22, 38) 사이의 스탠드 오프로서 기능하며 IC(12)로부터 소정의 거리에 렌즈(14)를 유지한다. 매트릭스 주변의 디바이스에 대해, 제3 리드프레임 패널(50)의 단단한 에지에 의해 스탠드 오프가 유지된다. 매트릭스의 센터 내의 유닛에 대해, 몰드 주입 공정 동안, 주입된 몰드 화합물은, 센터 유닛에 대한 스탠드 오프가 얻어지도록 제1 및 제2 리드프레임(20, 16) 각각을 분리되게 밀어낸다. 전형적인 플라스틱 IC 패키징 공정에서, 몰드 화합물 주입 압력은 5톤 이상이며 이는 몰드 화합물이 밀집하게 패킹되게 해준다.
몰드 화합물(64)의 주입 및 경화 후에, 제1 및 제2 테이프들(32, 46)은 제1 및 제2 리드프레임 패널들(22, 38)의 제1 면들로부터 제거된다. 제1 및 제2 테이프들(32, 46)은 수동으로 혹은 상업적으로 이용가능한 장비로 제거될 수 있다. 도 10은 제1 리드프레임 패널(22)로부터 제거되는 제1 테이프(32)를 나타낸다. 제2 테이프(46)는 동일한 방식으로 제거된다. 그 후, 도 11에 도시된 바와 같이, 형성된 디바이스의 매트릭스는 개별적인 디바이스들을 형성하도록 다이싱된다. 당업자에게 공지된 바와 같이, 다이싱은 소잉(sawing)에 의해 수행될 수 있다. 도 9는 리드프레임이 절단될 수도 있는 점선(70)을 따른 위치를 나타낸 도면이다. 일실시예에서, 이미지 센서 디바이스(10)는 약 40mils의 총 높이를 갖는다. 렌즈(14) 및 순수한 접착제 글롭(36)은 광이 그것을 통과하고 센서 IC(12)의 액티브 영역 상으로 통과할 수 있게 해준다. 렌즈(14)는 제2 테이프(46)에 의해 피복되기 때문에, 렌즈 상으로의 수지 방출이 방지된다. 그러나, 렌즈(14) 상으로의 임의의 수지 방출이 일어나는 경우, 후속의 워터 제트 크리닝이 수행되어 이러한 수지를 제거할 수 있다. 제2 테이프(46)는 또한 렌즈(14)의 잠재적 표면 스크래칭을 방지한다.
본 발명의 바람직한 실시예의 설명은 예시 및 설명을 위해 제시되었지만, 개시된 형태로 본 발명을 제한하려는 의도는 아니다. 당업자라면 본 발명의 광범위한 신규한 개념으로부터 벗어나지 않고 전술한 실시예에 대한 변경이 행해짐을 알 것이다. 따라서, 본 발명은 개시된 특정 실시예에 한정되지 않으며 첨부된 특허청구범위에 의해 정의되는 바와 같은 본 발명의 정신 및 범주 내에서 변경을 수용함을 알 것이다.

Claims (13)

  1. 광 센서의 패키징 방법에 있어서,
    복수의 제1 리드프레임을 포함하는 제1 리드프레임 패널을 제공하는 단계 ― 상기 제1 리드프레임 각각은 중앙 다이 수신 영역을 둘러싸는 복수의 리드 핑거를 가짐 ― 와,
    상기 제1 리드프레임 패널의 제1 측 위에 제1 테이프를 배치하는 단계와,
    복수의 센서 집적 회로(IC)를 제공하는 단계 ― 상기 IC 각각은 제1 면과 제2 면을 가지며, 상기 제1 면은 액티브 영역과 주변 본딩 패드 영역을 가지며, 상기 주변 본딩 패드 영역은 복수의 본딩 패드를 포함함 ― 와,
    상기 제1 리드프레임 패널의 상기 제1 리드프레임의 상기 다이 수신 영역의 각각 내에 상기 복수의 IC를 배치하는 단계 ― 상기 IC의 제2 면은 상기 제1 테이프에 의해 상기 다이 수신 영역 내에 고정되어 있음 ― 와,
    와이어본딩을 통해 복수의 와이어로, 상기 IC의 IC 본딩 패드 각각과 상기 제1 리드프레임의 리드프레임 리드 핑거중 대응하는 각각을 전기적으로 접속시켜서 상기 IC 및 상기 제1 리드프레임을 전기적으로 접속시키는 단계와,
    복수의 제2 리드프레임을 갖는 제2 리드프레임 패널을 제공하는 단계 ― 상기 제2 리드프레임 각각은 중앙 렌즈 수신 영역을 가짐 ― 와,
    상기 제2 리드프레임 패널의 제1 측 위에 제2 테이프를 배치하는 단계와,
    상기 제2 리드프레임의 렌즈 수신 영역 각각 내에 투명 렌즈를 배치하는 단 계 ― 상기 렌즈는 상기 제2 테이프에 의해 상기 렌즈 수신 영역 내에 고정됨 ― 와,
    상기 IC의 상기 액티브 영역의 각각에 순수한(clear) 접착제 글롭(globs)을 놓는 단계와,
    제3 리드프레임 패널을 제공하는 단계와,
    상기 제1 및 제2 리드프레임 패널의 제2 면들 사이에 상기 제3 리드프레임 패널을 배치하는 단계와,
    상기 접착체 글롭에 의해 상기 IC 각각이 대응하는 렌즈에 접착되도록 상기 제1 및 제2 리드프레임 패널을 서로 마주보게 하여 누르는 단계와,
    상기 제1 및 제2 리드프레임 패널 사이에 몰드 화합물을 주입하여서 상기 몰드 화합물이 상기 본딩 패드 및 상기 와이어를 피복하게 하는 단계와,
    상기 제1 및 제2 리드프레임 패널의 제1 면들로부터 테이프를 제거하는 단계와,
    상기 리드프레임을 패널들로부터 분리하여서 개별적인 디바이스들을 형성하는 단계
    를 포함하는 광 센서 패키징 방법.
  2. 제1항에 있어서,
    상기 분리 단계는 톱(saw)으로 상기 리드프레임 패널들을 개별화하는 단계를 포함하는 광 센서 패키징 방법.
  3. 제2항에 있어서,
    상기 형성된 개별적 디바이스들은 QFN 유형 디바이스인 광 센서 패키징 방법.
  4. 제1항에 있어서,
    상기 제1, 제2 및 제3 리드프레임 패널들의 에지들을 따라 배치된 구멍들에 삽입되는 적어도 하나의 정렬 핀을 이용하여 상기 제1, 제2 및 제3 리드프레임들을 정렬하는 단계를 더 포함하는 광 센서 패키징 방법.
  5. 제1항에 있어서,
    상기 제3 리드프레임의 적어도 일측은 부분적으로 에칭되어 상기 제1 및 제2 리드프레임 패널들 사이에 상기 몰드 화합물이 주입되는 것을 가능하게 하는 광 센서 패키징 방법.
  6. 제1항에 있어서, 상기 렌즈는 유리를 포함하는 광 센서 패키징 방법.
  7. 제1항에 있어서,
    상기 제2 테이프는 수지 방출로부터 상기 렌즈를 보호하는 광 센서 패키징 방법.
  8. 제1항에 있어서,
    상기 제3 리드프레임 패널의 높이는 상기 IC 및 그 각각의 렌즈의 초점 길이에 따라 결정되는 광 센서 패키징 방법.
  9. 이미지 센서 디바이스에 있어서,
    복수의 리드 핑거로 둘러싸인 중앙 다이 수신 영역을 갖는 제1 리드프레임과,
    상기 제1 리드프레임의 상기 중앙 다이 수신 영역 내에 배치된 센서 집적 회로(IC) ―상기 IC는 액티브 영역 및 주변 본딩 패드 영역을 갖는 제1 면을 가지며, 상기 주변 본딩 패드 영역을 복수의 본딩 패드를 포함함 ― 와,
    상기 IC 본딩 패드 각각과 상기 제1 리드프레임의 리드프레임 리드 핑거의 대응하는 각각에 와이어 본딩되어 상기 IC 및 상기 제1 리드프레임을 전기적으로 접속시키는 복수의 와이어와,
    중앙 렌즈 수신 영역을 갖는 제2 리드프레임과,
    상기 제2 리드프레임의 상기 중앙 렌즈 수신 영역 내에 배치된 투명 렌즈 ― 상기 제2 리드프레임은 상기 제1 리드프레임 위에 배치되어 상기 렌즈가 상기 IC 액티브 영역 위에 배치되도록 함 ― 와,
    상기 IC 액티브 영역 상에 배치되며 상기 렌즈를 상기 IC에 고정시키는 투명 접착제와,
    상기 제1 및 제2 리드프레임들 사이와 상기 와이어 본드 위에 주입되는 몰드 화합물 ― 상기 이미지 센서 디바이스의 어셈블리 동안, 제3 리드프레임이 상기 제1 및 제2 리드프레임들 사이에 배치되어 상기 IC 액티브 면과 상기 렌즈 사이의 간격을 제어함 ―
    을 포함하는 이미지 센서 디바이스.
  10. 제9항에 있어서,
    상기 투명 접착제는 순수한(clear) 에폭시를 포함하는 이미지 센서 디바이스.
  11. 제9항에 있어서,
    상기 제1, 제2 및 제3 리드프레임은 구리로 형성되는 이미지 센서 디바이스.
  12. 제9항에 있어서,
    상기 렌즈는 유리로 이루어지는 이미지 센서 디바이스.
  13. 제9항에 있어서,
    상기 제1 리드프레임은 QFN 유형인 이미지 센서 디바이스.
KR1020067013500A 2004-01-06 2005-01-03 광 센서 패키징 방법 KR101106329B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/752,159 US6905910B1 (en) 2004-01-06 2004-01-06 Method of packaging an optical sensor
US10/752,159 2004-01-06
PCT/US2005/000057 WO2005067657A2 (en) 2004-01-06 2005-01-03 Method of packaging an optical sensor

Publications (2)

Publication Number Publication Date
KR20070005933A true KR20070005933A (ko) 2007-01-10
KR101106329B1 KR101106329B1 (ko) 2012-01-18

Family

ID=34634541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067013500A KR101106329B1 (ko) 2004-01-06 2005-01-03 광 센서 패키징 방법

Country Status (6)

Country Link
US (2) US6905910B1 (ko)
JP (1) JP4925832B2 (ko)
KR (1) KR101106329B1 (ko)
CN (1) CN100495689C (ko)
TW (1) TWI344218B (ko)
WO (1) WO2005067657A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420877B1 (ko) * 2007-07-23 2014-07-17 내셔널 세미콘덕터 코포레이션 리드프레임 패널

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
US20090026567A1 (en) * 2004-07-28 2009-01-29 Industrial Technology Research Institute Image sensor package structure and method for fabricating the same
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US20080283952A1 (en) * 2005-12-24 2008-11-20 Choi Hyun-Kyu Semiconductor Package, Method of Fabricating the Same and Semiconductor Package Module For Image Sensor
TWI376774B (en) * 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
CN101488476B (zh) * 2009-02-25 2011-06-22 苏州晶方半导体科技股份有限公司 封装方法
EP2551749A1 (en) * 2011-07-26 2013-01-30 Research in Motion Corporation Optical navigation modules for mobile communication devices
DE102012109156A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Bauteilanordnung und Verfahren zum Herstellen von elektrischen Bauteilen
US20140312450A1 (en) * 2013-04-23 2014-10-23 Sensors Unlimited, Inc. Small Size, Weight, and Packaging of Image Sensors
US9368423B2 (en) * 2013-06-28 2016-06-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using substrate with conductive posts and protective layers to form embedded sensor die package
WO2017007425A1 (en) * 2015-07-09 2017-01-12 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules including overmold supporting an optical assembly
TWI562011B (en) * 2016-03-09 2016-12-11 Chipmos Technologies Inc Optical fingerprint sensor package structure
DE102018200140A1 (de) * 2018-01-08 2019-07-11 Robert Bosch Gmbh Umweltsensor, Umweltsensorzwischenprodukt und Verfahren zum Herstellen einer Vielzahl von Umweltsensoren
US11658083B2 (en) * 2020-12-09 2023-05-23 Texas Instruments Incorporated Film covers for sensor packages

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011294A (en) * 1996-04-08 2000-01-04 Eastman Kodak Company Low cost CCD packaging
US6034429A (en) * 1997-04-18 2000-03-07 Amkor Technology, Inc. Integrated circuit package
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
JP3548673B2 (ja) * 1997-08-28 2004-07-28 シャープ株式会社 電子回路素子
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
JPH1197656A (ja) * 1997-09-22 1999-04-09 Fuji Electric Co Ltd 半導体光センサデバイス
JP2991172B2 (ja) * 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
CN1187822C (zh) * 1998-12-02 2005-02-02 株式会社日立制作所 半导体装置及其制造方法和电子装置
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
WO2001015237A1 (en) 1999-08-20 2001-03-01 Amkor Technology, Inc. Chip-sized optical sensor package
US6266197B1 (en) * 1999-12-08 2001-07-24 Amkor Technology, Inc. Molded window array for image sensor packages
US6384472B1 (en) * 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same
US6285064B1 (en) * 2000-03-28 2001-09-04 Omnivision Technologies, Inc. Chip scale packaging technique for optical image sensing integrated circuits
US6342406B1 (en) * 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
US6627482B2 (en) * 2001-02-09 2003-09-30 Harvatek Corporation Mass production technique for surface mount optical device with a focusing cup
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US6667543B1 (en) * 2002-10-29 2003-12-23 Motorola, Inc. Optical sensor package
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
US6856014B1 (en) * 2003-12-29 2005-02-15 Texas Instruments Incorporated Method for fabricating a lid for a wafer level packaged optical MEMS device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420877B1 (ko) * 2007-07-23 2014-07-17 내셔널 세미콘덕터 코포레이션 리드프레임 패널

Also Published As

Publication number Publication date
CN100495689C (zh) 2009-06-03
US20050146001A1 (en) 2005-07-07
WO2005067657A3 (en) 2006-04-06
TWI344218B (en) 2011-06-21
US20050156301A1 (en) 2005-07-21
US6905910B1 (en) 2005-06-14
CN1914723A (zh) 2007-02-14
WO2005067657A2 (en) 2005-07-28
JP4925832B2 (ja) 2012-05-09
KR101106329B1 (ko) 2012-01-18
TW200532929A (en) 2005-10-01
JP2007518275A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
US20050156301A1 (en) Method of packaging an optical sensor
KR101031394B1 (ko) 광 센서 패키지
JP3630447B2 (ja) 固体撮像素子の製造方法
US6897428B2 (en) Solid-state imaging device and method for manufacturing the same
US7405100B1 (en) Packaging of a semiconductor device with a non-opaque cover
US5923958A (en) Method for semiconductor chip packaging
US20050167790A1 (en) Integrated circuit package with transparent encapsulant and method for making thereof
US6918178B2 (en) Method of attaching a heat sink to an IC package
JPH0685222A (ja) 固体撮像装置
US7719585B2 (en) Solid-state imaging device
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
JP2002076040A (ja) 半導体装置及びその製造方法
WO1998044547A1 (fr) Procede de production d'un dispositif a semiconducteur
JPH09252014A (ja) 半導体素子の製造方法
JP2003332542A (ja) 半導体装置およびその製造方法
KR20070015014A (ko) 적층형 다이 패키지의 제작 방법
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
JP2003197846A (ja) リードフレームおよびこれを用いた半導体装置
US20020048851A1 (en) Process for making a semiconductor package
JP2010027821A (ja) 半導体装置の製造方法および半導体装置
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
KR100843736B1 (ko) 얇은 두께를 갖는 반도체 개별소자 패키지
CN117096166A (zh) 图像传感器封装结构及相关方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee