KR101420877B1 - 리드프레임 패널 - Google Patents

리드프레임 패널 Download PDF

Info

Publication number
KR101420877B1
KR101420877B1 KR1020070119185A KR20070119185A KR101420877B1 KR 101420877 B1 KR101420877 B1 KR 101420877B1 KR 1020070119185 A KR1020070119185 A KR 1020070119185A KR 20070119185 A KR20070119185 A KR 20070119185A KR 101420877 B1 KR101420877 B1 KR 101420877B1
Authority
KR
South Korea
Prior art keywords
contact
tie bar
lead frame
contacts
device region
Prior art date
Application number
KR1020070119185A
Other languages
English (en)
Other versions
KR20090010858A (ko
Inventor
펭 순 림
테르 쿠엔 이
모드 사브리 빈 모하매드 진
켄 팜
Original Assignee
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔널 세미콘덕터 코포레이션 filed Critical 내셔널 세미콘덕터 코포레이션
Publication of KR20090010858A publication Critical patent/KR20090010858A/ko
Application granted granted Critical
Publication of KR101420877B1 publication Critical patent/KR101420877B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

IC 다이들을 패키징하는데 적절하게 이용되는 개선된 리드프레임 패널이 설명된다. 설명된 리드프레임 패널은, 리드프레임 패널의 싱귤레이션 도중에 제거되는 리드프레임 재료의 양이 감소되도록 구성된다.
콘택트 스트링, 타이 바 구조체, 솔더 포인트, 몰딩 재료, 반도체 집적 회로 다이

Description

리드프레임 패널{LEADFRAME PANEL}
본 발명은 일반적으로 집적 회로 (IC) 의 패키징에 관한 것이다. 더욱 상세하게는, 리드프레임 패널의 싱귤레이션 (singulation) 도중에 제거되는 리드프레임 재료의 양을 감소하게 하는, IC 다이의 패키징에 이용 적절한 리드프레임 패널을 설명한다.
종래에, 리드프레임 패널 디바이스 영역의 싱귤레이션는 쏘잉 (sawing) 과 같은 공지된 기술을 통해서 달성된다. 종종, 리드프레임 패널의 디바이스 영역을 싱귤레이션하기 위해 상대적으로 적은 쏘우 패스 (saw pass) 가 요구되도록, 복수의 톱날이 동시에 채용되는 갱-절단 쏘우 (gang-cutting saw) 가 이용된다. 싱귤레이션 프로세스, 더욱 상세하게는 쏘잉 프로세스는 리드프레임 컴포넌트 및 관련 본드 상에서 그 컴포넌트와 관련 본드에 손상을 가할 수도 있는 응력을 발생시킨다.
종종, 싱귤레이션 도중에 제거되는 리드프레임 재료의 양이 감소되도록, 리드프레임 패널의 디바이스 영역을 상호접속시키는 타이 바가 에칭되거나 얇아진다. 이는, 리드프레임 컴포넌트와 관련 본드 상의 응력을 감소시키고, 또한, 톱날 수명을 연장한다. 그러나, 여전히 다른 패키징 조건을 충족시키고 또는 개선시키면서 더욱 효율적인 싱귤레이션을 가능하게 하는 리드프레임 패널 구성 및 싱귤레이션의 더욱 효율적인 방법을 개발하기 위한 지속적인 노력이 이루어지고 있다.
일 실시형태에서, 로우 및 컬럼으로 배열된 디바이스 영역의 하나 이상의 2-차원 어레이를 정의하는, 집적 회로 다이들을 패키징하는데 이용하기 적절한 리드프레임 패널이 설명된다. 리드프레임 패널은 복수의 타이 바를 포함하고, 각각의 타이 바는 디바이스 영역의 인접 컬럼들 사이에서 연장한다. 각각의 타이 바는 각각의 인접 디바이스 영역에 대해 복수의 콘택트를 포함하는 다양한 리드프레임 컴포넌트를 지탱하도록 구성된다. 각각의 콘택트 스트링이 디바이스 영역의 관련 컬럼을 관통하도록, 리드 프레임 패널은 타이 바와 실질적으로 평행하게 연장하는 복수의 콘택트 스트링을 또한 포함한다. 각각의 콘택트 스트링은 콘택트 스트링이 관통하는 각각의 디바이스 영역에 대한 하나 이상의 콘택트를 포함한다. 콘택트 스트링이 타이 바와 독립적으로 지탱되고, 디바이스 영역의 각각의 컬럼이 하나 이상의 관련 타이 바 및 하나 이상의 관련 콘택트 스트링을 갖도록, 리드프레임 패널이 배열된다. 이러한 방식으로, 디바이스 영역의 컬럼에서 각각의 디바이스 영역의 모든 리드프레임 컴포넌트는 컬럼과 관련된 하나 이상의 콘택트 스트링 또는 하나 이상의 타이 바에 의해서만 지탱되도록, 리드프레임 패널이 배열된다.
다른 실시형태에서, 로우와 컬럼으로 배열된 디바이스 영역의 하나 이상의 2-차원 어레이를 정의하는, 집적 회로 다이들을 패키징하기에 이용 적절한 리드프레임 패널이 설명된다. 리드프레임 패널은 복수의 타이 바 구조체를 포함하고, 각각의 타이 바 구조체는 디바이스 영역의 인접 로우들 또는 컬럼들 사이에서 연장한다. 각각의 타이 바 구조체는 각각의 인접 디바이스 영역에 대해 복수의 콘택트를 포함하는 다양한 리드프레임 컴포넌트를 지탱한다. 각각의 타이 바 구조체는 라인으로 배열된 복수의 별개의 타이 바 세그먼트를 포함한다. 각각의 타이 바 세그먼트는 라인에서 인접 타이 바 세그먼트로부터 갭에 의해 분리된다. 또한, 각각의 타이 바 구조체는 복수의 타이 바 링크를 포함한다. 타이 바 링크가 타이 바 세그먼트들 사이의 갭으로 연장하지 않도록, 각각의 타이 바 링크는 2 개의 인접 타이 바 세그먼트를 접속한다. 타이 바 세그먼트가 라인을 따라서 절단함으로써 싱귤레이션 프로세스 도중에 제어되도록, 타이 바 세그먼트의 각각의 라인은 크기가 정해지고 구성된다.
다른 실시형태에서, 반도체 집적 회로 다이를 포함하는 집적 회로 (IC) 패키지가 설명된다. 이 다이는 활성 표면 및 백 표면을 가진다. 활성 표면은 복수의 본드 패드를 갖는다. 백 표면은 활성 표면의 반대편에 있다. 또한, IC 패키지는 제 1 세트의 콘택트 및 제 2 세트의 콘택트를 포함하는 복수의 콘택트를 포함한다. 제 1 세트의 콘택트는 각각 패키지의 반대되는 제 1 측면 및 제 2 측면에 위치된 2 개의 바닥 콘택트 표면을 포함한다. 2 개의 바닥 콘택트 표면은 서로 전기적으로 접속되지만, 서로 물리적으로 고립되고, 패키지의 바닥 표면과 동일평면상에 있다. 또한, 제 1 세트의 콘택트의 각각의 콘택트는 콘택트 표면의 반대에 위치한 하나 이상의 솔더 패드 표면을 포함한다. 제 2 세트의 콘택트 각각은 패키지의 제 1 측면 또는 제 2 측면 중 하나에 위치되는 콘택트 표면을 포함한다. 또한, 콘택트 표면은 패키지의 바닥 표면과 동일평면상에 있다. 또한, 제 2 세트의 콘택트의 각각의 콘택트는 콘택트 표면의 반대에 위치한 솔더 패드 표면을 포함한다. 제 2 세트의 콘택트의 각각의 콘택트는 타이 바 링크를 더 포함한다. 각각의 타이 바 링크의 부분은 패키지의 반대되는 제 3 측면 또는 제 4 측면 중 하나에서 노출된다. IC 패키지는 제 1 세트의 콘택트로부터의 하나 이상의 콘택트 및 제 2 세트의 콘택트로부터의 하나 이상의 콘택트를 포함한다. IC 패키지는 콘택트상의 관련 솔더 패드 표면으로 다이상의 본드 패드를 전기적으로 접속하는 솔더 조인트를 더 포함한다. IC 패키지는, 다이의 일부, 솔더 조인트, 및 패키지의 바닥 표면상에 노출된 콘택트의 바닥 콘택트 표면을 제외한 콘택트를 포함하는 리드프레임 컴포넌트를 캡슐화하는 몰딩 재료를 포함한다.
본 발명에 따르면, 리드프레임 패널의 싱귤레이션 도중에 제거되는 리드프레 임 재료의 양을 더욱 감소시켜 싱귤레이션 도중에 발생되는 응력을 감소시킨다.
본 발명의 더 나은 이해를 위해, 첨부 도면과 관련된 이하의 상세한 설명을 참조할 것이다.
도면에 있어서 동일한 참조부호는 대응부분을 나타낸다.
본 발명은 일반적으로 집적 회로 (IC) 를 패키징하는 것에 관한 것이다. 더욱 상세하게는, 리드프레임 패널의 싱귤레이션 도중에 제거되는 리드프레임 재료의 양을 감소시키는, IC 다이들을 패키징하는데 이용 적절한 리드프레임 패널이 설명된다.
이하의 설명에서, 본 발명의 충분한 이해를 제공하기 위해 다양한 구체적인 세부사항이 설명된다. 그러나, 본 발명은 이들 구체적인 세부사항의 일부 또는 전체 없이도 실행될 수도 있다는 것이 당업자에게는 명백하다. 예를 들어, 본 발명을 불필요하게 모호하게 하는 것을 피하기 위해 공지된 프로세스 단계는 상세하게 설명되지 않는다.
본 발명의 특정 실시형태에는, 리드프레임 패널의 싱귤레이션 도중에 제거되는 리드프레임 재료의 양이 현저하게 감소되도록 구성되는 IC 다이들을 패키징하는데 이용 적절한 리드프레임 패널이 제공된다. 리드프레임 재료의 감소는 중요한 결과를 갖는다. 먼저, 리드프레임 패널의 싱귤레이션 도중에, 리드프레임 패널, 특히 콘택트 및 관련 본드 상에 부과된 응력이 실질적으로 감소된다. 다음으로, 톱날 수명이 상당히 연장된다. 본 발명의 이러한 특징 및 다른 특징이 이하의 설명으로 증명된다.
이하, 본 발명의 특정 실시형태가 도 1 내지 도 4 를 참조하여 설명된다. 도 1 의 도 1A 는 스트립 (strip) 형태로 배열된 리드프레임 패널 (100) 의 개략적인 평면도를 도시한다. 리드프레임 패널 (100) 은 로우 (107) 및 컬럼 (106) 으로 배열된 디바이스 영역 (104) 의 다수의 2-차원 어레이 (102) 를 가지는 금속 (또는 다른 도전성) 구조체로 구성될 수 있다. 연속적으로 더욱 상세하게 도 1의 도 1B 내지 도 1D 에 도시된 바와 같이, 각각의 컬럼 (106) 은 복수의 바로 인접하는 디바이스 영역 (104) 을 포함하고, 이들 각각은 단일의 IC 패키지로 이용되도록 구성된다. 도시된 실시형태에서, 각각의 2-차원 어레이 (102) 는 4 개의 디바이스 영역 (104) 을 포함하는 각각의 컬럼을 가지는 4 개의 컬럼 (106) 을 포함한다. 따라서, 도시된 실시형태는 각각의 2-차원 어레이 (102) 내의 디바이스 영역 (104) 의 4 개의 로우 (107) 를 갖는다. 그러나, 컬럼 (106) 의 수 및 각각의 컬럼 내의 디바이스 영역 (104) 의 수 모두가 광범위하게 다양해질 수도 있다는 것이 명시된다.
타이 바 구조체 (이하, "타이 바" 로 지칭됨; 108) 는 디바이스 영역 (104) 의 바로 인접 컬럼 (106) 을 접속한다. 도시된 실시형태에서, 타이 바 (108) 는 디바이스 영역 (104) 의 컬럼 (106) 에 평행하게 연장하고, 컬럼 (106) 에 수직하는 디바이스 영역의 인접 로우들 (107) 사이에서 연장하는 타이 바는 없다. 각각의 타이 바 (108) 는 타이 바에 인접하는 각각의 디바이스 영역 (104) 에 대한 복수의 콘택트 (110) 를 지탱한다. 예로써, 도시된 실시형태에서, 각각의 타이 바 (108) 는 각각의 인접 디바이스 영역 (104) 에 대한 2 개의 콘택트 (110) 를 지탱한다. 다른 실시형태에서, 각각의 타이 바 (108) 는 각각의 인접 디바이스 영역 (104) 에 대한 2 개 초과 또는 미만의 콘택트 (110) 를 지탱할 수도 있다. 상이한 디바이스 영역 (104) 에 대한 특정 타이 바 (108) 에 의해 지탱되는 콘택트 (110) 의 수도 또한 변경될 수도 있다. 예를 들어, 타이 바 (108) 는 타이 바의 일 측의 각각의 디바이스 영역 (104) 에 대해 3 개의 콘택트 (110) 및 타이 바의 타측의 각각의 디바이스 영역에 대해 4 개의 콘택트를 지탱할 수도 있다. 본 기술과 유사한 기술로 인해 명백해지듯이, 다양한 다른 콘택트 구성이 또한 이용될 수 있다.
제 1 설명된 실시형태에서, 리드프레임 패널 (100) 은, 다이들이 관련 디바이스 영역 (104) 에 실장된 플립-칩일 수 있도록 구성된다. 따라서, 각각의 콘택트 (110) 는 리드프레임 패널 (100) 의 상부 표면과 평행한 도전성 솔더 패드 표면 (113) 을 포함한다. 도 1의 도 1D 의 라인 A-A 을 따라 복수의 디바이스 영역 (104) 각각의 단면도를 도시하는 도 2a 에 도시된 바와 같이, 솔더 패드 표면 (113) 은, 관련 다이 (200) 의 활성 표면상에 관련 본드 패드 (204) 에 콘택트 (110) 를 물리적으로 및 전기적으로 접속하도록 이용되는 관련 솔더 볼 (202; 이하, 솔더 범프 또는 솔더 조인트라고도 함) 을 수용하도록 구성된다. 각각의 콘택트 (110) 는 리드프레임 패널 (100) 의 바닥 표면과 평행한 도전성 콘택트 표면 (215) 을 또한 포함한다. 콘택트 표면 (215) 은, 기판, 인쇄 회로 기판 (PCB; printed circuit board) 또는 패키징 후의 다른 디바이스와 같은 외부 디바 이스 상에서 관련 콘택트 표면에 대한 콘택트 (110) 의 물리적 및 전기적 접속을 용이하게 하도록 구성된다.
도시된 실시형태가 리드 프레임에 다이들을 전기적으로 접속시키기 위해 플립-칩 실장을 이용한다고 하더라도, 디바이스 영역이 배선 본딩과 같은 다이를 콘택트에 전기적으로 접속시키는 다른 기술에 용이하도록 용이하게 구성될 수 있다.
도시된 실시형태에서, 콘택트 (110) 의 주변 부분 (111) 은 에칭되거나, 리드프레임 패널 (100) 의 상부 표면에 비해 얇아진다. 또한, 콘택트 (110) 의 내부 부분은 에칭되거나, 리드프레임 패널 (100) 의 바닥 표면에 비해 얇아지거나 오목해진다. 예로써, 주변 부분 (111) 및 내부 부분은 리드프레임 패널 (100) 의 상부 표면 및 바닥 표면 각각에 비해 1/2 에칭될 수도 있다.
도시된 실시형태에서, 각각의 타이 바 (108) 는 타이 바 세그먼트 (114) 로 분할된다. 단일 타이 바 (108) 와 관련되는 타이 바 세그먼트 (114) 는 라인으로 배열된다. 각각의 타이 바 세그먼트 (114) 는 바로 인접하는 타이 바 세그먼트로부터 갭 G 만큼 분리된다. 도 1 의 도 1C 및 도 1D 에 잘 도시된 바와 같이, 하나 이상의 타이 바 링크 (112) 는 임의의 2 개의 인접하는 타이 바 세그먼트 (114) 를 연결한다. 특히, 도시된 실시형태에서, 타이 바 링크 (112) 는 타이 바 세그먼트 (114) 사이에 있는 갭으로 연장하지 않는다. 관련 타이 바 (108) 에 의해 지탱된 각각의 콘택트 (110) 는 관련 타이 바 링크 (112) 를 통해서 타이 바와 연결된다. 도시된 실시형태에서, 각각의 타이 바 링크 (112) 는 특정의 "피쉬 테일 (fish tail)" 형상을 갖는다. 그러나, 다양한 다른 타이 바 링크 기하학적 형상이 적절할 수도 있다는 것이 또한 명시된다. 또한, 설명된 실시형태에서, 타이 바 링크 (112) 와 타이 바 세그먼트 (114) 모두를 포함하는 타이 바 (108) 는 리드프레임 패널 (100) 의 바닥 표면에 비해 오목하다. 예로써, 타이 바 (108) 는 리드프레임 패널 (100) 의 바닥 표면에 비해 1/2 에칭되어, 타이 바 (108) 의 바닥 표면은 리드프레임 패널 (100) 의 바닥 표면에 비해 상승되어 있을 수도 있다.
도시된 실시형태에서, 각각의 타이 바 (108) 는 리드프레임 패널 (100) 의 일 측 레일 (118) 로부터 반대측 레일로 연장한다. 측 레일들 (118) 은, 타이 바 (108) 가 지지되는 단단한 프레임을 제공한다. 또한, 수평 타이 바 (120) 는 측 레일 (118) 각각에 대해 평행으로 연장하고, 관련 타이 바 (108) 각각을 상호교차한다. 다른 실시형태에서, 타이 바 (108) 는 수평 타이 바 (120) 를 상호교차할 수도 있지만, 측 레일 (118) 을 상호교차하지 않을 수도 있다. 다른 실시형태에서, 수평 타이 바 (120) 는 전혀 존재하지 않을 수도 있다. 도시된 실시형태에서, 컬럼 (106) 에 대해 수직하는 디바이스 영역의 로우들 (107) 사이에서 어떠한 타이 바도 연장하지 않는다는 것이 명시된다. 특히, 컬럼 (106) 내의 인접 디바이스 영역 (104) 의 콘택트 (110) 는 타이 바를 통해서 접속되지 않는다.
도시된 실시형태에서, 디바이스 영역 (104) 의 각각의 컬럼 (106) 은 하나 이상의 콘택트 스트링 (116) 을 또한 포함한다. 각각의 콘택트 스트링 (116) 은 디바이스 영역의 컬럼 (106) 에 평행하게 연장한다. 특히, 콘택트 스트링 (116) 은 디바이스 영역 (104) 내의 타이 바 (108) 또는 임의의 다른 리드프레임 컴포넌트를 접촉하지 않는다. 도시된 실시형태에서, 콘택트 스트링 (116) 은 수평 타이 바 (120) 에 의해서만 지탱된다. 다른 실시형태에서, 콘택트 스트링은 측 레일 (118) 로 연장할 수도 있다.
도 1의 도 1C 는 단일 디바이스 영역 (104) 및 관련 콘택트 스트링 (116) 의 일부를 도시한다. 각각의 디바이스 영역 (104) 내의 콘택트 스트링 (116) 의 일부는 하나 이상의 콘택트 (122) 를 포함한다. 각각의 콘택트 (122) 는 콘택트 브릿지 (124) 를 통해서 인접 디바이스 영역의 다른 콘택트 (122) 로 링크된다. 각각의 콘택트 스트링 (116) 상의 응력을 감소시키기 위해, 콘택트 (122) 는 스프링 효과를 달성하도록 형상화되거나 구성될 수도 있다. 예로써, 도시된 실시형태에서, 각각의 콘택트 (122) 는 콘택트 스트링 (116) 에 부과된 응력을 흡수시킬 수 있는 "s"-형상의 부분 (119) 을 제조하도록 중앙부의 양측에 노치 (117) 를 가지는 중앙부를 포함한다.
각각의 콘택트 (122) 는 리드프레임 패널 (100) 의 상부 표면과 평행한 도전성 솔더 패드 표면 (123) 을 포함한다. 솔더 패드 표면 (123) 은, 관련 다이 (200) 의 활성 표면상에서 하나 이상의 관련 본드 패드 (204) 에 콘택트 (122) 를 물리적 및 전기적으로 접속하기 위해 이용되는 하나 이상의 솔더 범프 (202) 를 수용하도록 구성된다. 도시된 실시형태에서, 단일의 솔더 범프 (202) 가 솔더 패드 표면 (123) 의 중앙에 위치된다. 다른 실시형태에서, 솔더 범프 (202) 들이 콘택트 (122) 의 더욱 인접하는 부분에 위치될 수도 있다. 예로써, 솔더 범프 (202) 는 솔더 패드 표면 (123) 의 중앙부의 양측에 위치될 수도 있다.
도 1 의 도 1C 의 라인 B-B 에 따라서 복수의 디바이스 영역 (104) 각각의 단면을 도시하는 도 2b 에 잘 도시된 바와 같이, 각각의 콘택트 (122) 는 리드프레임 패널 (100) 의 바닥 표면과 평행한 하나 이상의 콘택트 표면 (225) 을 포함한다. 도시된 실시형태에서, 각각의 디바이스 영역 (104) 내의 콘택트 스트링 (116) 의 부분은 리드프레임 패널 (100) 의 바닥 표면에 비해 중간 범위에서 에칭되어, 콘택트 (122) 는 리드프레임 패널 (100) 의 바닥 표면과 평행한 2 개의 콘택트 표면 (225) 을 포함한다. 예로써, 콘택트 (122) 의 중간 범위는 리드프레임 패널 (100) 의 바닥 표면에 비해 1/2 에칭될 수도 있다. 또한, 도시된 실시형태에서, 콘택트 (122) 의 주변 부분 (127) 및 콘택트 브릿지 (124) 는 리드프레임 패널 (100) 의 상부 표면에 비해 오목하게 된다. 예로써, 주변 부분 (127) 및 콘택트 브릿지 (124) 는 리드프레임 패널 (100) 의 상부 표면에 비해 이들 구조체를 1/2 에칭함으로써 오목하게 될 수도 있다.
전술한 실시형태에서, 콘택트 (110 및 122) 모두는 타이 바 링크 (112) 를 통해서 콘택트 스트링 (116) 또는 타이 바 (108) 둘 중 하나에 의해 지탱된다.
리드프레임 패널 (100) 의 전술한 특징은 임의의 적절한 수단으로 형성될 수도 있다. 예로써, 피쳐 (예를 들어, 타이 바 (108), 콘택트 (110 및 122), 및 관련 피쳐) 는 적절한 도전성 재료로 형성된 금속성 시트를 스탬핑 또는 에칭함으로써 형성될 수도 있다.
도 2a 및 도 2b 에 도시된 바와 같이, 특정 실시형태에서, 테이프 (206) 가 리드프레임 패널 (100) 의 바닥 표면에 부착된다. 테이프 (206) 는 리드프레임 패널 (100) 의 피쳐에 대한 지지체를 제공하고, 몰딩 재료를 통해 리드프레임 패널 (100) 의 캡슐화에 또한 유리하게 이용된다.
도 3 을 참조하여, 도 1A 내지 도 1D 의 리드프레임 패널 (100) 을 이용하여 반도체 IC 다이들을 패키징하는 프로세스 (300) 가 설명된다. 먼저, 플럭스에 의해 솔더 패드 표면 (113 및 123) 이 준비될 수도 있다 (302). 다음으로, 복수의 솔더 범프 다이들이 리드프레임 패널 (100) 상에 위치된다 (304). 그 후, 리드프레임 패널 (100) 및 다이가 솔더 범프의 리플로우 (306) 를 위해 리플로우 오븐안에 놓여져서, 다이들을 관련 디바이스 영역 (104) 에 물리적 및 전기적으로 접속시킨다.
다음으로, 밀집된 (populated) 리드프레임 패널 (100) 의 일부가 종래의 몰딩 재료를 통해서 캡슐화될 수도 있다 (308). 통상적으로, 몰딩 재료는 낮은 열팽창 계수를 가지는 비-도전성 플라스틱이다. 일 실시형태에서, 각각의 2-차원 어레이 (102) 는 실질적으로 동시에 캡슐화된다. 이 실시형태에서, 다이, 전기적 접속부, 콘택트 (110 및 122), 타이 바 링크 (112), 타이 바 세그먼트 (114) 및 콘택트 브릿지 (124) 는, 리드프레임 패널 (100) 의 바닥 표면과 평행하고 테이프 (206) 에 접촉하는 부분 (예를 들어, 콘택트 표면 (215 및 225)) 을 제외하고 몰딩 재료를 통해서 모두 캡슐화될 수도 있다. 이 방법으로, 콘택트 표면 (215 및 225) 은 캡슐화된 리드프레임 패널 (100) 의 바닥 표면상에 노출되어 방치된다. 바람직한 실시형태에서, 필름 사용 몰딩 FAM 시스템을 이용하여 밀 집된 리드프레임 패널 (100) 을 캡슐화할 수도 있다. 예로써, 일 실시형태에서, 보쉬맨 (Boschman) 필름 사용 몰딩 시스템을 이용하여 밀집된 리드프레임 패널 (100) 을 캡슐화할 수도 있다.
다른 실시형태에서, 리드프레임 패널 (100) 의 작은 부분 또는 큰 부분이 실질적으로 동시에 캡슐화될 수도 있다는 것이 명시된다. 예로써, 각각의 2-차원 어레이 (102) 가 리드프레임 패널 (100) 의 다른 어레이 (102) 와 실질적으로 동시에 캡슐화될 수도 있도록, 몰드가 복수의 몰드 캐비티를 구비할 수도 있다. 이 방법으로, 전체 리드프레임 패널 (100) 의 모든 디바이스 영역 (104) 은 실질적으로 동시에 캡슐화될 수도 있다.
캡슐화 이후에, 몰딩 재료는 포스트 몰드 경화 (310) 처리된다. 포스트 몰드 경화 (310) 에 이어, 바닥 콘택트 표면 (215 및 225) 이 솔더 도금될 수도 있다 (312). 솔더 도금은 일반적으로 PCB 와 같은 외부 디바이스 상의 콘택트에 대한 전기적 접속을 용이하게 하도록 수행된다.
다음으로, 캡슐화된 리드프레임 패널 (100) 은 개별적인 IC 패키지를 제조하기 위해 싱귤레이션될 수도 있다 (314). 캡슐화된 리드프레임 패널 (100) 은 임의의 적절한 수단 (예를 들어, 쏘잉, 레이저 절단 또는 펀칭) 에 의해 싱귤레이션될 수도 있다. 리드프레임 패널 (100) 의 상술된 배열은 효율적인 싱귤레이션 방법의 이용을 가능하게 한다는 것이 명시된다. 일 대표적인 실시형태에서, 캡슐화된 리드프레임 패널 (100) 은 단일 패스 쏘잉 또는 갱-절단을 통해서 싱귤레이션된다. 갱-절단은 리드프레임 패널 (100) 을 동시에 쏘잉하기 위해 복수의 병렬 톱날을 이용한다. 이 방법으로, 복수의 캡슐화된 컬럼 (106) 은 서로 실질적으로 동시에 싱귤레이션될 수도 있다. 후속하여, 갱-절단기의 다른 패스를 이용하여 관련된 컬럼 (106) 의 개별적으로 캡슐화된 디바이스 영역 (패키지) 을 서로로부터 싱귤레이션할 수도 있다 (다른 실시형태에서, 쏘우 패스의 순서가 반대로 바뀔 수도 있다는 것이 명시된다).
특히, 상술된 리드프레임 패널 (100) 은 리드프레임 패널의 싱귤레이션 도중에 제거되는 리드프레임 재료의 양의 현저한 감소를 가능하게 한다. 더욱 상세하게, 컬럼 (106) 을 싱귤레이션하는 도중에, 톱날이 타이 바 세그먼트 (114) 만을 절단하면 되기 때문에 쏘잉되어야 하는 리드프레임 재료의 양은 감소된다. 그러나, 허용오차에 부합시키기 위해, 타이 바 링크 (112) 의 일부가 제거될 수도 있다. 예로써, 약 0.15㎜ 의 폭을 가지는 타이 바 세그먼트 (114) 에 대해, 약 0.25㎜ 의 폭을 가지는 톱날이 이용될 수도 있다. 따라서, 타이 바 세그먼트의 길이를 감소시키고 이에 따라 타이 바 세그먼트들 사이의 갭 G 를 증가시킴으로써, 싱귤레이션 도중에 제거되는 리드프레임 재료의 양은 현저하게 감소될 수도 있다.
또한, 디바이스 영역 (104) 의 인접 로우들 (107) 사이에서 이루어진 싱귤레이션 절단에서, 제거되는 리드프레임 재료는 단지 콘택트 브릿지 (124) 를 구성하는 리드프레임의 작은 세그먼트이다. 따라서, 전체 타이 바와는 대조적으로, 인접 로우 (107) 사이의 콘택트 브릿지 (124) 의 이용은, 일반적으로 분할된 타이 바 (108) 를 이용하는 것보다 훨씬, 싱귤레이션 도중에 제거되는 리드프레임 재료의 양의 현저한 감소를 가능하게 한다. 다시, 허용오차에 부합시키기 위해, 콘 택트 (110 및 122) 의 각각의 주변부분 (111 및 127) 의 일부는 싱귤레이션 도중에 제거될 수도 있다. 또한, 전술한 바와 같이, 타이 바 세그먼트 (114) 및 타이 바 링크 (112) 의 바닥 표면은 에칭되거나 또는 다른 방식으로 오목해지거나 얇아진다. 이러한 바닥 표면뿐만 아니라 콘택트의 주변부분 (111 및 127) 을 오목하게 하는 것은 리드프레임 패널 (100) 의 싱귤레이션 도중에 제거되는 리드프레임 재료의 양을 더 감소시킨다.
패키징 프로세스에서 상술된 리드프레임 패널 (100) 은 약 2.0㎜ (또는 그 이하) 의 패키지 길이 및 폭을 가능하게 한다. 이는, 부분적으로, 싱귤레이션 도중에 제거되는 리드프레임 재료의 양을 감소시키는 결과로서 싱귤레이션 도중에 달성되는 응력의 감소에 기인한다.
도 4a 및 도 4b 는 본 발명의 특정 실시형태에 따른 패키지 (400) 의 사시도 및 저면도를 도시한다. 패키지 (400) 는 전술된 리드프레임 패널 (100) 의 디바이스 영역 (104) 의 특정 실시형태를 이용하여 제조된다. 도시된 바와 같이, 그 결과물인 패키지 (400) 는 LLP 패키지와 공통점이 있다. 특히, 상술된 패키지 (400) 의 바닥 표면은 6 개의 콘택트 표면을 가지는 종래의 LLP 패키지와 공통점을 갖는다.
타이 바 링크 (112) 는 몰딩 재료를 통한 캡슐화시에 패키지 내에 각각의 콘택트 (110) 를 안전하게 확보하는 로킹 (locking) 피쳐를 제공한다. 또한, 콘택트 (110 및 122) 내의 에칭된 피쳐는 패키지 내의 콘택트를 안전하게 확보하도록 기능할 수도 있다.
특정 리드프레임 패널 (100) 이 설명되고 도시되었지만, 본 발명의 취지 및 범위 내에 포함되는 변화가 존재한다는 것이 당업자에게는 명백하다. 또한, 리드프레임 패널 (100) 의 상부 표면 및 바닥 표면에 관련하여 설명되었지만, 이 내용은 구조체만을 설명하기 위한 것이고, 외부 디바이스로의 후속 부착을 위한 리드프레임의 방위를 정의하거나 제한하지는 않는다.
설명을 위해, 전술한 기재는 본 발명의 전반적인 이해를 제공하기 위해 구체적인 명칭을 이용하였다. 그러나, 구체적인 세부사항은 본 발명을 실행하기 위해 요구되지 않는다는 것이 당업자에게는 명백하다. 따라서, 본 발명의 구체적인 실시형태의 전술한 설명은 도시 및 설명을 위해 나타난다. 이들 도시 및 설명은 개시된 정밀한 형태로 본 발명을 규명하거나 제한하도록 의도되지 않는다. 수많은 변형 및 변화가 상기 교시의 관점에서 가능하다는 것이 당업자에게는 명백하다.
예로써, 리드프레임 패널 (100) 은 싱귤레이션 도중에 제거되는 리드프레임 재료를 최소화하도록 분할된 타이 바 (108) 및 콘택트 스트링 (116) 모두를 가지도록 설명되었지만, 다른 실시형태에서, 특정 실시형태에 따른 리드프레임 패널이 이들 특징 모두를 포함하지 않을 수도 있다는 것이 명백하다. 예로써, 리드프레임 패널은 인접한 컬럼들 (106) 사이에 콘택트 스트링 (116) 및 종래의 솔리드 타이 바를 포함할 수도 있다. 반대로, 다른 실시형태에서, 리드프레임 패널은 분할된 타이 바 (108) 를 포함하고 콘택트 스트링 (116) 을 포함하지 않을 수도 있다. 또한, 분할된 타이 바 (108) 는 타이 바 의 2-차원 매트릭스를 갖는 리드 프레임에서 (즉, 인접 컬럼들 이외의 인접 로우들 사이에서 연장하는 타이 바를 갖는 어레이에서) 이용될 수 있다. 또한, 다른 실시형태에서, 각각의 2-차원 어레이 (102) 가 2 이상의 서브어레이로 분할될 수도 있다. 이들 실시형태에서, 인접 서브어레이 내의 컬럼 (106) 은 디바이스 영역 (104) 의 컬럼 (106) 에 수직하는 서브어레이의 경계를 따라서 연장하는 타이 바에 의해 분리될 수도 있다.
다른 실시형태에서, 디바이스 영역 (104) 의 각각의 컬럼 (106) 은 복수의 콘택트 스트링 (116) 을 포함할 수도 있다. 이들 실시형태에서, 각각의 콘택트 스트링 (116) 은 관련 컬럼 (106) 내에 다른 콘택트 스트링으로부터 물리적으로 고립될 수도 있다.
다양한 다른 실시형태에서, 타이 바 링크 (112) 및/또는 콘택트 스트링 (116) 과 유사한 스트링은 콘택트 (110 및 122) 이외에, 또는 콘택트 보다는 다른 리드프레임 컴포넌트 또는 다이 부착 패드를 지탱하도록 구성될 수도 있다. 이들 실시형태는, 다이들이 주변 콘택트에 접합된 어플리케이션에 바람직할 수도 있다.
또한, 도시된 실시형태에서, 콘택트 (110) 의 내부 부분은 관련 디바이스 영역 (104) 의 중앙을 향해서 기울어진다. 콘택트 (110) 의 내부 부분은 관련 다이 (200) 상에 본드 패드 (204) 를 더욱 잘 정렬시키기 위해 이런 방식으로 기울어질 수도 있다. 더욱 구체적으로, 콘택트 (110) 및 콘택트 (122) 의 내부 부분은 관련 다이 상의 본드 패드의 피치 및 레이아웃을 병합시키도록 배열된다. 그러나, 콘택트 (110 및 122) 의 형태 및 각도는 도면에 의해 한정되지 않으며, 다 른 형태 및 배열이 다른 다이들에 대해 적절하고 본 발명의 취지 및 범위에 포함될 수도 있다.
실시형태는 본 발명의 원리 및 그 실제 어플리케이션을 가장 잘 설명하기 위해 선택되고 기재되었으며, 그리하여 당업자가 본 발명 및 특정 용도에 적합한 다양하게 변형된 다양한 실시형태들을 잘 이용하도록 한다. 본 발명의 범위는 이하의 청구범위 및 그 등가물에 의해 정의되도록 의도된다.
도 1의 도 1A 는 본 발명의 특정 실시형태에 따라서 집적 회로를 패키징하는데 이용 적절한 리드프레임 패널의 개략적인 평면도.
도 1 의 도 1B 내지 도 1D 는 도 1A 의 리드프레임 패널의 선택된 엘리먼트의 연속적인 더욱 상세한 도면.
도 2a 및 도 2b 는 다중의 단면 A-A 및 도 1 의 도 1C 의 B-B 각각에 따른 개략적인 측면도.
도 3 은 본 발명의 특정 실시형태에 따라서 도 1A 의 리드프레임 패널을 이용하여 집적 회로 다이들을 패키징하는 프로세스를 설명하는 흐름도.
도 4a 및 도 4b 는 각각 본 발명의 특정 실시형태에 따라서 IC 패키지의 개략적인 사시도 및 저면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 리드프레임 패널 102 : 2-차원 어레이
104 : 디바이스 영역 106 : 컬럼
107 : 로우 108 : 타이 바 구조체
110 : 콘택트 112 : 타이 바 링크
114 : 타이 바 세그먼트 116 : 콘택트 스트링
117 : 노치 118 : 레일
119 : "s"-형상 부분 122 : 콘택트
123 : 도전성 솔더 패드 표면 124 : 콘택트 브릿지
200 : 관련 다이 202 : 솔더 범프
204 : 관련 본드 패드 206 : 테이프
215 : 도전성 콘택트 표면 225 : 콘택트 표면
400 : 패키지

Claims (20)

  1. 로우 및 컬럼으로 배열된 디바이스 영역의 하나 이상의 2-차원 어레이를 정의하는 리드프레임 패널로서,
    상기 리드프레임 패널은:
    각각의 타이 바가 디바이스 영역의 인접 컬럼들 사이에서 연장하고 각각의 인접 디바이스 영역에 대해 복수의 콘택트를 포함하는 다수의 리드프레임 컴포넌트를 지탱하는, 복수의 타이 바; 및
    각각의 콘택트 스트링이 디바이스 영역의 관련 컬럼을 관통하도록 상기 타이 바와 평행하게 연장하는 복수의 콘택트 스트링으로서, 각각의 콘택트 스트링은 상기 콘택트 스트링이 관통하는 각각의 디바이스 영역에 대해 하나 이상의 콘택트를 포함하고, 상기 콘택트 스트링은 상기 타이 바와 독립적으로 지탱되는, 상기 복수의 콘택트 스트링을 포함하며,
    상기 디바이스 영역의 각각의 컬럼은 하나 이상의 관련 타이 바 및 하나 이상의 관련 콘택트 스트링을 가지고;
    이로써, 상기 디바이스 영역의 일 컬럼내의 각각의 디바이스 영역의 모든 리드프레임 컴포넌트는 상기 컬럼과 관련되는 상기 하나 이상의 콘택트 스트링 또는 상기 하나 이상의 타이 바에 의해서만 지탱되는, 리드프레임 패널.
  2. 제 1 항에 있어서,
    상기 각각의 디바이스 영역 내의 각각의 콘택트 스트링의 범위는 상기 리드프레임 패널의 바닥 표면과 공동평면상에 있는 2 개의 콘택트 표면, 및 상기 리드프레임 패널의 상기 바닥 표면과 반대되는 상기 리드프레임의 상부 표면과 공통평면상에 있는 솔더 패드 표면을 포함하고,
    상기 솔더 패드 표면이 상기 콘택트 표면 중 어느 하나도 상부에 놓여지지 않도록, 상기 솔더 패드 표면은 상기 콘택트 표면으로부터 측면으로 치우쳐 있는, 리드프레임 패널.
  3. 제 2 항에 있어서,
    상기 솔더 패드 표면 하부의 상기 콘택트 스트링의 부분은 상기 리드프레임 패널의 상기 바닥 표면에 비해 오목하게 되는, 리드프레임 패널.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    선택된 콘택트들의 주변 부분은 상기 리드프레임 패널의 상부 표면에 비해 오목하게 되는, 리드프레임 패널.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 타이 바의 적어도 일부분은 상기 리드프레임 패널의 바닥 표면에 비해 오목하게 되는, 리드프레임 패널.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 각각의 디바이스 영역 내의 각각의 콘택트 스트링의 범위는 상기 관련 콘택트 내의 응력을 흡수시키기 위한 스프링 효과를 달성하도록 상기 콘택트의 측면 표면상에 하나 이상의 노치를 포함하는, 리드프레임 패널.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    복수의 다이를 더 포함하고,
    상기 각각의 다이는 복수의 본드 패드를 포함하는 활성 표면을 가지고,
    상기 각각의 다이는, 관련 디바이스 영역 내의 관련 콘택트 상의 솔더 패드 표면과 상기 다이의 상기 활성 표면상의 상기 본드 패드를 접속하는 솔더 조인트, 및 상기 다이, 상기 솔더 조인트 및 상기 리드프레임 패널의 일부를 캡슐화하는 몰딩 재료에 의해 관련 디바이스 영역에 물리적으로 및 전기적으로 접속되는, 리드프레임 패널.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 디바이스 영역의 각각의 컬럼은 복수의 콘택트 스트링을 포함하고,
    상기 각각의 콘택트 스트링은 상기 타이 바 및 디바이스 영역의 상기 컬럼 내의 다른 콘택트 스트링과 독립적으로 지탱되는, 리드프레임 패널.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 각각의 콘택트 스트링은 상기 콘택트 스트링이 관통하는 각각의 디바이스 영역에 대해 하나 이상의 다이 부착 패드를 포함하는, 리드프레임 패널.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    일 콘택트 스트링은, 상기 콘택트 스트링이 관통하는 각각의 디바이스 영역에 대해 단일 콘택트만을 포함하고,
    상기 단일 콘택트는 다이 부착 패드로 구성되는, 리드프레임 패널.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 타이 바는 라인으로 배열된 복수의 별개의 타이 바 세그먼트를 포함하는 분할된 타이 바 구조체이고,
    각각의 타이 바 세그먼트는 상기 라인에서 인접 타이 바 세그먼트로부터 갭에 의해 분리되며,
    각각의 타이 바 구조체는 복수의 타이 바 링크를 또한 포함하고,
    각각의 타이 바 링크는, 상기 타이 바 링크가 상기 타이 바 세그먼트들 사이의 상기 갭으로 연장하지 않도록 2 개의 인접 타이 바 세그먼트를 접속하고,
    상기 타이 바 구조체에 의해 지탱되는 상기 리드프레임 컴포넌트는 상기 타이 바 링크에만 접속되고 상기 타이 바 세그먼트에는 접속되지 않으며,
    상기 타이 바 세그먼트의 각각의 라인은, 상기 타이 바 세그먼트가 상기 라인을 따라서 절단함에 따라 싱귤레이션 프로세스 도중에 제거되도록 크기가 정해지고 구성되는, 리드프레임 패널.
  12. 로우 및 컬럼으로 배열된 디바이스 영역의 하나 이상의 2-차원 어레이를 정의하는 리드프레임 패널로서,
    상기 리드프레임 패널은:
    각각의 타이 바 구조체가 디바이스 영역의 인접 로우들 또는 컬럼들 사이에서 연장하고 각각의 인접 디바이스 영역에 대해 복수의 콘택트를 포함하는 다수의 리드프레임 컴포넌트를 지탱하는, 복수의 타이 바 구조체를 포함하고,
    상기 각각의 타이 바 구조체는:
    라인으로 배열된 복수의 별개의 타이 바 세그먼트로서, 각각의 타이 바 세그먼트가 상기 라인에서 인접 타이 바 세그먼트로부터 갭에 의해 분리된, 상기 복수의 별개의 타이 바 세그먼트, 및
    각각의 타이 바 링크가 2 개의 인접 타이 바 세그먼트를 접속하여, 상기 타이 바 링크가 상기 타이 바 세그먼트들 사이의 상기 갭으로 연장하지 않도록 하는, 복수의 타이 바 링크를 포함하며;
    상기 타이 바 세그먼트의 각각의 라인은, 상기 타이 바 세그먼트가 상기 라인을 따라서 절단함에 따라 싱귤레이션 프로세스 도중에 제거되도록 크기가 정해지고 구성되는, 리드프레임 패널.
  13. 제 12 항에 있어서,
    상기 타이 바 링크가 상기 싱귤레이션 프로세스 도중에 보유되도록, 상기 타이 바 링크의 크기가 정해지고 구성되는, 리드프레임 패널.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 타이 바 구조체에 의해 지탱되는 상기 리드프레임 컴포넌트는 상기 타이 바 링크에만 접속되고 상기 타이 바 세그먼트에는 접속되지 않는, 리드프레임 패널.
  15. 제 12 항 또는 제 13 항에 있어서,
    선형으로 인접한 타이 바 세그먼트는 서로로부터 그 관련 갭의 반대측에 위치된 타이 바 링크들에 의해 각각 접속되는, 리드프레임 패널.
  16. 제 12 항 또는 제 13 항에 있어서,
    상기 타이 바 링크 및 타이 바 세그먼트는 상기 리드프레임 패널의 바닥 표면에 비해 오목하게 되는, 리드프레임 패널.
  17. 제 12 항 또는 13 항에 있어서,
    상기 각각의 타이 바 링크는 그 관련된 인접 타이 바 세그먼트들 중 하나에 접속되는 제 1 말단부, 다른 관련된 인접 타이 바 세그먼트에 접속되는 제 2 말단부, 및 관련된 리드프레임 컴포넌트에 접속되는 제 3 말단부를 포함하는, 리드프레 임 패널.
  18. 제 12 항 또는 제 13 항에 있어서,
    각각의 콘택트 스트링이 디바이스 영역의 관련 컬럼을 관통하도록 상기 타이 바 구조체와 평행하게 연장하는, 복수의 콘택트 스트링을 더 포함하고,
    상기 각각의 콘택트 스트링은 상기 콘택트 스트링이 관통하는 각각의 디바이스 영역에 대한 하나 이상의 리드프레임 컴포넌트를 포함하며,
    상기 콘택트 스트링은 상기 타이 바 구조체와 독립적으로 지탱되고,
    상기 디바이스 영역의 각각의 컬럼은 하나 이상의 관련 타이 바 및 하나 이상의 관련 콘택트 스트링을 가지고,
    이로써, 상기 디바이스 영역의 일 컬럼 내의 각각의 디바이스 영역의 상기 리드프레임 컴포넌트 모두는 상기 컬럼과 관련되는 하나 이상의 콘택트 스트링 또는 하나 이상의 타이 바 구조체에 의해서만 지탱되는, 리드프레임 패널.
  19. 집적 회로 패키지로서,
    복수의 본드 패드를 포함하는 활성 표면 및 상기 활성 표면의 반대편에 위치하는 백 표면을 갖는 반도체 집적 회로 다이;
    제 1 세트의 콘택트 및 제 2 세트의 콘택트를 포함하는 복수의 콘택트;
    상기 콘택트 상의 관련 솔더 패드 표면에 상기 다이상의 본드 패드를 전기적으로 접속하는 솔더 조인트; 및
    상기 콘택트의 바닥 콘택트 표면을 상기 패키지의 상기 바닥 표면상에 노출되도록 방치한 채로, 상기 다이, 상기 솔더 조인트 및 상기 콘택트를 포함하는 리드프레임 컴포넌트의 부분을 캡슐화하는 몰딩 재료를 포함하며,
    상기 제 1 세트의 콘택트는 각각, 서로 전기적으로 접속되고 서로 물리적으로 고립되고 상기 패키지의 바닥 표면과 공통평면에 있는 패키지의 반대되는 제 1 및 제 2 측면에 위치된 2 개의 바닥 콘택트 표면, 및 상기 콘택트 표면에 반대되는 하나 이상의 솔더 패드 표면을 포함하고,
    상기 제 2 세트의 콘택트는 각각, 상기 패키지의 제 1 또는 제 2 측면중 하나에 위치되고 상기 패키지의 상기 바닥 표면과 공통평면상에 있는 콘택트 표면, 및 상기 콘택트 평면과 반대되는 솔더 패드 표면을 포함하고, 상기 제 2 세트의 콘택트의 각각의 콘택트는 타이 바 링크를 또한 포함하며, 상기 각각의 타이 바 링크의 부분은 상기 패키지의 반대되는 제 3 또는 제 4 측면 중 하나에서 노출되며,
    상기 집적 회로 패키지는 상기 제 1 세트의 콘택트로부터의 하나 이상의 콘택트 및 상기 제 2 세트의 콘택트로부터의 하나 이상의 콘택트를 포함하는, 집적 회로 패키지.
  20. 제 19 항에 있어서,
    상기 패키지는 상기 제 1 세트의 콘택트로부터의 하나의 콘택트만을 포함하고,
    상기 하나의 콘택트의 상기 솔더 패드 표면이 상기 다이의 상기 활성 표면의 중앙부에 위치된 중앙 본드 패드에 인접하게 위치되도록, 상기 솔더 패드 표면이 상기 하나의 콘택트의 관련 바닥 콘택트 표면으로부터 측면으로 치우쳐 있는, 집적 회로 패키지.
KR1020070119185A 2007-07-23 2007-11-21 리드프레임 패널 KR101420877B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/781,788 US7714418B2 (en) 2007-07-23 2007-07-23 Leadframe panel
US11/781,788 2007-07-23

Publications (2)

Publication Number Publication Date
KR20090010858A KR20090010858A (ko) 2009-01-30
KR101420877B1 true KR101420877B1 (ko) 2014-07-17

Family

ID=40294526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119185A KR101420877B1 (ko) 2007-07-23 2007-11-21 리드프레임 패널

Country Status (4)

Country Link
US (1) US7714418B2 (ko)
KR (1) KR101420877B1 (ko)
CN (1) CN101355073B (ko)
MY (1) MY146729A (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US9082607B1 (en) 2006-12-14 2015-07-14 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US7763958B1 (en) * 2007-05-25 2010-07-27 National Semiconductor Corporation Leadframe panel for power packages
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US8269324B2 (en) * 2008-07-11 2012-09-18 Stats Chippac Ltd. Integrated circuit package system with chip on lead
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8367476B2 (en) * 2009-03-12 2013-02-05 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US9449900B2 (en) 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8575732B2 (en) * 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
CN102625516B (zh) * 2011-01-26 2016-01-06 无锡华润华晶微电子有限公司 功率ic、引线框以及包括该功率ic和引线框的封装结构
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9397031B2 (en) 2012-06-11 2016-07-19 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US10586771B2 (en) 2013-12-16 2020-03-10 Utac Headquarters Pte, Ltd Conductive shield for semiconductor package
US9773722B1 (en) * 2014-05-07 2017-09-26 UTAC Headquarters Pte. Ltd. Semiconductor package with partial plating on contact side surfaces
US9741642B1 (en) * 2014-05-07 2017-08-22 UTAC Headquarters Pte. Ltd. Semiconductor package with partial plating on contact side surfaces
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US10269686B1 (en) 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
US9922843B1 (en) * 2015-11-10 2018-03-20 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US9698085B1 (en) * 2015-12-22 2017-07-04 Texas Instruments Incorporated Leadframe strip assembly and method of processing
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
DE102020101098B4 (de) 2020-01-17 2022-05-12 Infineon Technologies Ag Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
US11264310B2 (en) * 2020-06-04 2022-03-01 Texas Instruments Incorporated Spring bar leadframe, method and packaged electronic device with zero draft angle

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052502A (ko) * 2001-12-21 2003-06-27 삼성테크윈 주식회사 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
KR20040059745A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 고집적 반도체 패키지 및 그 제조 방법
KR20070005933A (ko) * 2004-01-06 2007-01-10 프리스케일 세미컨덕터, 인크. 광 센서의 패키징 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106493A (ja) 1993-10-04 1995-04-21 Toshiba Corp リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造方法
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3547704B2 (ja) * 2000-06-22 2004-07-28 株式会社三井ハイテック リードフレーム及び半導体装置
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
US6700186B2 (en) * 2000-12-21 2004-03-02 Mitsui High-Tec, Inc. Lead frame for a semiconductor device, a semiconductor device made from the lead frame, and a method of making a semiconductor device
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad
KR100958422B1 (ko) * 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US7217594B2 (en) * 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US7671474B2 (en) * 2005-02-23 2010-03-02 Nxp B.V. Integrated circuit package device with improved bond pad connections, a lead-frame and an electronic device
US7602054B2 (en) * 2005-10-05 2009-10-13 Semiconductor Components Industries, L.L.C. Method of forming a molded array package device having an exposed tab and structure
JP4814639B2 (ja) * 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052502A (ko) * 2001-12-21 2003-06-27 삼성테크윈 주식회사 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
KR20040059745A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 고집적 반도체 패키지 및 그 제조 방법
KR20070005933A (ko) * 2004-01-06 2007-01-10 프리스케일 세미컨덕터, 인크. 광 센서의 패키징 방법

Also Published As

Publication number Publication date
KR20090010858A (ko) 2009-01-30
CN101355073A (zh) 2009-01-28
US20090026590A1 (en) 2009-01-29
MY146729A (en) 2012-09-14
US7714418B2 (en) 2010-05-11
CN101355073B (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
KR101420877B1 (ko) 리드프레임 패널
US6967125B2 (en) Quad flat no lead (QFN) grid array package, method of making and memory module and computer system including same
US6608366B1 (en) Lead frame with plated end leads
KR0153595B1 (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
TWI281238B (en) Thermal enhanced package for block mold assembly
US20120086111A1 (en) Semiconductor device
US20170133304A1 (en) Low Profile Leaded Semiconductor Package
US9029194B2 (en) Making an integrated circuit module with dual leadframes
US9698143B2 (en) Wireless module with active devices
US20070065984A1 (en) Thermal enhanced package for block mold assembly
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
KR20090009838A (ko) 구부러진 히트 싱크를 구비한 플립 칩 엠엘피
KR19980015060A (ko) 칼럼 리드(column lead) 구조를 갖는 패키지 및 그의 제조 방법
US9899208B2 (en) Molded leadframe substrate semiconductor package
JP2009170932A (ja) 半導体装置
JP2002353373A (ja) パワー・チップ・スケール・パッケージ
KR20000057831A (ko) 반도체 패키지 및 그 제조 방법
US20070216009A1 (en) Semiconductor Package With Heat Spreader
US20070096271A1 (en) Substrate frame
US6522020B2 (en) Wafer-level package
JP2009283835A (ja) 半導体装置及びその製造方法
US6965162B2 (en) Semiconductor chip mounting substrate and semiconductor device using it
US7635642B2 (en) Integrated circuit package and method for producing it
JPH04340750A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 5