KR20030052502A - 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법 - Google Patents

리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR20030052502A
KR20030052502A KR1020010082487A KR20010082487A KR20030052502A KR 20030052502 A KR20030052502 A KR 20030052502A KR 1020010082487 A KR1020010082487 A KR 1020010082487A KR 20010082487 A KR20010082487 A KR 20010082487A KR 20030052502 A KR20030052502 A KR 20030052502A
Authority
KR
South Korea
Prior art keywords
lead frame
die pad
semiconductor chip
bar
strip
Prior art date
Application number
KR1020010082487A
Other languages
English (en)
Other versions
KR100781149B1 (ko
Inventor
이상균
이봉희
이동훈
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020010082487A priority Critical patent/KR100781149B1/ko
Priority to CNB021570515A priority patent/CN100438010C/zh
Priority to JP2002369493A priority patent/JP4381677B2/ja
Priority to US10/328,235 priority patent/US6838753B2/en
Publication of KR20030052502A publication Critical patent/KR20030052502A/ko
Application granted granted Critical
Publication of KR100781149B1 publication Critical patent/KR100781149B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

리드프레임 스트립이 개시된다. 본 발명에 따른 리드프레임 스트립은, 반도체 칩이 장착될 다이 패드와, 상기 다이 패드에 일단이 연결되어 다운셋 가공된 타이 바와, 상기 타이 바의 타단과 동일 평면상에 위치하며 상기 다이 패드와 이격되어 연장된 복수개의 리드, 및 상기 리드들을 지지하도록 상기 리드들을 가로질러 일체로 형성된 댐바를 구비하여 된 단위 리드프레임이 복수개 연접하여 매트릭스 형태로 된 하나 이상의 리드프레임 패널; 상기 리드프레임 패널의 경계부를 따라 형성되는 완충을 위한 슬롯(slot);및 상기 리드프레임 패널을 지지하기 위해 상기 슬롯을 그 폭 방향으로 가로질러 형성된 연결바;를 구비하여 된 것을 특징으로 한다.

Description

리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법{Lead-frame strip and process for manufacturing semiconductor packages using the same}
본 발명은 반도체 패키지 제조를 위한 리드프레임 스트립 및 이를 이용한 반도체 패키지의 제조 방법에 관한 것으로, 보다 상세하게는 패키지 몰딩시 소위 '몰드 플래시'의 생성을 억제하여 제조 비용이 절감될 수 있는 리드프레임 스트립 및 이를 이용한 반도체 패키지의 제조 방법에 관한 것이다.
도 1은 종래의 반도체 패키지에 대한 개략적인 단면도이며, 도 2는 이의 제조에 사용되는 단위 리드프레임에 대한 개략적인 사시도이다.
도면을 참조하면, 반도체 패키지(10)는 소위 SMCSP(Smart Metal Chip Scale Package) 타입의 반도체 패키지로서 다이 패드(12)의 하면이 반도체 칩(11)의 장착면이 되어 이에 반도체 칩(11)이 접착된다. 상기 다이 패드(12)를 지지하는 타이바(15)는 다이 패드(12)의 코너에서 방사상으로 다운 셋(down set) 가공되어 연장된다. 인접하는 타이바(15)의 사이에는 외부 인쇄회로기판과 연결되는 복수개의 리드(20)가 형성되어 있다. 상기 리드들(20)과 다이 패드(12)는 각각의 본딩 와이어(21,22)에 의해 반도체 칩(11)과 연결된다. 또한 상기 반도체 칩(11), 다이 패드(12), 타이바(15), 및 리드들(20)은 엔캡슐레이션(25)에 의해 감싸여진다. 도 2의 도면번호 16 및 30은 각각 리드프레임 코너의 통공(16) 및 댐바(30)로서, 이들의 역할은 후술될 것이다.
이와 같은 다이 패드를 갖는 리드프레임을 이용한 반도체 패키지를 제조하는 방법에는, 반도체 칩이 장착되고 와이어 본딩된 리드프레임을 개별적으로 몰딩한 후 다듬는 개별 트리밍(trimming) 방식 및 매트릭스 형태로 연접되게 형성된 후 반도체 칩이 장착되고 와이어 본딩된 리드프레임 스트립을 한 번에 몰딩하여 절단하는 MAT(Matrix Array Package) 방식이 공지되어 있다. 그런데 상기 개별 트리밍 방식에 의할 경우 단위 리드프레임의 생산 비용이 높아지기 때문에 현재는 대부분 MAT 방식에 의존하고 있다.
도 3은 종래의 반도체 패키지를 제조함에 있어서, MAT 방식에 사용되는 리드프레임 스트립을 일부 발췌하여 도시한 평면도로서 연접된 리드프레임 매트릭스의 코너부를 나타낸 것이다.
도면을 참조하면, 단위 리드프레임은 다이 패드(12), 타이바(15), 리드(20)가 일체로 형성되어 있으며, 일 리드프레임의 리드와 인접하는 타 리드프레임의 리드는 댐바(30)에 의해 구분된다. 상기 댐바(30)는 격자형으로 형성되어 상기 리드들(20)을 서로에 대하여 지지하는 역할을 한다.
반도체 패키지 제조를 위해 수지를 몰딩할 때에 주형 공동을 형성하기 위해 상부 주형과 하부 주형을 클램핑하는 작업이 필요하다. 그런데 이때 상부 주형은 다운셋 가공된 리드프레임의 다이 패드(12)를 가압하여 누르고 그 힘은 A1 화살표로 도시된 바와 같이 타이바(15)를 따라 단위 리드프레임의 코너부에 전달된다. 타이바(15)의 말단인 상기 단위 리드프레임의 코너부에는 통공(16)이 형성되어 있어상기 전달된 가압력이 대부분 흡수될 수 있다. 그러나 리드프레임 매트릭스의 경계부 또는 코너에 있는 단위 리드프레임의 경우, 상기 전달된 가압력이 충분히 흡수되지 못하고 A2 화살표로 도시된 바와 같이 인접한 댐바에 전달된다.
상기 댐바(30)는 수지 몰딩후 절단 공정에서 절단부위의 버어(burr) 발생 및 절단톱날(saw blade)의 소모를 최소화하기 위해 하프에칭되는 것이 일반적이다. 이와 같이 하프에칭한 부위는 외부의 힘에 의해 쉽게 변형을 일으킬 수 있다. 결국 상기한 A2 화살표로 표현된 힘은 인접한 댐바 부위(31)를 변형시킬 수 있다. 이러한 변형은 수지 몰딩을 위한 클램핑(clamping)시 상부 주형 및 하부 주형의 정확한 맞물림을 방해한다. 이에 따라 도 1에서 도시된 것처럼 몰딩시 수지가 리드를 덮어버리는 소위 '몰드 플래시(mold flash,26)'가 발생될 수 있다.
상기한 몰드 플래시의 생성을 막기 위해 리드프레임을 몰딩 주형 내에 투입할 때 리드프레임 스트립의 하면에 필름을 부착하는 방법이 공지되어 있다. 그러나 이에 의할 경우 몰드 플래시는 현저히 줄일 수 있을지 모르지만 필름의 부착 및 분리 공정이 추가됨으로 인해 제조 비용이 상승하는 문제점이 새로이 발생한다.
본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 MAT 방식에 의한 반도체 패키지 제조시 몰드 플래시의 생성이 억제되는 반도체 패키지용 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 패키지 제조 비용이 절감될 수 있는 반도체패키지용 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조방법을 제공하는 것이다.
도 1은 종래의 반도체 패키지의 개략적인 단면도.
도 2는 도 1의 반도체 패키지 제조를 위해 사용되는 단위 리드프레임의 개략적인 사시도.
도 3은 도 1의 반도체 패키지 제조를 위해 사용되는 종래의 리드프레임 스트립에 대한 개략적인 부분 평면도.
도 4는 본 발명에 따른 리드프레임 스트립을 개략적으로 도시한 평면도.
도 5는 도 4의 B 부분에 대한 평면도.
도 6은 도 5의 본 발명에 따른 리드프레임 스트립의 단위 리드프레임을 다이 패드의 대각선을 따라 절단하여 도시한 단면도.
도 7는 도 5의 C 부분에 대한 평면도.
도 8은 본 발명 반도체 패키지 제조 방법을 나타내는 흐름도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10 ...반도체 패키지11 ...반도체 칩
12,130 ...다이 패드15,135 ...타이바
20,140 ...리드30,150 ...댐바
100 ...리드프레임 스트립110 ...리드프레임 패널
200 ...슬롯210 ...연결바
상기한 목적을 달성하기 위하여 본 발명에 따른 리드프레임 스트립은, 반도체 칩이 장착될 다이 패드와, 상기 다이 패드에 일단이 연결되어 다운셋 가공된 타이 바와, 상기 타이 바의 타단과 동일 평면상에 위치하며 상기 다이 패드와 이격되어 연장된 복수개의 리드, 및 상기 리드들을 지지하도록 상기 리드들을 가로질러 일체로 형성된 댐바를 구비하여 된 단위 리드프레임이 복수개 연접하여 매트릭스 형태로 된 하나 이상의 리드프레임 패널; 상기 리드프레임 패널의 경계부를 따라 형성되는 완충을 위한 슬롯(slot);및 상기 리드프레임 패널을 지지하기 위해 상기 슬롯을 그 폭 방향으로 가로질러 형성된 연결바;를 구비하여 된 것을 특징으로 한다.
본 발명에 따른 리드프레임 스트립의 상기 다이 패드는 그 일측에 반도체 칩이 안착이 되고 그 반대면이 외부로 노출되게 형성 것을 특징으로 한다.
본 발명에 따른 리드프레임 스트립의 상기 연결바는 상기 댐바의 연장선상에 형성되는 것을 특징으로 한다.
본 발명에 따른 리드프레임 스트립의 상기 연결바에는 절곡부가 형성되는 것을 특징으로 한다.
본 발명에 따른 리드프레임 스트립의 상기 댐바에는 복수개의 오목홈이 일렬로 형성되는 것을 특징으로 한다.
본 발명에 따른 반도체 패키지 제조 방법은, 반도체 칩이 장착될 다이 패드와, 상기 다이 패드에 일단이 연결되어 다운셋 가공된 타이 바와, 상기 타이 바의 타단과 동일 평면상에 위치하며 상기 다이 패드와 이격되어 연장된 복수개의 리드, 및 상기 리드들을 지지하도록 상기 리드들을 가로질러 일체로 형성된 댐바를 구비하여 된 단위 리드프레임이 복수개 연접하여 매트릭스 형태로 된 하나 이상의 리드프레임 패널; 상기 리드프레임 패널의 경계부를 따라 형성되는 완충을 위한 슬롯(slot);및 상기 리드프레임 패널을 지지하기 위해 상기 슬롯을 그 폭 방향으로 가로질러 형성된 연결바;를 구비하여 된 것을 특징으로 하는 리드프레임 스트립을 준비하는 스트립 준비 단계;
상기 다이 패드에 반도체 칩을 장착하는 반도체 칩 장착 단계;
상기 반도체 칩과 상기 리드, 및 상기 반도체 칩과 상기 다이 패드를 와이어 본딩하여 연결하는 와이어 본딩 단계;
반도체 칩이 장착되고 와이어 본딩된 상기 리드프레임 스트립을 수지로 몰딩하여 엔캡슐레이션을 형성하는 몰딩 단계; 및
몰딩된 상기 리드프레임 스트립을 단위 리드프레임으로 절단하는 절단 단계;를 구비하여 된 것을 특징으로 한다.
본 발명에 따른 반도체 패키지 제조 방법에 있어서, 상기 다이 패드는 그 일측에 반도체 칩이 안착이 되고 그 반대면이 외부로 노출이 되도록 형성된 것을 특징으로 한다.
본 발명에 따른 반도체 패키지 제조 방법은, 상기 준비 단계에서 댐바에 복수개의 오목홈이 일렬로 형성되도록 리드프레임 스트립을 하프 에칭하는 단계를 더 구비하여 된 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 4는 본 발명에 따른 리드프레임 스트립을 개략적으로 도시한 평면도이다.
도면을 참조하면, MAT 방식의 반도체 패키지 제조에 이용되는 본 발명 리드프레임 스트립(100)은 단위 리드프레임(120)이 동일 평면상에 복수개 연접하여 매트릭스 형태로 된 리드프레임 패널(110)을 구비한다. 상기 리드프레임 패널(110)이 소정 개수, 일 구현예에서는 4개, 일렬로 배열되어 리드프레임 스트립을 이루는 것이나, 도면에는 일부분만 나타내었다. 상기 리드프레임 스트립(100)의 양 단의 가이드레일부에는 각 공정에서 위치 정렬을 위한 위치정렬공이 형성된다.
상기 리드프레임 패널(110)의 경계부에는 직선형으로 긴 슬롯(slot,200)이 형성된다. 상기 슬롯(200)은 상기 리드프레임 패널(110)을 지지하기 위해 상기 슬롯(200)을 가로질러 형성된 연결바(210)에 의해 단절된다. 상기 연결바(210)는 소정 댐바의 연장선상에 형성된다. 도시된 실시예에서는 연결바(210)가 패널의 측면 중앙과 코너부에 있는 댐바의 연장선상에 형성되어 있으나 그 갯수 및 위치가 이에 한정되지는 않는다.
도 5는 도 4의 리드프레임 패널의 코너부인 B 부분을 확대 도시한 평면도이다.
도면을 참조하면, 리드프레임 패널(110)을 형성하는 단위 리드프레임은 다이 패드(130), 이로 부터 대각선 방향 하방으로 연장되도록 다운셋 가공된 타이바(135), 상기 다이 패드(130)와 이격되어 방사상으로 연장되는 리드(140), 및 상기 리드(140)를 지지하기 위해 리드들(140)을 가로질러 형성된 것으로 단위 리드프레임을 구분하는 경계가 되는 댐바(150)가 일체로 형성된다. 인접하는 단위 리드프레임은 상기 댐바(150)를 서로 공유하며, 리드프레임 패널(110) 전체를 통해 상기 댐바(150)는 격자형으로 형성된다.
도 6은 도 5의 본 발명에 따른 리드프레임 스트립의 단위 리드프레임을 다이 패드의 대각선을 따라 절단하여 도시한 단면도이다. 엔캡슐레이션을 형성하기 위해 몰딩할 때의 변화를 개략적으로 나타낸 것이지만, 엔캡슐레이션 자체는 개략적인 도시를 위해 생략되었다.
반도체 프레임의 엔캡슐레이션을 형성하기 위해서는 반도체 칩(미도시)이 장착된 단위 리드프레임(120)을 상부 주형(300) 및 하부 주형(310)으로 클램핑하여 내부에 주형 공동을 형성하고 여기에 몰딩 수지를 사출하여야 한다. 상기 클램핑 과정에서 상부 주형(300)이 하강하여 도시한 바와 같이 다이 패드(130)를 아래로 누른다. 점선으로 도시된 부분이 상부 주형(300)에 의해 가압되기 전의 다이 패드의 위치를 나타낸다. 이와 같은 가압에 의해 다이 패드(130)가 하강하고 A10 화살표로 도시한 바와 같이 타이바(135)를 통해 리드프레임의 다운셋된 말단 코너부(137)로 힘이 전달된다.
도 5를 참조하면, 리드프레임 패널(110)의 경계부를 제외한 단위 리드프레임의 코너부(137)에 A10 화살표로 도시된 바와 같이 전달되어 집중된 힘들(C 내부 참조)은 상기 코너부에 형성된 통공(136)에 의해 대부분 흡수될 수 있다. 또한 리드프레임 패널(110)의 경계부에 위치한 단위 리드프레임의 코너부(137)에 집중된 힘들은 상기 경계를 따라 형성된 슬롯(200)의 변형에 의해 흡수될 수 있다. 연결바(210)가 소정 댐바(150)의 연장선상에 형성되어 있으므로 이를 통해 A20 화살표로 나타낸 바와 같이 힘이 리드프레임 패널(110)의 외부로 전달될 수도 있다.
상기 연결바(210)는 도시된 바와 같이 절곡부를 갖는 형상으로 되는 것이 바람직한데, 연결바(210)의 절곡부가 완충 작용을 하여 슬롯(200)의 변형에 의한 힘의 흡수를 도울 수 있기 때문이다. 도시된 일 구현예에서는 상기 절곡부가 을(乙)자 또는 Z자 형상을 하고 있는데 상기 형상에 한하지 않음은 자명하다.
상기한 바와 같은 힘의 흡수를 통해 도 2의 A2 화살표로 도시한 바와 같은 반발력의 발생을 예방함으로써 리드프레임 패널(110)의 경계부와 인접한 댐바의 변형이 억제될 수 있다.
도 7은 도 5의 C 부분을 확대 도시한 평면도로서, 힘을 나타내는 화살표는 생략하였다.
도면을 참조하면, 댐바(150)에는 길이 방향으로 일렬로 된 오목홈(155)이 형성되어 있다. 이와 같은 구조는 댐바 전체가 하프에칭된 종래의 구조와 비교하여 볼때 버어(burr) 발생 및 절단 톱날의 소모 문제를 발생시키지 않으면서도 댐바(150)의 구조 약화로 인한 변형을 방지할 수 있는 장점을 가지고 있다. 상기 오목홈(155)은 하프 에칭에 의해 형성될 수 있다.
도 8은 본 발명에 따른 반도체 패키지 제조 방법을 나타내는 흐름도이다.
도면을 참조하면, 반도체 패키지 제조 방법은 리드프레임 스트립 준비단계(S1), 반도체 칩 장착 단계(S2), 와이어 본딩 단계(S3), 몰딩 단계(S4), 및 절단 단계(S5)를 구비하여 구성된다.
리드프레임 준비 단계(S1)에서는, 반도체 칩이 장착될 다이 패드, 상기 다이 패드로부터 방사상으로 연장되며 다운셋 가공된 복수개의 타이 바, 상기 타이 바의 말단과 동일 평면상에 위치하며 상기 다이 패드와 이격되어 연장된 복수개의 리드, 및 상기 리드들이 지지될 수 있도록 상기 리드들을 가로질러 일체로 형성된 댐바를 구비하여 된 단위 리드프레임이 복수개 연접하여 매트릭스 형태로 된 하나 이상의 리드프레임 패널과, 상기 리드프레임 패널의 경계부를 따라 형성되는 완충을 위한 슬롯(slot), 및 상기 리드프레임 패널을 지지하기 위해 상기 슬롯을 그 폭 방향으로 가로질러 형성된 연결바를 구비하여 된 것을 특징으로 하는 리드프레임 스트립이 준비된다. 상기 리드프레임 스트립에 대해서는 상술하였으므로 형태에 대한 설명은 생략한다. 상기 리드프레임 스트립은 하프 에칭 및 펀칭에 의해 형성될 수 있다.
반도체 칩 장착 단계(S2)에서는 웨이퍼에서 개별적으로 절단된 반도체 칩이 다이 패드의 장착면인 하면에 접착된다.
와이어 본딩 단계(S3)에서는 반도체 칩을 와이어 본딩에 의해 리드 또는 다이 패드에 전기적으로 연결한다.
몰딩 단계(S4)에서는 상기 반도체 칩이 장착되고 와이어 본딩된 리드프레임을 리드프레임 패널 단위로 한번에 수지를 사출하여 몰딩하여 엔캡슐레이션을 형성한다. 이 때에 상술한 바와 같이 댐바의 변형이 예방되므로 상부 주형 및 하부 주형이 주형 공동을 정확히 형성할 수 있다. 따라서 몰드 플래시의 발생이 억제될 수 있다.
절단 단계(S5)에서는 상기 엔캡슐레이션이 형성된 리드프레임 패널을 개별 반도체 패키지로 절단한다. 상기와 같은 공정을 통해 몰드 플래시의 발생이 억제된 반도체 패키지가 제조될 수 있다.
본 발명을 적용한 구체적인 실험에 의하면, 종래의 리드프레임을 채용한 제조 방법을 통해서 제조된 반도체 패키지의 35%에서 몰드 플래시가 형성된 데 반해, 본 발명의 제조 방법을 통해서는 4%의 반도체 패키지에만 몰드 플래시가 형성되어 큰 몰드 플래시의 감소 효과를 보였다.
이상에서 설명한 리드프레임 및 이를 이용한 반도체 패키지 제조 방법에 의해 MAT 방식에 의하면서도 몰드 플래시의 생성이 억제된 반도체 패키지를 제조할 수 있다.
또한 몰드 플래시의 제거를 위한 추가적인 단계 및 비용이 절감되어 반도체 패키지의 제조 비용이 절감될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

Claims (8)

  1. 반도체 칩이 장착될 다이 패드와, 상기 다이 패드에 일단이 연결되어 다운셋 가공된 타이 바와, 상기 타이 바의 타단과 동일 평면상에 위치하며 상기 다이 패드와 이격되어 연장된 복수개의 리드, 및 상기 리드들을 지지하도록 상기 리드들을 가로질러 일체로 형성된 댐바를 구비하여 된 단위 리드프레임이 복수개 연접하여 매트릭스 형태로 된 하나 이상의 리드프레임 패널;
    상기 리드프레임 패널의 경계부를 따라 형성되는 완충을 위한 슬롯(slot);및
    상기 리드프레임 패널을 지지하기 위해 상기 슬롯을 그 폭 방향으로 가로질러 형성된 연결바;를 구비하여 된 것을 특징으로 하는 리드프레임 스트립.
  2. 제 1 항에 있어서,
    상기 다이 패드는 그 일측에 반도체 칩이 안착이 되고 그 반대면이 외부로 노출되게 형성 것을 특징으로 하는 리드프레임 스트립.
  3. 제 1 항에 있어서,
    상기 연결바는 상기 댐바의 연장선상에 형성되는 것을 특징으로 하는 리드프레임 스트립.
  4. 제 3 항에 있어서,
    상기 연결바에는 절곡부가 형성되는 것을 특징으로 하는 리드프레임 스트립.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 댐바에는 복수개의 오목홈이 일렬로 형성되는 것을 특징으로 하는 리드프레임 스트립.
  6. 반도체 칩이 장착될 다이 패드와, 상기 다이 패드에 일단이 연결되어 다운셋 가공된 타이 바와, 상기 타이 바의 타단과 동일 평면상에 위치하며 상기 다이 패드와 이격되어 연장된 복수개의 리드, 및 상기 리드들을 지지하도록 상기 리드들을 가로질러 일체로 형성된 댐바를 구비하여 된 단위 리드프레임이 복수개 연접하여 매트릭스 형태로 된 하나 이상의 리드프레임 패널;
    상기 리드프레임 패널의 경계부를 따라 형성되는 완충을 위한 슬롯(slot);및
    상기 리드프레임 패널을 지지하기 위해 상기 슬롯을 그 폭 방향으로 가로질러 형성된 연결바;를 구비하여 된 것을 특징으로 하는 리드프레임 스트립을 준비하는 스트립 준비 단계;
    상기 다이 패드에 반도체 칩을 장착하는 반도체 칩 장착 단계;
    상기 반도체 칩과 상기 리드, 및 상기 반도체 칩과 상기 다이 패드를 와이어 본딩하여 연결하는 와이어 본딩 단계;
    반도체 칩이 장착되고 와이어 본딩된 상기 리드프레임 스트립을 수지로 몰딩하여 엔캡슐레이션을 형성하는 몰딩 단계; 및
    몰딩된 상기 리드프레임 스트립을 단위 리드프레임으로 절단하는 절단 단계;를 구비하여 된 것을 특징으로 하는 반도체 패키지 제조 방법.
  7. 제 6 항에 있어서,
    상기 다이 패드는 그 일측에 반도체 칩이 안착이 되고 그 반대면이 외부로 노출이 되도록 형성된 것을 특징으로 하는 반도체 패키지 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 스트립 준비 단계에서 댐바에 복수개의 오목홈이 일렬로 형성되도록 리드프레임 스트립을 하프 에칭하는 단계를 더 구비하여 된 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020010082487A 2001-12-21 2001-12-21 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법 KR100781149B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020010082487A KR100781149B1 (ko) 2001-12-21 2001-12-21 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
CNB021570515A CN100438010C (zh) 2001-12-21 2002-12-20 引线框带和制造使用引线框带的半导体封装的方法
JP2002369493A JP4381677B2 (ja) 2001-12-21 2002-12-20 リードフレームストリップ及びこれを用いた半導体パッケージの製造方法
US10/328,235 US6838753B2 (en) 2001-12-21 2002-12-23 Lead-frame strip and method of manufacturing semiconductor packages using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010082487A KR100781149B1 (ko) 2001-12-21 2001-12-21 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20030052502A true KR20030052502A (ko) 2003-06-27
KR100781149B1 KR100781149B1 (ko) 2007-11-30

Family

ID=19717392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010082487A KR100781149B1 (ko) 2001-12-21 2001-12-21 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법

Country Status (4)

Country Link
US (1) US6838753B2 (ko)
JP (1) JP4381677B2 (ko)
KR (1) KR100781149B1 (ko)
CN (1) CN100438010C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420877B1 (ko) * 2007-07-23 2014-07-17 내셔널 세미콘덕터 코포레이션 리드프레임 패널
KR20230001374A (ko) * 2021-06-28 2023-01-04 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US7183485B2 (en) * 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
KR20050083322A (ko) * 2004-02-23 2005-08-26 삼성테크윈 주식회사 반도체 패키지용 리이드 프레임과 이의 제조방법
US7635910B2 (en) * 2005-01-20 2009-12-22 Infineon Technologies Ag Semiconductor package and method
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
US8492887B2 (en) * 2010-03-25 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
CN101814482B (zh) * 2010-04-30 2012-04-25 江苏长电科技股份有限公司 有基岛引线框结构及其生产方法
TW201417195A (zh) * 2012-10-23 2014-05-01 Wecon Automation Corp 圓形式晶粒置放方法
JP6087153B2 (ja) * 2013-01-10 2017-03-01 株式会社三井ハイテック リードフレーム
US9337130B2 (en) * 2014-07-28 2016-05-10 Texas Instruments Incorporated Leadframe strip and leadframes
US9741643B2 (en) * 2016-01-22 2017-08-22 Texas Instruments Incorporated Leadframe strip with vertically offset die attach pads between adjacent vertical leadframe columns
JP6677616B2 (ja) * 2016-09-29 2020-04-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107919339B (zh) * 2016-10-11 2022-08-09 恩智浦美国有限公司 具有高密度引线阵列的半导体装置及引线框架

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
KR0140458B1 (ko) * 1994-12-14 1998-06-01 황인길 반도체 패키지 제조용 리드프레임
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
KR100369502B1 (ko) * 1999-12-14 2003-01-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 리드 프레임의 구조
BR0109069A (pt) * 2000-03-08 2004-12-07 Ntu Ventures Pte Ltd Processo para fabricar um circuito integrado fotÈnico
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP3634757B2 (ja) * 2001-02-02 2005-03-30 株式会社三井ハイテック リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420877B1 (ko) * 2007-07-23 2014-07-17 내셔널 세미콘덕터 코포레이션 리드프레임 패널
KR20230001374A (ko) * 2021-06-28 2023-01-04 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임

Also Published As

Publication number Publication date
JP2003197844A (ja) 2003-07-11
KR100781149B1 (ko) 2007-11-30
JP4381677B2 (ja) 2009-12-09
US20030116833A1 (en) 2003-06-26
CN1427473A (zh) 2003-07-02
US6838753B2 (en) 2005-01-04
CN100438010C (zh) 2008-11-26

Similar Documents

Publication Publication Date Title
KR100781149B1 (ko) 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
US7301225B2 (en) Multi-row lead frame
US20040232527A1 (en) Semiconductor device
US20020070433A1 (en) Lead-frame-based chip-scale package and method of manufacturing the same
US7498665B2 (en) Integrated circuit leadless package system
US7928540B2 (en) Integrated circuit package system
US20050073031A1 (en) Lead frame, semiconductor device, and method for manufacturing semiconductor device
US7247515B2 (en) Frame for semiconductor package
US8273445B2 (en) Reinforced assembly carrier
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4455166B2 (ja) リードフレーム
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
US11862540B2 (en) Mold flow balancing for a matrix leadframe
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR200331876Y1 (ko) 반도체리드프레임의타이바와인너리드고정구조
KR0125870Y1 (ko) 반도체 패키지용 리드프레임
KR100458640B1 (ko) 리이드 프레임, 반도체 팩키지 및 반도체 팩키지 제조 방법
JPH05243464A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR200224097Y1 (ko) 몰딩용 다이
KR20020008244A (ko) 리드프레임 스트립과 이를 이용한 반도체패키지 및 그제조 방법
KR20020030174A (ko) 반도체 패키지 제조용 리드프레임 구조
KR980012383A (ko) 리드프레임의 구조 및 이를 이용한 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee