JP6087153B2 - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP6087153B2
JP6087153B2 JP2013002599A JP2013002599A JP6087153B2 JP 6087153 B2 JP6087153 B2 JP 6087153B2 JP 2013002599 A JP2013002599 A JP 2013002599A JP 2013002599 A JP2013002599 A JP 2013002599A JP 6087153 B2 JP6087153 B2 JP 6087153B2
Authority
JP
Japan
Prior art keywords
lead
connecting bar
lead frame
support protrusion
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013002599A
Other languages
English (en)
Other versions
JP2014135384A (ja
Inventor
石橋　貴弘
貴弘 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2013002599A priority Critical patent/JP6087153B2/ja
Priority to MYPI2013702418A priority patent/MY174745A/en
Priority to US14/146,201 priority patent/US9911714B2/en
Priority to CN201410012360.3A priority patent/CN103928419B/zh
Publication of JP2014135384A publication Critical patent/JP2014135384A/ja
Application granted granted Critical
Publication of JP6087153B2 publication Critical patent/JP6087153B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、ＭＡＰ方式によって半導体装置を製造するためのリードフレームを対象とし、隣り合うダイパッドから延びるアースリードをコネクティングバーを介して連結させたリードフレームに関する。
昨今、半導体装置の一形態であるＱＦＮ型パッケージ(Quad Flat Non-leaded Package)の製造に際しては、リードフレーム上において複数の半導体チップを一括封止したのち、ダイシングによって個々の半導体装置を個別化するＭＡＰ(Molded Array Process)方式の採用が進んでいる。
ここで、ＭＡＰ方式によって半導体装置を製造するためのリードフレームに対しても、
ダイパッドに搭載した半導体チップの各電極端子と、ダイパッドの周囲に設けた各外部電極端子(端子リード)とを、ボンディングワイヤを用いて互いに接続する技術が用いられている(例えば特許文献１参照)。
また、半導体装置を製造するに際しては、ダイパッドと半導体チップの接地端子とを、
ボンディングワイヤを用いて接続する必要があるものの、パッケージの大幅な小型化が進んでいる昨今では、ダイパッドの大きさが半導体チップと同等、若しくは半導体チップよりも小さい場合、ダイパッドに対してボンディングワイヤが接続できない不都合を生じる。
上記不都合を解消するべく、ダイパッドから延びるアースリードを形成し、このアースリードと半導体チップの接地端子とを、ボンディングワイヤで接続するよう構成したリードフレームが提供されている。
図６に示した従来のリードフレームＬＦは、マトリクス状に配置された複数の単位リードフレームＦＵ、ＦＵ…を有し、各々の単位リードフレームＦＵにおけるダイパッドＦｄにはアースリードＦａが形成され、隣り合うダイパッドＦｄから延びるアースリードＦａ，Ｆａは、ダイシングラインＤに沿って延びるコネクティングバーＦｃを介して連結されている。
図７に示すように、上述したリードフレームＬＦの各アースリードＦａとコネクティングバーＦｃとは、通常、裏面(実装面)側からハーフエッチングが施されて肉薄に形成されており、ダイパッドＦｄ上の半導体チップＣにおける接地端子は、ボンディングワイヤＷを介して上記アースリードＦａに接続されている。
ここで、上述したリードフレームＬＦを用いてＱＦＮ型パッケージを製造する場合、先ず、ダイパッドＦｄ上に半導体チップＣを載置して接着し、外部電極端子Ｆｔと半導体チップＣの電極端子、およびアースリードＦａと半導体チップＣの接地端子を、夫々ボンディングワイヤＷを介して互いに接続する。
次いで、リードフレームＬＦ上における全ての半導体チップＣ，Ｃ…、およびボンディングワイヤＷ，Ｗ…をモールド樹脂で一括封止したのち、コネクティングバーＦｃを除去する態様でダイシングを実施し、リードフレームＬＦを単位リードフレームＦＵ，ＦＵ…に切断することで、製品として個々の半導体装置を個別化している。
因みに、上述した半導体装置の製造工程において、仮にコネクティングバーＦｃの板厚がリードフレームＬＦの母材のままであると、切断部の板厚に起因して切断時の負荷が大きくなり、ダイシング刃物が早く摩耗してダイシング性(切断能力)が劣化するために、切断バリの発生を招く等の不都合を生じる問題があった。
そこで、上述したリードフレームＬＦにおいては、図７に示す如くコネクティングバーＦｃやアースリードＦａ等のダムバー全体を、裏面(実装面)側からハーフエッチングすることで肉薄としており(例えば特許文献２参照)、この構成を採用することで切断時におけるダイシング刃物の摩耗が抑制され、もって切断バリの発生を可及的に抑えることを可能としている。
特開２００１−３１３３６３号公報 特開２００５−１６６６９５号公報
ところで、従来のリードフレームＬＦにおいては、上述した如くアースリードＦａ，Ｆａが、コネクティングバーＦｃと共に裏面(実装面)側からハーフエッチングされており肉薄であるため、図８(ａ)に示す如く、作業ステージＳ上においてリードフレームＬＦのダイパッドＦｄに半導体チップＣを接着したのち、図８(ｂ)に示す如く、作業ステージＳ上においてリードフレームＬＦのアースリードＦａ，ＦａにボンディングワイヤＷを接続する際、裏面に何等の支えも存在しないことから、ボンディングワイヤＷの端部を接続させる際の押圧力ｆ，ｆにより、アースリードＦａ，Ｆａが下方へ撓み変形することで、アースリードＦａに対するボンディングワイヤＷの接続性が低下する不都合があった。
本発明は、上記実状に鑑みて、ＭＡＰ方式により半導体装置を製造するためのリードフレームを対象とし、ワイヤボンディング時におけるアースリードの変形を未然に防止することによって、上記アースリードに対するボンディングワイヤの接続性の向上を達成し得るリードフレームの提供を目的とする。
上記目的を達成するべく、請求項１の発明に関わるリードフレームは、互いに隣り合うダイパッドと、隣り合う前記ダイパッドから延びるアースリードと、前記ダイパッドの周囲に配置される外部電極端子と、隣り合う前記ダイパッドにおける前記外部電極端子間を連結するリードと、前記外部電極端子間のリードおよび前記アースリードを連結するコネクティングバーと、を有し、前記外部電極端子間のリード、前記アースリードおよび前記コネクティングバーを裏面からのハーフエッチングにより薄肉形成してなるリードフレームであって、
前記外部電極端子は、板厚が前記ダイパッドの最大厚と同一であり、隣り合う前記ダイパッドから延びる前記アースリードを、前記コネクティングバーを挟んで共通の軸線上に配置するとともに、前記軸線上における前記コネクティングバーの裏面にサポート突起部を設け、前記外部電極端子間のリードと前記コネクティングバーとの交差部分における前記コネクティングバーの裏面に前記サポート突起部を設けないことを特徴としている。
請求項２の発明に関わるリードフレームは、請求項１の発明に関わるリードフレームにおいて、サポート突起部のコネクティングバーにおける幅方向の寸法を、コネクティングバーの幅寸法と同一に設定したことを特徴としている。
請求項３の発明に関わるリードフレームは、請求項１の発明に関わるリードフレームにおいて、サポート突起部のコネクティングバーにおける幅方向の寸法を、コネクティングバーの幅寸法よりも大きく、かつダイシングラインの幅寸法よりも小さく設定したことを特徴としている。
請求項４の発明に関わるリードフレームは、請求項１の発明に関わるリードフレームにおいて、サポート突起部のアースリードにおける幅方向の寸法を、アースリードの幅寸法と同一に設定したことを特徴としている。
請求項１の発明に関わるリードフレームによれば、隣り合うダイパッドから延びるアースリードを、コネクティングバーを挟んで共通の軸線上に配置するとともに、上記軸線上におけるコネクティングバーの裏面にサポート突起部を設けたことで、アースリードおよびコネクティングバーが、裏面からのハーフエッチングにより薄肉形成されていても、
作業ステージ上でアースリードにボンディングワイヤを接続する際、コネクティングバーの裏面に設けられたサポート突起部が支えと成るため、ボンディングワイヤの端部を接続させる際の押圧力でアースリードが下方へ撓み変形することを防止でき、もってアースリードに対するボンディングワイヤの接続性の低下を未然に防止することが可能となる。
請求項２の発明に関わるリードフレームによれば、サポート突起部のコネクティングバーにおける幅方向の寸法を、コネクティングバーの幅寸法と同一に設定したことで、上記サポート突起部による十分な支持作用を確保しつつ、ダイシング刃物の摩耗を可及的に抑制することが可能となる。
請求項３の発明に関わるリードフレームによれば、サポート突起部のコネクティングバーにおける幅方向の寸法を、コネクティングバーの幅寸法よりも大きく、かつダイシングラインの幅寸法よりも小さく設定したことで、ダイシング刃物における摩耗の抑制に関しては劣るものの、上記サポート突起部による格段に良好な支持作用を確保することが可能となる。
請求項４の発明に関わるリードフレームによれば、サポート突起部のアースリードにおける幅方向の寸法を、アースリードの幅寸法と同一に設定したことで、上記サポート突起部による十分な支持作用を確保しつつ、ダイシング刃物の摩耗を可及的に抑制することが可能となる。
本発明に係るリードフレームを示す要部底面図。 （ａ）は図１中のａ−ａ線断面図、（ｂ）は図１中のｂ−ｂ線断面図。 （ａ）は本発明のリードフレームに半導体チップを搭載する工程を示す要部断面図、（ｂ）は本発明のリードフレームに対するワイヤボンディング工程を示す要部断面図。 （ａ）および（ｂ）は本発明に係るリードフレームのサポート部を示す要部底面図。 （ａ）および（ｂ）は本発明に係るリードフレームのサポート部を示す要部底面図。 従来のリードフレームを示す要部底面図。 （ａ）は図５中のａ−ａ線断面図、（ｂ）は図５中のｂ−ｂ線断面図。 （ａ）は従来のリードフレームに半導体チップを搭載する工程を示す断面図、（ｂ）は従来のリードフレームに対するワイヤボンディング工程を示す断面図。
以下、本発明に係るリードフレームについて、実施例を示す図面を参照しつつ詳細に説明する。
図１および図２は、半導体装置の一形態であるＱＦＮ型パッケージ(Quad Flat Non-leaded Package)を、ＭＡＰ(Molded Array Process)方式によって製造するための、本発明に係るリードフレームの実施例を示している。
実施例におけるリードフレーム１は、複数の単位リードフレーム１Ｕ、１Ｕ…がマトリクス状に配置形成され、夫々の単位リードフレーム１Ｕは、矩形状を呈するダイパッド１ｄと、該ダイパッド１ｄの周囲に配置形成された複数の外部電極端子(端子リード)１ｔ，１ｔ…とを有している。
また、各単位リードフレーム１Ｕのダイパッド１ｄには、該ダイパッド１ｄから一体に延びるアースリード１ａが形成されており、隣り合う単位リードフレーム１Ｕ，１Ｕにおける、隣り合うダイパッド１ｄ，１ｄから延びるアースリード１ａ，１ａは、ダイシングラインＤに沿って延びるコネクティングバー１ｃを介して連結されている。
ここで、隣り合うダイパッド１ｄ，１ｄから延びるアースリード１ａ，１ａは、図１に示す如く、コネクティングバー１ｃを挟んで同一の直線ｘ−ｘ上に配置されて延在している。
また、上記リードフレーム１においては、切断時におけるダイシング刃物の摩耗を抑えるべく、アースリード１ａ、サポートバー１ｂ、コネクティングバー１ｃ等のダムバー全体が、裏面(実装面)側からハーフエッチングすることによって肉薄に形成されている。
さらに、コネクティングバー１ｃを挟んでアースリード１ａ，１ａが延在する直線ｘ−ｘ上における、上記コネクティングバー１ｃの裏面には、略直方体のブロック形状を呈するサポート突起部１ｓが形成されている。
ここで、サポート突起部１ｓは、アースリード１ａやコネクティングバー１ｃ等を裏面(実装面)側からハーフエッチングする際、上記サポート突起部１ｓに相当する部位をエッチングせず残存させることによって突出形成されている。
図２に示す如く、リードフレーム１の外部電極端子１ｔは、半導体チップＣの接地端子とボンディングワイヤＷを介して接続され、またリードフレーム１のアースリード１ａは、半導体チップＣの接地端子とボンディングワイヤＷを介して接続されている。
以下に、上述したリードフレーム１を用いてＱＦＮ型パッケージを製造する手順を説明すると、先ず、ダイパッド１ｄ上に半導体チップＣを載置して接着し、外部電極端子１ｔと半導体チップＣの電極端子、およびアースリード１ａと半導体チップＣの接地端子を、
夫々ボンディングワイヤＷを介して互いに接続する。
次いで、リードフレーム１上における全ての半導体チップＣ，Ｃ…、およびボンディングワイヤＷ，Ｗ…をモールド樹脂で一括封止したのち、コネクティングバー１ｃを除去する態様で、ダイシングラインＤ上に沿ってダイシングを実施し、リードフレーム１を単位リードフレーム１Ｕ，１Ｕ…に切断することで、製品として個々のＱＦＮ型パッケージを個別化している。
ここで、実施例のリードフレーム１においては、図３(ａ)に示す如く、作業ステージＳ上においてリードフレーム１のダイパッド１ｄに半導体チップＣを載置して接着したのち、図３(ｂ)に示す如く、作業ステージＳ上においてリードフレーム１のアースリード１ａ，１ａにボンディングワイヤＷを接続する際、上述の如くコネクティングバー１ｃの裏面に形成されたサポート突起部１ｓが作業ステージＳと当接することで、アースリード１ａおよびコネクティングバー１ｃを支えることとなる。
これにより、アースリード１ａおよびコネクティングバー１ｃが薄肉形成されていても、ボンディングワイヤＷの端部を接続させる際の押圧力ｆ，ｆにより、アースリード１ａ，１ａが下方へ撓み変形することを防止でき、もってアースリード１に対するボンディングワイヤＷの接続性の低下を未然に防止することが可能となる。
図４(ａ)は、上記リードフレーム１におけるサポート突起部１ｓの一例であり、該サポート突起部１ｓのコネクティングバー１ｃにおける幅方向の寸法Ｓａを、コネクティングバー１ｃの幅寸法Ｃｗと同一に設定している。
上記構成によれば、サポート突起部１ｓの寸法Ｓａを抑えながら、十分な支持作用を確保することができるとともに、サポート突起部１ｓの体積(ダイシング刃物が切削する金属部分)も抑えられることで、ダイシング刃物の摩耗を可及的に抑えることができる。
図４(ｂ)は、サポート突起部１ｓの他の例であり、該サポート突起部１ｓのコネクティングバー１ｃにおける幅方向の寸法Ｓａを、コネクティングバー１ｃの幅寸法Ｃｗよりも大きく、かつダイシングラインＤの幅寸法Ｄｗよりも小さく設定している。
上記構成によれば、図４(ａ)のサポート突起部１ｓよりも寸法Ｓａが大きいため、サポート突起部１ｓの体積が増加することでダイシング刃物の耐摩耗性は劣るものの、上記サポート突起部１ｓによって格段に良好な支持作用を確保することができる。
図５(ａ)は、サポート突起部１ｓの他の例であり、該サポート突起部１ｓのアースリード１ａにおける幅方向の寸法Ｓｂを、アースリード１ａの幅寸法Ａｗと同一に設定している。
上記構成によれば、サポート突起部１ｓの寸法Ｓｂを抑えながら、十分な支持作用、特にアースリード１ａの長手軸を中心とした捻れの防止に効果を奏するとともに、サポート突起部１ｓの体積も抑えられることにより、ダイシング刃物の摩耗を可及的に抑えることができる。
図５(ｂ)は、サポート突起部１ｓの更に他の例であり、該サポート突起部１ｓのアースリード１ａにおける幅方向の寸法Ｓｂを、０．０５mmよりも大きく、かつアースリード１ａの幅寸法Ａｗよりも小さく設定している。
上記構成によれば、サポート突起部１ｓの寸法Ｓｂを可及的に小さく抑えながら、十分な支持作用(アースリード１ａの長手軸を中心とした捻れの防止)を確保し得るとともに、
サポート突起部１ｓの体積も可及的に小さく抑えられるため、ダイシング刃物の摩耗を可及的に抑えることができる。
１…リードフレーム、
１Ｕ…単位リードフレーム、
１ａ…アースリード、
１ｃ…コネクティングバー、
１ｄ…ダイパッド、
１ｓ…サポート突起部、
１ｔ…外部電極端子、
Ｃ…半導体チップ、
Ｄ…ダイシングライン、
Ｓ…作業ステージ、
Ｗ…ボンディングワイヤ。

Claims (4)

  1. 互いに隣り合うダイパッドと、
    隣り合う前記ダイパッドから延びるアースリードと、
    前記ダイパッドの周囲に配置される外部電極端子と、
    隣り合う前記ダイパッドにおける前記外部電極端子間を連結するリードと、
    前記外部電極端子間のリードおよび前記アースリードを連結するコネクティングバーと、を有し、
    前記外部電極端子間のリード、前記アースリードおよび前記コネクティングバーを裏面からのハーフエッチングにより薄肉形成してなるリードフレームであって、
    前記外部電極端子は、板厚が前記ダイパッドの最大厚と同一であり、
    隣り合う前記ダイパッドから延びる前記アースリードを、前記コネクティングバーを挟んで共通の軸線上に配置するとともに、前記軸線上における前記コネクティングバーの裏面にサポート突起部を設け、前記外部電極端子間のリードと前記コネクティングバーとの交差部分における前記コネクティングバーの裏面に前記サポート突起部を設けないことを特徴とするリードフレーム。
  2. 前記サポート突起部の前記コネクティングバーにおける幅方向の寸法を、前記コネクティングバーの幅寸法と同一に設定して成ることを特徴とする請求項１記載のリードフレーム。
  3. 前記サポート突起部の前記コネクティングバーにおける幅方向の寸法を、前記コネクティングバーの幅寸法よりも大きく、かつダイシングラインの幅寸法よりも小さく設定して成ることを特徴とする請求項１記載のリードフレーム。
  4. 前記サポート突起部の前記アースリードにおける幅方向の寸法を、前記アースリードの幅寸法と同一に設定してなることを特徴とする請求項１記載のリードフレーム。
JP2013002599A 2013-01-10 2013-01-10 リードフレーム Active JP6087153B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013002599A JP6087153B2 (ja) 2013-01-10 2013-01-10 リードフレーム
MYPI2013702418A MY174745A (en) 2013-01-10 2013-12-12 Lead frame
US14/146,201 US9911714B2 (en) 2013-01-10 2014-01-02 Lead frame
CN201410012360.3A CN103928419B (zh) 2013-01-10 2014-01-10 引线框

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013002599A JP6087153B2 (ja) 2013-01-10 2013-01-10 リードフレーム

Publications (2)

Publication Number Publication Date
JP2014135384A JP2014135384A (ja) 2014-07-24
JP6087153B2 true JP6087153B2 (ja) 2017-03-01

Family

ID=51060796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013002599A Active JP6087153B2 (ja) 2013-01-10 2013-01-10 リードフレーム

Country Status (4)

Country Link
US (1) US9911714B2 (ja)
JP (1) JP6087153B2 (ja)
CN (1) CN103928419B (ja)
MY (1) MY174745A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6856497B2 (ja) * 2017-01-12 2021-04-07 株式会社三井ハイテック リードフレーム
JP6798670B2 (ja) * 2017-02-08 2020-12-09 大口マテリアル株式会社 リードフレーム及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130653A (ja) * 1990-09-20 1992-05-01 Hitachi Ltd 樹脂封止型半導体装置
JP2001313363A (ja) 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
KR100781149B1 (ko) * 2001-12-21 2007-11-30 삼성테크윈 주식회사 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
JP2003338599A (ja) * 2002-05-22 2003-11-28 Sony Corp 半導体装置及びリードフレーム
CN100490140C (zh) * 2003-07-15 2009-05-20 飞思卡尔半导体公司 双规引线框
JP2005166695A (ja) 2003-11-28 2005-06-23 Mitsui High Tec Inc リードフレーム及び半導体装置の製造方法
US7087986B1 (en) * 2004-06-18 2006-08-08 National Semiconductor Corporation Solder pad configuration for use in a micro-array integrated circuit package
US7259460B1 (en) * 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package
US7087461B2 (en) * 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
JP2007096196A (ja) * 2005-09-30 2007-04-12 Renesas Technology Corp 半導体装置の製造方法
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
JP2010166100A (ja) * 2010-05-06 2010-07-29 Panasonic Corp 樹脂封止型半導体装置
JP5479247B2 (ja) * 2010-07-06 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN103928419A (zh) 2014-07-16
CN103928419B (zh) 2017-11-21
MY174745A (en) 2020-05-13
US9911714B2 (en) 2018-03-06
US20140192506A1 (en) 2014-07-10
JP2014135384A (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
US6611047B2 (en) Semiconductor package with singulation crease
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
JP2009500841A (ja) 半導体デバイス
JP5997971B2 (ja) リードフレーム
JP4698234B2 (ja) 表面実装型半導体素子
JP4878580B2 (ja) リードフレームおよびその製造方法、半導体装置およびその製造方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US9786583B2 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
JP4381677B2 (ja) リードフレームストリップ及びこれを用いた半導体パッケージの製造方法
TWI550784B (zh) 扁平無引腳封裝及其製造方法
JP2005142554A (ja) リードフレーム及びこれを適用した半導体パッケージの製造方法
JP6087153B2 (ja) リードフレーム
JP6727950B2 (ja) リードフレーム
TWM606836U (zh) 導線架
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI703695B (zh) 引線框架
JP2003068962A (ja) 半導体装置製造用のフレームおよび半導体装置の製造方法
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
JP6663294B2 (ja) 半導体装置の製造方法
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
JP4455166B2 (ja) リードフレーム
JP7057727B2 (ja) リードフレームおよび半導体装置
JP6150469B2 (ja) リードフレームの製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR101209472B1 (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170201

R150 Certificate of patent or registration of utility model

Ref document number: 6087153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250