JP2003197844A - リードフレームストリップ及びこれを用いた半導体パッケージの製造方法 - Google Patents

リードフレームストリップ及びこれを用いた半導体パッケージの製造方法

Info

Publication number
JP2003197844A
JP2003197844A JP2002369493A JP2002369493A JP2003197844A JP 2003197844 A JP2003197844 A JP 2003197844A JP 2002369493 A JP2002369493 A JP 2002369493A JP 2002369493 A JP2002369493 A JP 2002369493A JP 2003197844 A JP2003197844 A JP 2003197844A
Authority
JP
Japan
Prior art keywords
lead frame
die pad
frame strip
bar
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002369493A
Other languages
English (en)
Other versions
JP4381677B2 (ja
Inventor
Sang-Kyun Lee
相均 李
Bong-Hui Lee
鳳煕 李
Dong-Hoon Lee
東勳 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Techwin Co Ltd
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of JP2003197844A publication Critical patent/JP2003197844A/ja
Application granted granted Critical
Publication of JP4381677B2 publication Critical patent/JP4381677B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 リードフレームストリップ及びこれを用い
た半導体パッケージの製造方法を提供する。 【解決手段】 半導体チップが装着されるダイパッド
と、前記ダイパッドに一端が連結されてダウンセット加
工されたタイバーと、前記タイバーの他端と同一平面上
に位置し、前記ダイパッドから所定距離離間して前記ダ
イパッドから延びた複数のリードと、前記リードを支持
するように前記リードを形成する部分を横切るように前
記リードと一体形成されたダムバーとを備えた複数の単
位リードフレームが互いに連結されてマトリックス状に
なった少なくとも１つのリードフレームパネルを含み、
前記リードフレームパネルの縁部に沿って緩衝用スロッ
トが形成され、前記リードフレームパネルを支持するた
めに前記スロットをその幅方向に横切って連結バーが形
成される半導体パッケージの製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ製
造のためのリードフレームストリップ及び、これを用い
た半導体パッケージの製造方法に係り、特にパッケージ
モールディング時、いわゆるバリの生成を抑制可能なリ
ードフレームストリップ及びこれを用いた半導体パッケ
ージの製造方法に関する。
【０００２】
【従来の技術】図１は、従来の半導体パッケージについ
ての概略的な断面図であり、図２はその製造に用いられ
る単位リードフレームについての概略的な斜視図であ
る。
【０００３】図１に示されている半導体パッケージ１０
は、いわゆるＳＭＣＳＰ(Smart Metal Chip Scale Pack
age)タイプの半導体パッケージである。半導体パッケー
ジ１０のダイパッド１２の下面には半導体チップ１１が
接着されている。図２に示されているように、前記ダイ
パッド１２を支持するタイバー１５は、ダイパッド１２
のコーナーから延び、ダウンセット加工されている。そ
れぞれのタイバー１５間には複数のリード２０が形成さ
れている。前記リード２０及びダイパッド１２はそれぞ
れのボンディングワイヤー２１、２２により半導体チッ
プ１１と連結されている。また、前記半導体チップ１
１、ダイパッド１２、タイバー１５、及びリード２０は
カプセル材料２５により封じ込められる。図２の１６及
び３０は、各々リードフレームコーナーの通孔１６及び
ダムバー３０であって、それについては後述する。
【０００４】このようなダイパッドを有するリードフレ
ームを用いた半導体パッケージを製造する方法として、
半導体チップが装着されたリードフレームを個別的にモ
ールディングする個別トリミング方式、及びマトリック
ス状のリードフレームストリップに多数の半導体チップ
を装着し、モールディングして切断するＭＡＴ(Matrix
Array Package)方式が公知されている。ところが、前記
個別トリミング方式による場合、単位半導体パッケージ
の生産コストが上昇するために、現在は大部分ＭＡＴ方
式に依存している。
【０００５】図３は、従来のＭＡＴ方式に用いられるリ
ードフレームストリップに関する一部抜すい平面図であ
る。図３は、連接されたリードフレームマトリックスの
角部を示した図面である。
【０００６】図面を参照すれば、単位リードフレームは
ダイパッド１２、タイバー１５、リード２０が一体形成
されており、あるリードフレームのリードと隣接する他
のリードフレームのリードとはダムバー３０により区分
される。前記ダムバー３０は格子状に形成されて前記リ
ード２０を相互支持する役割を行う。
【０００７】半導体パッケージの樹脂モールディング作
業において使われるモールドで空洞を形成するために上
部モールドと下部モールドとをクランピングする作業が
必要である。この際、上部モールドはダウンセット加工
されたリードフレームのダイパッド１２を加圧する。前
記加圧力は矢印Ａ１で表されたようにタイバー１５に沿
って単位リードフレームの角部に伝えられる。タイバー
１５の末端に該当する前記角部には通孔１６が形成され
ているので、伝えられた加圧力が大部分吸収されうる。
しかし、単位リードフレームがリードフレームマトリッ
クスの縁部またはコーナーに存在する場合、前記伝えら
れた加圧力は十分に吸収されず、矢印Ａ２で表されたよ
うに隣接したダムバーに伝達される。
【０００８】前記ダムバー３０は、一般にハーフエッチ
ングされるが、これはモールディング後、切断工程で切
断部位のバリ発生及び鋸刃の磨耗を最小化するためのも
のである。ダムバー３０のハーフエッチングされた部位
は外部の力により変形されやすい。結局、前記矢印Ａ２
で表された力は隣接したダムバー部位３１を変形させう
る。このような変形は樹脂モールディングのためのクラ
ンピング時に上部モールドと下部モールドとの正確な噛
み合いを妨害する。これにより、図１に示されたように
モールディング時に樹脂がリードを覆ってしまい、いわ
ゆるバリ２６が生じうる。
【０００９】前記バリの生成を防止するためにリードフ
レームをモールド内に投入する時、リードフレームスト
リップの下面にフィルムを付着させる方法が公知されて
いる。しかし、その方法によっても、バリは減少する
が、フィルムの付着及び分離工程が追加されてコスト高
となる問題点が生じる。
【００１０】
【発明が解決しようとする課題】本発明は前記問題点を
解決するために創案されたものであって、本発明の目的
は、ＭＡＴ方式による半導体パッケージの製造時にバリ
の生成が抑制される半導体パッケージ用リードフレーム
ストリップ及びこれを用いた半導体パッケージの製造方
法を提供するところにある。
【００１１】本発明の他の目的は、半導体パッケージの
製造コストを節減できる半導体パッケージ用リードフレ
ームストリップ及びこれを用いた半導体パッケージの製
造方法を提供するところにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に本発明に係るリードフレームストリップは、半導体チ
ップが装着されるダイパッドと、前記ダイパッドに一端
が連結されてダウンセット加工されたタイバーと、前記
タイバーの他端と同一平面上に位置し、前記ダイパッド
と離隔されて延びた複数のリード、及び前記リードを支
持するように前記リードを形成する部分を横切るように
前記リードと一体形成されたダムバーを備える複数の単
位リードフレームが連接してマトリックス状よりなる１
つ以上のリードフレームパネルを備え、前記リードフレ
ームパネルの縁部に沿って緩衝用スロットが形成され、
前記リードフレームパネルを支持するために前記スロッ
トをその幅方向に横切って連結バーが形成されることを
特徴とする。
【００１３】本発明に係るリードフレームストリップの
前記ダイパッドは、一側に半導体チップが安着され、他
側が外部に露出さるべく形成されることを特徴とする。
【００１４】本発明に係るリードフレームストリップの
前記連結バーは、前記ダムバーの延長線上に形成される
ことを特徴とする。
【００１５】本発明に係るリードフレームストリップの
前記連結バーには、折曲部が形成されることを特徴とす
る。
【００１６】本発明に係るリードフレームストリップの
前記ダムバーには、複数の凹部が一列に形成されること
を特徴とする。
【００１７】本発明に係る半導体パッケージの製造方法
は、半導体チップが装着されるダイパッドと、前記ダイ
パッドに一端が連結されてダウンセット加工されたタイ
バーと、前記タイバーの他端と同一平面上に位置し、前
記ダイパッドと離隔されて延びた複数のリードと、前記
リードを支持するように前記リードを形成する部分を横
切るように前記リードと一体形成されたダムバーと、を
備えてなる複数の単位リードフレームが連接してマトリ
ックス状よりなる１つ以上のリードフレームパネルを備
え、前記リードフレームパネルの縁部に沿って緩衝用ス
ロットが形成され、前記リードフレームパネルを支持す
るために前記スロットをその幅方向に横切って連結バー
が形成されているリードフレームストリップを準備する
ストリップ準備工程と、前記ダイパッドに半導体チップ
を装着する半導体チップ装着工程と、前記半導体チップ
と前記リード、及び前記半導体チップと前記ダイパッド
とをワイヤボンディングで連結するワイヤボンディング
工程と、半導体チップが装着されてワイヤボンディング
された前記リードフレームストリップを樹脂でモールデ
ィングしてエンキャプシュレーションを形成するモール
ディング工程と、モールディングされた前記リードフレ
ームストリップを単位リードフレームで切断する切断工
程と、を備えてなることを特徴とする。
【００１８】本発明に係る半導体パッケージの製造方法
において、前記ダイパッドは、一側に半導体チップが安
着され、他側が外部に露出さるべく形成されたことを特
徴とする。
【００１９】本発明に係る半導体パッケージの製造方法
は、前記準備工程において、ダムバーに複数の凹部が一
列に形成さるべくリードフレームストリップをハーフエ
ッチングする工程をさらに備えてなることを特徴とす
る。
【００２０】本発明に係る半導体パッケージの製造方法
は、前記モールディングされたリードフレームストリッ
プを単位パッケージに切断する切断工程は、前記複数の
凹部に沿って切断されることを特徴とする。
【００２１】本発明に係る半導体パッケージの製造方法
は、前記ストリップ準備工程において、ダムバーに複数
の凹部が一列に形成さるべくリードフレームストリップ
をエッチングまたはパンチングする工程をさらに備えて
なることを特徴とする。
【００２２】本発明に係る半導体パッケージの製造方法
は、前記モールディングされたリードフレームストリッ
プを単位パッケージに切断する切断工程は、前記複数の
貫通孔に沿って切断されることを特徴とする。
【００２３】
【発明の実施の形態】以下、添付した図面に基づき、本
発明を詳細に説明する。
【００２４】図４を参照すれば、本発明に従ったリード
フレームストリップ１００は、複数の単位リードフレー
ム１２０が同一平面上に連接してマトリックス状に形成
されたリードフレームパネル１１０を備える。リードフ
レームストリップ１００はＭＡＴ方式の半導体パッケー
ジ製造に用いられる。前記リードフレームパネル１１０
は、例えば４つが一列に配列されてリードフレームスト
リップをなすが、示された具現例ではその一部分のみ示
した。前記リードフレームストリップ１００の両端のガ
イドレール部には位置を整合させるための位置整合孔１
０１が形成される。
【００２５】前記リードフレームパネル１１０の縁部に
は直線型の長いスロット２００が形成されている。前記
スロット２００は、前記リードフレームパネル１１０を
支持するために前記スロット２００を横切って形成され
た連結バー２１０により断絶される。前記連結バー２１
０は所定ダムバーの延長線上に形成される。図示された
実施例では、連結バー２１０がパネルの側面中央と角部
にあるダムバーの延長線上に形成されているが、その数
及び位置がこれに限定されるものではない。
【００２６】図５は、図４のリードフレームパネルの角
部であるＢ部分を拡大した平面図である。
【００２７】図４を参照すれば、リードフレームパネル
１１０を形成する単位リードフレームには、ダイパッド
１３０、前記ダイパッド１３０から対角線方向に下向き
に延在するようにダウンセット加工されたタイバー１３
５、前記ダイパッド１３０から所定距離離間して放射状
に延びたリード１４０、及び前記リード１４０を支持す
るためにリード１４０を形成する部分を横切るように前
記リードと一体形成されたものであって、単位リードフ
レーム間の境界となるダムバー１５０が一体形成され
る。隣接する単位リードフレームは前記ダムバー１５０
を共有し、リードフレームパネル１１０全体を通じて前
記ダムバー１５０は格子状に形成される。
【００２８】図６は、図５に示されたリードフレームス
トリップの単位リードフレームをダイパッド１３０の対
角線に沿って切断して示す断面図である。図６は、封止
するためにモールディング時の変化を概略的に示した図
面であるが、見やすくするために封止した単位リードフ
レームは図示しなかった。
【００２９】半導体フレームを封止するために、まず半
導体チップ(図示せず)が装着された単位リードフレーム
１２０を上部モールド３００及び下部モールド３１０間
にクランピングし、次に前記上下部モールドにより形成
されたキャビティにモールディング樹脂を充填する。図
６に示されたように、前記クランピング過程で上部モー
ルド３００が下方に押圧されてダイパッド１３０が押圧
される。点線で表された部分は上部モールド３００によ
り加圧される前のダイパッドの位置を示す。このような
加圧によりダイパッド１３０が下方に圧縮され、矢印Ａ
１０で表された力が、タイバー１３５を通じてリードフ
レームのダウンセットされた角部１３７に伝えられる。
【００３０】図５を参照すれば、伝達されて集中した力
(Ｃ内の矢印Ａ１０で表される)がリードフレームパネル
１１０の縁部を除いた単位リードフレームの角部１３７
に加わるが、前記角部に形成された通孔１３６によりそ
の大部分が吸収されうる。また、リードフレームパネル
１１０の縁部に位置した単位リードフレームの角部１３
７に集中された力は、前記境界に沿って形成されたスロ
ット２００の変形により吸収されうる。連結バー２１０
がダムバー１５０の延長線上に形成されているので、こ
れを通じて矢印Ａ２０で表された力がリードフレームパ
ネル１１０の外部にも伝えられる。
【００３１】前記連結バー２１０は、図５に示されたよ
うに折曲部を有する形状よりなることが望ましい。これ
は、連結バー２１０の折曲部が緩衝作用を果たしてスロ
ット２００の変形による力の吸収を容易にするからであ
る。図５に示された一具現例では、前記折曲部がＺ字状
をしているが、折曲部が前記形状に制限されるものでは
ない。
【００３２】前述したような力の吸収を通じて図３の矢
印Ａ２で表された反撥力の発生を予防することによっ
て、リードフレームパネル１１０の縁部と隣接したダム
バーの変形を抑制できる。
【００３３】図７は、図５のＣ部分を拡大して示した平
面図であって、力を示す矢印は略した。
【００３４】図７を参照すれば、ダムバー１５０には長
手方向に一列に形成された凹部１５５が備えられる。か
かる構造はダムバー全体がハーフエッチングされた従来
の構造と比較すれば、バリ発生及び鋸刃の磨耗問題を生
じず、かつ構造弱化によるダムバー１５０の変形を防止
しうる。前記凹部１５５はハーフエッチングにより形成
されうる。
【００３５】一方、図示されていない実施例において、
凹部１５５の代りに貫通孔が形成されうる。貫通孔は凹
部１５５と同一な位置でダムバー１５０を貫通させるも
のである。貫通孔はエッチングまたはパンチングによっ
て形成されうる。前記リードフレームストリップ１００
をモールディングした後に単位パッケージに切断する過
程では前記凹部１５５または貫通孔（図示せず）に沿っ
て切断が行われる。
【００３６】図８は、本発明に従った半導体パッケージ
の製造方法を示すフローチャートである。図８を参照す
れば、半導体パッケージの製造方法は、リードフレーム
ストリップ準備工程(Ｓ１)、半導体チップ装着工程(Ｓ
２)、ワイヤボンディング工程(Ｓ３)、モールディング
工程(Ｓ４)、及び切断工程(Ｓ５)を備えて構成される。
【００３７】リードフレームストリップ準備工程(Ｓ１)
では、半導体チップが装着されるダイパッド、前記ダイ
パッドから延びたダウンセット加工された複数のタイバ
ー、前記タイバーの端部と同一平面上に位置し、かつ所
定距離離間して前記ダイパッドから延びた複数のリー
ド、及び前記リードが支持さるべく前記リードを形成す
る部分を横切るように前記リードと一体形成されたダム
バーを備える複数の単位リードフレームがマトリックス
状をなしてなる１つ以上のリードフレームパネルを備え
るリードフレームストリップが準備される。前記リード
フレームパネルには、前記リードフレームパネルの縁部
に沿ってスロットが形成され、更に、前記リードフレー
ムパネルを支持するために前記スロットをその幅方向に
横切って連結バーが形成されている。前記リードフレー
ムストリップについては前述したので、その詳細な説明
は略す。前記リードフレームストリップはハーフエッチ
ング及びパンチングにより形成されうる。
【００３８】前記リードフレーム準備工程で、前記ダム
バーには複数の凹部や貫通孔が形成される。凹部は前述
したようにダムバーに複数の凹部をハーフエッチングに
よって一列に形成したものである。これとは違って、複
数の貫通孔がエッチングやパンチングによってダムバー
に形成されうる。
【００３９】半導体チップ装着工程(Ｓ２)では、ウェー
ハから個別的に切断された半導体チップがダイパッドの
装着面の下面に接着される。
【００４０】ワイヤボンディング工程(Ｓ３)では、半導
体チップをワイヤボンディングによりリードまたはダイ
パッドに電気的に接続する。
【００４１】モールディング工程(Ｓ４)では、前記半導
体チップとワイヤボンディングされたリードフレームと
をリードフレームパネル単位でモールディングして封止
する。この際、前述したようにダムバーの変形が防止さ
れているので、上部モールド及び下部モールドとがキャ
ビティを正確に形成しうる。したがって、バリの発生が
抑制されうる。
【００４２】切断工程(Ｓ５)では、前記封止されたリー
ドフレームパネルを単位半導体パッケージ毎に切断す
る。前記工程を通じてバリの発生が抑制された半導体パ
ッケージが製造されうる。
【００４３】前記切断工程(Ｓ５)において、切断はダム
バーに一列に形成された複数の凹部または貫通孔に沿っ
て行われる。凹部または貫通孔に沿ってモールディング
を切断することによってバリの発生が防止されうる。
【００４４】本発明を適用した具体的な実験によれば、
従来のリードフレームを採用した製造方法に従って製造
された半導体パッケージの３５％にバリが形成された
が、本発明の製造方法によれば、バリが形成されたのは
僅か４％の半導体パッケージであり、バリの発生が顕著
に減少した。
【００４５】
【発明の効果】前述したように本発明に従ったリードフ
レーム及びこれを用いた半導体パッケージの製造方法を
適用することによって、ＭＡＴ方式によりバリの生成が
低減された半導体パッケージを製造しうる。
【００４６】また、バリの除去のためのさらなる工程及
びコストが節減されて半導体パッケージの製造コストが
節減されうる。
【００４７】本発明は図面に示された実施例に基づいて
説明したが、これは例示的なものに過ぎず、当業者なら
ばこれより多様な変形及び均等な他の実施例が可能であ
ることを理解しうる。よって、本発明の真の保護範囲は
特許請求の範囲によってのみ決まるべきである。
【図面の簡単な説明】
【図１】従来の半導体パッケージの概略的な断面図であ
る。
【図２】図１の半導体パッケージ製造のために使われる
単位リードフレームの概略的な斜視図である。
【図３】図１の半導体パッケージ製造のために使われる
従来のリードフレームストリップを概略的に示す部分平
面図である。
【図４】本発明に従ったリードフレームストリップを概
略的に示す平面図である。
【図５】図４のＢ部分を示す平面図である。
【図６】図５の本発明に従ったリードフレームストリッ
プの単位リードフレームをダイパッドの対角線に沿って
切断して示す断面図である。
【図７】図５のＣ部分を示す拡大平面図である。
【図８】本発明に従った半導体パッケージの製造方法を
示すフローチャートである。
【符号の説明】
１００ リードフレームストリップ １１０ リードフレームパネル １２０ 単位リードフレーム ２００ スロット ２１０ 連結バー

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップが装着されるダイパッド
    と、前記ダイパッドに一端が連結されてダウンセット加
    工されたタイバーと、前記タイバーの他端と同一平面上
    に位置し、前記ダイパッドから所定距離離間して前記ダ
    イパッドから延びた複数のリードと、前記リードを支持
    するように前記リードを形成する部分を横切るように前
    記リードと一体形成されたダムバーとを備えた複数の単
    位リードフレームが互いに連結されてマトリックス状に
    なった少なくとも１つのリードフレームパネルを含み、 前記リードフレームパネルの縁部に沿って緩衝用スロッ
    トが形成され、 前記リードフレームパネルを支持するために前記スロッ
    トをその幅方向に横切って連結バーが形成されることを
    特徴とするリードフレームストリップ。
  2. 【請求項２】 前記ダイパッドは、一側に半導体チッ
    プが取着され、他側が外部に露出されるべく形成される
    ことを特徴とする請求項１に記載のリードフレームスト
    リップ。
  3. 【請求項３】 前記連結バーは、前記ダムバーの延長
    線上に形成されることを特徴とする請求項１に記載のリ
    ードフレームストリップ。
  4. 【請求項４】 前記連結バーには、折曲部が形成され
    ることを特徴とする請求項３に記載のリードフレームス
    トリップ。
  5. 【請求項５】 前記ダムバーには、複数の凹部が一列
    に形成されることを特徴とする請求項２乃至４の何れか
    に記載のリードフレームストリップ。
  6. 【請求項６】 半導体チップが装着されるダイパッド
    と、前記ダイパッドに一端が連結されてダウンセット加
    工されたタイバーと、前記タイバーの他端と同一平面上
    に位置し、前記ダイパッドと離隔されて延びた複数のリ
    ードと、前記リードを支持するように前記リードを形成
    する部分を横切るように前記リードと一体形成されたダ
    ムバーとを備えた複数の単位リードフレームが互いに連
    結されてマトリックス状になった少なくとも１つのリー
    ドフレームパネルを含み、前記リードフレームパネルの
    縁部に沿って緩衝用スロットが形成され、前記リードフ
    レームパネルを支持するために前記スロットをその幅方
    向に横切って連結バーが形成されているリードフレーム
    ストリップを準備するストリップ準備工程と、 前記ダイパッドに半導体チップを装着する半導体チップ
    装着工程と、 ワイヤボンディングにより前記半導体チップと前記リー
    ドとの間、並びに前記半導体チップと前記ダイパッドと
    の間を連結するワイヤボンディング工程と、 半導体チップが装着されてワイヤボンディングされた前
    記リードフレームストリップを樹脂でモールディングし
    て封止するモールディング工程と、 モールディングされた前記リードフレームストリップを
    単位リードフレームに切断する切断工程とを含むことを
    特徴とする半導体パッケージの製造方法。
  7. 【請求項７】 前記ダイパッドは、一側に半導体チッ
    プが取着され、他側が外部に露出されるべく形成された
    ことを特徴とする請求項６に記載の半導体パッケージの
    製造方法。
  8. 【請求項８】 前記ストリップ準備工程において、前
    記ダムバーに複数の凹部が一列に形成されるべく前記リ
    ードフレームストリップをハーフエッチングする工程を
    さらに含むことを特徴とする請求項６または７に記載の
    半導体パッケージの製造方法。
  9. 【請求項９】 モールディングされた前記リードフレ
    ームストリップを単位パッケージに切断する前記切断工
    程が、前記複数の凹部に沿って切断されることを特徴と
    する請求項８に記載の半導体パッケージの製造方法。
  10. 【請求項１０】 前記ストリップ準備工程において、
    ダムバーに複数の凹部が一列に形成されるべくリードフ
    レームストリップをエッチングまたはパンチングする工
    程をさらに含むことを特徴とする請求項６に記載の半導
    体パッケージの製造方法。
  11. 【請求項１１】 モールディングされた前記リードフ
    レームストリップを単位パッケージに切断する前記切断
    工程が、前記複数の貫通孔に沿って切断されることを特
    徴とする請求項１０に記載の半導体パッケージの製造方
    法。
JP2002369493A 2001-12-21 2002-12-20 リードフレームストリップ及びこれを用いた半導体パッケージの製造方法 Expired - Lifetime JP4381677B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-82487 2001-12-21
KR1020010082487A KR100781149B1 (ko) 2001-12-21 2001-12-21 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법

Publications (2)

Publication Number Publication Date
JP2003197844A true JP2003197844A (ja) 2003-07-11
JP4381677B2 JP4381677B2 (ja) 2009-12-09

Family

ID=19717392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002369493A Expired - Lifetime JP4381677B2 (ja) 2001-12-21 2002-12-20 リードフレームストリップ及びこれを用いた半導体パッケージの製造方法

Country Status (4)

Country Link
US (1) US6838753B2 (ja)
JP (1) JP4381677B2 (ja)
KR (1) KR100781149B1 (ja)
CN (1) CN100438010C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919339A (zh) * 2016-10-11 2018-04-17 恩智浦美国有限公司 具有高密度引线阵列的半导体装置及引线框架
US9966329B2 (en) * 2016-09-29 2018-05-08 Renesas Electronics Corporation Method for manufacturing semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US7183485B2 (en) * 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
KR20050083322A (ko) * 2004-02-23 2005-08-26 삼성테크윈 주식회사 반도체 패키지용 리이드 프레임과 이의 제조방법
WO2006077452A1 (en) * 2005-01-20 2006-07-27 Infineon Technologies Ag Leadframe, semiconductor package and methods of producing the same
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
US7714418B2 (en) * 2007-07-23 2010-05-11 National Semiconductor Corporation Leadframe panel
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
US8492887B2 (en) * 2010-03-25 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
CN101814482B (zh) * 2010-04-30 2012-04-25 江苏长电科技股份有限公司 有基岛引线框结构及其生产方法
TW201417195A (zh) * 2012-10-23 2014-05-01 Wecon Automation Corp 圓形式晶粒置放方法
JP6087153B2 (ja) * 2013-01-10 2017-03-01 株式会社三井ハイテック リードフレーム
US9337130B2 (en) * 2014-07-28 2016-05-10 Texas Instruments Incorporated Leadframe strip and leadframes
US9741643B2 (en) 2016-01-22 2017-08-22 Texas Instruments Incorporated Leadframe strip with vertically offset die attach pads between adjacent vertical leadframe columns
KR102514564B1 (ko) * 2021-06-28 2023-03-29 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
KR0140458B1 (ko) * 1994-12-14 1998-06-01 황인길 반도체 패키지 제조용 리드프레임
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
KR100369502B1 (ko) * 1999-12-14 2003-01-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 리드 프레임의 구조
BR0109069A (pt) * 2000-03-08 2004-12-07 Ntu Ventures Pte Ltd Processo para fabricar um circuito integrado fotÈnico
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP3634757B2 (ja) * 2001-02-02 2005-03-30 株式会社三井ハイテック リードフレーム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966329B2 (en) * 2016-09-29 2018-05-08 Renesas Electronics Corporation Method for manufacturing semiconductor device
CN107919339A (zh) * 2016-10-11 2018-04-17 恩智浦美国有限公司 具有高密度引线阵列的半导体装置及引线框架
CN107919339B (zh) * 2016-10-11 2022-08-09 恩智浦美国有限公司 具有高密度引线阵列的半导体装置及引线框架

Also Published As

Publication number Publication date
KR20030052502A (ko) 2003-06-27
JP4381677B2 (ja) 2009-12-09
KR100781149B1 (ko) 2007-11-30
CN1427473A (zh) 2003-07-02
CN100438010C (zh) 2008-11-26
US6838753B2 (en) 2005-01-04
US20030116833A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
JP4381677B2 (ja) リードフレームストリップ及びこれを用いた半導体パッケージの製造方法
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
JP2001320007A (ja) 樹脂封止型半導体装置用フレーム
KR20090028492A (ko) 다이 패들로부터 분리된 리드를 구비한 집적 회로 패키지 시스템
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
CN106463454A (zh) 具有分布式功能系杆的组合夹子
WO2018038787A1 (en) Offset leadframe cascode package
US7928540B2 (en) Integrated circuit package system
US6303983B1 (en) Apparatus for manufacturing resin-encapsulated semiconductor devices
US8643156B2 (en) Lead frame for assembling semiconductor device
US6686258B2 (en) Method of trimming and singulating leaded semiconductor packages
US20050073031A1 (en) Lead frame, semiconductor device, and method for manufacturing semiconductor device
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
EP4113599A1 (en) Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device
CN219811496U (zh) 引线框架结构及引线框架
US11862540B2 (en) Mold flow balancing for a matrix leadframe
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
CN111029265B (zh) 一种防止qfn模封框架翘曲的塑封模具及方法
TWI758227B (zh) 封裝導線架的製作方法
KR0125870Y1 (ko) 반도체 패키지용 리드프레임
JPH05243464A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
KR100239685B1 (ko) 반도체 패키지 구조 및 그 제작방법
JP2531088B2 (ja) 半導体装置およびその製造方法
KR970000093Y1 (ko) 버텀 리드 팩키지용 리드 프레임

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150