JP2010027821A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2010027821A
JP2010027821A JP2008186701A JP2008186701A JP2010027821A JP 2010027821 A JP2010027821 A JP 2010027821A JP 2008186701 A JP2008186701 A JP 2008186701A JP 2008186701 A JP2008186701 A JP 2008186701A JP 2010027821 A JP2010027821 A JP 2010027821A
Authority
JP
Japan
Prior art keywords
glass plate
main surface
plate material
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008186701A
Other languages
English (en)
Other versions
JP2010027821A5 (ja
JP5214356B2 (ja
Inventor
Atsushi Fujisawa
敦 藤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008186701A priority Critical patent/JP5214356B2/ja
Publication of JP2010027821A publication Critical patent/JP2010027821A/ja
Publication of JP2010027821A5 publication Critical patent/JP2010027821A5/ja
Application granted granted Critical
Publication of JP5214356B2 publication Critical patent/JP5214356B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

【課題】光センサ系の半導体装置の信頼性を向上させる。
【解決手段】光センサ系の半導体装置の製造工程における封止工程を以下のように行う。上型１７ａ、下型１７ｂを有する成形金型１７を準備し、上型１７ａと下型１７ｂとの間にフィルムを配置する。次に、タブ１の上面に第１接着材９、半導体チップ３、第２接着材１１、ガラス板材４の順で各部材が搭載されたリードフレームをフィルム１８と下型１７ｂとの間に配置する。半導体チップ３の第１主面には受光部３ｄが形成されている。次に、上型１７ａおよび下型１７ｂをクランプし、ガラス板材４の一部をフィルム１８に食い込ませる。その後、フィルム１８および下型１７ｂとの間に封止用の樹脂１６ａを供給し、一括封止体１６を形成する。その後、個片化および型開きを行い、ガラス板材４の第２主面４ａ上に樹脂バリのない光センサ系半導体装置を得る。
【選択図】図２３

Description

本発明は半導体装置およびその製造技術に関し、特に主面に光センサが形成された半導体チップを有する光センサ系の半導体装置に適用して有効な技術に関する。
近年、固体撮像装置や、光ピックアップ装置などの用途で、光センサ系の半導体装置が広く用いられる。光センサ系の半導体装置の製造方法として、例えば、特開２００６−３０３４８１号公報（特許文献１）には、配線板上に固着されたセンサーパッケージと、配線板とセンサーパッケージとの間を接続する複数本のボンディングワイヤと、センサーパッケージのカバーガラスの外周を封止する封止用樹脂と、配線板の下面に形成された外部導体パッドとから構成される固体撮像装置の製造方法が記載されている。
前記特許文献１によれば、トランスファーモールド装置の下側モールドダイのキャビティに、多数のセンサーパッケージが固着された集合配線板をセットし、上側モールドダイを下側モールドダイに型合せする。ここで、上側モールドダイのキャビティ内には、型合せによって各センサーパッケージのカバーガラスの上面に当接する保護シートが取り付けられており、カバーガラスの上面を保護シートによって覆い、封止用樹脂をキャビティ内に注入すると、カバーガラスの上面を汚損することなくセンサーパッケージの外周を樹脂封止することができるとしている。
特開２００６−３０３４８１号公報
光センサ系の半導体装置は、搭載する半導体チップのセンサ面に光を照射することで回路を動作させるものである。そのため、半導体チップのセンサ面は、光が通る経路を確保しておく必要がある。
一方、近年は半導体装置の製造コストの低減が要求されている。このコスト低減の観点から、半導体チップをリードフレームに搭載し、リードと半導体チップとをワイヤを介して接続する手段が有効である。また、半導体チップを配線基板に搭載する場合においても半導体チップと配線基板とをワイヤを介して接続する手段が有効である。このように半導体チップとリードあるいは配線基板とをワイヤを介して接続する場合、ワイヤや半導体チップを保護する必要があるが、保護手段としては樹脂でワイヤおよび半導体チップを封止して保護する方式がある。
しかし、樹脂で半導体チップのセンサ面を封止してしまうと、光が遮断されてしまう。そのため、半導体チップのセンサ面を露出させる必要があるが、センサ面が露出した状態だと、センサ面に異物が付着する懸念がある。また、該異物によりセンサ面が傷つく懸念がある。このようにセンサ面に付着した異物あるいはセンサ面の傷は、光センサの信頼性を低下させる原因となるため、異物の付着を防止する必要がある。
そこで、所定の光透過率を有する接着材を介してガラス材をセンサ面に固着して保護することが有効とされている。そして、樹脂封止工程において、前記特許文献１に示すように、このガラスの表面にシートを接触させ、さらに保護シートをガラス表面に貼り付けておくことで、ガラス表面の樹脂バリを対策する手段が検討されている。
しかしながら、この方式について本願発明者が検討したところ、前記特許文献１に記載されるように、カバーガラスと保護シートを単に当接させるのみでは、カバーガラスと保護シートとが当接する領域の端部において完全に隙間を無くすことは困難であることが判った。このため、カバーガラスと保護シートとを当接させた状態で封止用樹脂を注入しても、前記端部において樹脂バリ（封止用樹脂がカバーガラスと保護シートとの間の僅かな隙間からカバーガラスの表面側に浸入することにより形成される突起状の樹脂）が発生する。
また、前記特許文献１には、センサーパッケージの外周を封止する際に、複数のカバーガラスを１枚の保護シートで一括して覆うのではなく、カバーガラス毎にカバーガラスの上面よりもサイズの小さい保護シートを貼り付けて封止する構成も記載されている。
しかし、この場合、各保護シートと上側モールドダイとの間の僅かな隙間に浸入した封止用樹脂が樹脂バリを形成するので、該樹脂バリが保護シートの表面に付着することとなる。そして、この樹脂バリが、保護シートを剥離する工程において、脱落し、カバーガラスの表面に付着することがわかった。これにより、この脱落した樹脂バリを除去する工程が必要となってしまう。
このように光センサ系半導体装置の信頼性を向上させる観点からセンサ面をガラス材で保護することは有効であるが、ガラス材の表面に樹脂バリが付着するという新たな課題が生じることがわかった。ガラス材の表面に樹脂バリが付着すると、該樹脂バリが異物となって光センサの信頼性を低下させる原因となる。また、樹脂バリを除去するためには、別途除去工程を追加する必要が生じ、半導体装置の製造効率を低下させてしまう。
本発明は、上記課題に鑑みてなされたものであり、その目的は、光センサ系の半導体装置の信頼性を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明の一つの実施の形態における半導体装置の製造方法は、以下の工程を含むものである。
（ａ）上面および前記上面と反対側の下面を有するチップ搭載部、前記チップ搭載部を支持する複数の吊りリード、前記チップ搭載部の周囲に配置された複数のリード、および前記複数の吊りリードおよび前記複数のリードと一体に形成された枠体とを備えたリードフレームを準備する工程；
（ｂ）第１主面、前記第１主面に形成されたセンサ部、前記第１主面に形成され、前記センサ部と電気的に接続された複数のパッド、前記第１主面と反対側の第１裏面、および前記第１主面と前記第１裏面との間に位置する第１側面、を有する半導体チップを、前記第１裏面が前記チップ搭載部の前記上面と対向するように、第１接着材を介して前記チップ搭載部の前記上面上に搭載する工程；
（ｃ）第２主面、前記第２主面と反対側の第２裏面、および前記第２主面と前記第２裏面との間に位置する第２側面を有するガラス板材を、前記第２裏面が前記半導体チップの前記第１主面と対向するように、第２接着材を介して前記半導体チップの前記第１主面上に搭載する工程；
（ｄ）前記半導体チップの前記複数のパッドと前記複数のリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程；
（ｅ）前記ガラス板材の前記第２側面の一部および前記ガラス板材の前記第２主面が露出するように、前記半導体チップ、前記ガラス板材、および前記複数のワイヤを樹脂で封止し、封止体を形成する工程；
（ｆ）前記封止体から露出した前記複数のリードのそれぞれの前記下面に金属層を形成する工程；
（ｇ）前記複数の吊りリードおよび前記複数のリードのそれぞれと前記枠体との間をそれぞれ切断する工程、
ここで、前記封止体は、以下の工程により形成される、
（ｅ１）上型、前記上型と対向する下型を有する成形金型を準備する工程；
（ｅ２）前記上型と前記下型との間にフィルムを配置する工程；
（ｅ３）前記半導体チップおよび前記ガラス板材が搭載された前記リードフレームを、前記フィルムと前記下型との間に配置する工程；
（ｅ４）前記（ｅ３）工程の後、前記上型および前記下型をクランプし、前記ガラス板材の一部を前記フィルムに食い込ませる工程；
（ｅ５）前記（ｅ４）工程の後、前記フィルムおよび前記下型との間に前記樹脂を供給し、前記封止体を形成する工程；
（ｅ６）前記（ｅ５）工程の後、前記上型および前記下型を型開きし、前記封止体が形成された前記リードフレームを前記成形金型から取り出す工程。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、半導体装置の信頼性を向上させることができる
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、銅層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、銅、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
（実施の形態１）
＜半導体装置の構造＞
まず、図１〜図４を用いて、本実施の形態１の半導体装置の概略構成を説明する。図１は本実施の形態１の半導体装置の上面側を示す平面図、図２は図１に示す半導体装置の下面側を示す平面図、図３は図１に示すＡ−Ａ線に沿った断面図である。また、図４は、図１に示す半導体装置の封止体内部における平面構造を示す平面図である。このため、図４では、内部の構成が分かるように、封止体を透過して内部構造を示す平面図としている。
本実施の形態１の半導体装置は、基材であるリードフレーム（基板）のチップ搭載部であるタブ上に半導体チップが搭載されたリードフレームタイプの半導体パッケージであり、本実施の形態１ではその一例として、図１に示すようなリードフレームタイプの半導体装置であるＱＦＮ（Quad Flat Non-leaded Package）１０を取り上げて説明する。
リードフレームタイプの半導体装置は、長年に亘って蓄積されたコスト低減技術を活用することができる。また、既に構築された製造設備等のインフラストラクチャーを活用することができるので、配線基板上に半導体チップを搭載する基板タイプの半導体装置と比較して製造コストを低減することができる。
また、本実施の形態１のＱＦＮ１０は外部接続端子である複数のリードがＱＦＮ１０の下面（封止体６の下面６ｂ）側から露出している。したがって、複数のリードが半導体装置の側面から外側に導出されるＱＦＰ（Quad Flat Package）などと比較して半導体装置を小型化することができる。
図１〜図３において、本実施の形態１のＱＦＮ１０は、タブ（チップ搭載部）１と、タブ１の周囲に配置された複数のリード２と、タブ１の上面１ａに搭載された半導体チップ３と、半導体チップ３の第１主面３ａ上に搭載されたガラス板材（ガラス基材）４と、半導体チップ３および複数のリード２をそれぞれ電気的に接続する複数のワイヤ５と、半導体チップ３および複数のワイヤ５を封止する封止体６とを有している。ＱＦＮ１０は、厚さ方向と交差する面の平面形状が四角形から成り、本実施の形態１では、例えば各辺の長さが３ｍｍ〜４ｍｍ程度の正方形である。
次に、各構成の詳細について、以下に説明する。
タブ１は、上面１ａ、および上面１ａの反対側の下面１ｂを有している。タブ１の下面１ｂは、封止体６の下面６ｂ側から露出しており、その表面には外装めっき層７が形成されている。外装めっき層７は、ＱＦＮ１０を実装基板に搭載する際の接合特性を向上させるために形成される。したがって、半導体装置を実装基板に搭載する際に用いられる接合材料、例えば、半田などの金属材料で構成される。本実施の形態１では外装めっき層７は、Ｐｂ（鉛）を実質的に含まない、所謂、鉛フリー半田であり、例えばＳｎ（錫）のみ、Ｓｎ（錫）‐Ｂｉ（ビスマス）、またはＳｎ（錫）‐Ａｇ（銀）‐Ｃｕ（銅）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。
また、タブ１の平面形状（厚さ方向と交差する面の平面形状）は四角形からなり、本実施の形態１では、正方形である。また、タブ１の上面１ａの面積は搭載される半導体チップ３の第1裏面３ｂの面積よりも大きい。
また、タブ１の周囲には、複数の吊りリード８が配置され、タブ１はこの複数の吊りリード８に支持されている。吊りリード８はタブ１と一体に形成され、一方の端部がタブ１の外周縁に（図４ではタブ１が有する４つの角部のそれぞれに）接続され、ＱＦＮ１０の外縁方向に向かって延在している。また、吊りリード８の下面側（図示は省略）にはハーフエッチング加工などの薄肉化処理が施されている。このため、吊りリード８はＱＦＮ１０の下面（封止体６の下面６ｂ）側には露出せず、封止体６に封止されている。
タブ１の周囲に配置される複数のリード２は、それぞれＱＦＮ１０の外部接続端子であり、上面２ａとその反対側に位置する下面２ｂとを有している。この下面２ｂは、タブ１の下面１ｂと同様に封止体６の下面側から露出しており、その表面には外装めっき層７が形成されている。また、リード２が有する４つの側面２ｃのうち、１つの側面２ｃは、封止体６の側面からも露出している。一方、リード２の上面２ａはワイヤ５をボンディングするためのボンディング面であり、ワイヤ５とリード２との接合強度を向上させるため、あるいはワイヤ５とリード２との接合面での電気抵抗を低減させるため、単層あるいは複数の金属層が積層されためっき層（図示は省略）が形成されている。
前記したタブ１、吊りリード８および複数のリード２はＱＦＮ１０の製造段階で用いるリードフレームの一部を構成する。つまり、ＱＦＮ１０はリードフレームのチップ搭載部であるタブ１に半導体チップ３を搭載するリードフレームタイプの半導体装置である。このため、タブ１、吊りリード８および複数のリード２はそれぞれ同じ金属材料で構成される。例えば、本実施の形態１では、タブ１、吊りリード８および複数のリード２は、Ｃｕ（銅）からなる。
タブ１の上面１ａ上には、半導体チップ３が第１接着材９を介して固着されている。半導体チップ３は、第１主面３ａ、第１主面３ａの反対側に位置する第１裏面３ｂ、および第１主面３ａと第１裏面３ｂとの間に位置する第１側面３ｃとを有し、第１裏面３ｂがタブ１の上面１ａと対向するように配置されている。すなわちフェイスアップ実装である。
第１接着材９には、半導体チップのダイボンディングに一般に用いられる材料を用いることができる。例えば、本実施の形態１では、エポキシ樹脂などに硬化剤などの添加剤を添加した熱硬化性樹脂を用いている。熱硬化性樹脂は一般にペースト状の接着材として用いられ、設計要求に応じて種々の添加剤を容易に添加することができる。また、ダイボンディング用の接着材として一般に用いられているため非常に安価に入手することができるので、ＱＦＮ１０の製造コストを低減することができる。
また、熱硬化性樹脂にＡｇ（銀）などの金属フィラーを分散させた所謂銀ペーストと呼ばれる導電性接着材を用いることもできる。第１接着材９に金属フィラーを含ませることにより半導体チップ３の第１裏面３ｂとタブ１とを電気的に接続することができる。このため、タブ１を介して半導体チップ３に基準電位、あるいは電源電位を供給することができる。また、金属フィラーは、樹脂と比較して熱伝導率が高い。したがって、金属フィラーを含ませることにより第１接着材９の熱伝導率が向上するので、半導体チップ３で発生した熱を効率的に排出することができる。
半導体チップ３は、厚さ方向と交差する面の平面形状が四角形から成り、本実施の形態１では、例えば各辺の長さが約２ｍｍ程度の正方形である。半導体チップ３の材料には、シリコン（Ｓｉ）が使用されている。
また、半導体チップ３の第１主面３ａには、光を受光する受光部（センサ部）３ｄと、受光した光を電気信号に変換する変換回路と、が形成されている。また、第１主面３ａには受光部３ｄと電気的に接続される複数のパッド３ｅが形成されている。複数のパッド３ｅは、それぞれ導電性部材であるワイヤ５を介して複数のリード２と電気的に接続されている。つまり、半導体チップ３は受光した光を電気信号に変換し、該信号を外部に出力する光センサ系の半導体チップであり、半導体チップ３が搭載されるＱＦＮ１０は光センサ系の半導体装置である。
光センサ系の半導体装置は、ＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像装置の他、ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）などの記録媒体から所定の波長域の光信号を取り出して電気信号に変換する光ピックアップ装置、あるいは所定の波長域のレーザ光を用いて行う光通信装置の光センサ部（光センサ装置）など種々の用途に適用される。本実施の形態１のＱＦＮ１０は、例えば、光ピックアップ装置に組み込まれる光センサ半導体装置である。
第１主面３ａの受光部３ｄにはフォトダイオードあるいはフォトトランジスタなどの受光半導体素子が複数形成されている。ここで、前記の通り、受光部３ｄが露出した状態だと、受光部３ｄに異物が付着する懸念がある。また、該異物により受光部３ｄが傷つく懸念がある。このように受光部３ｄに付着した異物あるいは受光部３ｄの傷は、光センサであるＱＦＮ１０の信頼性を低下させる原因となるため、異物の付着を防止する必要がある。また、一般に可視光の透過率が低い封止体６で受光部３ｄを封止すると、受光部３ｄを保護することはできるが、光が遮断されてしまうので、光センサとしての機能を発揮できなくなる。
そこで、本実施の形態１では、半導体チップ３の第１主面３ａ上に受光部３ｄを覆うようにガラス板材４を配置（固着）して、受光部３ｄの表面を保護している。ガラス板材４は、第２主面４ａ、第２主面４ａと反対側の第２裏面４ｂ、および第２主面４ａと第２裏面４ｂとの間に位置する第２側面４ｃを有している。また、ガラス板材４は、第２裏面４ｂが半導体チップ３の第１主面３ａと対向するように、第２接着材１１を介して半導体チップ３の第１主面３ａ上に搭載されている。ガラス板材４は、厚さ方向と交差する面の平面形状が四角形から成り、本実施の形態１では、例えば各辺の長さが約１ｍｍ程度の正方形である。
ガラス板材４および第２接着材１１は半導体チップ３の主面３ａにおいて、受光部３ｄの上側に配置される。したがって、ＱＦＮ１０の上面に照射される照射光を受光部３ｄに到達させるため、ガラス板材４および第２接着材１１は、可視光に対して透明な部材で構成される。このため、ガラス板材４の第２主面４ａ側から、半導体チップ３の第１主面３ａを目視することができる。
特に、光ピックアップ装置に組み込む光センサ系の半導体装置においては、光信号である照射光の波長域における分光透過率について、ガラス板材４および第２接着材１１の分光透過率は、封止体６の分光透過率よりも高くする必要がある。例えば、ＱＦＮ１０を波長が４０５ｎｍの青色半導体レーザを用いたＤＶＤ用の光ピックアップ装置に組み込む場合には、照射光の波長である４０５ｎｍ近傍の波長域において、９５％以上の分光透過率が要求される。なお、半導体チップ３の分光透過率と比較してもガラス板材４の分光透過率の方が高い。
そこで、本実施の形態１では、ガラス板材４として非晶質の固体であるガラス材料を用いている。また、第２接着材１１には、高い分光透過率特性に加え、ガラス板材４の第２裏面４ｂと半導体チップ３の第１主面３ａとを接着する接着強度も要求されるので、フッ素系、アクリル系、あるいはポリカーボネート系など透明度の高い熱可塑性樹脂を用いている。熱可塑性樹脂を用いる理由は、以下である。すなわち、第２接着材１１に熱硬化性樹脂を用いる場合、硬化剤など非透明な材料を多く添加する必要がある。このため、第２接着材１１の分光透過率特性を向上させるためには、非透明な材料の添加割合が比較的少なくて済む熱可塑性樹脂を用いている。
また、アクリル樹脂やポリカーボネートの非晶質固体は、透明度が高いので、ガラス板材４の材料としても用いることができる。ただし、ＱＦＮ１０を光ピックアップ装置に組み込む光センサ装置として用いる場合には、前記したように特に高い分光透過率特性が要求されるので、分光透過率を向上させる観点から、ＳｉＯ２（ケイ酸）を主成分とする非晶質材料を用いることが好ましい。特に石英ガラスはＳｉＯ２（ケイ酸）の純度が高く、可視光に対する透明度の程度が非常に高いため、ガラス板材４の材料として特に好ましい。
また、半導体チップ３および複数のワイヤ５は封止体６により封止されている。封止体６で半導体チップ３および複数のワイヤ５を封止することにより、半導体チップ３および複数のワイヤ５を保護することができる。また、ＱＦＮ１０は、受光部３ｄの上部に透明なガラス板材４および第２接着材１１を配置することにより、照射光の受光経路が確保されているので、封止体６には、照射光に対する透光性は要求されない。したがって、封止体６に用いる材料選定に際しては封止体６の機械的強度、耐熱性、放熱性、あるいは離型性などを考慮して最適な材料を選択することができる。ただし、封止体６の色を白色とすると、封止体６に照射された照射光が反射、散乱してノイズとなる場合があるため、封止体６の色調は黒色などの暗色であることがより好ましい。本実施の形態１では、封止体６の材料として、例えば、熱硬化性樹脂であるエポキシ樹脂を基材として、フィラー、硬化剤、着色剤などの添加剤を添加した封止用樹脂を用いている。
ここで、封止体６はガラス板材４も封止しているが、図３に示すように、ガラス板材４は封止体６に完全に覆われているわけではなく、一部が露出している。詳しくは、ガラス板材４の第２主面４ａは、封止体６から完全に露出している。また、ガラス板材４の第２側面４ｃの一部（第２主面４ａ側の一部）も封止体６から露出している。別の観点から説明すると、ガラス板材４は封止体６の上面６ａ側に露出部を有し、この露出部は封止体６の上面６ａから突出している。さらに別の観点から説明すると、封止体６の下面６ｂからガラス板材４の第２主面４ａまでの距離は、封止体６の下面６ｂから上面６ａまでの距離よりも長い。これらの構造は、ＱＦＮ１０の製造工程において、ガラス板材４の第２主面４ａ上への異物付着を防止する製造方法に起因するものであるが、この詳細な理由および、異物付着防止の観点から特に好ましいＱＦＮ１０の詳細な構造についてはＱＦＮ１０の製造方法を説明する際に説明する。
＜半導体装置の製造方法＞
次に図１〜図４に示すＱＦＮ１０の製造方法について説明する。
まず、図５〜図７に示すリードフレーム１５を準備する（リードフレーム準備工程）。図５は本実施の形態１の半導体装置の製造に用いるリードフレームの全体構造の概要を示す平面図、図６は図５に示すＢ部を拡大して示す拡大断面図、図７は図６に示すＣ−Ｃ線に沿った拡大断面図である。
本工程で準備するリードフレーム１５は、複数の製品形成領域（デバイス形成領域）１５ａ（図５において２点鎖線で囲まれる各領域）を有し、各製品形成領域１５ａは図１〜図４に示す半導体装置（ＱＦＮ１０）１個分に相当する。各製品形成領域１５ａは枠体１５ｂによって連結されている。また、図５に示すように各製品形成領域１５ａはマトリクス状に配置されている。図５では列方向に１２個、行方向に１５個配置された複数の製品形成領域１５ａのブロックが、行方向に２個連結された構造を示している。
また、図６に示すように、リードフレーム１５が有する複数の製品形成領域１５ａは、それぞれタブ（チップ搭載部）１、タブ１を支持する複数の吊りリード８、タブ１の周囲に配置される複数のリード２を有している。また、リードフレームが有する枠体１５は、複数の吊りリード８および複数のリード２と一体に形成されている。
本実施の形態１のＱＦＮ１０は、光ピックアップ装置に組み込まれる光センサであり、外部接続端子の数が比較的少ない。例えば、図１〜図４に示すＱＦＮ１０では、リード２の数は２０個である。このように端子数が少ない半導体装置の場合、製造コスト低減の観点からリードフレームを用いることが好ましい。例えば、図５〜図７に示すリードフレーム１５はプレス加工により形成されている。詳しくは、リードフレーム１５の原料となる金属板を金型でプレスすることにより、タブ１、リード２、吊りリード８などの形状を図６に示すように成形している。このプレス加工は金型を用いて大量に生産することができるので、リードフレーム１５の製造コストを低減することができる。
次に、図８および図９に示すように半導体チップ３を準備して、それぞれタブ１の上面１ａ上に第１接着材９を介して搭載する（ダイボンディング工程）。図８は、図６に示すリードフレームに半導体チップを搭載した状態を示す拡大平面図、図９は図８に示すＣ−Ｃ線に沿った拡大断面図である。
本工程では、まず、前記した半導体チップ３を準備する。半導体チップ３は前記したように第１主面３ａ、第１主面３ａに形成された受光部（センサ部）３ｄ、第１主面３ａに形成され、受光部３ｄと電気的に接続された複数のパッド３ｅ、第１主面３ａと反対側の第１裏面３ｂ、および第１主面３ａと第１裏面３ｂとの間に位置する第１側面３ｃとを有している。
また、リードフレーム１５の各タブ１の上面１ａには、半導体チップ３とタブ１とを固定するための第１接着材９を配置する。ここで、本実施の形態１で使用する第１接着材９は、ペースト状の熱硬化性樹脂から成る。このため、リードフレーム１５の上面１ａ上にペースト状の第１接着材９を塗布することにより配置する。
次に、図８および図９に示すように、半導体チップ３を、第１裏面３ｂがタブ１の上面１ａと対向するように配置する。この時、半導体チップ３の第１主面３ａがタブ１の上面１ａに対して傾斜しないように、コレットなどの押圧治具（図示は省略）を用いて半導体チップ３の第１主面３ａ側から押圧して配置することが好ましい。押圧治具で押し付けることにより、半導体チップ３の第１主面３ａをタブ１の上面１ａと略平行とすることができるので、結果として後述するガラス板材４の第２主面がタブ１の上面１ａに対して傾斜することを防止することができる。また、製品形成領域１５ａ毎の複数の第１接着材９の厚さを略一定に揃えることができる。また、本実施の形態１で使用する第１接着材９は熱硬化性の接着材であるため、半導体チップ３をタブ１の上面１ａ上に配置した後に熱を加えることで、この第１接着材９を硬化させ、半導体チップ３を固定する。
なお、本実施の形態１では、第１接着材９として、ペースト状の樹脂を用いる例を説明したが、これに代えてＤＡＦ（Die Attach Film）と呼ばれる接着力を有する樹脂フィルムを用いても良い。このＤＡＦを用いれば、ペースト状の樹脂を用いる場合と比較して第１接着材９の厚さをさらに一定にすることができる。このため、各製品形成領域１５ａにおける半導体チップ３の第１主面３ａの高さを略同一とすることができる。
ただし、ＤＡＦを用いる場合、ペースト状の樹脂と比較すると製造コストが上昇する。また、ペースト状の樹脂の場合、基材となる樹脂に添加する材料を選択する自由度がＤＡＦと比較して高いので、接着強度、線膨脹係数などの要求仕様に応じて適切な添加剤を加えることができる。したがって、これらの観点からは、ペースト状の樹脂を用いることが好ましい。
次に、図１０および図１１に示すように半導体チップ３の第１主面３ａ上に、第２接着材１１を介してガラス板材４を搭載する（ガラス板材搭載工程）。図１０は、図８に示す半導体チップにガラス板材を搭載した状態を示す拡大平面図、図１１は図１０に示すＣ−Ｃ線に沿った拡大断面図である。
本工程では、まずガラス板材４を準備する。ガラス板材４は前記したように第２主面４ａ、第２主面４ａと反対側の第２裏面４ｂ、および第２主面４ａと第２裏面４ｂとの間に位置する第２側面４ｃを有している。
また、ガラス板材４の第２裏面４ｂには、フッ素系、アクリル系、あるいはポリカーボネート系など透明度の高い熱可塑性樹脂をフィルム状に形成した第２接着材１１が、予め貼り付けてある。フィルム状の第２接着材１１が予め貼り付けられたガラス板材４は例えば、以下のように得られる。
すなわち、ガラス板材４よりも広い平面積を有するガラス板を準備して、該ガラス板の裏面（第２裏面４ｂに相当する面）にシート状の第２接着材１１を貼り付ける。その後、ガラス板を第２接着材１１とともに切断し、例えば、図１０に示すような所定の平面寸法に個片化（ダイシング）する。この方法によれば、第２裏面４ｂの前面が第２接着材１１で被覆されたガラス板材４が得られる。
ここで、本実施の形態１では、第２接着材１１として第１接着材９のようなペースト状の接着材ではなくフィルム状の接着材を用いることが好ましい。その理由は以下である。
まず、第１の理由として、フィルム状の接着材は厚さを均等にし易いため、製品形成領域１５ａ毎の複数のガラス板材４の第２主面の高さを略一定に揃えることができる。ガラス板材４の第２主面の高さを揃えると、後述する封止工程において複数のガラス板材４の第２主面４ａに加わる圧力を略均一化することができる。ガラス板材４の第２主面４ａに加わる圧力を均一化することによる効果については、封止工程について説明する際に詳細に説明する。
ところで、本実施の形態１では、第１接着材９にはペースト状の接着材を用いている。ガラス板材４の第２主面の高さを決定する要因には、第１接着材９の厚さも含まれるので、高さを揃える観点からは、第１接着材９にもＤＡＦなどフィルム状の接着材を用いることが好ましい。
しかし、フィルム状の接着材はペースト状の接着材と比較して高価である。また、第１接着材９の厚さは、前記の通り半導体チップ３を搭載する際に、押圧治具を用いて半導体チップ３の第１主面３ａ側から押圧することにより、ある程度厚さの均一性を確保することができる。
一方、第２接着材１１は半導体チップ３の受光部３ｄの上に配置するものである。また、第２接着材１１の上にはガラス板材４が搭載され、ガラス板材４は半導体チップ３よりも破損し易い。したがって、第２接着材１１にペースト状の接着材を用いてガラス板材４を搭載する場合、半導体チップ３を搭載する際に加える押圧力よりも小さい押圧力しか加えることができない。この結果、第２接着材１１の厚さが大きくばらつく虞がある。
すなわち、ＱＦＮ１０の製造コスト低減と、信頼性向上とを両立させるため、ガラス板材４の第２主面の高さへの影響を比較的小さくできる第１接着材９についてはペースト状の接着材を用い、ガラス板材４の第２主面の高さへの影響が特に大きい第２接着材１１についてはフィルム状の接着材を用いている。
そして第２の理由として、ペースト状の接着材を用いる場合、熱硬化性樹脂を用いることとなる。ところが熱硬化性樹脂の場合、熱硬化させるための硬化剤を添加する必要がある。この硬化剤は光の透過を妨げる要因となりやすいため、受光部３ｄの上側に配置する部材としては好ましくない。そこで、本実施の形態１では、ペースト状の接着材と比較して光の透過率が高いフッ素系、アクリル系、あるいはポリカーボネート系などの熱可塑性樹脂をフィルム状に形成して第２接着材１１としている。
そして第３の理由として、ガラス板材４は半導体チップ３の第１主面３ａ上に搭載するものである。したがって、本工程を後述するワイヤボンディング工程よりも前に行う場合、ペースト状の接着材を塗布する工程の位置精度あるいはペーストの粘度によっては、パッド３ｅを第２接着材１１が覆ってしまう虞がある。また、半導体チップ３の第１主面３ａを傷つける危険性を低減するためには、第１主面３ａをガラス板材４で保護する前に第１主面３ａ上で作業する工程の数をできる限り減らす方が好ましい。フィルム状の接着材を用いれば、前記のように予め半導体チップ３の第１裏面３ｂに貼り付けておくことができるので、パッド３ｅを第２接着材１１が覆ってしまうことを防止できる。また、ペースト状の接着材を塗布する工程を省略することができるので、半導体チップ３の第１主面３ａを傷つける可能性を低減することができる。
また、本実施の形態１の半導体チップ３は、受光部３の高さがその周囲の主面３ａの高さと同じまたはそれ以下である。したがってガラス板材４の第２裏面４ｂには、受光部３ｄと対向する領域に窪みなどの凹部を設ける必要はなく、第２主面４ａおよび第２裏面４ｂをともに平坦な面とすることができる。このように、第２主面４ａおよび第２裏面４ｂをともに平坦な面とすることによりガラス基材４に光を照射した場合にガラス基材４内での光の屈折を防止することができる。また、ガラス基材４に押圧力を加えた場合に、応力が集中する箇所がないのでガラス基材４の強度を向上させることができる。
また、図１１に示すように第２接着材１１の厚さは第１接着材９の厚さよりも薄い。これは以下の理由による。すなわち、第２接着材１１は熱可塑性樹脂をフィルム状に形成するため、硬化後の熱硬化性樹脂である第１接着材９よりも剛性が低い（柔らかい）。したがって、後述する封止工程において、クランプ（狭持）する際には、第１接着材９よりも第２接着材１１の方が変形しやすい。そこで、本実施の形態１では、第２接着材１１の厚さを第１接着材９の厚さよりも薄くすることにより、第２接着材１１を変形しにくくすることができるので、封止工程における第２接着材１１の変形を抑制することができる。
次に、第２裏面４ｂに第２接着材１１が貼り付けられたガラス板材４を、第２裏面４ｂが半導体チップ３の第１主面３ａと対向するように、第２接着材１１を介して半導体チップ３の第１主面３ａ上に搭載する。
本工程により、半導体チップ３の第１主面３ａに形成された受光部３ｄは第２接着材１１を介してガラス板材４に完全に覆われ、保護される。なお、第２接着材１１およびガラス板材４は透明な部材なので、図１０に示すように半導体チップ３の第１主面３ａ側から受光部３ｄが視認できる。
また、本工程では、ガラス板材４の第２主面４ａの高さが、後述するワイヤボンディング工程において、複数のパッド３ｅと複数のリード２とをそれぞれ電気的に接続した複数のワイヤ５（図３参照）の頂部の高さよりも上側となるように搭載する。例えば、ガラス板材４の厚さは、ワイヤ５のループ高さよりも厚い。これは、後述する封止工程において、ワイヤ５（図３参照）を確実に封止しつつ、かつ、ガラス板材４の第２側面４ｃの一部を封止体６から露出させるためである。このような位置関係で配置するため、本実施の形態１では、図３に示すようにガラス板材４の厚さを、パッド３ｅ上面からワイヤ５の頂部までの厚さ方向の距離よりも厚くしている。
次に、図１２および図１３に示すように半導体チップ３の複数のパッド３ｅと複数のリード２とを、複数のワイヤ５を介してそれぞれ電気的に接続する（ワイヤボンディング工程）。図１２は、図１０に示すパッドとリードとをそれぞれワイヤを介して電気的に接続した状態を示す拡大平面図、図１３は図１２に示すＣ−Ｃ線に沿った拡大断面図である。
本実施の形態１では、ワイヤ５の接合方法として超音波および熱圧着を併用して行っており、ワイヤボンディングの方式としては、半導体チップ３のパッド３ｅ側にワイヤ５の一端部を接続してから、ワイヤ５の他端部をリードフレーム１５のリード２と接続する、所謂、正ボンディング方式である。また、図１３に示すように、半導体チップ３のパッド３ｅ上には、キャピラリ（図示は省略）の先端部から突出したワイヤ５の一端部を放電させることで形成されたボール部が、キャピラリの荷重により接合されている。このボール部をワイヤ５の一端部に形成しておくことで、１ｓｔ側であるパッド３ｅと、ワイヤ５との接合強度をより向上することができる。
また正ボンディング方式では、１ｓｔ側であるパッド３ｅとワイヤ５の一端部とを接合した後、キャピラリがループ軌道を描いて２ｎｄ側であるリードフレーム１５のリード２にワイヤ５を導くことによりワイヤ５のループ形状を形成する。この時、ワイヤ５のループ形状の頂部が、ガラス板材４の第２主面４ａの高さよりも低い位置となるように形成する。これは前記したように後述する封止工程において、ワイヤ５を確実に封止しつつ、かつ、ガラス板材４の第２側面４ｃの一部を封止体６から露出させるためである。
また、本実施の形態１では、本工程（ワイヤボンディング工程）は前記したガラス板材搭載工程の後で行う。換言すれば、前記ガラス板材搭載工程はワイヤボンディング工程の前に行う。さらに換言すれば、ワイヤボンディング工程は、既にガラス板材４が搭載された状態で行う。これは以下の理由による。
すなわち、本実施の形態１の工程順序を入れ替えてワイヤボンディング工程をガラス板材搭載工程の前に行うと、ガラス板材搭載工程は、複数のワイヤ５がパッド３ｅに接合された状態で行うこととなる。このため、ガラス板材４を搭載する際にガラス板材４あるいはこれを搭載するコレットなどの治具がワイヤ５と接触する可能性がある。この場合、ワイヤ５の接合部がパッド３ｅから外れ、導通不良となる虞がある。また、パッド３ｅから外れなくともワイヤ５が変形し、隣り合うワイヤ５同士が接触すると、短絡する虞がある。導通不良や短絡は、ＱＦＮ１０の信頼性低下の原因となる。
そこで、本実施の形態１では、ワイヤボンディング工程を、既にガラス板材４が搭載された状態で行う。これにより信頼性低下の原因となる導通不良や短絡を防止することができる。
次に、図１４および図１５に示すようにガラス板材４の第２側面４ｃの一部およびガラス板材４の第２主面４ａが露出するように、半導体チップ３、ガラス板材４、および複数のワイヤ５を樹脂で封止し、封止体（一括封止体）を形成する（封止工程）。図１４は、図１２に示す半導体チップ、ガラス板材、および複数のワイヤを樹脂で封止し、封止体を形成した状態を示す拡大平面図、図１５は図１４に示すＣ−Ｃ線に沿った拡大断面図である。
本実施の形態１では、複数の製品形成領域１５ａをまとめて封止する、所謂、一括モールド方式（一括トランスファモールド方式）により、一括封止体１６を形成し、後述する個片化工程で、図１〜４に示す各ＱＦＮ１０に分割する。このような製造方法はＭＡＰ（Mold Array Process）方式と呼ばれる。このＭＡＰ方式は、一回の封止工程でマトリクス状に配置された多数の製品形成領域１５ａを封止することができるので、生産効率が向上し、製造コストを低減させる観点から好ましい。なお、図１４および図１５に示す一括封止体１６を製品形成領域１５ａ毎に分割すると、図１〜図４に示す封止体６が得られる。
ここで、一括封止体１６を形成する工程の詳細について、図１６〜図２６を用いて説明する。
まず、図１６に示すように、上型１７ａおよび上型１７ａと対向する下型１７ｂを有する成形金型１７を準備する（成形金型準備工程）。図１６は本実施の形態１の半導体装置の封止体の形成に用いる成形金型の一部を拡大して示す要部拡大断面図である。
上型１７ａは、上型面１７ｃと、この上型面１７ｃに形成されたキャビティ１７ｄと、このキャビティ１７ｄに連通するように上型１７ａに形成され、樹脂を供給するためのゲート部１７ｅと、このゲート部１７ｅとキャビティ１７ｄを介して対向する位置であり、上型１７ａに形成されたエアベント部（図示は省略）とを有している。また、キャビティ１７ｄの側面１７ｄａは外側から内側に向かって傾斜しており、これにより、成形金型１７から、一括封止体１６（図１５参照）が形成されたリードフレーム１５（図１５参照）を取り出す際の離型性を向上させている。
一方、下型１７ｂは、上型１７ａの上型面１７ｃと対向する下型面１７ｆを有している。また、下型１７ｂのリードフレーム搭載領域は段差部１７ｇを有し、この段差部１７ｇの側面１７ｇａでリードフレーム１５（図１５参照）の位置合わせを行う構造となっている。
また、成形金型１７は、上型１７ａと下型１７ｂとを型合わせすることにより形成されるポット部１７ｈを有している。ポット部１７ｈは、ゲート部１７ｅなどの樹脂流路を介してキャビティ１７ｄと連通されている。また、ポット部１７ｈには、一括封止体１６（図１５参照）を形成するための樹脂を充填するためのプランジャ１７ｊが配置されている。
次に、図１７に示すように上型１７ａと下型１７ｂとの間にフィルム（上型面被覆フィルム）１８を配置する（フィルム配置工程）。図１７は図１６に示す上型と下型の間にフィルムを配置した状態を示す要部拡大断面図である。
フィルム１８は、上型１７ａの上型面１７ｃを覆うように配置する。また、フィルム１８は上型１７ａの上型面１７ｃよりも大きい面積を有し、上型面１７ｃ全体を覆うように配置されていることが好ましい。特に、フィルム１８は少なくともポット部１７ｈが配置される領域から前記エアベント部が配置された領域に亘って被覆する大きさを有していることが好ましい。後述する樹脂供給工程で、上型１７ａの上型面１７ｃとフィルム１８との間に樹脂が流入するのを防止するためである。
また、フィルム１８は、図１７に示すように上型１７ａの上型面１７ｃの凹凸に倣って配置することが好ましい。上型１７ａの上型面１７ｃとフィルム１８との間に隙間が生じることを防止するためである。図１７に示すように上型面１７ｃの凹凸に倣ってフィルム１８を配置する方法として、例えば上型１７ａの複数の箇所に上型面１７ｃまで貫通する吸気孔を形成し、該吸気孔から吸気することにより吸着させる方法がある。しかし、この場合、吸気孔が形成されていない箇所では、フィルム１８の自重により弛みが発生し、上型１７ａの上型面１７ｃとの間に隙間が生じる場合がある。
そこで、フィルム１８を上型１７ａの上型面１７ｃとの間に隙間を生じさせることなく配置するという観点からは、フィルム１８の上面１８ａに粘着層を形成し、上型面１７ｃと密着させることが好ましい。ただし、粘着層は図１７に示すようにフィルム１８の下面１８ｂ側が後述するクランプ工程でガラス板材４（図１５参照）の第２主面４ａと当接するまでの間、上面１８ａと上型面１７ｃとが密着状態を維持できる程度の接着力を有していれば良い。フィルム１８が劣化した際の交換の容易性を考慮すると、前記密着状態を維持できる程度の接着力を下回らない範囲において、接着力は低いほど好ましい。
なお、フィルム１８の厚さや硬さなどその他の特性については後述するクランプ工程において説明する。
次に、図１８に示すように半導体チップ３およびガラス板材４が搭載されたリードフレーム１５を、フィルム１８と下型１７ｂとの間に配置する（リードフレーム配置工程）。図１８は図１７に示すフィルムと下型の間に図１５に示すリードフレームを配置した状態を示す要部拡大断面図である。
本工程ではリードフレーム１５の下面が下型１７ｂの下型面１７ｆと対向し、複数の半導体チップ３が上型１７ａのキャビティ１７ｄの内部に位置するように、リードフレーム１５の位置合わせをして成形金型１７の内部に配置する。この位置合わせは、リードフレーム１５の端部を下型１７ｂの段差部１７ｇの側面１７ｇａに合わせることで、容易に位置合わせを行うことができる。
なお、リードフレーム配置工程と前記したフィルム配置工程は、工程順序を入れ替えて行うことも可能であるが、この時点では、ワイヤ５（図１５参照）が露出した状態であるため、フィルム１８を配置する際にワイヤ５と接触するリスクを回避する観点からは、リードフレーム配置工程をフィルム配置工程の後で行うことが好ましい。
次に、図１９および図２０に示すように上型１７ａおよび下型１７ｂをクランプ（狭持）し、ガラス板材４の一部をフィルム１８に食い込ませる（クランプ工程）。図１９は図１８に示す上型と下型をクランプした状態を示す要部拡大断面図、図２０は図１９に示すＤ部をさらに拡大した要部拡大断面図である。また、図２１はクランプ工程において、フィルム−ガラス板材間距離と、上型と下型が近づく速度の関係を示す説明図である。なお、図２１において縦軸は上型と下型が近づく速度を示し、縦軸に沿って上側程速度が速い。また、横軸はフィルムとガラス板材の間の距離と示し、横軸に沿って左側程距離が長い。また横軸が０となる地点（縦軸との交点）でフィルムとガラス板材が当接する。
本工程では、上型１７ａと下型１７ｂとの距離を近づけて、上型１７ａ、下型１７ｂを挟み込む。ここで、フィルム１８は、ガラス板材４よりも柔らかい（硬度が低い）、例えばポリイミドなどの樹脂材料で構成される。このため、フィルム１８の下面１８ｂとガラス板材４の第２主面４ａとを当接させた後、さらに上型１７ａと下型１７ｂとの距離を近づけると、フィルム１８の下面１８ｂ側は、図２０に示すように変形し、ガラス板材４の一部がフィルム１８に食い込むこととなる。
ところで、フィルム１８の下面１８ｂとガラス板材４の第２主面４ａとを単に当接させたのみの状態では、フィルム１８とガラス板材４とを完全に密着させることが難しく、特にガラス板材４の外縁部に僅かな隙間が生じやすい。この僅かに隙間が生じた状態で後述する一括封止体形成工程を実施すると、該隙間から封止用の樹脂がガラス板材４の第２主面４ａ上に流入し、樹脂バリが形成されてしまう。
この樹脂バリが形成されると、光センサ半導体装置であるＱＦＮ１０（図３参照）の受光部３ｄ（図３参照）に照射されるべき光を遮光あるいは散乱させる要因となるので、ＱＦＮ１０の信頼性が低下してしまう。特に、光ピックアップ装置のように特定の波長域の光をレーザ光として、集束させて用いる光センサにおいては、レーザ光が遮光あるいは散乱されると、重大な信頼性低下を引き起こす原因となる。
そこで、本実施の形態１では、本工程において、ガラス板材４の一部をフィルム１８に食い込ませることにより、フィルム１８とガラス板材４との密着性を向上させた。また、本実施の形態１では、上型１７ａと下型１７ｂとの距離を近づける際のクランプ力を利用して食い込ませるので、ガラス板材４の第２主面４ａの外縁部に特に強いクランプ力が作用する。この結果、ガラス板材４の第２主面４ａの外縁部では、フィルム１８とガラス板材４とが完全に密着する。したがって、後述する一括封止体形成工程において、封止用の樹脂がガラス板材４の第２主面４ａ側に流入することを確実に防止することができるので樹脂バリの発生を防止することができる。つまり、ＱＦＮ１０（図３参照）の信頼性を向上させることができる。
ところで、本工程では、樹脂バリの発生防止を目的としてガラス板材４の一部をフィルム１８に食い込ませるので、ガラス板材４の第２主面４ａの外縁部がフィルム１８と確実に密着していれば、食い込む程度は例えば数μｍ〜数十μｍ程度と小さくても良い。したがって、フィルム１８の厚さは、ガラス板材４を食い込ませることができるように、例えば５０μｍ〜１００μｍ程度の厚さを有している。
ただし、タブ１上に搭載された各部材（第１接着材９、半導体チップ３、第２接着材１１、ガラス板材４）よりもフィルム１８は柔らかく（硬度が低く）、変形し易い部材とすることが好ましい。クランプ力を印加した際にフィルム１８を優先的に変形させることにより、ガラス板材４の第２主面４ａの外縁部をフィルム１８と確実に密着させるためである。
例えば、本実施の形態１において、タブ１上に搭載された各部材のうち、最も柔らかい部材は第２接着材１１であるが、フィルム１８は第２接着材１１よりも柔らかい部材を用いることが好ましい。また、図２０に示すように、フィルム１８の厚さは、第２接着材１１よりも厚いことが好ましい。柔らかさが同程度であれば、外力（クランプ力）を印加した際に、厚さが厚い程変形し易くなるからである。
また、本工程では、ガラス板材４の一部をフィルム１８に食い込ませるため、フィルム１８の下面１８ｂとガラス板材４の第２主面４ａとを当接させた後、さらに上型１７ａと下型１７ｂとの距離を近づける。このため、ガラス板材４には、単に当接させるのみの場合と比較してより強い荷重が印加される。ところが、ガラス板材４は前記の通り、ガラス材料を用いているので、急激に強い荷重を印加すると破損する懸念がある。
そこで、本実施の形態１では、クランプを開始してからフィルム１８の下面１８ｂとガラス板材４の第２主面４ａとを当接させるまでは、第１速度１９ａ（図２１参照）で上型１７ａと下型１７ｂの距離を近づける。また、下面１８ｂと第２主面４ａとが当接した後は、第１速度１９ａよりも遅い第２速度１９ｂ（図２１参照）で上型１７ａと下型１７ｂの距離を近づける。
言い換えれば、本実施の形態１ではクランプ工程を以下の２段階に分けている。すなわち、上型１７ａと下型１７ｂの距離を、第１速度１９ａで近づけて、フィルム１８の下面１８ｂとガラス板材４の第２主面４ａとを当接させる工程と、第１速度１９ａよりも遅い第２速度１９ｂで上型１７ａと下型１７ｂの距離をさらに近づけて（当接させる工程よりも高い荷重をガラス板材４に加えて）ガラス板材４の一部をフィルム１８に食い込ませる工程である。
このように下面１８ｂと第２主面４ａとが当接するタイミングの前後で上型１７ａと下型１７ｂを近づける速度を変化させることにより、処理速度の低下を抑制しつつ、かつ、クランプ時のガラス板材４の損傷を防止することができる。
また、ガラス板材４を食い込ませる際に、第１速度１９ａから第２速度１９ｂに急激に変化すると、フィルム１８に皺が発生する場合がある。フィルム１８に皺が発生すると、封止樹脂の形状不良の原因となる。そこで、本実施の形態１では、第２速度１９ｂを、上型１７ａと下型１７ｂの距離が近づくにつれて遅くするようにした。これにより、フィルム１８における皺の発生を防止ないしは抑制することができる。
また、本実施の形態１では図３に示すようにタブ１の下面１ｂが封止体６の下面６ｂ側から露出するように封止されている。したがって、本工程においては、上型１７ａと下型１７ｂの間にタブ１、第１接着材９、半導体チップ３、第２接着材１１、ガラス板材４、フィルム１８の各部材がそれぞれ重なって配置されている。このようにクランプ工程において、上型１７ａと下型１７ｂの間に各部材を重ねて配置することにより、各部材が固定されるので、クランプ時に、ガラス板材４の第２主面４ａにおいてクランプ力が均等に伝わり易くなる。つまり、各構成部材のうち、最も柔らかく、変形し易い部材であるフィルム１８がガラス板材４との接触界面で変形して、ガラス板材４の第２主面４ａおよび第２側面４ｃの一部（第２主面側の一部）がフィルム１８に食い込むこととなる。
また、クランプ時の安定性という観点からは、下段に配置される部材の上面側の平面積を上段に配置される部材の下面側の平面積以上とすることが好ましい。本実施の形態１では図２０に示すようにガラス板材４および第２接着材１１の平面積が最も小さく、以下半導体チップ３、第１接着材９、タブ１の順で平面積が大きくなっている。したがって、各部材は、下段に配置される部材を土台として、安定的に支持されるのでクランプ時にはガラス板材４の第２主面４ａの面内におけるフィルム１８に食い込む力を略均等に分散させることができる。
また、同じくクランプ時の安定性の観点から、タブ１、第１接着材９、半導体チップ３、第２接着材１１、およびガラス板材４の中心が、それぞれ厚さ方向に重なる位置に配置された状態でガラス板材４の一部をフィルム１８に食い込ませることが特に好ましい。このように配置すれば、クランプ力を均等に伝えることができるので、安定的に食い込ませることができる。また、クランプ力を均等に伝えることにより、フィルム１８の変形に伴って発生する皺を抑制することができる。
また、本実施の形態１では、複数のガラス板材４を一度にフィルム１８に食い込ませるので、各ガラス板材４における食い込み力を均等にすることが好ましい。特定のガラス板材４に力が集中して、食い込み過剰あるいは食い込み不足が発生することを防止するためである。この点、本実施の形態１では、前記ガラス板材搭載工程で説明したように複数のガラス板材４の第２主面４ａに加わる圧力を均一化することができるので、食い込み過剰あるいは食い込み不足を防止することができる。
次に、図１９、図２２および図２３に示すようにフィルム１８および下型１７ｂとの間に封止用の樹脂１６ａを供給し、一括封止体１６を形成する（一括封止体形成工程）。図２２は図１９に示すフィルムおよび下型との間に封止用の樹脂を供給し、一括封止体を形成した状態を示す要部拡大断面図、図２３は図２２に示すＤ部をさらに拡大した要部拡大断面図である。
本工程では、図１９に示す封止用の樹脂１６ａをキャビティ１７ｄ内に供給し、これを熱硬化させて一括封止体１６とする。封止用の樹脂１６ａは、図１９に示すようにタブレット状に形成されたものを、予め加熱することにより、粘度を低下させてポット部１７ｈに投入しておく。また、成形金型１７をあらかじめ加熱しておくことにより樹脂１６ａはポット部１７ｈ内でさらに粘度が低下する。次に、プランジャ１７ｊにより樹脂１６ａを押し出して、図２２に示すようにゲート部１７ｅを介してキャビティ１７ｄ内に供給（注入）する。
注入された樹脂１６ａは、キャビティ１７ｄ内の隙間を順次埋めながら充填される。本実施の形態１では図２３に示すように、ガラス板材４の一部がフィルム１８に食い込んだ状態で樹脂１６ａを注入するので、第２主面４ａ側に樹脂１６ａが流入する隙間は形成されていない。したがって、第２主面４ａ上への樹脂１６ａの流入を防止することができる。
また、図２３において、タブ１の下面１ｂは、下型１７ｂの下型面１７ｆと接触している。したがって、タブ１ｂの下面が一括封止体１６の下面側から露出するように封止される。
なお、成形金型１７は、ゲート部１７ｅの反対側に図示しないエアベント部を有しているので、たとえ供給された樹脂１６ａに空気（気泡）が巻き込まれていたとしても、この空気（気泡）はキャビティ１７ｄ内に残留することなく、エアベント部を介して外部に抜けるため、形成される一括封止体１６にボイドの問題が発生することはない。
樹脂１６ａが充填された状態で、成形金型１７を介して樹脂１６ａを加熱した状態で保持すると、樹脂１６ａが硬化して一括封止体１６が形成される。
次に、図２２に示す上型１７ａおよび下型１７ｂを型開きし、一括封止体１６が形成されたリードフレーム１５を成形金型１７から取り出して図１４および図１５に示すリードフレーム１５が得られる（型開き工程）。
本工程では、上型１７ａと下型１７ｂの距離を離して型開きを行うが、このとき、上型面１７ｃとフィルム１８との接触界面における貼着強度がフィルム１８と一括封止体１６との接触界面における貼着強度よりも低い場合には、フィルム１８は、上型面１７ｃから離れ、一括封止体１６の上面側に貼り付いて残ることとなる。
この場合、フィルム１８を一括封止体１６の上面から剥離して図１４および図１５に示すリードフレーム１５を得ることになる。ここで、フィルム１８と上型面１７ｃとの間に樹脂１６ａが流入していた場合、フィルム１８の上面１８ａ側も硬化した樹脂が残留する。このようにフィルム１８の上面１８ａ側に硬化した樹脂が残留している場合、フィルム１８を剥離する工程で、硬化した樹脂がガラス板材４の第２主面４ａ上に異物として落下する懸念がある。第２主面４ａ上に異物が付着していると、図１〜図４に示すＱＦＮ１０の光センサとしての信頼性が低下するため、これを除去する工程が必要となる。
本実施の形態１では、フィルム１８を成形金型内に配置する前記フィルム配置工程で説明したように、フィルム１８は、上型１７ａの上型面１７ｃを覆うように配置するので、フィルム１８の上面１８ａ側への樹脂１６ａの流入を防止することができるので、異物の発生自体を防止することができる。このため、異物を除去する工程が不要となるので、製造効率を向上させることができる。
次に、図２４に示すように一括封止体１６から露出した複数のリード２のそれぞれの下面２ｂに外装めっき層（金属層）７を形成する（外装めっき形成工程）。図２４は、図１５に示す一括封止体から露出した複数のリードおよびタブの下面に外装めっき層を形成した状態を示す拡大断面図である。
本工程では、例えば、図１５に示す一括封止体１６が形成されたリードフレーム１５を図示しないめっき槽に投入し、リードフレーム１５をめっき液に浸した状態で、電気めっきを施すことによりリード２の下面２ｂ側にめっき層を成長させることにより外装めっき層７を形成する。ここで、本実施の形態１では、タブ１の下面１ｂも、リード２の下面２ｂと同様に一括封止体の下面６ｂ側から露出しているので、タブ１の下面１ｂにも外装めっき層７が形成される。
次に、図２５および図２６に示すように複数の吊りリードおよび複数のリード２のそれぞれと枠体１５ｂとの間をそれぞれ切断する（個片化工程）。図２５は図２４に示すリードフレームを個々の半導体装置として切断する切断ラインを示す拡大平面図、図２６は図２５に示すＣ−Ｃ線に沿った拡大断面図である。
本工程は、例えば図２６に示すように、一括封止体１６を上方に向けた状態、言い換えると、一括封止体１６の下面側をダイシングテープ２２で固定した状態で行われ、一括封止体１６の上面６ａ側からダイシングブレード２１を走らせて、分割する。このとき、一括封止体１６だけでなく、ダイシングテープ２２の一部までダイシングブレード２１を到達させることで、リードフレーム１５および一括封止体１６を完全に分割することができる。ダイシングブレード２１は、図２５に示すダイシングライン（切断ライン）２０に沿ってリードフレーム１５および一括封止体１６を切断しながら移動させる。この工程により、複数のＱＦＮ１０（図１〜図４参照）を取得する。
最後に、個片化されたＱＦＮ１０の外観を検査し、外装めっき層７の剥離や、封止体６とタブ１、リード２、あるいはガラス板材４との間に隙間やクラックが生じていないことを確認し、半導体装置の製造が完了する。
＜変形例＞
次に本実施の形態１の変形例について説明する。
図２７は本実施の形態１の第１の変形例である半導体装置の断面図である。図２７に示すＱＦＮ２３と図３に示すＱＦＮ１０との相違点は、タブ１の大きさである。ＱＦＮ２３が有するタブ１は、図３に示すタブ１よりも上面１ａの面積が小さく、上面１ａ上に搭載される半導体チップ３の第１裏面３ｂの面積よりも小さい。
このように半導体チップ３よりも小さい面積を有するタブ１に半導体チップ３を搭載する場合、第１裏面３ｂの面積が異なる半導体チップ３を搭載する場合にも共通のリードフレームを用いることができるので、製造効率向上の観点から好ましい。
また、ＱＦＮ１０、２３などの半導体装置を実装基板に搭載する際には、リフロー工程と呼ばれる加熱工程で、例えば半田などの接合材料を溶融させるため、約２６０℃程度まで加熱される。この時、ＱＦＮ１０、２３を構成する各部材の線膨脹係数の違いに起因して、封止体６にリフロークラックと呼ばれる亀裂が生じる場合がある。このリフロークラックを防止する対策として、半導体チップ３と封止体６との接触面積を広くとる方法が有効だということが現在までに判っている。つまり、図２７に示すＱＦＮ２３は、リフロークラックを防止して、信頼性を向上させる観点からも好ましい。
ただし、タブ１は、前記クランプ工程において、安定的にクランプ力を伝える土台としての機能を果たすべき部材なので、タブ１の上面１ａの面積を極端に小さくしすぎると、ガラス板材４の第２主面４ａに加わる圧力を均一化することができない。
したがって、この均一化の観点からはタブ１の上面１ａの面積は、ガラス板材４の第２裏面４ｂの面積以上であることが好ましい。また、図２７に示すようにタブ１の上面１ａの面積が、ガラス板材４の第２裏面４ｂの面積と同程度である場合には、タブ１、第１接着材９、半導体チップ３、第２接着材１１、およびガラス板材４の中心が、それぞれ厚さ方向に重なる位置に配置された状態でガラス板材４の一部をフィルム１８に食い込ませることが特に好ましい。
次に、図２８は、本実施の形態１の第２の変形例である半導体装置の断面図である。また、図２９は、図２８に示すＱＦＮの上面側の平面図である。なお、図２８に示す断面図は、図２９に示すＡ−Ａ線に沿った断面に対応している。
図２８および図２９に示すＱＦＮ２４と図１〜図４に示すＱＦＮ１０との相違点は、ＱＦＮ２４の封止体６は、上面６ａにおいて、ガラス板材４の周囲に窪み部６ｄが形成されている点である。この窪み部６ｄは、前記クランプ工程において、ガラス板材４の一部をフィルム１８に食い込ませる際に、下面１８ｂ側に大きな皺が発生した場合に形成される。
すなわち、前記クランプ工程において、ガラス板材４の一部をフィルム１８に食い込ませると、フィルム１８における第２主面４ａと対向する領域は変形し、周囲の領域よりも厚さが薄くなる。この時、第２主面４ａの周縁部と対向する領域では、ガラス板材４に押圧されたフィルム１８の一部が、ガラス板材４の第２側面４ｃ側に押し出され、皺が形成される。その後、前記一括封止体形成工程において、樹脂１６ａを供給すると、樹脂１６ａはフィルム１８の下面１８ｂの形状に倣って充填されるため、大きな皺が発生すると、窪み部６ｄもこれに倣って大きくなる。
窪み部６ｄの大きさが小さい場合には、特にＱＦＮ２４の信頼性を低下させる要因とはならないが、窪み部６ｄが大きくなって、例えば、ワイヤ５が窪み部６ｄから露出すると、ＱＦＮ２４の信頼性が低下することとなるので、窪み部６ｄの大きさはできる限り小さくすることが好ましい。
本発明者の検討によれば、窪み部６ｄは、前記クランプ工程において、過剰に強い力でクランプすると、大きくなり易いことが判った。また、クランプ時の速度、特にフィルム１８とガラス板材４とが当接した後の第２速度１９ｂが早すぎる場合、あるいは第１速度１９ａから第２速度１９ｂに変化する際の変化量が大きすぎる場合に大きくなり易いことが判った。
したがって、図１〜図２６を用いて説明したＱＦＮ１０の製造方法のように、フィルム１８とガラス板材４とが当接した後の第２速度１９ｂを第１速度１９ａよりも遅くすること、および、第２速度１９ｂを、上型１７ａと下型１７ｂの距離が近づくにつれて遅くするようにすることは、大きな窪み部６ｄの発生を防止する観点からも好ましいことが判った。
また、前記ガラス板材搭載工程で説明したように、複数のガラス板材４に加わる力を略均一化することも、大きな窪み部６ｄの発生を防止する観点からも好ましい。
次に、図３０は、本実施の形態１の第３の変形例である半導体装置の断面図、図３１は図３０に示す第２接着材１１の平面形状を示す拡大平面図である。なお、図３１では、第２接着材１１の平面形状を示すため、図３０に示す封止体６およびガラス板材４を透過して内部構造を示している。
図３０に示すＱＦＮ２５と図３に示すＱＦＮ１０との第１の相違点は、第２接着材１１が、受光部３ｄの上部には配置されず、受光部３ｄの周囲に配置されている点である。また、第２の相違点は、受光部３ｄが形成された領域では、ガラス板材４と受光部３ｄとの間に中空部２６を有している点である。
図３に示すＱＦＮ１０では受光部３ｄ上に第２接着材１１を配置するため、第２接着材１１は、可視光に対して透明な部材で構成する必要がある。一方、図３０に示すＱＦＮ２５は、受光部３ｄの周囲に額縁状に配置されている。このため、第２接着材１１を受光部３ｄ上には配置しないので、選択可能な材料の幅が広い。つまり、設計の自由度が向上するので、接着強度、硬さ、加工性、あるいは材料コストなどを考慮してさらに適切な材料を選択することができる。
また、ガラス板材４と受光部３ｄとの間を中空とすることにより、この中空部２６における可視光透過率を向上させることができる。
また、例えば、ＱＦＮ２５をＣＣＤやＣＭＯＳイメージセンサなどの固体撮像装置に適用する場合、受光部３ｄの上に、マイクロレンズなどの部材を配置する方が好ましいが、ＱＦＮ２５では、中空部２６を有しているので、これらの部材を配置するスペースを確保することができる。ただし、この場合であっても、前記封止工程において、第２接着材１１の変形を抑制する観点、あるいは、前記クランプ工程において複数のガラス板材４にかかる力を略均一化する観点から、第２接着材１１の厚さは第１接着材９の厚さよりも薄くすることが好ましい。
図３０に示すＱＦＮ２５は、ガラス板材４の裏面（第２裏面）４ｂの周縁部に沿って第２接着材１１を形成しておき、受光部３ｄがこの第２接着材１１で囲まれ、ガラス板材４の第２裏面４ｂと受光部３ｄとの間が中空となるように、半導体チップ３の第１主面３ａ上にこの第２接着材１１を介してガラス板材４を搭載することにより得られる。
なお、本変形例における第２接着材１１は、以下のように形成される。図３９は図３０に示す半導体装置の製造に用いるガラス板に第２接着材を貼り付けた状態を示す平面図、図４０は図３９に示すガラス板をダイシングラインに沿って切断した状態を示す平面図である。
まず、図３９に示すように、複数のガラス板材形成領域２８ａを有するガラス板２８を準備して、ガラス板２８の裏面２８ｂ（ガラス板材の第２裏面４ｂに相当する）において、互いに隣接するガラス板材形成領域２８ａの一部を含むように、ダイシングライン２９に沿って第２接着材１１を形成する。第２接着材１１は予めテープ状に形成されたものを例えば図３９に示すように格子状に貼り付けて形成する。そして、このダイシングライン２９に沿ってガラス板２８を分割することで、図４０で示すように、ガラス板材４の第２裏面４ｂ（図３０参照）の周縁部に沿って第２接着材１１が形成される。
次に、図３２は、本実施の形態１の製造方法の変形例を説明するための拡大断面図である。なお、図３２は、前記封止工程の変形例を説明するための拡大断面図であるが、代表として、図２３に対応する拡大断面図を示している。また、図３２を用いて説明する変形例を用いて得られる半導体装置は、図１〜図４に示すＱＦＮ１０の有するタブ１、リード２の下面１ｂ、２ｂにおける樹脂バリの発生をより確実に防止することができる点を除き図１〜図４に示すＱＦＮ１０と同じ構造であるので、図示は省略し、必要に応じて図１〜図４を用いて説明する。
図３２に示す製造方法と、図２３で説明した製造方法の相違点は、封止工程において、下型１７ｂの下型面１７ｆとリードフレーム１５との下面との間に下型面被覆フィルム（第２フィルム）２７が配置されている点である。
図３２に示すように下型面１７ｆを覆う下型面被覆フィルム２７を下型面１７ｆに密着させて配置した状態でクランプ（狭持）すると、下型面被覆フィルム２７の上面２７ａにタブ１およびリード２の一部（下面１ｂ、２ｂ側の一部）が食い込む。この結果、タブ１およびリード２の裏面である下面１ｂ、２ｂに樹脂バリが形成されることを防止ないしは抑制することができる。つまり、ＱＦＮ１０（図３参照）の外部接続端子面に樹脂バリが形成されることを防止ないしは抑制することができるので、樹脂バリに起因する図３に示す外装めっき層７の剥離などの問題を防止することができる。また、樹脂バリの発生を防止することにより、リード２と外装めっき層７との接触界面における電気抵抗を軽減することができる。したがって、ＱＦＮ１０の信頼性をさらに向上させることができる。
このように、下型面被覆フィルム２７は、前記封止工程においてタブ１およびリード２の一部を食い込ませることにより、下面１ｂ、２ｂにおける樹脂バリの発生を防止ないしは抑制する機能を有しているので、柔らかい樹脂材料を用いることが好ましい。例えば、上型１７ａの上型面１７ｃと密着して配置される上型面被覆フィルム（第１フィルム）１８と同様の材料を用いることができる。
ただし、光センサ系の半導体装置であるＱＦＮ１０の信頼性という観点では、外部接続端子面に発生する樹脂バリよりもガラス板材４の第２主面４ａ側に発生する樹脂バリを防止する方が特に重要である。このため、下型面被覆フィルム２７の硬さ（硬度）は上型面被覆フィルム１８と同じ、あるいはこれより硬く（高く）することが好ましい。また、下型面被覆フィルム２７の厚さは上型面被覆フィルム１８と同じ、あるいは図３２に示すようにこれより厚くすることが好ましい。上型面被覆フィルム１８を優先的に変形させてガラス板材４の一部を確実に上型面被覆フィルム１８に食い込ませ、第２主面４ａ上における樹脂バリの発生を防止するためである。
（実施の形態２）
図３３は本実施の形態２の半導体装置であるＱＦＮ３０の上面側を示す平面図、図３４は図３３に示すＡ−Ａ線に沿った断面図である。図３５は、図３３および図３４に示す半導体装置の製造方法を説明するための拡大断面図である。なお、本実施の形態２のＱＦＮ３０は、ガラス板材４の第２主面４ａ上が保護シート３１で被覆されている点を除き、前記実施の形態１で説明したＱＦＮ１０と同様な構造である。したがって、前記実施の形態１と重複する説明は省略する。また、図３５は、前記封止工程の変形例を説明するための拡大断面図であるが、代表として、前記実施の形態１で説明した図２３に対応する拡大断面図を示している。また、本実施の形態２のＱＦＮ３０の変形例として、前記実施の形態１で図２７〜図３２を用いて説明した変形例を適用することができるが、重複する説明は省略する。
本実施の形態２のＱＦＮ３０と前記実施の形態１で説明したＱＦＮ１０との相違点はガラス板材４の第２主面４ａ上が保護シート３１で被覆されている点である。この保護シート３１は、ガラス板材４の第２主面４ａを異物あるいは化学物質などが付着することによる汚染から保護する機能を有しており、例えば、ＱＦＮ３０が実装基板に実装された後で第２主面４ａから剥離される。
保護シート３１は、上面３１ａおよび上面３１ａと反対側の下面３１ｂを有し、下面３１ｂがガラス板材４の第２主面４ａと対向するように貼り付けられている。また、ガラス板材４の第２主面４ａは、その全面が保護シート３１に覆われている。このように、本実施の形態２のＱＦＮ３０は、ガラス板材４の第２主面４ａを保護シート３１で覆うことにより、ＱＦＮ３０の製造工程中、あるいはＱＦＮ３０が完成後、実装基板に実装されるまでの間に、ガラス板材４の第２主面４ａが異物あるいは化学物質などが付着することにより汚染することをより確実に防止することができる。
ところが、本発明者の検討した所、ＱＦＮ３０の製造工程（特に封止工程）において、保護シート３１の上面３１ａに樹脂バリが付着した場合、保護シート３１を剥離する際に樹脂バリがガラス板材４の第２主面４ａ上に落下して付着することが判った。したがって、例えば、ＱＦＮ３０を実装基板に実装した後で保護シート３１を剥離する場合、実装基板上で樹脂バリを除去する必要がある。また、第２主面４ａに付着した樹脂バリが微細であって、付着していることを見落とした場合、ＱＦＮ３０の信頼性が低下する原因となる。
そこで、本発明者は、保護シート３１の上面３１への樹脂バリの付着を防止する方法について検討した結果、前記実施の形態１で説明したＱＦＮ１０、２３、２４、２５、３０の製造方法を応用することにより、保護シート３１の上面３１への樹脂バリの付着を防止できることを見出した。以下、詳細に説明する。
本実施の形態２では、前記実施の形態１で説明したＱＦＮ１０、２３、２４、２５、３０の製造方法において、前記封止工程の前に、保護シート３１をガラス板材４の第２主面４ａと対向するように予め貼り付けておく。さらに詳しくは、少なくとも前記クランプ工程の前に、保護シート３１を貼り付けておく。
これにより、クランプ工程では、図３５に示すように保護シート３１がフィルム１８に食い込むこととなり、保護シート３１の上面３１ａとフィルム１８の下面１８ｂとが密着するのでるので、続いて行う一括封止体形成工程において、封止用の樹脂１６ｂの流入を防止することができる。この結果、保護シート３１の上面３１への樹脂バリの付着を防止することができる。
ここで、図３３および図３５に示すように保護シート３１の厚さは、フィルム１８の厚さよりも薄くすることが好ましい。また、フィルム１８の硬さは前記実施の形態１で説明したようにガラス板材４の硬さよりも柔らかい（すなわち硬度が低い）。したがって、クランプ工程において、保護シート３１をその硬度に係らず、確実にフィルム１８に食い込ませることができる。
また、一括封止体形成工程において、保護シート３１とガラス板材４との間への樹脂１６ａの流入を防止する観点から、クランプ工程において、保護シート３１に加えてガラス板材４の一部もフィルム１８に食い込ませることが好ましい。つまり、フィルム１８によって、ガラス板材４の第２側面４ｃの一部（第２主面４ａ側の一部）を被覆する。保護シート３１とガラス板材４との接触界面の外縁がフィルム１８で保護することにより、樹脂１６ａの流入を防止するためである。
また、クランプ工程において、保護シート３１のみをフィルム１８に食い込ませた場合、得られる半導体装置について図３４を参照して説明すると、ガラス板材４の第２側面４ｃが封止体６から全く露出せず、保護シート３１の側面のみが露出した状態となる。このような構造において、保護シート３１の側面に樹脂バリが形成された場合には、保護シート３１を剥離する際に、該樹脂バリが脱落して、ガラス板材４の第２主面４ａ上に付着する懸念がある。これを防止するためには、図３４に示すように、ガラス板材４の第２側面の一部も封止体６から露出させることが好ましい。
保護シート３１の厚さを、フィルム１８の厚さよりも薄くすることは保護シート３１に加えてガラス板材４の一部もフィルム１８に食い込ませる観点からも好ましい。
また、ガラス板材４の一部もフィルム１８に食い込ませるためには、保護シート３１には、硬さがフィルム１８の硬さよりも硬い（すなわち、硬度が高い）ものを用いることが特に好ましい。保護シート３１をフィルム１８よりも硬くすることで、クランプ工程において、フィルム１８が保護シート３１から受ける圧力により変形し、ガラス板材４の第２側面４ｃ側に回り込むのでガラス板材４の一部もフィルム１８に食い込ませることができる。
また、保護シート３１の硬度を高くすることにより、保護シート３１の強度を向上させることができるので、保護シート３１を剥離する際に、容易に剥離することができる。また、図３４に示すように、ガラス板材４の第２側面４ｃの一部を封止体６から露出させると、保護シート３１は封止体６から完全に露出した状態となる。つまり、保護シート３１の下面３１ｂ側の端部が封止体６から露出することとなるので、容易に剥離することができる。
また、保護シート３１がガラス板材４の全面を覆っていない場合、ガラス板材４の第２主面４ａ上において、保護シート３１が配置された領域と配置されていない領域とで段差が生じることとなる。この段差が生じると、クランプ工程においてフィルム１８を食い込ませる際に、皺を発生させる原因となりうる。したがって、保護シート３１はガラス板材４の第２主面４ａの全面を覆っていることが好ましい。この観点から保護シート３１の下面３１ｂの外形寸法は、ガラス板材４の第２主面４ａの外形寸法と同じ、あるいはそれ以上とすることが好ましい。下面３１ｂの外形寸法を第２主面４ａの外形寸法以上とすることで、第２主面４ａの全面を保護シート３１で覆うことができる。
ここで、外形寸法が同じ、とは、クランプ工程において、上記した皺の発生原因となる段差が生じない程度の同一寸法を有していれば良く、加工精度などの制約から、僅かに異なる寸法となるものまでを排除するものではない。
図３３および図３４に示すＱＦＮ３０が有する保護シート３１は、下面３１ｂの外形寸法が第２主面４ａの外形寸法と同じである場合の例について示している。このような保護シート３１は、例えば、前記実施の形態１のガラス板材搭載工程で説明した、フィルム状の第２接着材をガラス板材４に予め貼り付けておく方法と同様の方法で得られる。
すなわち、ガラス板材４よりも広い平面積を有するガラス板を準備して、該ガラス板の裏面（第２裏面４ｂに相当する面）にシート状の第２接着材１１を貼り付ける。また、この時ガラス板の表面（第２主面４ａに相当する面）には、図３３に示す外形寸法よりも大きなシート状の保護シート３１を貼り付ける。その後、ガラス板を保護シート３１および第２接着材１１とともに切断し、例えば、図１０に示すような所定の平面寸法に個片化（ダイシング）する。この方法によれば、第２主面４ａが保護シート３１に被覆され、第２裏面４ｂの前面が第２接着材１１で被覆されたガラス板材４が得られる。
また、保護シート３１の下面３１ｂの外形寸法がガラス板材４の第２主面４ａの外形寸法よりも大きい場合には、クランプ工程において、保護シート３１に下面３１ｂが、ガラス板材４の第２主面４ａの外縁を覆うこととなるため第２主面４ａの全面を保護シート３１で覆うことができる。
ただし、ガラス板材４の外形寸法よりも大きい外形寸法を有する保護シート３１の端部が、例えばワイヤ５が配置される領域の上方に配置される場合、クランプ工程において保護シート３１の端部が下方に曲がると、ワイヤ５と接触してしまう懸念がある。この状態で前記一括封止体形成工程を行うと、ワイヤ５が露出する懸念がある。したがって、保護シート３１は、下面３１ｂの外形寸法を第２主面４ａの外形寸法と同じとすることが特に好ましい。
あるいは、本実施の形態２の変形例である半導体装置を示す断面図である図３６に示すＱＦＮ３２のように、封止体６の上面６ａの全面を覆うように保護シート３３を配置することが好ましい。図３６に示す保護シート３３は、例えば、封止工程の前、（詳しくは、クランプ工程の前）に複数の製品形成領域に搭載された複数のガラス板材４の第２主面４ａを覆うように貼り付けておき、その後、個片化工程において、保護シート３３を一括封止体１６とともに切断することにより得られる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、実施の形態１では半導体装置の製造方法の例としてＭＡＰについて説明した。しかし半導体装置の製造工程はこれに限定されるものではなく、例えば、リードフレーム１５における製品形成領域１５ａの数に対応して複数のキャビティを有する金型を用いて封止する方法（個片モールドと呼ばれる）で製造する方法に適用することができる。
また例えば、光センサ系の半導体装置の例としてＱＦＮのパッケージに適用する実施態様について説明したが、ＱＦＮのパッケージに限定される訳ではなく、例えば、半導体装置の下面が有する四角形の４辺のうち、対向する２辺にのみ複数のリードが配置されたＳＯＮ（Small Outline Non-leaded package）に適用することもできる。
また、半導体装置のコスト低減の観点からは、ＱＦＮやＳＯＮなどリードフレームに半導体チップを搭載するタイプのパッケージが特に好ましいが、半導体チップのパッド数の増加への対応を考慮した場合、例えば図３７および図３８に示すＢＧＡ（ball Grid Allay）３４のように配線基板上に半導体チップを搭載したパッケージが好ましい。以下半導体チップを配線基板上に搭載する場合の態様について簡単に説明する。
図３７は、他の実施の形態である半導体装置の下面側を示す平面図、図３８は図３７に示すＥ−Ｅ線に沿った断面図である。
図３７に示すＢＧＡ３４と実施の形態１、２で説明したＱＦＮ１０、２３、２４、２５、３０、３２との相違点は半導体チップ３が、基材である配線基板（基板）３５に搭載されている点である。
配線基板３５は、上面３５ａ、上面３５ａと反対側の下面３５ｂ、上面３５ａに配置されるチップ搭載部３５ｃ、上面３５ａにおいてチップ搭載部３５ｃの周囲に配置された複数のボンディングリード（リード）３５ｄ、および下面３５ｂに配置され複数のランド部３５ｆとそれぞれ電気的に接続されるバンプ電極（外部端子）３５ｅを備えている。
半導体チップ３の第１主面３ａに形成されたパッド３ｅはワイヤ５を介してボンディングリード３５ｄとそれぞれ電気的に接続され、ボンディングリード３５ｄは、配線基板３５が有する導電路（図示は省略）を介してバンプ電極３５ｅと電気的に接続されている。
また、バンプ電極３５ｅは、配線基板３５の下面３５ｂにおいて、図３７に示すように行列状に配置されている。このようなバンプ電極３５ｅの配置は、エリアアレイと呼ばれ、配線基板３５の下面３５ｂのスペースを有効活用することができるので、半導体装置を小型化することができる。
なお、バンプ電極３５ｅの材料は、例えば実施の形態１で説明した外装めっき層７と同様にＰｂ（鉛）を実質的に含まない、所謂、鉛フリー半田であり、例えばＳｎ（錫）のみ、Ｓｎ（錫）‐Ｂｉ（ビスマス）、またはＳｎ（錫）‐Ａｇ（銀）‐Ｃｕ（銅）などである。
ＢＧＡ３４のような配線基板３５を用いる半導体パッケージにおいても、コスト低減の観点から、パッド３ｅとボンディングリード３５ｄとをワイヤ５で接続する場合がある。この場合、ワイヤ５を保護するため、配線基板３５の上面３５ａ側を封止体６で封止する必要がある。
ここで、ＢＧＡ３４は、ＱＦＮ１０、２３、２４、２５、３０、３２と同様に光センサ半導体装置である。したがって、受光部３ｄの上側は、照射光が通過する経路を確保する必要がある、このため、実施の形態１および実施の形態２で説明したように、ガラス板材４の第２側面４ｃの一部を露出させることにより、樹脂バリの形成を防止することができるので、信頼性を向上させることができる。
なお、実施の形態１および実施の形態２で説明した種々の変形例等をＢＧＡ３４に適用できることは言うまでもない。
また、ＢＧＡ３４の製造方法について、ＱＦＮ１０、２３、２４、２５、３０、３２の製造方法との相違点のみを簡単に説明する。
まず、実施の形態１で説明したリードフレーム準備工程が異なる。ＢＧＡ３４の製造方法においては、まず、配線基板準備工程として、上面３５ａ、上面３５ａと反対側の下面３５ｂ、上面３５ａに配置されるチップ搭載部３５ｃ、上面３５ａにおいてチップ搭載部３５ｃの周囲に配置された複数のボンディングリード３５ｄ、および下面３５ｂに配置され、この複数のボンディングリード３５ｄとそれぞれ電気的に接続されるランド部３５ｆを備える配線基板を準備する。本工程で準備する配線基板は、半導体装置（ＢＧＡ３４）１個分に相当する製品形成領域を複数有する多数個取り配線基板を準備する。また、本工程では配線基板の下面３５ｂには、バンプ電極３５ｅはまだ形成されていない。
また、ダイボンディング工程では、半導体チップ３を、配線基板の各製品形成領域がそれぞれ有するチップ搭載部３５ｃ上に第１接着材９を介して搭載する。ガラス板材搭載工程は実施の形態１と同様なので省略する。
また、ワイヤボンディング工程では、複数のパッド３ｅと複数のボンディングリード３５ｄとをワイヤ５を介してそれぞれ電気的に接続する。
また、封止工程（特にクランプ工程）において、配線基板は図３８に示すように略平面板状の部材であって、その上面３５ａの面積は、半導体チップ３の第１裏面３ｂよりも大きいので、ガラス板材４の一部をフィルム１８に安定的に食い込ませることができる。
また、実施の形態１で説明した外装めっき形成工程が異なる。ＢＧＡ３４の製造方法においては、外装めっき形成工程に代えてバンプ電極形成工程として、成形金型から取り出した配線基板の下面３５ｂ側に、外部端子となる複数のバンプ電極３５ｅを形成する。複数のバンプ電極３５ｅは、配線基板の下面３５ｂに形成された複数のランド部３５ｆに、それぞれ接合する。
また、ダイシング工程においては、バンプ電極３５ｅが形成された面を上方に向けて（つまり、一括封止体の上面をダイシングテープに貼り付けた状態で）ダイシングを行う。
本発明は、特に主面に光センサが形成された半導体チップを有する光センサ系の半導体装置に利用可能である。
本発明の一実施の形態である半導体装置の上面側を示す平面図である。 図１に示す半導体装置の下面側を示す平面図である。 図１に示すＡ−Ａ線に沿った断面図である。 図１に示す半導体装置の封止体内部における平面構造を示す平面図である。 本発明の一実施の形態である半導体装置の製造に用いるリードフレームの全体構造の概要を示す平面図である。 図５に示すＢ部を拡大して示す拡大断面図である。 図６に示すＣ−Ｃ線に沿った拡大断面図である。 図６に示すリードフレームに半導体チップを搭載した状態を示す拡大平面図である。 図８に示すＣ−Ｃ線に沿った拡大断面図である。 図８に示す半導体チップにガラス板材を搭載した状態を示す拡大平面図である。 図１０に示すＣ−Ｃ線に沿った拡大断面図である。 図１０に示すパッドとリードとをそれぞれワイヤを介して電気的に接続した状態を示す拡大平面図である。 図１２に示すＣ−Ｃ線に沿った拡大断面図である。 図１２に示す半導体チップ、ガラス板材、および複数のワイヤを樹脂で封止し、封止体を形成した状態を示す拡大平面図である。 図１４に示すＣ−Ｃ線に沿った拡大断面図である。 本発明の一実施の形態である半導体装置の封止体の形成に用いる成形金型の一部を拡大して示す要部拡大断面図である。 図１６に示す上型と下型の間にフィルムを配置した状態を示す要部拡大断面図である。 図１７に示すフィルムと下型の間に図１５に示すリードフレームを配置した状態を示す要部拡大断面図である。 図１８に示す上型と下型をクランプした状態を示す要部拡大断面図である。 図１９に示すＤ部をさらに拡大した要部拡大断面図である。 クランプ工程において、フィルム−ガラス板材間距離と、上型と下型が近づく速度の関係を示す説明図である。 図１９に示すフィルムおよび下型との間に封止用の樹脂を供給し、一括封止体を形成した状態を示す要部拡大断面図である。 図２２に示すＤ部をさらに拡大した要部拡大断面図である。 図１５に示す一括封止体から露出した複数のリードおよびタブの下面に外装めっき層を形成した状態を示す拡大断面図である。 図２４に示すリードフレームを個々の半導体装置として切断する切断ラインを示す拡大平面図である。 図２５に示すＣ−Ｃ線に沿った拡大断面図である。 本発明の第１の変形例である半導体装置の断面図である。 本発明の第２の変形例である半導体装置の断面図である。 図２８に示す半導体装置の上面側の平面図である。 本発明の第３の変形例である半導体装置の断面図である。 図３０に示す第２接着材の平面形状を示す拡大平面図である。 本発明の製造方法の変形例を説明するための拡大断面図である。 本発明の他の実施の形態である半導体装置の上面側を示す平面図である。 図３３に示すＡ−Ａ線に沿った断面図である。 図３３および図３４に示す半導体装置の製造方法を説明するための拡大断面図である。 図３３および図３４に示す半導体装置の変形例を示す断面図である。 本発明の他の実施の形態である半導体装置の上面側を示す平面図である。 図３７に示すＥ−Ｅ線に沿った断面図である。 図３０に示す半導体装置の製造に用いるガラス板に第２接着材を貼り付けた状態を示す平面図である。 図３９に示すガラス板をダイシングラインに沿って切断した状態を示す平面図である。
符号の説明
１ タブ（チップ搭載部）
１ａ 上面
１ｂ 下面
２ リード
２ａ 上面
２ｂ 下面
２ｃ 側面
３ 半導体チップ
３ａ 第１主面
３ｂ 第１裏面
３ｃ 第１側面
３ｄ 受光部（センサ部）
３ｅ パッド
４ ガラス板材（ガラス基材）
４ａ 第２主面
４ｂ 第２裏面
４ｃ 第２側面
５ ワイヤ（導電性部材）
６ 封止体
６ａ 上面
６ｂ 下面
６ｄ 窪み部
７ 外装めっき層（金属層）
８ 吊りリード
９ 第１接着材
１０、２３、２４、２５、３０、３２ ＱＦＮ（半導体装置）
１１ 第２接着材
１５ リードフレーム
１５ａ 製品形成領域（デバイス形成領域）
１５ｂ 枠体
１６ 一括封止体
１６ａ 樹脂
１７ 成形金型
１７ａ 上型
１７ｂ 下型
１７ｃ 上型面
１７ｄ キャビティ
１７ｄａ 側面
１７ｅ ゲート部
１７ｆ 下型面
１７ｇ 段差部
１７ｇａ 側面
１７ｈ ポット部
１７ｊ プランジャ
１８ フィルム（上型面被覆フィルム、第１フィルム）
１８ａ 上面
１８ｂ 下面
１９ａ 第１速度
１９ｂ 第２速度
２０、２９ ダイシングライン
２１ ダイシングブレード（切断治具）
２２ ダイシングテープ
２６ 中空部
２７ 下型面被覆フィルム（第２フィルム）
２７ａ 上面
２８ ガラス板
２８ａ ガラス板材形成領域
３１、３３ 保護シート
３４ ＢＧＡ（半導体装置）
３５ 配線基板
３５ａ 上面
３５ｂ 下面
３５ｃ チップ搭載部
３５ｄ ボンディングリード（リード）
３５ｅ バンプ電極（外部端子）
３５ｆ ランド部

Claims (25)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）上面および前記上面と反対側の下面を有するチップ搭載部、前記チップ搭載部を支持する複数の吊りリード、前記チップ搭載部の周囲に配置された複数のリード、および前記複数の吊りリードおよび前記複数のリードと一体に形成された枠体とを備えたリードフレームを準備する工程；
    （ｂ）第１主面、前記第１主面に形成されたセンサ部、前記第１主面に形成され、前記センサ部と電気的に接続された複数のパッド、前記第１主面と反対側の第１裏面、および前記第１主面と前記第１裏面との間に位置する第１側面、を有する半導体チップを、前記第１裏面が前記チップ搭載部の前記上面と対向するように、第１接着材を介して前記チップ搭載部の前記上面上に搭載する工程；
    （ｃ）第２主面、前記第２主面と反対側の第２裏面、および前記第２主面と前記第２裏面との間に位置する第２側面を有するガラス板材を、前記第２裏面が前記半導体チップの前記第１主面と対向するように、第２接着材を介して前記半導体チップの前記第１主面上に搭載する工程；
    （ｄ）前記半導体チップの前記複数のパッドと前記複数のリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程；
    （ｅ）前記ガラス板材の前記第２側面の一部および前記ガラス板材の前記第２主面が露出するように、前記半導体チップ、前記ガラス板材、および前記複数のワイヤを樹脂で封止し、封止体を形成する工程；
    （ｆ）前記封止体から露出した前記複数のリードのそれぞれの前記下面に金属層を形成する工程；
    （ｇ）前記複数の吊りリードおよび前記複数のリードのそれぞれと前記枠体との間をそれぞれ切断する工程、
    ここで、前記封止体は、以下の工程により形成される、
    （ｅ１）上型、前記上型と対向する下型を有する成形金型を準備する工程；
    （ｅ２）前記上型と前記下型との間にフィルムを配置する工程；
    （ｅ３）前記半導体チップおよび前記ガラス板材が搭載された前記リードフレームを、前記フィルムと前記下型との間に配置する工程；
    （ｅ４）前記（ｅ３）工程の後、前記上型および前記下型をクランプし、前記ガラス板材の一部を前記フィルムに食い込ませる工程；
    （ｅ５）前記（ｅ４）工程の後、前記フィルムおよび前記下型との間に前記樹脂を供給し、前記封止体を形成する工程；
    （ｅ６）前記（ｅ５）工程の後、前記上型および前記下型を型開きし、前記封止体が形成された前記リードフレームを前記成形金型から取り出す工程。
  2. 請求項１において、
    前記（ｅ）工程では、前記チップ搭載部の下面が前記封止体の下面側から露出するように封止することを特徴とする半導体装置の製造方法。
  3. 請求項２において、
    前記（ｅ４）工程では、前記チップ搭載部、前記第１接着材、前記半導体チップ、前記第２接着材、および前記ガラス板材の中心が、それぞれ厚さ方向に重なる位置に配置された状態で前記ガラス板材の一部を前記フィルムに食い込ませることを特徴とする半導体装置の製造方法。
  4. 請求項１において、
    前記（ｅ４）工程には、
    （ｅ４ａ）前記上型と前記下型の距離を、第１速度で近づけて、前記フィルムの下面と前記ガラス板材の前記第２主面とを当接させる工程と、
    （ｅ４ｂ）前記（ｅ４ａ）工程の後、前記上型と前記下型の距離を、前記第１速度よりも遅い第２速度で近づけて前記ガラス板材の一部を前記フィルムに食い込ませる工程とが含まれることを特徴とする半導体装置の製造方法。
  5. 請求項４において、
    前記第２速度は、前記上型と前記下型の距離が近づくにつれて遅くなることを特徴とする半導体装置の製造方法。
  6. 請求項１において、
    前記チップ搭載部の上面の面積は、前記半導体チップの前記第１裏面の面積よりも大きいことを特徴とする半導体装置の製造方法。
  7. 請求項１において、
    前記第２接着材の厚さは、前記第１接着材の厚さよりも薄いことを特徴とする半導体装置の製造方法。
  8. 請求項１において、
    前記（ｃ）工程において、前記半導体チップの前記第１主面上に搭載される前記ガラス板材の前記第２主面の高さは、前記（ｄ）工程において、前記複数のパッドと前記複数のリードとをそれぞれ電気的に接続した前記複数のワイヤの頂部の高さよりも上側となるように搭載することを特徴とする半導体装置の製造方法。
  9. 請求項１において、
    前記（ｃ）工程では、前記第２接着材を前記半導体チップの前記第１主面における前記センサ部の周囲に配置し、前記センサ部が形成された領域では、前記ガラス板材の前記第２裏面と前記センサ部との間が中空となるように前記ガラス板材を搭載することを特徴とする半導体装置の製造方法。
  10. 請求項１において、
    前記（ｅ）工程の前に、前記ガラス板材の前記第２主面に保護シートを貼り付け、
    前記（ｅ４）工程では、前記ガラス板材の一部および前記保護シートを前記フィルムに食い込ませることを特徴とする半導体装置の製造方法。
  11. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）上面および前記上面と反対側の下面を有するチップ搭載部、前記チップ搭載部を支持する複数の吊りリード、前記チップ搭載部の周囲に配置された複数のリード、および前記複数の吊りリードおよび前記複数のリードと一体に形成された枠体とを備えたリードフレームを準備する工程；
    （ｂ）第１主面、前記第１主面に形成されたセンサ部、前記第１主面に形成され、前記センサ部と電気的に接続された複数のパッド、前記第１主面と反対側の第１裏面、および前記第１主面と前記第１裏面との間に位置する第１側面、を有する半導体チップを、前記第１裏面が前記チップ搭載部の前記上面と対向するように、第１接着材を介して前記チップ搭載部の前記上面上に搭載する工程；
    （ｃ）第２主面、前記第２主面と反対側の第２裏面、および前記第２主面と前記第２裏面との間に位置する第２側面を有するガラス板材を、前記第２裏面が前記半導体チップの前記第１主面と対向するように、第２接着材を介して前記半導体チップの前記第１主面上に搭載する工程；
    （ｄ）前記半導体チップの前記複数のパッドと前記複数のリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程；
    （ｅ）前記ガラス板材の前記第２側面の一部および前記ガラス板材の前記第２主面が露出するように、前記半導体チップ、前記ガラス板材、および前記複数のワイヤを樹脂で封止し、封止体を形成する工程；
    （ｆ）前記封止体から露出した前記複数のリードのそれぞれの前記下面に金属層を形成する工程；
    （ｇ）前記複数の吊りリードおよび前記複数のリードのそれぞれと前記枠体との間をそれぞれ切断する工程、
    ここで、前記ガラス板材の前記第２主面上には、前記（ｅ）工程の前に、上面および前記上面と反対側の下面を有し、前記ガラス板材の前記第２主面を被覆する保護シートが、前記保護シートの下面が前記ガラス板材の前記第２主面と対向するように貼り付けられており、
    前記封止体は、以下の工程により形成される、
    （ｅ１）上型、前記上型と対向する下型を有する成形金型を準備する工程；
    （ｅ２）前記上型と前記下型との間にフィルムを配置する工程；
    （ｅ３）前記半導体チップおよび前記ガラス板材が搭載された前記リードフレームを、前記フィルムと前記下型との間に配置する工程；
    （ｅ４）前記（ｅ３）工程の後、前記上型および前記下型をクランプし、前記保護シートを前記フィルムに食い込ませる工程；
    （ｅ５）前記（ｅ４）工程の後、前記フィルムおよび前記下型との間に前記樹脂を供給し、前記封止体を形成する工程；
    （ｅ６）前記（ｅ５）工程の後、前記上型および前記下型を型開きし、前記封止体が形成された前記リードフレームを前記成形金型から取り出す工程。
  12. 請求項１１において、
    前記（ｅ）工程では、前記チップ搭載部の下面が前記封止体の下面側から露出するように封止することを特徴とする半導体装置の製造方法。
  13. 請求項１２において、
    前記（ｅ４）工程では、前記チップ搭載部、前記第１接着材、前記半導体チップ、前記第２接着材、および前記ガラス板材の中心が、それぞれ厚さ方向に重なる位置に配置された状態で前記ガラス板材の一部を前記フィルムに食い込ませることを特徴とする半導体装置の製造方法。
  14. 請求項１１において、
    前記保護シートの厚さは、前記フィルムの厚さよりも薄いことを特徴とする半導体装置の製造方法。
  15. 請求項１１において、
    前記保護シートの前記下面の外形寸法は、前記ガラス板材の前記第２主面の外形寸法以上であることを特徴とする半導体装置の製造方法。
  16. 請求項１１において、
    前記（ｅ４）工程には、
    （ｅ４ａ）前記上型と前記下型の距離を、第１速度で近づけて、前記フィルムの下面と前記保護シートの前記上面とを当接させる工程と、
    （ｅ４ｂ）前記（ｅ４ａ）工程の後、前記上型と前記下型の距離を、前記第１速度よりも遅い第２速度で近づけて前記保護シートを前記フィルムに食い込ませる工程とが含まれることを特徴とする半導体装置の製造方法。
  17. 請求項１１において、
    前記チップ搭載部の上面の面積は、前記半導体チップの前記第１裏面の面積よりも大きいことを特徴とする半導体装置の製造方法。
  18. 請求項１１において、
    前記第２接着材の厚さは、前記第１接着材の厚さよりも薄いことを特徴とする半導体装置の製造方法。
  19. 請求項１１において、
    前記（ｃ）工程において、前記半導体チップの前記第１主面上に搭載される前記ガラス板材の前記第２主面の高さは、前記（ｄ）工程において、前記複数のパッドと前記複数のリードとをそれぞれ電気的に接続した前記複数のワイヤの頂部の高さよりも上側となるように搭載することを特徴とする半導体装置の製造方法。
  20. 上面、および前記上面と反対側の下面を有するチップ搭載部と、
    前記チップ搭載部の周囲に配置された複数のリードと、
    第１主面、前記第１主面に形成されたセンサ部、前記第１主面に形成され、前記センサ部と電気的に接続された複数のパッド、前記第１主面と反対側の第１裏面、および前記第１主面と前記第１裏面との間に位置する第１側面を有し、前記第１裏面が前記チップ搭載部の前記上面と対向するように、第１接着材を介して前記チップ搭載部の前記上面上に搭載された半導体チップと、
    第２主面、前記第２主面と反対側の第２裏面、および前記第２主面と前記第２裏面との間に位置する第２側面を有し、前記第２裏面が前記半導体チップの前記第１主面と対向するように、第２接着材を介して前記半導体チップの前記第１主面上に搭載されたガラス板材と、
    前記半導体チップの前記複数のパッドと前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、
    前記ガラス板材の前記第２側面の一部および前記ガラス板材の前記第２主面が露出するように、前記半導体チップ、前記ガラス板材、および前記複数のワイヤを封止する封止体と、
    を含むことを特徴とする半導体装置。
  21. 請求項２０において、
    前記チップ搭載部の下面が前記封止体の下面側から露出していることを特徴とする半導体装置。
  22. 請求項２０において、
    前記第２接着材の厚さは、前記第１接着材の厚さよりも薄いことを特徴とする半導体装置。
  23. 請求項２０において、
    前記ガラス板材の前記第２主面上には、上面および前記上面と反対側の下面を有し、前記ガラス板材の前記第２主面を被覆する保護シートが、前記保護シートの下面が前記ガラス板材の前記第２主面と対向するように貼り付けられていることを特徴とする半導体装置。
  24. 上面、前記上面と反対側の下面、前記上面に配置されるチップ搭載部、前記上面において前記チップ搭載部の周囲に配置された複数のボンディングリード、および前記下面に配置され前記複数のボンディングリードとそれぞれ電気的に接続される外部端子を備えた配線基板と、
    第１主面、前記第１主面に形成されたセンサ部、前記第１主面に形成され、前記センサ部と電気的に接続された複数のパッド、前記第１主面と反対側の第１裏面、および前記第１主面と前記第１裏面との間に位置する第１側面を有し、前記第１裏面が前記チップ搭載部の前記上面と対向するように、第１接着材を介して前記チップ搭載部上に搭載された半導体チップと、
    第２主面、前記第２主面と反対側の第２裏面、および前記第２主面と前記第２裏面との間に位置する第２側面を有し、前記第２裏面が前記半導体チップの前記第１主面と対向するように、第２接着材を介して前記半導体チップの前記第１主面上に搭載されたガラス板材と、
    前記半導体チップの前記複数のパッドと前記複数のボンディングリードとをそれぞれ電気的に接続する複数のワイヤと、
    前記ガラス板材の前記第２側面の一部および前記ガラス板材の前記第２主面が露出するように、前記半導体チップ、前記ガラス板材、および前記複数のワイヤを封止する封止体と、
    を含むことを特徴とする半導体装置。
  25. 請求項２４において、
    前記ガラス板材の前記第２主面上には、上面および前記上面と反対側の下面を有し、前記ガラス板材の前記第２主面を被覆する保護シートが、前記保護シートの下面が前記ガラス板材の前記第２主面と対向するように貼り付けられていることを特徴とする半導体装置。
JP2008186701A 2008-07-18 2008-07-18 半導体装置の製造方法 Expired - Fee Related JP5214356B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008186701A JP5214356B2 (ja) 2008-07-18 2008-07-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008186701A JP5214356B2 (ja) 2008-07-18 2008-07-18 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010027821A true JP2010027821A (ja) 2010-02-04
JP2010027821A5 JP2010027821A5 (ja) 2011-08-11
JP5214356B2 JP5214356B2 (ja) 2013-06-19

Family

ID=41733370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008186701A Expired - Fee Related JP5214356B2 (ja) 2008-07-18 2008-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5214356B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847614A (zh) * 2010-03-11 2010-09-29 苏州固锝电子股份有限公司 一种qfn/dfn无基岛芯片封装结构
JP2014160727A (ja) * 2013-02-19 2014-09-04 Denso Corp 電子装置の製造方法
CN104810329A (zh) * 2014-01-29 2015-07-29 三星电机株式会社 传感器封装及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148447A (ja) * 1999-11-22 2001-05-29 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP2004165191A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
JP2006190879A (ja) * 2005-01-07 2006-07-20 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2006303481A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置
WO2007001178A2 (en) * 2005-04-29 2007-01-04 Fico B.V. Press with plate-like frame parts, and method for operating such a plate press
JP2007242692A (ja) * 2006-03-06 2007-09-20 Matsushita Electric Ind Co Ltd 光学装置および光学装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148447A (ja) * 1999-11-22 2001-05-29 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP2004165191A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
JP2006190879A (ja) * 2005-01-07 2006-07-20 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2006303481A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置
WO2007001178A2 (en) * 2005-04-29 2007-01-04 Fico B.V. Press with plate-like frame parts, and method for operating such a plate press
JP2007242692A (ja) * 2006-03-06 2007-09-20 Matsushita Electric Ind Co Ltd 光学装置および光学装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847614A (zh) * 2010-03-11 2010-09-29 苏州固锝电子股份有限公司 一种qfn/dfn无基岛芯片封装结构
CN101847614B (zh) * 2010-03-11 2012-10-17 苏州固锝电子股份有限公司 一种qfn/dfn无基岛芯片封装结构
JP2014160727A (ja) * 2013-02-19 2014-09-04 Denso Corp 電子装置の製造方法
CN104810329A (zh) * 2014-01-29 2015-07-29 三星电机株式会社 传感器封装及其制造方法

Also Published As

Publication number Publication date
JP5214356B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5378781B2 (ja) 半導体装置の製造方法および半導体装置
JP5732286B2 (ja) 半導体装置の製造方法
KR101031394B1 (ko) 광 센서 패키지
KR100859624B1 (ko) 반도체 장치의 제조 방법
US20050167790A1 (en) Integrated circuit package with transparent encapsulant and method for making thereof
JP2008219854A (ja) 光学デバイス，光学デバイスウエハおよびそれらの製造方法、ならびに光学デバイスを搭載したカメラモジュールおよび内視鏡モジュール
JP5479247B2 (ja) 半導体装置の製造方法
JP2013004534A (ja) 半導体パッケージ
TW200816420A (en) Sensor-type package structure and fabrication method thereof
JP2007214360A (ja) 半導体装置及びその製造方法
JP2010062365A (ja) 半導体装置およびその製造方法
JPWO2016021476A1 (ja) 半導体装置及びその製造方法
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
JP2003332542A (ja) 半導体装置およびその製造方法
JP4925832B2 (ja) 光センサを実装するための方法
JP5214356B2 (ja) 半導体装置の製造方法
JP5767294B2 (ja) 半導体装置
JP5795411B2 (ja) 半導体装置
JP3660854B2 (ja) 半導体装置の製造方法
JP2009521798A (ja) 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール
JP2008047665A (ja) 固体撮像装置の製造方法、及び固体撮像装置
JP2012109435A (ja) 半導体装置の製造方法
TWI487152B (zh) 半導體發光裝置之光學透鏡製造方法
JP2010165777A (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

R150 Certificate of patent or registration of utility model

Ref document number: 5214356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees