JP2010147348A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP2010147348A JP2010147348A JP2008324788A JP2008324788A JP2010147348A JP 2010147348 A JP2010147348 A JP 2010147348A JP 2008324788 A JP2008324788 A JP 2008324788A JP 2008324788 A JP2008324788 A JP 2008324788A JP 2010147348 A JP2010147348 A JP 2010147348A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- protective film
- electronic component
- device chip
- end surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
【課題】保護膜とメタライズ部との接合強度を高く確保し、信頼性の高い電子部品及びその製造方法を実現すること。
【解決手段】デバイスチップ10と、周辺部2aにおける厚さが、デバイスチップ10がフリップチップ実装された実装面2bにおける厚さよりも薄い基板2と、基板2の周辺部2a上に設けられ、基板2の端部に近い側の端面である第1端面8aの高さが、第1端面8aと反対側の端面である第2端面8bの高さより高いメタライズ部8と、半田からなり、メタライズ部8と接触しかつデバイスチップ10を封止する封止部14と、第1端面8aの少なくとも一部及び封止部14を覆う保護膜16と、を具備することを特徴とする電子部品及びその製造方法。
【選択図】図2
【解決手段】デバイスチップ10と、周辺部2aにおける厚さが、デバイスチップ10がフリップチップ実装された実装面2bにおける厚さよりも薄い基板2と、基板2の周辺部2a上に設けられ、基板2の端部に近い側の端面である第1端面8aの高さが、第1端面8aと反対側の端面である第2端面8bの高さより高いメタライズ部8と、半田からなり、メタライズ部8と接触しかつデバイスチップ10を封止する封止部14と、第1端面8aの少なくとも一部及び封止部14を覆う保護膜16と、を具備することを特徴とする電子部品及びその製造方法。
【選択図】図2
Description
本発明は、電子部品及びその製造方法に関し、特にデバイスチップを基板上にフリップチップ実装する電子部品及びその製造方法に関する。
近年、電子部品の小型化に伴い、デバイスチップを基板上にフリップチップ実装する技術が多く用いられている。このような電子部品では、フリップチップ実装されたデバイスチップを保護するために、デバイスチップを気密封止する。特に、デバイスチップが弾性表面波(SAW:Surface Acoustic Wave)デバイスチップや薄膜圧電共振器(FBAR:Film Bulk Acoustic Resonator)等の弾性波デバイスチップである場合、デバイスチップへの異物付着や水分の浸入等により、デバイスチップが機能しなくなる恐れがあるため、気密封止が重要となる。
特許文献1には、デバイスチップを半田からなる封止部で封止し、さらに封止部を保護膜で覆う技術が開示されている。これによりデバイスチップを気密性高く封止でき、かつ電気的なシールドの効果も得られる。
特開2006−203149号公報
しかしながら、保護膜と基板に設けられたメタライズ部との接触面積が小さいため、保護膜とメタライズ部との接合強度を十分に得られない可能性があった。このため、保護膜の剥離が発生し、電子部品の信頼性が低下する恐れがあるという課題があった。
上記課題に鑑み、本発明は、保護膜とメタライズ部との接合強度を高く確保し、信頼性の高い電子部品及びその製造方法を実現することを目的とする。
本発明は、デバイスチップと、周辺部における厚さが、前記デバイスチップがフリップチップ実装された実装面における厚さよりも薄い基板と、前記基板の前記周辺部上に設けられ、前記基板の端部に近い側の端面である第1端面の高さが、前記第1端面と反対側の端面である第2端面の高さより高いメタライズ部と、半田からなり、前記メタライズ部と接触しかつ前記デバイスチップを封止する封止部と、前記第1端面の少なくとも一部及び前記封止部を覆う保護膜と、を具備することを特徴とする電子部品である。本発明によれば、保護膜とメタライズ部との接触面積を大きくすることで、接合強度を高く確保し、信頼性の高い電子部品を実現することができる。
上記構成において、前記メタライズ部は、前記基板の前記周辺部上面から前記実装面にかけて設けられている構成とすることができる。この構成によれば、メタライズ部の第1端面の高さが第2端面の高さより高くなるため、保護膜とメタライズ部との接触面積が大きくなり、信頼性の高い電子部品を実現することができる。
上記構成において、前記保護膜は前記実装面より下に延在している構成とすることができる。この構成によれば、保護膜とメタライズ部との接触面積が大きくなるため、信頼性の高い電子部品を実現することができる。
上記構成において、前記基板を前記実装面と平行な方向から見た際に、前記基板の前記周辺部には傾斜又は段差が形成されている構成とすることができる。この構成によれば、メタライズ部の第1端面の高さが第2端面の高さより高くなるため、保護膜とメタライズ部との接触面積が大きくなり、信頼性の高い電子部品を実現することができる。
上記構成において、前記保護膜は金属からなる構成とすることができる。この構成によれば、メタライズ部と保護膜との接合強度が高くなる。
上記構成において、前記デバイスチップは、前記デバイスチップの側面に設けられた前記封止部と前記デバイスチップ上に設けられた金属リッドとで封止され、前記保護膜は前記金属リッドを覆う構成とすることができる。
上記構成において、前記保護膜は前記第1端面の全体を覆う構成とすることができる。この構成によれば、保護膜とメタライズ部との接触面積がより大きくなるため、より信頼性の高い電子部品を実現することができる。
本発明は、多面取り構造の基板の実装面上にデバイスチップをフリップチップ実装する第1工程と、厚さが前記実装面における厚さよりも薄い前記基板の領域の上面から前記実装面にかけて設けられたメタライズ部と接触するように、半田からなる封止部で前記デバイスチップを封止する第2工程と、前記封止部と前記メタライズ部の少なくとも一部とを、前記領域上に位置する切断領域で前記メタライズ部から前記基板の上面に近づく方向に、前記実装面より下までダイシングする第3工程と、前記第3工程により形成された前記メタライズ部の端面及び前記封止部を前記保護膜で覆う第4工程と、前記基板を個片化する第5工程と、を有することを特徴とする電子部品の製造方法である。本発明によれば、保護膜とメタライズ部との接触面積を大きくすることで、接合強度を高く確保し、信頼性の高い電子部品の製造方法を実現することができる。
上記構成において、前記第4工程は前記保護膜が前記実装面より下に延在するように、前記保護膜で覆う工程とすることができる。この構成によれば、保護膜とメタライズ部との接触面積が大きくなるため、信頼性の高い電子部品の製造方法を実現することができる。
上記構成において、前記第5工程は、前記第3工程の前記切断領域と重なる切断領域で前記基板をダイシングする工程とすることができる。
上記構成において、前記第3工程は前記メタライズ部を切断する工程であり、前記第3工程により形成される前記メタライズ部の前記端面は、前記第5工程後における前記メタライズ部の前記基板の端部に近い側の端面である第1端面と同一であり、前記第4工程は前記第1端面の全体を保護膜で覆う工程とすることができる。この構成によれば、保護膜とメタライズ部との接触面積がより大きくなるため、より信頼性の高い電子部品の製造方法を実現することができる。
上記構成において、前記第2工程は前記封止部と金属リッドとで前記デバイスチップを封止する工程であり、前記第3工程は前記金属リッドをダイシングする工程を含み、前記第4工程は前記金属リッドを前記保護膜で覆う工程を含む構成とすることができる。
本発明によれば、保護膜とメタライズ部との接合強度を高く確保し、信頼性の高い電子部品及びその製造方法を提供することができる。
図面を用いて、本発明の実施例について説明する。
実施例1の説明の前に、まず比較例について説明する。図1は比較例に係る電子部品を例示する断面図である。
図1に示すように、例えば樹脂やセラミックス等の絶縁体からなる、例えば厚さT1が200μmの基板2の実装面2b上に設けられた、金属からなる配線パターン4に、例えばAu等の金属からなるバンプ6を用いてデバイスチップ10がフリップチップ実装されている。言い換えれば、デバイスチップ10は実装面2bにフリップチップ実装されている。基板2の周辺部の上面にはメタライズ部8が設けられている。配線パターン4及びメタライズ部8は例えば基板に近い方からW/Ni/Auが積層された金属からなる。デバイスチップ10の基板2と対向する面とは反対の面(上面)には、例えばコバール等の金属からなる金属リッド12が設けられている。例えばSn−Ag等の半田からなる封止部14が、メタライズ部8と接触するようにデバイスチップ10の側面に設けられている。すなわち、デバイスチップ10は金属リッド12と封止部14とにより封止されている。金属リッド12及び封止部14は、例えばNi等の金属からなる保護膜16により覆われている。
比較例に係る電子部品では、保護膜16とメタライズ部8との接触面積が小さいため、保護膜16とメタライズ部8との接合強度が十分に得られない。このため、保護膜16に剥離が発生することがある。このとき、封止部14が外力や熱により破損する恐れがあり、電子部品の信頼性低下を招く可能性がある。
この課題を解決する実施例1について、図面を参照して説明する。図2は実施例1に係る電子部品を例示する断面図である。なお、既述した構成と同様の構成については説明を省略する。
図2に示すように、基板2の周辺部2aにおける基板2の厚さT2が、デバイスチップ10がフリップチップ実装されている実装面2bにおける基板2の厚さT1よりも薄い。基板2を、実装面2bと平行な方向から見た際、周辺部2aには傾斜が設けられている。言い換えれば、基板2の形状はテーパ形状である。周辺部2aの最下点2cから実装面2bからまでの高さH1は、例えば20〜50μmである。メタライズ部8は、基板2の周辺部2aの上面から実装面2b上にかけて設けられている。また、メタライズ部8の、基板2の端部に近い側の端面である第1端面8aの高さH2は、第1端面8aとは反対の端面である第2端面8bの高さH3より高い。H2は例えば30〜80μm、H3は例えば10〜20μmである。例えばNi等の金属からなる、例えば厚さT3が10〜20μmの保護膜16は、第1端面8aの一部、封止部14及び金属リッド12を覆っている。また、保護膜16は実装面2bより下に延在している。
次に、実施例1に係る電子部品の製造方法について説明する。図3(a)から図3(e)は、実施例1に係る電子部品の製造方法を例示する断面図である。
図3(a)に示すように、デバイスチップ10、例えば樹脂やセラミックス等の絶縁体からなる多面取り構造の基板22、例えばSn−Ag等の半田からなる半田シート24、及び例えばコバール等の金属からなる金属リッド26を用意する。基板22の領域22aには傾斜が設けられており、領域22aにおける基板22の厚さは、実装面22bにおける基板22の厚さより薄い。また、基板22の領域22aの上面及び実装面22bに接触するように、例えば基板22に近い方から順にW/Ni/Au等の金属からなるメタライズ部28が設けられている。隣り合う実装面22b間の距離L1は例えば250μm以上である。
基板22の実装面22b上に設けられた、例えば基板22に近い方から順にW/Ni/Au等の金属からなる配線パターン4上に、例えばAu等の金属からなるバンプ6を用いてデバイスチップ10をフリップチップ実装する(第1工程)。さらに、フリップチップ実装されたデバイスチップ10上に、半田シート24、及び金属リッド26を配置する。
図3(b)に示すように、第1工程の後に、半田シート24及び金属リッド26を基板2の上から基板2に近づく方向へ加圧し、また例えば約270℃に加熱する。これにより、溶融した半田シート24は封止部30を形成する。すなわち、封止部30及び金属リッド26によりデバイスチップ10を封止する(第2工程)。このとき、溶融した半田シート24はメタライズ部28上を流動し、配線パターン4及びバンプ6には到達しない。従って、封止部30はデバイスチップ10の側面及びメタライズ部28に接触するが、配線パターン4及びバンプ6には接触しない。すなわち、デバイスチップ10とメタライズ部8及び封止部30とは電気的に接続していない。
図3(c)に示すように、第2工程の後、例えば幅250μmのブレードを用い、封止部30及びメタライズ部28を、メタライズ部28から基板22の上面に近づく方向に、実装面22bの下までダイシングする(第3工程)。このとき、図中に点線で示した切断領域3は、基板22の領域22a上に位置している。この工程により、金属リッド26及び封止部30が切断され、各々から封止部14及び金属リッド12の各々が形成される。メタライズ部28は例えば20〜50μmの深さまで切り込まれるが、切断はされない。言い換えれば、メタライズ部28の一部のみがダイシングされ、基板22の領域22aと接触する部分はダイシングされない。この工程により、メタライズ部28に端面28aが形成される。端面28aの高さH4は、メタライズ部28の端面28aとは反対側の端面28bの高さH3(図2の第2端面8bと同じ)より高い。
図3(d)に示すように、第3工程の後、例えばNi等の金属からなる保護膜16で、金属リッド12、第3工程で露出したメタライズ部28の端面28a、及び封止部14を覆う(第4工程)。保護膜16は例えばメッキ法で形成され、実装面22bより下に延在している。
図3(e)に示すように、第4工程の後、基板22を個片化する(第5工程)。すなわち、ブレードを用い、メタライズ部28及び基板22をダイシングする。図中に点線で示した切断領域5は、図3(c)に示した第3工程における切断領域3と重なる。この工程により、基板2及びメタライズ部8が形成される。すなわち、実施例1に係る電子部品が完成する。
図2に示すように、基板2の周辺部2aに傾斜が形成されているため、メタライズ部8の第1端面8aの高さH2は、第2端面8bの高さH3より高い。これにより、保護膜16は、実装面2bよりも下に延在することとなり、メタライズ部8と保護膜16との接触面積が大きくなる。従って、実施例1によれば、図1に示した比較例よりも、保護膜16とメタライズ部8との接合強度を高く確保できる。すなわち、実施例1によれば、保護膜16に剥離が発生し、封止部14が破損することを抑制し、信頼性の高い電子部品及びその製造方法を実現することができる。
図1に示した比較例において、実装面2bからメタライズ部8の上面までの高さH0を高くした場合でも、保護膜16とメタライズ部8との接触面積を大きくすることができる。しかしながら、メタライズ部8と配線パターン4とは同一の工程で形成されるため、メタライズ部8とともに配線パターン4の高さも高くなる。この場合、電子部品自体の高さが高くなり、小型化の障害となる。これに対し、実施例1によれば、図2に示すように、実装面2bからメタライズ部8の上面までの高さを高くすることなく、保護膜16とメタライズ部8との接触面積を大きくすることができる。すなわち、実施例1によれば、電子部品の信頼性向上と、小型化とを同時に図ることが可能となる。
配線パターン4及びメタライズ部28は、例えば基板上にWを印刷し、その上にNi及びAuをメッキすることで形成することができる。メタライズ部28は、半田と濡れ性の高い他の金属の単層構成又は多層構成とすることができる。例えば、W/Au等を用いて形成してもよい。
メタライズ部8と保護膜16との接合強度を高くするためには、保護膜16は金属からなることが好ましい。また、保護膜16はNi以外の金属、例えばCuなどで形成してもよい。
個片化後のメタライズ部8が基板2の周辺部2aの上面から実装面2b上にかけて設けられる構成(図2参照)とするためには、図3(a)に示すように個片化前のメタライズ部28の幅W1が、実装面22b間の距離L1より大きいことが好ましい。
また、図3(c)に示した第3工程の後に端面28aの高さH4が端面28bの高さH3より高くなり、図3(d)に示した第4工程の後に保護膜16が実装面2bより下に延在する構成とするためには、実装面22b間の距離L1(図3(a)参照)が、第3工程及び第5工程で用いるブレード幅より大きいことが好ましい。
図3(c)に示した第3工程では、実装面22bの下までダイシングを行うが、メタライズ部28は切断されず、一部のみがダイシングされる。このため、図3(e)に示すように、個片化後のメタライズ部8の第1端面8aは、第5工程で切り込まれる分だけ個片化前のメタライズ部28の端面28aよりも長くなる。従って、保護膜16はメタライズ部8の第1端面8aの全体は覆わず、第1端面8aの一部を覆う。
図3(b)に示した第2工程において加圧を行うため、デバイスチップ10上の溶解した半田はデバイスチップ10上から押し出され、残存しない。すなわち、デバイスチップ10と金属リッド26とは接触している。これに対し、例えば高さの異なる複数のデバイスチップ10を同時に封止する場合には、高さの低いデバイスチップ10の上に半田(封止部14)が残存することがある。また、加熱する際の温度は、半田シート24の材質によって適宜変更することができる。
実施例2は、基板2の周辺部2aに段差が形成されている例である。図面を参照し、実施例2について説明する。図4(a)から図4(e)は、実施例2に係る電子部品の製造方法を例示する断面図である。既述した構成と同様の構成については説明を省略する。
図4(a)に示すように、デバイスチップ10、多面取り構造の基板22、半田シート24及び金属リッド26を用意する。基板22の領域22aには段差が設けられており、領域22aにおける基板22の厚さは、基板22の実装面22bにおける基板22の厚さより薄い。基板22の実装面22b上に設けられた配線パターン4上に、バンプ6を用いてデバイスチップ10をフリップチップ実装する(第1工程)。
図4(b)に示すように、第1工程の後に、封止部30及び金属リッド26によりデバイスチップ10を封止する(第2工程)。
図4(c)に示すように、第2工程の後に、封止部30及びメタライズ部28を、切断領域3で、メタライズ部28から基板22の上面に近づく方向から、実装面22bの下までダイシングする(第3工程)。この工程により、メタライズ部28に端面28aが形成される。
図4(d)に示すように、第3工程の後に、保護膜16で、金属リッド12、第3工程で形成されたメタライズ部28の端面28a、及び封止部14を覆う(第4工程)。保護膜16は、実装面22bより下に延在している。
図4(e)に示すように、第4工程の後に、基板22を個片化する(第5工程)。すなわち、ブレードを用い、メタライズ部28及び基板22をダイシングする。このときの切断領域5は、図4(c)に示した第3工程における切断領域3と重なる。この工程により、基板2及びメタライズ部8が形成される。すなわち、実施例2に係る電子部品が完成する。
実施例2によれば、実施例1と同様に、保護膜16とメタライズ部8との接触面積が大きくなるため、保護膜16とメタライズ部8との接合強度を高く確保し、信頼性の高い電子部品及びその製造方法を実現することができる。また、領域22aに段差が形成されているため、ブレードの形状に関わらず、第3工程及び第5工程のダイシングを安定して精度良く行うことができる。
図4(a)に示すように、実施例1と同様、実装面22b間の距離L1は、第3工程及び第5工程で用いるブレード幅より大きいことが好ましい。
実施例3は、実施例1における第3工程のダイシングする深さを変更した例である。図面を参照し、実施例3について説明する。図5(a)から図5(c)は、実施例3に係る電子部品の製造方法を例示する断面図であり、各々図3(c)から図3(e)に対応した工程を示している。なお、図3(a)及び図3(b)に示した工程は、実施例3においても共通である。
図5(a)に示すように、第3工程において、封止部30及びメタライズ部28(図3(b)参照)を、切断領域3で、メタライズ部28から基板22の上面に近づく方向から、実装面22bより下までダイシングする。実施例3では、この工程により、メタライズ部28が切断されメタライズ部8が形成される。このため、メタライズ部28に形成される端面28a(図3(c)参照)は、個片化後のメタライズ部8の第1端面8aと同一の面になる。言い換えれば、第3工程により、第1端面8aが形成される。
図5(b)に示すように、第3工程の後に、保護膜16で、金属リッド12、第3工程で形成されたメタライズ部8の第1端面8a、及び封止部14を覆う(第4工程)。保護膜16は、実装面22bより下に延在しており、第1端面8aの全体を覆う。
図5(c)に示すように、第4工程の後に、基板22を個片化する(第5工程)。すなわち、図5(a)に示した切断領域3と重なる切断領域5で、ブレードを用いて基板22をダイシングし、基板2を形成する。この工程より、実施例3に係る電子部品が完成する。
実施例3によれば、第3工程においてメタライズ部28を切断してメタライズ部8を形成するため、端面28aと第1端面8aとが同一の面となる。これにより、第4工程において、保護膜16がメタライズ部8の第1端面8aの全体を覆うことになる。すなわち、保護膜16が第1端面8aの一部を覆っていた実施例1よりも、保護膜16とメタライズ部8との接触面積がより大きくなる。従って、保護膜16とメタライズ部8との接合強度をより高くすることができ、より信頼性の高い電子部品及びその製造方法を実現することができる。
実施例4は、実施例2における第3工程のダイシングする深さを変更した例である。図面を参照し、実施例4について説明する。図6(a)から図6(c)は、実施例4に係る電子部品の製造方法を例示する断面図であり、各々図4(c)から図4(e)に対応した工程を示している。なお、図4(a)及び図4(b)に示した工程は、実施例4においても共通である。
図6(a)に示すように、第3工程において、封止部30及びメタライズ部28(図4(b)参照)を、切断領域3で、メタライズ部28から基板22の上面に近づく方向から、実装面22bより下までダイシングする。実施例4では実施例3と同様、第3工程においてメタライズ部28が切断され、メタライズ部8が形成される。このため、メタライズ部28に形成される端面28a(図4(c)参照)は、個片化後のメタライズ部8の第1端面8aと同一の面になる。
図6(b)に示すように、第3工程の後に、保護膜16で、金属リッド12、第3工程で露出したメタライズ部8の第1端面8a、及び封止部14を覆う(第4工程)。保護膜16は、実装面22bより下に延在している。また、保護膜16は第1端面8aの全体を覆う。
図6(c)に示すように、第4工程の後に、基板22を個片化する(第5工程)。すなわち、図6(a)に示した切断領域3と重なる切断領域5で、ブレードを用いて基板22をダイシングし、基板2を形成する。この工程より、実施例4に係る電子部品が完成する。
実施例4によれば、実施例3と同様に、第4工程において保護膜16がメタライズ部8の第1端面8aの全体を覆う。すなわち、保護膜16とメタライズ部8との接触面積がより大きくなる。従って、保護膜16とメタライズ部8との接合強度をより高くすることが可能となる。
上記実施例に、デバイスチップ10として例えばSAWデバイスチップやFBAR等の弾性波デバイスチップを用いた場合、デバイスチップ10を気密性高く封止し、かつ保護膜16の剥離が発生しにくい、信頼性の高い弾性波デバイス及びその製造方法を実現することができる。また、デバイスチップ10には弾性波デバイスチップ以外のデバイスチップを用いてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
基板 2、22
切断領域 3、5
配線パターン 4
メタライズ部 8、28
デバイスチップ 10
金属リッド 12、26
封止部 14、30
保護膜 16
第1端面 8a
第2端面 8b
周辺部 2a
実装面 2b、22b
領域 22a
端面 28a
切断領域 3、5
配線パターン 4
メタライズ部 8、28
デバイスチップ 10
金属リッド 12、26
封止部 14、30
保護膜 16
第1端面 8a
第2端面 8b
周辺部 2a
実装面 2b、22b
領域 22a
端面 28a
Claims (12)
- デバイスチップと、
周辺部における厚さが、前記デバイスチップがフリップチップ実装された実装面における厚さよりも薄い基板と、
前記基板の前記周辺部上に設けられ、前記基板の端部に近い側の端面である第1端面の高さが、前記第1端面と反対側の端面である第2端面の高さより高いメタライズ部と、
半田からなり、前記メタライズ部と接触しかつ前記デバイスチップを封止する封止部と、
前記第1端面の少なくとも一部及び前記封止部を覆う保護膜と、を具備することを特徴とする電子部品。 - 前記メタライズ部は、前記基板の前記周辺部上面から前記実装面にかけて設けられていることを特徴とする請求項1記載の電子部品。
- 前記保護膜は前記実装面より下に延在していることを特徴とする請求項1または2記載の電子部品。
- 前記基板を前記実装面と平行な方向から見た際に、前記基板の前記周辺部には傾斜又は段差が形成されていることを特徴とする請求項1から3いずれか一項記載の電子部品。
- 前記保護膜は金属からなることを特徴とする請求項1から4いずれか一項記載の電子部品。
- 前記デバイスチップは、前記デバイスチップの側面に設けられた前記封止部と前記デバイスチップ上に設けられた金属リッドとで封止され、
前記保護膜は前記金属リッドを覆うことを特徴とする請求項1から5いずれか一項記載の電子部品。 - 前記保護膜は前記第1端面の全体を覆うことを特徴とする請求項1から6いずれか一項記載の電子部品。
- 多面取り構造の基板の実装面上にデバイスチップをフリップチップ実装する第1工程と、
厚さが前記実装面における厚さよりも薄い前記基板の領域の上面から前記実装面にかけて設けられたメタライズ部と接触するように、半田からなる封止部で前記デバイスチップを封止する第2工程と、
前記封止部と前記メタライズ部の少なくとも一部とを、前記領域上に位置する切断領域で前記メタライズ部から前記基板の上面に近づく方向に、前記実装面より下までダイシングする第3工程と、
前記第3工程により形成された前記メタライズ部の端面及び前記封止部を前記保護膜で覆う第4工程と、
前記基板を個片化する第5工程と、を有することを特徴とする電子部品の製造方法。 - 前記第4工程は前記保護膜が前記実装面より下に延在するように、前記保護膜で覆う工程であることを特徴とする請求項8記載の電子部品の製造方法。
- 前記第5工程は、前記第3工程の前記切断領域と重なる切断領域で前記基板をダイシングする工程であることを特徴とする請求項8または9記載の電子部品の製造方法。
- 前記第3工程は前記メタライズ部を切断する工程であり、
前記第3工程により形成される前記メタライズ部の前記端面は、前記第5工程後における前記メタライズ部の前記基板の端部に近い側の端面である第1端面と同一であり、
前記第4工程は前記第1端面の全体を保護膜で覆う工程であることを特徴とする請求項8から10いずれか一項記載の電子部品の製造方法。 - 前記第2工程は前記封止部と金属リッドとで前記デバイスチップを封止する工程であり、
前記第3工程は前記金属リッドをダイシングする工程を含み、
前記第4工程は前記金属リッドを前記保護膜で覆う工程を含むことを特徴とする請求項8から11いずれか一項記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008324788A JP2010147348A (ja) | 2008-12-19 | 2008-12-19 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008324788A JP2010147348A (ja) | 2008-12-19 | 2008-12-19 | 電子部品及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010147348A true JP2010147348A (ja) | 2010-07-01 |
Family
ID=42567434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008324788A Withdrawn JP2010147348A (ja) | 2008-12-19 | 2008-12-19 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010147348A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016032171A (ja) * | 2014-07-28 | 2016-03-07 | 太陽誘電株式会社 | 弾性波デバイス |
JP2019036784A (ja) * | 2017-08-10 | 2019-03-07 | 太陽誘電株式会社 | 電子部品およびその製造方法 |
-
2008
- 2008-12-19 JP JP2008324788A patent/JP2010147348A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016032171A (ja) * | 2014-07-28 | 2016-03-07 | 太陽誘電株式会社 | 弾性波デバイス |
JP2019036784A (ja) * | 2017-08-10 | 2019-03-07 | 太陽誘電株式会社 | 電子部品およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4512101B2 (ja) | 半導体チップの製造方法 | |
JP4456503B2 (ja) | 電子部品の製造方法 | |
JP5141076B2 (ja) | 半導体装置 | |
JP5808586B2 (ja) | インターポーザの製造方法 | |
KR100917745B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI546907B (zh) | Semiconductor device and manufacturing method thereof | |
JP6244147B2 (ja) | 半導体装置の製造方法 | |
US10937761B2 (en) | Semiconductor device package and method for manufacturing the same | |
JP4555369B2 (ja) | 電子部品モジュール及びその製造方法 | |
JP2012151698A (ja) | 弾性波デバイス | |
JP2013131711A (ja) | 電子部品 | |
JP2006294701A (ja) | 半導体装置及びその製造方法 | |
WO2014054451A1 (ja) | 半導体装置及びその製造方法 | |
JP6166525B2 (ja) | 電子部品の製造方法 | |
JP6407102B2 (ja) | 弾性波デバイス及びその製造方法 | |
JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
JP2006229632A (ja) | 弾性表面波デバイス | |
WO2015015850A1 (ja) | モジュールおよびその製造方法 | |
JP6310354B2 (ja) | 弾性波デバイス | |
JP2010147348A (ja) | 電子部品及びその製造方法 | |
JP3939707B2 (ja) | 樹脂封止型半導体パッケージおよびその製造方法 | |
JP4619308B2 (ja) | 半導体装置の製造方法及び支持テープ | |
JP2011097247A (ja) | 高周波モジュールおよびその製造方法 | |
JP2010212379A (ja) | 電子部品モジュール及びその製造方法 | |
JP4620366B2 (ja) | 半導体装置、半導体素子の製造方法、および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100929 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100930 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120306 |