JP2018046092A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2018046092A
JP2018046092A JP2016178444A JP2016178444A JP2018046092A JP 2018046092 A JP2018046092 A JP 2018046092A JP 2016178444 A JP2016178444 A JP 2016178444A JP 2016178444 A JP2016178444 A JP 2016178444A JP 2018046092 A JP2018046092 A JP 2018046092A
Authority
JP
Japan
Prior art keywords
frame member
roughness
adhesive
insulating film
flp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016178444A
Other languages
English (en)
Inventor
吉孝 牛山
Yoshitaka Ushiyama
吉孝 牛山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016178444A priority Critical patent/JP2018046092A/ja
Priority to US15/658,776 priority patent/US10103188B2/en
Priority to CN201710793111.6A priority patent/CN107818999B/zh
Priority to TW106130557A priority patent/TW201817017A/zh
Publication of JP2018046092A publication Critical patent/JP2018046092A/ja
Priority to US16/133,805 priority patent/US20190019827A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】半導体装置の性能を向上させる。【解決手段】一実施の形態による半導体装置ＰＫＧ１の製造方法は、配線基板ＷＢ上に固定された枠部材の上面に、接着材ＢＮＤ２を介して蓋部材ＣＶＧを搭載する工程と、枠部材ＦＬＰ上に搭載された接着材ＢＮＤ２に紫外線を照射して接着材ＢＮＤ２を硬化させる工程と、を含んでいる。配線基板ＷＢは、基材ＢＳＰと、基材ＢＳＰを覆う絶縁膜ＳＲ１と、を有し、枠部材ＦＬＰおよび半導体チップが絶縁膜ＳＲ１の上面ＳＲ１ｔに搭載（固定）される。枠部材ＦＬＰは、ガラス繊維ＧＣを含有する。また、枠部材ＦＬＰの上面ＦＬｔの粗さは、絶縁膜ＳＲ１の上面ＳＲ１ｔの粗さと同じ、または、絶縁膜ＳＲ１の上面ＳＲ１ｔの粗さより粗くない。【選択図】図４

Description

本発明は、半導体装置の製造方法および半導体装置に関し、基材上に搭載された半導体チップが蓋部材に覆われる半導体装置に適用して有効な技術に関する。
特開２０１３−２４３３４１号公報（特許文献１）には、基板上に搭載された電子デバイスが枠体および蓋体で覆われている電子部品が記載されている。また、特許文献１には、枠体と蓋体とを接着する接合材の例として、光硬化性樹脂や熱硬化性樹脂などが記載されている。
また、特開２００２−２８９７１８号公報（特許文献２）には、基板上に搭載された固体撮像素子が枠体および蓋体で覆われている固体撮像装置が記載されている。特許文献２には、枠体の上面と蓋体が紫外線硬化性樹脂を介して接着されていることが記載されている。また、特許文献２には、枠体の材料として列挙されるものの中に、ガラスエポキシ樹脂が含まれている。
また、特開２０１２−２１７０２１号公報（特許文献３）には、基板上に搭載された固体撮像素子がフレーム部材および光学部材（蓋部材）で覆われている固体撮像装置が記載されている。特許文献３には、フレーム部材と基板とが熱硬化性樹脂で接着され、フレーム部材と光学部材が紫外線硬化性樹脂で接着されていることが記載されている。
特開２０１３−２４３３４１号公報 特開２００２−２８９７１８号公報 特開２０１２−２１７０２１号公報
例えば、イメージセンサなどの実装態様として、配線基板上に搭載された半導体チップがガラス板などの蓋部材により覆われた半導体装置がある。イメージセンサのように受光部を有する半導体チップを使用する場合、半導体装置には、以下の構成が要求される。すなわち、受光部に対して可視光を照射可能にする構成、および半導体チップを外力から保護する構成である。
上記二つの構成を兼ねる構造として、以下のような半導体装置が好ましい。すなわち、配線基板に固定された枠部材の内側、すなわち、平面視において枠部材で囲まれる領域内に半導体チップが搭載されている。また、この半導体チップは、枠部材に固定され、かつ、ガラス板のような可視光透過性の材料から成る蓋部材で覆われている。上記構造の半導体装置は、枠部材と蓋部材を互いに独立して製造できるので、製造効率の点でも好ましい。
しかし、本願発明者の検討によれば、上記構造の半導体装置の場合にも、製品の信頼性向上等の観点から改善の余地があることが判った。例えば、配線基板上に枠部材および蓋部材を固定する構造において、各部材の接着界面のうちの一部において接着材と部材とが剥離すると、半導体チップの信頼性低下の原因になる場合がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、配線基板上に固定された枠部材の上面に、接着材を介して蓋部材を固定する工程と、上記枠部材上に固定された上記接着材に紫外線を照射して上記接着材を硬化させる工程と、を含んでいる。上記配線基板は、基材と、上記基材を覆う絶縁膜と、を有し、上記枠部材および半導体チップが上記絶縁膜の上面に固定される。上記枠部材は、ガラス繊維を含有する。また、上記枠部材の上面の粗さは、上記絶縁膜の上面の粗さと同じ、または、上記絶縁膜の上面の粗さより粗くない。
上記一実施の形態によれば、半導体装置の性能を向上させることができる。
一実施の形態である半導体装置の平面図である。 図１に示す半導体装置の内部構造を示す平面図である。 図１のＡ−Ａ線に沿った断面図である。 図３に示す枠部材の周辺の拡大断面図である。 実施の形態に対する検討例である枠部材の上面の拡大断面図である。 図４に示す枠部材の上面および下面の拡大断面図である。 図１〜図４に示す半導体装置の組立フローを示す説明図である。 図７に示す配線基板準備工程で準備する配線基板の平面図である。 図８のＡ−Ａ線に沿った断面図である。 図７に示す枠部材組立工程の詳細なフローの一例を示す説明図である。 図１０に続き、枠部材組立工程の詳細なフローの一例を示す説明図である。 図７に示す枠部材搭載工程で配線基板上に枠部材が搭載された状態を示す平面図である。 図９に示す配線基板上に半導体チップを搭載した状態を示す断面図である。 図１３に示す半導体チップおよび配線基板にワイヤを接続した状態を示す断面図である。 図１４に示す枠部材上に接着材を塗布した状態を示す断面図である。 図１５に示す枠部材上に蓋部材を搭載し、紫外線を照射している状態を示す断面図である。 図１６に示す端子に半田ボールを接合した状態を示す断面図である。 図６に示す枠部材に対する変形例を示す断面図である。 図４に対する変形例である、本実施の形態の半導体装置が有する枠部材の周辺の拡大断面図である。 図１９に示す枠部材の上面および下面の拡大断面図である。 図２０に対する変形例である半導体装置が有する枠部材の上面および下面周辺の拡大断面図である。 図２０に対する他の変形例である半導体装置が有する枠部材の上面および下面周辺の拡大断面図である。 図２０に対する他の変形例である半導体装置が有する枠部材の上面および下面周辺の拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「Ａから成るＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。本願では、半導体パッケージの実装面側の面を下面、実装面の反対側に位置する面を上面として説明する。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
（実施の形態１）
本実施の形態では、配線基板上に半導体チップが搭載され、枠部材および蓋部材で囲まれている半導体装置の例として、イメージセンサである半導体チップが配線基板上に搭載されている、イメージセンサパッケージを取り上げて説明する。
＜半導体装置＞
まず、本実施の形態の半導体装置ＰＫＧ１の構成について、図１および図３を用いて説明する。本実施の形態の半導体装置ＰＫＧ１は、配線基板ＷＢ、および配線基板ＷＢ上に搭載された半導体チップＣＰを備えている。図１は本実施の形態の半導体装置の平面図、図２は、図１に示す半導体装置の内部構造を示す平面図である。また、図３は、図１のＡ−Ａ線に沿った断面図である。図４は、図３に示す枠部材の周辺の拡大断面図である。なお、図２および図３では、半導体チップＣＰの表面ＣＰｔ側に形成された受光部の領域を二点鎖線で囲み、符号ＬＲＰを付して示している。また、図２では、図３に示す蓋部材ＣＶＧ、および蓋部材ＣＶＧを枠部材ＦＬＰに固定する接着材ＢＮＤ２の図示を取り除いた状態で示している。また、図４では、枠部材ＦＬＰに含有されるガラス繊維ＧＣを模式的に示し、枠部材ＦＬＰのハッチングは省略している。
図１〜図３に示すように、本実施の形態の半導体装置ＰＫＧ１は、配線基板ＷＢと、配線基板ＷＢ上に固定されている枠部材（支持部材、スペーサ、ダム）ＦＬＰと、を有している。また、半導体装置ＰＫＧ１は、枠部材ＦＬＰの内側に搭載されている半導体チップＣＰ（図２および図３参照）と、半導体チップＣＰを覆うように枠部材ＦＬＰ上に固定されている蓋部材（ガラス板、透明板）ＣＶＧ（図１および図３参照）と、を有している。
図３に示すように、配線基板（基板）ＷＢは、チップ搭載面である上面ＷＢｔと、上面ＷＢｔの反対側に位置し、実装面である下面ＷＢｂと、を有している。本実施の形態では、上面ＷＢｔおよび下面ＷＢｂのそれぞれは、四角形である。また、配線基板ＷＢは、絶縁材料を含む基材ＢＳＰ、基材ＢＳＰの上面ＢＳＰｔを覆う絶縁膜（ソルダレジスト膜）ＳＲ１、および基材ＢＳＰの下面ＢＳＰｂを覆う絶縁膜（ソルダレジスト膜）ＳＲ２を有している。
基材ＢＳＰは、上面（面、主面）ＢＳＰｔ、および上面ＢＳＰｔの反対側に位置する下面（面、主面）ＢＳＰｂを有している。基材ＢＳＰは、絶縁材料から成る部材であって、例えば図３に示す例では、単層構造から成る。基材ＢＳＰを構成する絶縁層は、ガラス繊維を有する。具体的には、例えば、ガラス繊維シートにエポキシ系の熱硬化性樹脂が含浸された、所謂、プリプレグ材を硬化させることにより形成されている。プリプレグ材を硬化させた絶縁材料は、ガラスエポキシと呼ばれる場合もある。基材ＢＳＰがガラス繊維を含んでいる場合、配線基板ＷＢの強度が向上する。なお、図３に示す配線基板ＷＢの基材ＢＳＰは、単層構造の絶縁層であるが、種々の変形例を適用できる。例えば、基材ＢＳＰは、複数の絶縁層と複数の配線層とが交互に積層された構造であっても良い。この場合、配線基板ＷＢが備える配線層の数を多層構造にすることができる。また、基材ＢＳＰが複数の絶縁層を有している場合、複数の絶縁層のうちの一部がガラス繊維を含み、他の一部はガラス繊維を含んでいなくても良い。また、配線基板ＷＢに要求される強度によっては、基材ＢＳＰを構成する絶縁層は、ガラス繊維を含んでいない場合もある。
また、基材ＢＳＰの上面ＢＳＰｔには、複数の端子（ボンディングリード、ワイヤ接続部）ＢＬおよび絶縁膜（ソルダレジスト膜、保護膜）ＳＲ１が配置されている。絶縁膜ＳＲ１は、基材ＢＳＰの上面ＢＳＰｔの大部分を覆う絶縁膜であって、図３に示すように、上面ＢＳＰｔと対向する下面（面、主面、裏面）ＳＲ１ｂおよび下面ＳＲ１ｂの反対側に位置する上面（面、主面、表面）ＳＲ１ｔを有している。絶縁膜ＳＲ１は、配線基板ＷＢの最上層に形成された配線パターンを保護する保護膜として機能する。絶縁膜ＳＲ１は、配線基板ＷＢの最上層に形成される膜なので、絶縁膜ＳＲ１の上面ＳＲ１ｔは、配線基板ＷＢの上面ＷＢｔを兼ねる。
また、絶縁膜ＳＲ１には開口部が設けられ、その開口部において、複数の端子ＢＬが露出している。端子ＢＬは、ワイヤＢＷを介して半導体チップＣＰに接続される半導体装置ＰＫＧ１の内部インタフェース端子である。複数の端子ＢＬは、例えば銅などの金属材料から成り、パターニングされた導体パターンである。また、図２に示す例では、複数の端子ＢＬは、半導体チップＣＰの周囲に配列されている。なお、図２に示す例では、絶縁膜ＳＲ１には、複数の端子ＢＬのそれぞれを個別に露出させる開口部が形成された例を示しているが、開口部の大きさや形状には種々の変形例がある。例えば、互いに隣り合う複数の端子ＢＬを一括して露出させる大きい開口部が絶縁膜ＳＲ１に形成されていても良い。
また、図３に示すように、基材ＢＳＰの下面ＢＳＰｂには、複数の端子（ランド、半田ボール接続部）ＬＤおよび絶縁膜（ソルダレジスト膜、保護膜）ＳＲ２が配置されている。絶縁膜ＳＲ２は、基材ＢＳＰの下面ＢＳＰｂの大部分を覆う絶縁膜であって、図３に示すように、下面ＢＳＰｂと対向する上面（面、主面、表面）ＳＲ２ｔおよび上面ＳＲ２ｔの反対側に位置する下面（面、主面、表面）ＳＲ２ｂを有している。絶縁膜ＳＲ２は、配線基板ＷＢの最下層に形成された配線パターンを保護する保護膜として機能する。絶縁膜ＳＲ２は、配線基板ＷＢの最下層に形成される膜なので、絶縁膜ＳＲ２の下面ＳＲ２ｂは、配線基板ＷＢの下面ＷＢｂを兼ねる。
また、絶縁膜ＳＲ２には開口部が設けられ、その開口部において、複数の端子ＬＤが露出している。端子ＬＤは、半田ボールＳＢを介して半導体装置ＰＫＧ１の外部機器に接続される半導体装置ＰＫＧ１の外部インタフェース端子である。複数の端子ＬＤは、例えば銅などの金属材料から成り、パターニングされた導体パターンである。端子ＬＤは、基材ＢＳＰの上面ＢＳＰｔの配線層と下面ＢＳＰｂの配線層とを電気的に接続する層間導電路である配線（層間導電路、スルーホール配線、ビア配線）ＴＨＷを介して上面ＢＳＰｔに形成された端子ＢＬと電気的に接続されている。複数の端子ＬＤと複数の端子ＢＬとは、配線ＴＨＷを介してそれぞれ電気的に接続されている。また、複数の端子ＬＤのそれぞれには、半田ボールＳＢが接合されている。複数の半田ボールＳＢのそれぞれは、端子ＬＤと同様に、半導体装置ＰＫＧ１の外部インタフェース端子と見做すことができる。なお、図３に示す例では、絶縁膜ＳＲ２には、複数の端子ＬＤのそれぞれを個別に露出させる開口部が形成された例を示しているが、開口部の大きさや形状には種々の変形例がある。例えば、互いに隣り合う複数の端子ＬＤを一括して露出させる大きい開口部が絶縁膜ＳＲ２に形成されていても良い。
絶縁膜ＳＲ１および絶縁膜ＳＲ２は、上記したように、配線基板ＷＢの最上層または最下層に形成された配線パターンなどの導体パターンを覆う保護膜として機能する。このため、基材ＢＳＰと絶縁膜ＳＲ１、ＳＲ２との間に隙間が生じないようにする観点からは、絶縁膜ＳＲ１および絶縁膜ＳＲ２は、基材ＢＳＰよりも柔らかい材料であることが好ましい。絶縁膜ＳＲ１（または絶縁膜ＳＲ２）が、少なくとも、基材ＢＳＰ上に配置される際に柔軟性を有していれば、導体パターンに起因する凹凸に倣って、基材ＢＳＰの上面ＢＳＰｔまたは下面ＢＳＰｂに密着する。また、配線基板ＷＢの強度は、主に基材ＢＳＰの強度により決まるので、絶縁膜ＳＲ１および絶縁膜ＳＲ２には基材ＢＳＰ程の強度は要求されない。そこで、本実施の形態１では、ガラス繊維を含まない樹脂から成る絶縁膜ＳＲ１および絶縁膜ＳＲ２を使用している。このため、絶縁膜ＳＲ１の上面ＳＲ１ｔおよび絶縁膜ＳＲ２の下面ＳＲ２ｂのそれぞれの平坦度（特に、基材ＢＳＰの上面ＢＳＰｔおよび下面ＢＳＰｂのそれぞれに形成された導体パターンを覆っていない部分の平坦度）は、ガラス繊維を含む樹脂の表面の平坦度よりも高い。言い換えれば、ガラス繊維を含まない樹脂から成る絶縁膜ＳＲ１および絶縁膜ＳＲ２は、ガラス繊維を含む樹脂と比較して、表面粗さの値を小さく（粗くなく）できる。このため、絶縁膜ＳＲ１の上面ＳＲ１ｔおよび絶縁膜ＳＲ２の下面ＳＲ２ｂのそれぞれの粗さ（特に、基材ＢＳＰの上面ＢＳＰｔおよび下面ＢＳＰｂのそれぞれに形成された導体パターンを覆っていない部分の粗さ）は、ガラス繊維を含む樹脂の表面の粗さよりも粗くない。なお、絶縁膜ＳＲ１および絶縁膜ＳＲ２を構成する樹脂の組成は特に限定されず、例えばソルダレジストとして一般に販売されている有機樹脂を用いることができる。ソルダレジストとして利用される樹脂には、例えば、カルボキシル基を有する感光性ポリマー、架橋剤（例えばエポキシ樹脂など）、各種の硬化開始剤（光硬化開始剤や熱硬化開始剤）、および充填剤などを含んでいる。また、本実施の形態１では、ガラス繊維を含まない樹脂を絶縁膜ＳＲ１（または絶縁膜ＳＲ２）として使用することについて説明したが、ガラス繊維を含む樹脂を絶縁膜ＳＲ１（または絶縁膜ＳＲ２）として使用してもよい。但し、絶縁膜ＳＲ１の上面ＳＲ１ｔは、半導体チップＣＰや枠部材ＦＬＰなどの部品が搭載（固定）される部品搭載面（部品固定面）である。したがって、上面ＳＲ１ｔに部品を安定的に固定する観点から、ガラス繊維を含む樹脂を絶縁膜ＳＲ１として用いる場合であっても、絶縁膜ＳＲ１の上面ＳＲ１ｔは、ガラス繊維を含まない樹脂を用いた場合と同程度には平坦化されていることが好ましい。
また、配線基板ＷＢの上面ＷＢｔ上には、半導体チップＣＰが搭載されている。図３に示すように、半導体チップＣＰは、表面（主面、上面）ＣＰｔ、表面ＣＰｔとは反対側の裏面（主面、下面）ＣＰｂ、および、表面ＣＰｔと裏面ＣＰｂとの間に位置する側面ＣＰｓ（図２参照）を有し、図２に示すように平面視において配線基板ＷＢよりも平面積が小さい四角形の外形形状を成す。
半導体チップＣＰは、表面ＣＰｔに形成された複数のパッド（電極パッド、ボンディングパッド、チップ電極）ＰＤを有している。図２に示す例では、複数のパッドＰＤは、表面ＣＰｔの外縁を構成する四辺のそれぞれに沿って（側面ＣＰｓに沿って）配列されている。また、図３に示す例では、半導体チップＣＰは、裏面ＣＰｂが配線基板ＷＢの上面ＷＢｔと対向配置された状態で、接着材ＤＢを介して上面ＷＢｔ上に搭載されている。このような搭載方式は、フェイスアップ実装方式と呼ばれる。
半導体チップＣＰ（詳しくは、半導体チップＣＰの半導体基板）は、例えばシリコン（Ｓｉ）から成る。また、表面ＣＰｔには、半導体チップＣＰの基材および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、複数のパッドＰＤは、それぞれ金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。
図２および図３に示す例では、半導体チップＣＰは、表面ＣＰｔ側に形成された複数のイメージセンサ素子（受光素子）が配置された受光部ＬＲＰを有する、所謂、イメージセンサチップである。イメージセンサ素子は、例えば、フォトダイオード（光電変換回路）から出力される電気信号の読み出しに、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を利用する固体撮像素子である。半導体チップＣＰの表面ＣＰｔ側の受光部ＬＲＰに配置された複数のイメージセンサ素子は、表面ＣＰｔの周縁部に形成された複数のパッドＰＤと電気的に接続されている。
半導体チップＣＰの複数のパッドＰＤは、例えば金（Ａｕ）あるいは銅（Ｃｕ）などの金属材料から成る複数のワイヤ（導電性部材）ＢＷを介して配線基板ＷＢの複数の端子ＢＬと電気的に接続されている。ワイヤＢＷは、一方の端部が半導体チップＣＰのパッドＰＤに接合され、他方の端部が配線基板ＷＢの端子ＢＬに接合されている。イメージセンサチップなどのセンサチップを有する半導体パッケージの場合、センサ部分を視認可能な状態にする必要が生じる場合が多い。このため、図２および図３に示す例では、フェイスアップ実装方式により半導体チップＣＰが搭載され、ワイヤＢＷを介して半導体チップＣＰと配線基板ＷＢとが電気的に接続される。
ただし、本実施の形態に対する変形例としては、複数のイメージセンサ素子により構成され受光部ＬＲＰが半導体チップＣＰの裏面ＣＰｂ側に形成されていても良い。この場合、裏面ＣＰｂを視認可能な状態にするために、半導体チップＣＰは、表面ＣＰｔ側が配線基板ＷＢの上面ＷＢｔと対向した状態で配線基板ＷＢ上に搭載される。このような搭載方法はフェイスダウン実装方式と呼ぶ。また、この場合、半導体装置ＰＫＧ１の厚さ方向（図３に示すＺ方向）において、半導体チップＣＰのパッドＰＤと複数の端子ＢＬとは重なり、図示しないバンプ電極を介して電気的に接続される。このように、バンプ電極を介して半導体チップＣＰのパッドＰＤと配線基板ＷＢの端子ＢＬとを電気的に接続する方法は、フリップチップ接続方式と呼ばれる。
また、図２に示すように、配線基板ＷＢの上面ＷＢｔ側から視た平面視において、半導体チップＣＰの周囲には、枠部材ＦＬＰが固定（配置）され、枠部材ＦＬＰ上には図１に示す蓋部材ＣＶＧが固定されている。半導体装置ＰＫＧ１の信頼性向上の観点からは、半導体チップのパッドＰＤや受光部ＬＲＰを保護することが好ましい。また、本実施の形態のようにパッドＰＤにワイヤＢＷが接続されている場合には、外力によりワイヤＢＷが変形することを抑制するため、ワイヤＢＷも保護することが好ましい。
しかし、半導体装置ＰＫＧ１の場合、受光部ＬＲＰに光を照射する必要があるので、ワイヤＢＷや半導体チップＣＰの保護に一般的に利用される樹脂封止の方法を採用することが難しい。そこで、半導体装置ＰＫＧ１は、図２に示すように枠部材ＦＬＰにより半導体チップＣＰの周囲を保護し、図３に示すように半導体チップＣＰを蓋部材ＣＶＧで覆い、この蓋部材ＣＶＧにより半導体チップＣＰの表面ＣＰｔ側を保護している。
図４に示すように、枠部材ＦＬＰは、絶縁膜ＳＲ１の上面ＳＲ１ｔと対向する下面（面、主面）ＦＬｂと、下面ＦＬｂの反対側に位置する上面（面、主面）ＦＬｔと、を有している。枠部材ＦＬＰは、絶縁膜ＳＲ１の上面ＳＲ１ｔと枠部材ＦＬＰの下面ＦＬｂとが互いに対向した状態で、接着材ＢＮＤ１を介して配線基板ＷＢに固定されている。詳細は後述するが、接着材ＢＮＤ１は、エポキシ系樹脂など、熱硬化性の樹脂材料を主成分として含む、所謂、熱硬化性樹脂である。
また、枠部材ＦＬＰは、枠部材ＦＬＰの厚さ方向（図４に示すＺ方向）において、上面ＦＬｔと下面ＦＬｂとの間に位置する外側面ＦＬｓ１および内側面ＦＬｓ２を有している。平面視において、外側面ＦＬｓ１は内側面ＦＬｓ２よりも配線基板ＷＢの周縁部側に位置する側面である。また、内側面ＦＬｓ２は、半導体チップＣＰ（図３参照）などの部材と対向する面である。図２および図３に示すように、半導体チップＣＰは、平面視において、枠部材ＦＬＰに囲まれた領域に搭載されている。枠部材ＦＬＰは半導体チップＣＰの周囲を連続的に囲むように配置されている。
また、図４に示すように、枠部材ＦＬＰは、上記した基材ＢＳＰと同様に、ガラス繊維を有している。具体的には、ガラス繊維ＧＣがシート状に成形されたガラス繊維シートにエポキシ系の熱硬化性樹脂である樹脂ＲＥＳが含浸された、所謂、プリプレグ材を硬化させることにより形成されている。枠部材ＦＬＰはガラス繊維ＧＣを含んでいるので、蓋部材ＣＶＧの支持強度が向上する。詳細は後述するが、枠部材ＦＬＰの形状は、プリプレグ材を硬化させた後、枠形状の内側部分の部材（ガラス繊維ＧＣおよび硬化後の樹脂ＲＥＳ）を除去することにより形成されている。このため、枠部材ＦＬＰの外側面ＦＬｓ１および内側面ＦＬｓ２のそれぞれにおいて、ガラス繊維ＧＣの一部分が露出している。一方、枠部材ＦＬＰの上面ＦＬｔおよび下面ＦＬｂでは、ガラス繊維ＧＣは露出していない。
また、蓋部材ＣＶＧは、配線基板ＷＢの上面ＷＢｔと対向する下面ＣＶＧｂと、下面ＣＶＧｂの反対側に位置する上面ＣＶＧｔと、を有している。また、蓋部材ＣＶＧは、蓋部材ＣＶＧの厚さ方向（図４に示すＺ方向）において、上面ＣＶＧｔと下面ＣＶＧｂとの間に位置する側面ＣＶＧｓを有している。
図３に示すように、蓋部材ＣＶＧは、下面ＣＶＧｂが絶縁膜ＳＲ１の上面ＳＲ１ｔおよび半導体チップＣＰの表面ＣＰｔと対向するように、接着材ＢＮＤ２を介して枠部材ＦＬＰの上面ＦＬｔ上に搭載されている。接着材ＢＮＤ２は、枠部材ＦＬＰの上面ＦＬｔに密着している。言い換えれば、接着材ＢＮＤ２と枠部材ＦＬＰの上面ＦＬｔとは互いに密着している。また、詳細は後述するが、接着材ＢＮＤ２は、紫外線を照射することにより硬化する樹脂成分を主成分として含む、所謂、紫外線硬化性樹脂である。
蓋部材ＣＶＧは、可視光に対して透明なガラス板であって、蓋部材ＣＶＧの上面ＣＶＧｔ側から半導体チップＣＰ（図２参照）の受光部ＬＲＰ（図２参照）が視認可能になっている。例えば、図３および図４に示す例では、蓋部材ＣＶＧの光学的な特性は以下の通りである。すなわち、蓋部材ＣＶＧは、４００ｎｍ〜７００ｎｍの波長域の光に対する絶対反射率が１％以下になっている。また、蓋部材ＣＶＧは、４５０ｎｍ〜６５０ｎｍの波長域の光に対する絶対反射率が０．５％以下になっている。
また、蓋部材ＣＶＧは、一層構造のガラス層により構成されていても良いが、蓋部材ＣＶＧの光学的な特性を向上させる種々の光学機能膜が積層された構造になっていても良い。例えば、図４に示す蓋部材ＣＶＧは、基材であるガラス層ＧＬＬの上面および下面のそれぞれに、反射防止膜ＡＲが形成されている。反射防止膜ＡＲは、ガラス層ＧＬＬとは異なる屈折率を備えた薄膜であって、無機材料から成る。反射防止膜ＡＲは、ガラス層ＧＬＬの上面および下面のそれぞれを覆うように形成されている。ガラス層ＧＬＬとは異なる屈折率を持つ反射防止膜ＡＲを積層することにより、各部材の境界面で反射される反射光に位相差が生じる。この位相差により反射光同士が互いに打ち消し合うように干渉することで、蓋部材ＣＶＧ全体としての反射率を低減させることができる。
また、蓋部材ＣＶＧの変形例としては、上記した反射防止膜ＡＲの他、種々の光学機能膜が形成されていても良い。例えば、蓋部材ＣＶＧの上面ＣＶＧｔおよび下面ＣＶＧｂのうちのいずれか一方、または両方に、赤外線（infrared ray）を反射または吸収する特性を有する無機膜（以下、ＩＲフィルタ膜と記載する）が形成されていても良い。また例えば、蓋部材ＣＶＧの上面ＣＶＧｔおよび下面ＣＶＧｂのうちのいずれか一方に反射防止膜ＡＲが形成され、他方にＩＲフィルタ膜が形成されていても良い。また例えば、蓋部材ＣＶＧの上面ＣＶＧｔおよび下面ＣＶＧｂのうちのいずれか一方において、ガラス層ＧＬＬが露出していても良い。また、蓋部材ＣＶＧの別の変形例は、ガラス層を有さず、可視光に対して透明な樹脂材料（透明樹脂材料）から成る板部材（図示は省略）であっても良い。この場合、上記したガラス板を用いる場合の例と同程度に、可視光に対する透明性を有していることが好ましい。
＜蓋部材と枠部材との接着部分の詳細＞
次に、枠部材ＦＬＰと蓋部材ＣＶＧとの接着部分の構造について説明する。上記したように、半導体装置ＰＫＧ１は、半導体チップＣＰの周囲および上部を、枠部材ＦＬＰおよび蓋部材ＣＶＧで囲むことにより、半導体チップＣＰを保護している。ところが、本願発明者の検討によれば、蓋部材ＣＶＧが枠部材ＦＬＰに接着固定される部分のうち、接着材ＢＮＤ２と枠部材ＦＬＰとの接着界面の状態によっては、蓋部材ＣＶＧが枠部材ＦＬＰから剥離することが判った。以下、本願発明者の検討により得られた知見、および課題の解決手段について説明する。
本願発明者は、半導体装置ＰＫＧ１と同様に、イメージセンサである半導体チップが配線基板上に搭載された、イメージセンサパッケージのリフロー耐熱性試験による評価を行った。リフロー耐熱性試験は、以下の方法で実施した。まず、前処理として、製品と同様に包装されたイメージセンサパッケージを包装材から取出して、予め設定された環境条件下（温度：１２５℃、時間：２４時間以上）に放置し、次に、温度３０℃かつ湿度６０％に４８時間、７２時間、または１６８時間放置する。次に、前処理後のイメージセンサパッケージに対して、実装時のリフロー工程を想定した加熱処理を施す。加熱条件等は、実装時に使用される半田などの条件により設定されるが、例えば２６０℃程度の温度に到達する温度プロファイルを複数回（例えば３回程度）繰り返して実施した。
複数のイメージセンサパッケージに対して上記リフロー耐熱性試験を実施した結果、一部のイメージセンサパッケージにおいて、蓋部材と枠部材とを接着する接着材に剥離が発生することを確認した。そこで、本願発明者は、剥離が発生したパッケージの解析を行い、以下の知見を得た。すなわち、上記した剥離は、接着材と枠部材との接着界面の近傍において発生することが判った。また、剥離が発生したパッケージでは、剥離した接着界面や接着材中に、小さい気泡が多数形成されていることが判った。
本願発明者が上記知見に基づいてさらに検討を行った結果、上記した剥離は、以下のメカニズムにより発生したと考えられる。すなわち、枠部材に含まれるガラス繊維が水分を吸収すると、リフロー工程においてその水分が蒸発する。この時、枠部材のうちの側面近傍に存在する水分が蒸発したことで発生したガス（水蒸気）は、この枠部材の側面から枠部材の外に排出されるが、枠部材の内部（側面から離れた位置）まで浸み込んだ水分が蒸発することで発生するガス（水蒸気）は、枠部材の上面方向に向かう。この時、枠部材の上面において、樹脂からガラス繊維が露出している部分、あるいはガラス繊維を覆う樹脂の厚さが薄い部分では、水分が蒸発したことで発生したガス（水蒸気）が、枠部材の上面から排出される。そして、接着材と枠部材との接着界面に水蒸気が蓄積され、この結果、この水蒸気が蓄積した部分において、上記した剥離が発生する。また、本願発明者が確認した多数の気泡は、枠部材の上面側から水分が蒸発した痕跡であると考えられる。
ここで、図５および図６を用いて枠部材の上面の粗さと枠部材の上面への水蒸気の侵入の関係について説明する。図５は、本実施の形態に対する検討例である枠部材の上面の拡大断面図である。図６は、図４に示す枠部材の上面および下面の拡大断面図である。図５に示すように、本願発明者が検討したイメージセンサパッケージの場合、枠部材ＦＬＰｈの上面ＦＬｔの粗さ（表面粗さ）が粗い。これは、枠部材ＦＬＰｈの上面ＦＬｔと接着材との密着面積を増やすことにより、枠部材ＦＬＰｈと接着材との接着強度を向上させることを意図した構成である。ところが、枠部材ＦＬＰｈの上面ＦＬｔの近傍における樹脂ＲＥＳの厚さ、言い換えれば、ガラス繊維ＧＣから枠部材ＦＬＰｈの上面ＦＬｔまでの距離に着目すると、図５に示す枠部材ＦＬＰｈの場合、樹脂ＲＥＳの厚さが薄くなっている場所がある。図５に示す例では、枠部材ＦＬＰｈの上面ＦＬｔには多数の穴が形成され、穴の底面は、他の面と比較してガラス繊維ＧＣまでの距離が短い。
そして、樹脂ＲＥＳの厚さが薄くなっている部分は、上記したリフロー工程において、ガラス繊維ＧＣ内に取込まれていた水分が蒸発することで発生したガス（水蒸気）の圧力により破壊され易い。つまり、枠部材ＦＬＰｈの上面ＦＬｔに設けられた多数の穴は、枠部材ＦＬＰｈと接着材との接着界面に水蒸気が侵入し易くなる原因になっていると考えられる。
そこで、本願発明者は、上記した検討結果に基づいて、図６に示すように、枠部材ＦＬＰの上面ＦＬｔを平坦化することにより、上面ＦＬｔとガラス繊維ＧＣとの間において、樹脂ＲＥＳの厚さが局所的に薄くなる部分を低減する構成を見出した。本実施の形態の場合、枠部材ＦＬＰの上面ＦＬｔは、図４に示す絶縁膜ＳＲ１の上面ＳＲ１ｔと同じ程度に、あるいは、上面ＳＲ１ｔよりも平坦である。言い換えれば、枠部材ＦＬＰの上面ＦＬｔの平坦度は、絶縁膜ＳＲ１の上面ＳＲ１ｔの平坦度と同じ、または、上面ＳＲ１ｔの平坦度よりも高い。さらに言い換えれば、枠部材ＦＬＰの上面ＦＬｔの粗さは、絶縁膜ＳＲ１の上面ＳＲ１ｔの粗さと同じ、または、上面ＳＲ１ｔの粗さより粗くない。
表面粗さの値は、日本工業規格（ＪＩＳ Ｂ ０６０１−１９９４）に規定される、十点平均粗さＲｚの値を評価指標として用いた。すなわち、粗さ曲線からその平均線の方向に基準長さだけを抜き取り、この抜取り部分の平均線から縦倍率の方向に測定した、最も高い山頂から５番目までの山頂の標高の絶対値の平均値と、最も低い谷底から５番目までの谷底の標高の絶対値の平均値との和を求め、この値をマイクロメートル（μｍ）で表したものを粗さＲｚとした。なお、本実施の形態１では、例えば５０μｍ四方の範囲内において、最も高い山頂および最も低い谷底をそれぞれ特定しているが、この範囲に限るものではない。
図５に示す枠部材ＦＬＰｈの上面ＦＬｔの粗さＲｚは、７〜８μｍ程度である。また、図４に示す絶縁膜ＳＲ１の上面ＳＲ１ｔのうち、基材ＢＳＰの上面ＢＳＰｔ上に形成された導体パターンを覆っていない部分の粗さＲｚは、３．１〜４．９μｍ程度である。これに対して、図６に示す枠部材ＦＬＰの上面ＦＬｔの粗さＲｚは、２．７〜３．３μｍ程度、特に好ましくは１．０〜１．５μｍ程度である。
図６に示すように、枠部材ＦＬＰの上面ＦＬｔが平坦であれば、上面ＦＬｔとガラス繊維ＧＣとの間の距離が局所的に短くなる部分が殆ど無い。この場合、リフロー工程において、枠部材ＦＬＰを構成する樹脂ＲＥＳに、ガラス繊維ＧＣから蒸発した水分（水蒸気）の圧力が局所的に印加され、圧力が集中することを抑制できる。つまり、枠部材ＦＬＰの上面ＦＬｔが平坦であることにより、樹脂ＲＥＳが破壊され難くなるので、水蒸気は、枠部材ＦＬＰの上面ＦＬｔには到達し難い。この結果、図４に示す枠部材ＦＬＰと接着材ＢＮＤ２との接着界面に水蒸気が侵入することを抑制できるので、枠部材ＦＬＰと接着材ＢＮＤ２との剥離を抑制できる。また、図５に示す上面ＦＬｔを研磨して、上面ＦＬｔを平坦化した場合、ガラス繊維ＧＣと上面ＦＬｔとの距離が平均的に短くなる。しかし、本実施の形態の場合、後述する図１０に示すように、圧着面が平坦化された金属膜ＭＦ１を樹脂体ＰＰＢに圧着した後、金属膜ＭＦ１を取り除くことにより、図６に示すように枠部材ＦＬＰの上面ＦＬｔの平坦化を行っている。このため、ガラス繊維ＧＣと上面ＦＬｔとの距離が平均的に厚くなる。例えば図６に示す例では、ガラス繊維ＧＣの上端から上面ＦＬｔまでの最短距離は、ガラス繊維ＧＣの直径と同程度であり、少なくともガラス繊維ＧＣの半径より大きい。この場合、図５に示す上面ＦＬｔを研磨して平坦化する場合と比較して、さらに樹脂ＲＥＳの破壊を抑制できる。
本願発明者の検討によれば、上面ＦＬｔの平坦度が高い程、上記した剥離は抑制し易い。例えば、上記したように、上面ＦＬｔの粗さＲｚが、１．０〜１．５μｍ程度である場合、リフロー耐熱試験による評価において、上記した剥離は殆ど確認できなかった。図３に示す半導体チップＣＰの裏面ＣＰｂの粗さＲｚは、１．５μｍ程度なので、上面ＦＬｔ（図４参照）の粗さＲｚが、１．０〜１．５μｍ程度である場合、上面ＦＬｔの粗さＲｚの値は、半導体チップＣＰの裏面ＣＰｂの値以下である。言い換えれば、枠部材ＦＬＰの上面ＦＬｔの粗さは、半導体チップＣＰの裏面ＣＰｂの粗さと同じ、または、裏面ＣＰｂの粗さより粗くない。
また、図６に示すように、枠部材ＦＬＰの外側面ＦＬｓ１において、ガラス繊維ＧＣの一部が樹脂ＲＥＳから露出している。この場合、ガラス繊維ＧＣが露出しない場合と比較して、枠部材ＦＬＰは吸湿し易い。しかし、本実施の形態によれば、枠部材ＦＬＰの上面ＦＬｔが平坦化することにより、水蒸気が上面ＦＬｔ側に到達することを抑制できるので、接着材ＢＮＤ２の剥離を抑制できる。
なお、半導体装置ＰＫＧ１の絶縁膜ＳＲ１および絶縁膜ＳＲ２には、ガラス繊維が含まれていないことについて説明したが、図４に示すように、複数のフィラ粒子ＳＬＦは含まれている。また、図４に示すように枠部材ＦＬＰには、ガラス繊維ＧＣおよび樹脂ＲＥＳの他、複数のフィラ粒子ＳＬＦが含まれる。ただし、変形例としては、絶縁膜ＳＲ１、絶縁膜ＳＲ２、および枠部材ＦＬＰには、フィラ粒子ＳＬＦが含まれていない場合もある。
フィラ粒子ＳＬＦは、絶縁膜ＳＲ１および絶縁膜ＳＲ２（あるいは枠部材ＦＬＰ）の特性（例えば線膨張係数などの特性）を調整するための粒子であって、例えばシリカ（二酸化珪素により構成される物質）などの無機材料から成る粒子である。絶縁膜ＳＲ１にフィラ粒子ＳＬＦが含まれている場合、フィラ粒子ＳＬＦが吸湿する。このフィラ粒子ＳＬＦが吸収した水分が加熱により蒸発した場合、絶縁膜ＳＲ１の上方に水蒸気が移動し、絶縁膜ＳＲ１の上面ＳＲ１ｔから排出される。しかし、接着材ＢＮＤ１と絶縁膜ＳＲとの接着界面に水蒸気が侵入することにより剥離が発生するかどうかを検討した場合、フィラ粒子ＳＬＦが吸湿する水分の量（以下吸湿量と記載する）は、ガラス繊維ＧＣの吸湿量と比較して圧倒的に少なく、実質的には無視できる程微量である。このため、仮に、絶縁膜ＳＲ１に多量のフィラ粒子ＳＬＦが含まれていたとしても、フィラ粒子ＳＬＦの吸湿に起因する剥離は発生しないと考えられる。
＜半導体装置の製造方法＞
次に、図１〜図４に示す半導体装置ＰＫＧ１の製造方法について説明する。図７は、図１〜図４に示す半導体装置の組立フローを示す説明図である。本実施の形態では、枠部材が搭載された状態の配線基板を購入し、その配線基板上に半導体チップなどを搭載して組立てる実施態様を例示的に取り上げて説明する。このため、図７に示すように、枠部材搭載工程などは、配線基板準備工程に含まれている。ただし、図７に示す配線基板準備工程に含まれる各工程のうちの一部または全部を、一つの工場で一括して実施しても良い。例えば、図７に示す枠部材組立工程、枠部材搭載工程、加熱処理工程、および個片化工程のそれぞれが、配線基板準備工程に含まれず、各工程のそれぞれが配線基板準備工程とは異なる別工程として考えることもできる。
＜配線基板準備＞
図７に示す配線基板準備工程では、図８および図９に示すように、枠部材ＦＬＰが上面ＷＢｔに搭載された状態の配線基板ＷＢを準備する。図８は、図７に示す配線基板準備工程で準備する配線基板の平面図である。図９は、図８のＡ−Ａ線に沿った断面図である。
図９に示すように、本工程で準備する配線基板ＷＢは、基材ＢＳＰと、基材ＢＳＰの上面ＢＳＰｔに形成された端子ＢＬと、端子ＢＬが露出するように上面ＢＳＰｔに形成された絶縁膜ＳＲ１と、基材ＢＳＰの下面ＢＳＰｂに形成された端子ＬＤと、端子ＬＤが露出するように下面ＢＳＰｂに形成された絶縁膜ＳＲ２と、を有している。本工程で準備する配線基板ＷＢには、図３に示す半導体チップＣＰが搭載されていない。また、複数の端子ＢＬには、図３に示すワイヤＢＷが接続されていない。また、複数の端子ＬＤのそれぞれには図３に示す半田ボールＳＢが接続されていない。本工程で準備する配線基板ＷＢの構造は、上記した相違点を除き、図１〜図３に示す配線基板ＷＢと同様の構造を有しているので、重複する説明は省略する。
また、絶縁膜ＳＲ１の上面ＳＲ１ｔには、枠部材ＦＬＰが接着材ＢＮＤ１を介して接着固定されている。図４を用いて説明したように、枠部材ＦＬＰは、ガラス繊維ＧＣとガラス繊維ＧＣに含浸された樹脂ＲＥＳから成る部材であって、下面ＦＬｂと配線基板ＷＢの絶縁膜ＳＲ１の上面ＳＲ１ｔとが対向した状態で配線基板ＷＢ上に接着固定されている。
接着材ＢＮＤ１は、熱硬化性樹脂を主成分として含有する接着剤が硬化した部材である。本実施の形態の場合、接着材ＢＮＤ１は、基材となる樹脂フィルムの両面に、熱硬化性樹脂を主成分として含む粘着層が形成された、接着テープである。接着テープを利用する場合、図７に示す枠部材組立工程において、枠部材ＦＬＰ（図９参照）の下面ＦＬｂ（図９参照）に接着材ＢＮＤ１（図９参照）を貼り付けておくことができる。また、接着テープを利用する場合、ペースト接着材と比較して枠部材ＦＬＰの周囲に広がる接着材ＢＮＤ１の量を低減できる。このため、枠部材ＦＬＰを搭載する領域から端子ＢＬまでの距離が短い場合に有効である。本実施の形態に対する変形例としては、接着材ＢＮＤ１として、熱硬化性樹脂を主成分として含み、硬化前の状態がペースト状態である、ペースト接着材を用いても良い。ペースト接着材の場合、接着材の一部が枠部材ＦＬＰの内側面ＦＬｓ２（図４参照）にも付着する。これにより、接着材ＢＮＤ１と枠部材ＦＬＰとの密着面積が増加するので、枠部材ＦＬＰの接着強度を向上させることができる。
枠部材搭載工程では、下面ＦＬｂに接着材ＢＮＤ１が貼り付けられた枠部材ＦＬＰを配線基板ＷＢ（図９参照）上に配置して、接着材ＢＮＤ１と絶縁膜ＳＲ１の上面ＳＲ１ｔとを接着する。その後、図９に示す接着材ＢＮＤ１の熱硬化性樹脂成分を硬化させるための加熱処理（キュアベイク）を実施する（加熱処理工程）。接着材ＢＮＤ１に含まれる熱硬化性樹脂成分が硬化すると、枠部材ＦＬＰは、配線基板ＷＢ上に接着固定される。
この加熱処理工程の前に、枠部材ＦＬＰに含まれるガラス繊維ＧＣ（図６参照）が吸湿していた場合、加熱処理工程中に水分が蒸発する場合がある。この時、図５を用いて説明した枠部材ＦＬＰｈのように、上面ＦＬｔの粗さが粗い場合、水蒸気の圧力により樹脂ＲＥＳの一部が破壊され、ガラス繊維ＧＣから上面ＦＬｔに連通する経路が形成される場合がある。そして、本工程で上面ＦＬｔに連通する経路が形成されてしまうと、ガラス繊維ＧＣが吸湿した水分を蒸発させる度に上面ＦＬｔ側に水蒸気が移動する原因になる。
そこで、図５に示す枠部材ＦＬＰｈのように、上面ＦＬｔの粗さが粗いものを使用する場合には、樹脂ＲＥＳの一部が破壊されることを抑制するため、例えば、昇温速度を遅くして、水蒸気の圧力を周囲に逃がしながら加熱する方法を用いる必要がある。
一方、図６に示す本実施の形態の枠部材ＦＬＰの場合、上面ＦＬｔの粗さＲｚの値が絶縁膜ＳＲ１（図９参照）の上面ＳＲ１ｔ（図９参照）の粗さＲｚの値以下になる程度まで平坦化されているので、加熱処理工程において、ガラス繊維ＧＣから水分が蒸発しても樹脂ＲＥＳの破壊が生じにくい。このため、上記したように、昇温速度を遅くするなどの特別な処理は不要である。この結果、加熱処理工程を効率的に実施することができる。
ところで、図８および図９に示す枠部材ＦＬＰは、例えば、以下のように組み立てられる。図１０および図１１は、図７に示す枠部材組立工程の詳細なフローの一例を示す説明図である。図１０および図１１では、枠部材組立工程に含まれる各工程の近くに、各工程の概要を模式的に示す説明図を記載している。
枠部材組立工程では、まず、ガラス繊維がシート状に形成されたガラス繊維シートＧＣＳを準備する（ガラス繊維シート準備工程）。その後、ガラス繊維シートＧＣＳを樹脂ＲＥＳに浸し、ガラス繊維シートＧＣＳに樹脂ＲＥＳを含浸させる（樹脂含浸工程）。
その後、樹脂ＲＥＳに含まれる熱硬化性樹脂成分の一部を硬化させて、ガラス繊維シートＧＣＳと、半硬化した樹脂ＲＥＳとから成る樹脂体（プリプレグ材）ＰＰＢを形成する。なお、上記した半硬化とは、熱硬化性樹脂成分の一部が硬化し、かつ完全には硬化していない状態を表し、熱硬化性樹脂成分のうちの５０％が硬化した状態に限定されるものではない。
その後、金属膜ＭＦ１および金属膜ＭＦ２で半硬化した樹脂体ＰＰＢを挟み、金属膜ＭＦ１および金属膜ＭＦ２を樹脂体ＰＰＢに圧着する（金属膜圧着工程）。金属膜ＭＦ１および金属膜ＭＦ２は、例えば銅箔である。この時、金属膜ＭＦ１の圧着面の粗さＲｚを調整することにより、図６に示す枠部材ＦＬＰの上面ＦＬｔの粗さＲｚを制御することができる。例えば、金属膜ＭＦ１の圧着面の粗さＲｚが粗い場合、図５に示す枠部材ＦＬＰｈのように上面ＦＬｔの粗さＲｚが粗い枠部材が得られる。なお、圧着面に粗面化処理が施された金属膜ＭＦ１を使用した場合、この金属膜ＭＦ１を樹脂体ＰＰＢに圧着すると、金属膜ＭＦ１の表面から突出する突起が樹脂体ＰＰＢに食い込む。この結果、枠部材のＦＬＰｈの上面ＦＬｔからガラス繊維ＧＣまでの距離が短い部分、すなわち、樹脂ＲＥＳの厚さが薄い部分が形成される。一方、金属膜ＭＦ１の圧着面が平坦化されている場合、金属膜ＭＦ１の表面から突出する突起の突出量は小さいため、このような金属膜ＭＦ１を樹脂体ＰＰＢに圧着しても、図６に示すように上面ＦＬｔの粗さＲｚが粗くない枠部材ＦＬＰ、すなわち、その上面ＦＬｔからガラス繊維ＧＣまでの距離が長い枠部材ＦＬＰ、換言すれば、樹脂ＲＥＳの厚さが厚い枠部材ＦＬＰが得られる。
同様に、金属膜ＭＦ２の圧着面の粗さＲｚを調整することにより、図４に示す枠部材ＦＬＰの下面ＦＬｂの粗さＲｚを制御することができる。本実施の形態では、金属膜ＭＦ１の圧着面の粗さＲｚと金属膜ＭＦ２の圧着面の粗さＲｚは同程度である。このため、図４に示す枠部材ＦＬＰの上面ＦＬｔの粗さＲｚと下面ＦＬｂの粗さＲｚは同程度である。したがって、図４に示す枠部材ＦＬＰの下面ＦＬｂの粗さＲｚは、絶縁膜ＳＲ１の上面ＳＲ１ｔの粗さＲｚより粗くない。また、枠部材ＦＬＰの下面ＦＬｂの粗さＲｚは、絶縁膜ＳＲ２の下面ＳＲ２ｂの粗さＲｚより粗くない。特に好ましくは、枠部材ＦＬＰの下面ＦＬｂの粗さＲｚは、図３に示す半導体チップＣＰの裏面ＣＰｂの粗さＲｚより粗くない。
その後、金属膜ＭＦ１および金属膜ＭＦ２が圧着された状態で樹脂体ＰＰＢに加熱処理（キュアベイク）を施し、樹脂体ＰＰＢに含まれる熱硬化性樹脂成分を硬化させる（樹脂硬化工程）。本工程では、ガラス繊維から発生した気体（蒸発した水分、水蒸気）により硬化前の樹脂ＲＥＳ（図６参照）の一部が破壊される事を抑制するため、昇温速度を遅くすることが好ましい。
その後、金属膜ＭＦ１および金属膜ＭＦ２のそれぞれを取り除き、図４に示す枠部材ＦＬＰの上面ＦＬｔおよび下面ＦＬｂを露出させる（金属膜除去工程）。金属膜ＭＦ１および金属膜ＭＦ２は、例えばエッチングにより除去することができる。エッチングにより金属膜ＭＦ１を選択的に除去すれば、図６を用いて説明した粗さＲｚを備えた上面ＦＬｔが露出する。同様に、エッチングにより金属膜ＭＦ２を選択的に除去すれば、上面ＦＬｔと同程度の粗さＲｚを備えた下面ＦＬｂが露出する。
その後、金属膜ＭＦ１、ＭＦ２が除去された樹脂体ＰＰＢに貫通孔ＴＨを形成し、枠形状に成形する（孔加工工程）。図１１に示す例では、複数の枠部材を一括して製造する実施態様の例を示している。このため、図１１に示す貫通孔ＴＨの数（図１１では１２個）が、一括して組み立てられる枠部材の数に相当する。
また、上記したように接着材ＢＮＤ１（図９参照）として、接着テープを利用する場合には、孔加工工程の後に接着材ＢＮＤ１を貼り付ける（接着材貼り付け工程）。孔加工工程で、樹脂体ＰＰＢと一緒に接着テープにも貫通孔を形成する場合には、接着材貼り付け工程は、金属膜除去工程の後、かつ孔加工工程の前に行っても良い。また、接着材ＢＮＤ１として、ペースト接着材を用いる場合には、接着材貼り付け工程は省略することができる。この場合、図７に示す枠部材搭載工程の前に配線基板および枠部材のうちの少なくとも一方に、ペースト接着材を塗布する接着材塗布工程（図示は省略）を実施する。
図１１に示すように、複数個の枠部材ＦＬＰを一括して組み立てる場合、図７に示す枠部材搭載工程では、図１２に示すように複数の枠部材が一括して組み立てられた枠部材ＦＬＭを多数個取りの配線基板ＷＢＭ上に搭載する。図１２は、図７に示す枠部材搭載工程で配線基板上に枠部材が搭載された状態を示す平面図である。多数個取りの配線基板ＷＢＭとは、複数個の配線基板ＷＢ（図９参照）に相当する部分（図１２に示すデバイス領域ＤＶＰ）が一体に形成された配線基板である。多数個取りの配線基板ＷＢＭを利用する場合、複数の配線基板ＷＢを一括して製造できるので、製造効率が向上する。
また、図７に示す例では、加熱処理工程の後、図１２に示す配線基板ＷＢＭおよび枠部材ＦＬＭを切断領域（切断線、ダイシングライン）ＤＣＰの延在方向に沿って切断し、図８および図９に示す配線基板ＷＢ毎に分割する（個片化工程）。切断方法は、例えば、ダイシングブレードと呼ばれる回転刃を用いた切削加工などを利用できる。なお、図７に示す例では、個片化工程が配線基板準備工程に含まれているが、個片化工程を半田ボール搭載工程の後で実施しても良い。この場合、多数個取りの配線基板ＷＢＭ（図１２参照）の状態で、図７に示す配線基板準備工程〜半田ボール搭載工程までの各工程を実施する。
＜ダイボンド＞
次に、図７に示すダイボンド工程では、図１３に示すように、配線基板ＷＢの上面ＷＢｔ上に半導体チップＣＰを搭載する。図１３は、図９に示す配線基板上に半導体チップを搭載した状態を示す断面図である。
本実施の形態では、半導体チップＣＰは、裏面ＣＰｂが配線基板ＷＢの絶縁膜ＳＲ１の上面ＳＲ１ｔと対向するように、接着材（ダイボンド材）ＤＢを介して配線基板ＷＢの絶縁膜ＳＲ１の上面ＳＲ１ｔに搭載（固定）される。また、半導体チップＣＰは、上面ＳＲ１ｔ上において、枠部材ＦＬＰに囲まれた領域（チップ搭載領域）に搭載される。半導体チップＣＰの構造については、既に説明したので重複する説明は省略する。
接着材ＤＢは、接着材ＢＮＤ１と同様に、熱硬化性樹脂を主成分として含む接着材である。図１３に示す例では、接着材ＤＢは、基材となる樹脂フィルムの両面に、熱硬化性樹脂を主成分として含む粘着層が形成された、接着テープである。また、変形例としては、接着材ＤＢとして、熱硬化性樹脂を主成分として含む、ペースト接着材を用いても良い。接着テープを利用する場合、裏面ＣＰｂにあらかじめ接着材ＤＢが貼り付けられた状態で搭載できる。また、接着テープを利用する場合、ペースト接着材と比較して半導体チップＣＰの周囲に広がる接着材ＤＢの量を低減できる。このため、チップ搭載領域から端子ＢＬまでの距離が短い場合に有効である。一方、ペースト接着材の場合、接着材の一部が半導体チップＣＰの側面にも付着する。これにより、接着材ＤＢと半導体チップＣＰとの密着面積が増加するので、半導体チップＣＰの接着強度を向上させることができる。
本工程では、接着材ＤＢを介して半導体チップＣＰを絶縁膜ＳＲ１に貼り付けた後、加熱処理（キュアベイク）を行って接着材ＤＢを硬化させる。これにより、半導体チップＣＰは配線基板ＷＢ上に接着固定される。
また、本工程において、接着材ＤＢと絶縁膜ＳＲ１との間に隙間が生じないことが好ましい。このため、絶縁膜ＳＲ１の上面ＳＲ１ｔは、平坦な面であることが好ましい。上記したように、絶縁膜ＳＲ１の上面ＳＲ１ｔの粗さＲｚは、３．１〜４．９μｍ程度になっている。この程度の粗さであれば、ダイボンド工程において接着材ＤＢと絶縁膜ＳＲ１との間に隙間が生じることを抑制できる。
＜ワイヤボンド＞
次に、図７に示すワイヤボンド工程では、図１４に示すように、半導体チップＣＰのパッドＰＤと配線基板ＷＢの端子ＢＬとをワイヤＢＷを介して電気的に接続する。図１４は、図１３に示す半導体チップおよび配線基板にワイヤを接続した状態を示す断面図である。本実施の形態では、複数のパッドＰＤと複数の端子ＢＬのそれぞれを電気的に接続する。
本工程では、例えば、ワイヤＢＷの一方の端部を半導体チップＣＰのパッドＰＤに接続した後、ワイヤループを形成する。その後ワイヤＢＷを端子ＢＬに接続した後、ワイヤを切断すると、図１４に示すワイヤＢＷが得られる。
＜接着材塗布＞
次に、図７に示す接着材塗布工程では、図１５に示すように、枠部材ＦＬＰの上面ＦＬｔに接着材ＢＮＤ２を配置（塗布）する。図１５は、図１４に示す枠部材上に接着材を塗布した状態を示す断面図である。
上記したように、接着材ＢＮＤ２は、紫外線を照射することにより硬化する、紫外線硬化性樹脂を主成分として含む接着材である。また、接着材ＢＮＤ２は硬化前の状態がペースト状態である。このため、図１５に示すように、本実施の形態では接着材ＢＮＤ２を枠部材ＦＬＰの上面ＦＬｔ上に塗布することができる。
なお、本実施の形態に対する変形例として、接着材ＢＮＤ２として熱硬化性樹脂を主成分とすることもできる。ただし、熱硬化性樹脂を硬化させるための加熱処理（キュアベイク）は、予め設定された環境条件下（温度：１５０℃、時間：２時間以上）に放置する必要がある。そのため、図３に示すように半導体チップＣＰが密封された状態で加熱処理を行うと、半導体チップＣＰに対する熱負荷が大きい。一方、紫外線硬化性樹脂の場合には、紫外線を照射することにより接着材ＢＮＤ２を硬化させることができるので、半導体チップＣＰに対する負荷が小さい。なお、上記の環境条件は、使用する材料により様々である。
＜蓋部材搭載＞
次に、図７に示す蓋部材搭載工程では、図１６に示すように、枠部材ＦＬＰの上面ＦＬｔ上に接着材ＢＮＤ２を介して蓋部材ＣＶＧを搭載（固定）する。図１６は、図１５に示す枠部材上に蓋部材を搭載し、紫外線を照射している状態を示す断面図である。図１６では紫外線ＵＶＲを模式的に示している。
本工程では、蓋部材ＣＶＧの下面ＣＶＧｂが、配線基板ＷＢの絶縁膜ＳＲ１の上面ＳＲ１ｔおよび半導体チップＣＰの表面ＣＰｔと対向するように、蓋部材ＣＶＧの下面ＣＶＧｂ側を接着材ＢＮＤ２に押し付ける。これにより、ペースト状の接着材ＢＮＤ２が変形し、蓋部材ＣＶＧの形状に倣って広がる。
本実施の形態では、蓋部材ＣＶＧの平面サイズは、配線基板ＷＢの平面サイズや枠部材の平面サイズよりも小さくなっている。このため、蓋部材ＣＶＧの上面ＣＶＧｔおよび下面ＣＶＧｂの面積は、配線基板ＷＢの上面ＷＢｔの面積（絶縁膜ＳＲ１の上面ＳＲ１ｔの面積）より小さい。また、蓋部材ＣＶＧの上面ＣＶＧｔおよび下面ＣＶＧｂの外縁を構成する各辺の長さの合計値は、枠部材ＦＬＰの外側面ＦＬｓ１の上端の辺の長さの合計値よりも短い。
言い換えれば、蓋部材ＣＶＧは、その厚さ方向（Ｚ方向）において上面ＣＶＧｔと下面ＣＶＧｂとの間に位置する側面ＣＶＧｓを有し、側面ＣＶＧｓは、蓋部材ＣＶＧの厚さ方向の断面視において、外側面ＦＬｓ１と内側面ＦＬｓ２との間に位置している。詳しくは、蓋部材ＣＶＧが有するすべての側面ＣＶＧｓは、平面視において、外側面ＦＬｓ１と内側面ＦＬｓ２との間に位置している。
このように、蓋部材ＣＶＧの平面サイズが枠部材ＦＬＰの平面サイズよりも小さい場合、本工程において、蓋部材ＣＶＧの搭載位置が多少ずれた場合でも、蓋部材ＣＶＧが枠部材ＦＬＰの外側に張り出した状態で搭載されることを抑制できる。また、蓋部材ＣＶＧの平面サイズが枠部材ＦＬＰの平面サイズよりも小さい場合、図１６に示すように、蓋部材ＣＶＧの側面ＣＶＧｓの一部分に接着材ＢＮＤ２が付着する。これにより接着材ＢＮＤ２による枠部材ＦＬＰと蓋部材ＣＶＧとの接着強度を向上させることができる。
＜紫外線照射＞
次に、図７に示す紫外線照射工程では、図１６に示すように、接着材ＢＮＤ２に紫外線ＵＶＲを照射して、接着材ＢＮＤ２を硬化させる。蓋部材ＣＶＧは、上記のように可視光透過性の材料から成るため、本工程では、例えば図１６に示すように蓋部材ＣＶＧ側から紫外線ＵＶＲを照射すると、蓋部材ＣＶＧを介して枠部材ＦＬＰに紫外線を照射することができる。
ここで、本願発明者の検討結果によれば、この紫外線照射工程において、図６に示すガラス繊維ＧＣから水分が蒸発することが判っている。加熱処理により水分が蒸発する場合、昇温速度を遅くすることにより蒸発速度を制御できる。このため、例えば図５に示す枠部材ＦＬＰｈを利用した場合でも、樹脂ＲＥＳの破壊を抑制することができる。しかし、紫外線によりガラス繊維ＧＣから水分が蒸発する場合、紫外線の照射量を制御しても蒸発量の制御は難しい。このため、図５に示す枠部材ＦＬＰｈが水分を含んでいる場合、紫外線照射により樹脂ＲＥＳの破壊が発生しやすい。
一方、図６に示す本実施の形態の枠部材ＦＬＰの場合、上面ＦＬｔの粗さＲｚの値が絶縁膜ＳＲ１（図９参照）の上面ＳＲ１ｔ（図９参照）の粗さＲｚの値以下になる程度まで平坦化されている、すなわち、枠部材ＦＬＰの上面ＦＬｔからガラス繊維ＧＣまでの距離が、図５に示す枠部材ＦＬＰｈに比べて長くなっているので、紫外線照射工程において、ガラス繊維ＧＣに含まれる水分が蒸発し、気圧が高くなった場合でも、樹脂ＲＥＳの破壊を抑制できる。このため、紫外線照射工程において、接着材ＢＮＤ２と枠部材ＦＬＰとの接着界面の剥離の原因になる気泡（水蒸気に起因する気泡）の侵入を抑制できる。
本工程で接着材ＢＮＤ２が硬化すると、蓋部材ＣＶＧは接着材ＢＮＤ２を介して枠部材ＦＬＰ上に接着固定される。また、配線基板ＷＢ、枠部材ＦＬＰ、および蓋部材ＣＶＧに囲まれ、半導体チップＣＰが搭載されている空間は、密封される。
＜半田ボール搭載＞
次に、図７に示す半田ボール搭載工程では、図１７に示すように、端子ＬＤに半田ボールＳＢを接合する。図１７は、図１６に示す端子に半田ボールを接合した状態を示す断面図である。
図１７に示すように、本工程は、配線基板ＷＢの上下を反転させた状態で実施する。すなわち、複数の端子ＬＤが露出する絶縁膜ＳＲ２が絶縁膜ＳＲ１よりも下方に位置する状態で半田ボール搭載工程を実施する。本工程では、図１７に示すように、配線基板ＷＢの上下を反転させた状態で、複数の端子ＬＤの露出面に、図示しない半田ペースト、またはフラックスペーストを塗布する。なお、半田ペーストとは、半田成分の他、半田材料の表面を活性化させるフラックス成分を含むペースト状態の材料である。また、フラックスペーストとは、半田成分を含まないペースト状の材料である。
次に、ボール状に成形された半田材、すなわち半田ボールＳＢを端子ＬＤ上に配置する。複数のＬＤのそれぞれに一個ずつ半田ボールを配置する。次に、半田ボールＳＢを加熱（リフロー）して、半田成分を溶融させて半田ボールＳＢを端子ＬＤに接合する。このとき、半田ペーストまたはフラックスペーストに含まれるフラックス成分が半田ボールＳＢおよび端子ＬＤの表面を活性化させて、接合しやすい状態にする。次に、半田ボールＳＢを冷却した後、フラックス成分の残渣などを除去する洗浄処理を実施する。これにより図３に示す半導体装置ＰＫＧ１が得られる。
本工程では、上下を反転した状態で加熱処理（リフロー）を実施する。この場合、枠部材ＦＬＰに含まれる水分が蒸発すると、蒸発した水分から発生したガス（水蒸気）が上方に向かうので、接着材ＢＮＤ１と枠部材ＦＬＰとの接着界面（図４に示す下面ＦＬｂと接着材ＢＮＤ１との界面）に向かう。このため、図４に示す下面ＦＬｂとガラス繊維ＧＣとの間の樹脂ＲＥＳの破壊を抑制する観点からは、下面ＦＬｂについても上面ＦＬｔと同程度まで平坦化されていることが好ましい。
上記した配線基板準備工程のセクションで既に説明したように、図４に示す枠部材ＦＬＰの上面ＦＬｔの粗さＲｚと下面ＦＬｂの粗さＲｚは同程度である。したがって、図４に示す枠部材ＦＬＰの下面ＦＬｂの粗さＲｚは、絶縁膜ＳＲ１の上面ＳＲ１ｔの粗さＲｚより粗くない。また、枠部材ＦＬＰの下面ＦＬｂの粗さＲｚは、絶縁膜ＳＲ２の下面ＳＲ２ｂの粗さＲｚより粗くない。特に好ましくは、枠部材ＦＬＰの下面ＦＬｂの粗さＲｚは、図３に示す半導体チップＣＰの裏面ＣＰｂの粗さＲｚより粗くない。このため、半田ボール搭載工程において、樹脂ＲＥＳが破壊されることを抑制できる。このため樹脂ＲＥＳの破壊に起因する枠部材ＦＬＰと接着材ＢＮＤ１との接着界面の剥離を抑制できる。
ただし、上記したように、加熱処理に起因する樹脂の破壊は、昇温時間を遅くすることにより抑制することができる。例えば、半田ボール搭載工程において、半田成分の溶融温度よりも低い温度で枠部材ＦＬＰに含まれる水分をゆっくりと蒸発させる乾燥処理を実施した後で半田成分の溶融温度まで昇温させれば、樹脂ＲＥＳの破壊を抑制できる。したがって、変形例としては、図１８に示す枠部材ＦＬＰ２のように、下面ＦＬｂの粗さＲｚが上面ＦＬｔの粗さより粗くても良い。言い換えれば、枠部材ＦＬＰ２の上面ＦＬｔは下面ＦＬｂよりも優先的に平坦化する必要がある。このため、枠部材ＦＬＰ２は、上面ＦＬｔの粗さＲｚは、下面ＦＬｂの粗さより粗くない。図１８は、図６に示す枠部材に対する変形例を示す断面図である。
＜検査＞
次に、図７に示す検査工程では、半導体装置ＰＫＧ１に対して外観検査や電気的試験など必要な試験が実施される。検査の結果、合格と判定されたものは、製品として出荷される。
（実施の形態２）
次に、実施の形態２として、枠部材ＦＬＰと接着材ＢＮＤ２との間に別の部材を介在させた実施態様について説明する。図１９は、図４に対する変形例である、本実施の形態の半導体装置が有する枠部材の周辺の拡大断面図である。図２０は、図１９に示す枠部材の上面および下面の拡大断面図である。
図１９に示す半導体装置ＰＫＧ２は、枠部材ＦＬＰの上面ＦＬｔと接着材ＢＮＤ２との間に上面ＦＬｔを覆う金属膜（部材）ＭＦ１が介在している点で図４に示す半導体装置ＰＫＧ１と相違する。また、図１９に示す半導体装置ＰＫＧ２は、枠部材ＦＬＰの下面ＦＬｂと接着材ＢＮＤ１との間に下面ＦＬｂを覆う金属膜（部材）ＭＦ２が介在している点で図４に示す半導体装置ＰＫＧ１と相違する。
金属膜ＭＦ１および金属膜ＭＦ２は、上記実施の形態１で、図１０を用いて説明した金属膜圧着工程で樹脂体ＰＰＢに圧着された金属膜である。金属膜ＭＦ１および金属膜ＭＦ２は、例えば銅箔であって、銅を主成分として含んでいる。図１９に示す半導体装置ＰＫＧ２は、図１０に示す金属膜除去工程を省略することにより得られる。
図２０に示すように、金属膜ＭＦ１は、枠部材ＦＬＰの上面ＦＬｔと対向する下面（面、主面）ＭＦｂ１と、下面ＭＦｂ１の反対側に位置する上面（面、主面）ＭＦｔ１と、を有している。また、金属膜ＭＦ１は、金属膜ＭＦ１の厚さ方向（Ｚ方向）において、上面ＭＦｔ１と下面ＭＦｂ１との間に位置する外側面（面、側面）ＭＦｓ１および内側面（面、側面）ＭＦｓ２を有している。金属膜ＭＦ１は、枠部材ＦＬＰと同様に枠形状の平面形状を有し、枠形状のうちの外側の側面が外側面ＭＦｓ１、外側面ＭＦｓ１の反対側の側面が内側面ＭＦｓ２である。
同様に、金属膜ＭＦ２は、枠部材ＦＬＰの下面ＦＬｂと対向する上面（面、主面）ＭＦｔ２と、上面ＭＦｔ２の反対側に位置する下面（面、主面）ＭＦｂ２と、を有している。また、金属膜ＭＦ２は、金属膜ＭＦ２の厚さ方向（Ｚ方向）において、上面ＭＦｔ２と下面ＭＦｂ２との間に位置する外側面（面、側面）ＭＦｓ３および内側面（面、側面）ＭＦｓ４を有している。金属膜ＭＦ２は、枠部材ＦＬＰと同様に枠形状の平面形状を有し、枠形状のうちの外側の側面が外側面ＭＦｓ３、外側面ＭＦｓ３の反対側の側面が内側面ＭＦｓ４である。
図１９および図２０に示す例では、金属膜ＭＦ１は、枠部材ＦＬＰの上面ＦＬｔ全体を覆っている。このため、接着材ＢＮＤ２は、枠部材ＦＬＰの上面ＦＬｔと接触していない。また、金属膜ＭＦ１の外側面ＭＦｓ１および内側面ＭＦｓ２のそれぞれは、接着材ＢＮＤ２から露出している。同様に、金属膜ＭＦ２は、枠部材ＦＬＰの下面ＦＬｂ全体を覆っている。このため、接着材ＢＮＤ１は、枠部材ＦＬＰの下面ＦＬｂと接触していない。また、金属膜ＭＦ２の外側面ＭＦｓ３および内側面ＭＦｓ４のそれぞれは、接着材ＢＮＤ１から露出している。
図１０を用いて説明したように、金属膜ＭＦ１および金属膜ＭＦ２は、樹脂体ＰＰＢに含まれる熱硬化性樹脂成分が半硬化の状態で圧着される。このため、図２０に示す金属膜ＭＦ１や金属膜ＭＦ２と枠部材ＦＬＰとの接着強度は、図４に示す枠部材ＦＬＰの上面ＦＬｔと接着材ＢＮＤ１との接着強度と同等以上の強度が確保できる。
また、仮に、ガラス繊維ＧＣに含まれる水分が蒸発した場合、水分の蒸発により発生する気体は、金属膜ＭＦ１や金属膜ＭＦ２を通過することが無い。したがって、金属膜ＭＦ１と接着材ＢＮＤ２との接着界面、および金属膜ＭＦ２と接着材ＢＮＤ１の接着界面には、気泡が侵入せず、水分の蒸発に起因した接着材ＢＮＤ１、ＢＮＤ２の剥離を抑制することができる。
また、上記実施の形態１で説明したように、枠部材ＦＬＰの上面ＦＬｔは、図４に示す絶縁膜ＳＲ１の上面ＳＲ１ｔと同じ程度に、あるいは、上面ＳＲ１ｔよりも平坦である。言い換えれば、枠部材ＦＬＰの上面ＦＬｔの平坦度は、絶縁膜ＳＲ１の上面ＳＲ１ｔの平坦度と同じ、または、上面ＳＲ１ｔの平坦度よりも高い。さらに言い換えれば、枠部材ＦＬＰの上面ＦＬｔの粗さは、絶縁膜ＳＲ１の上面ＳＲ１ｔの粗さと同じ、または、上面ＳＲ１ｔの粗さより粗くない。また、特に好ましくは、枠部材ＦＬＰの上面ＦＬｔの粗さＲｚは、図３に示す半導体チップＣＰの裏面ＣＰｂの粗さＲｚ以下である。これにより、仮に、ガラス繊維ＧＣに含まれる水分が蒸発した場合であっても、樹脂ＲＥＳの破壊を抑制できるので、金属膜ＭＦ１と枠部材ＦＬＰの上面ＦＬｔとの間に、気体が侵入することを抑制できる。これにより、金属膜ＭＦ１と枠部材ＦＬＰとの剥離を抑制できる。
また、重複する説明は省略するが、同様の理由により、枠部材ＦＬＰの下面ＦＬｂの粗さＲｚを小さくする（言い換えれば平坦にする）ことで、金属膜ＭＦ２の剥離を抑制できる。枠部材ＦＬＰの下面ＦＬｂの粗さＲｚの程度は、上記実施の形態１で説明した通りである。
また、上記した通り、金属膜ＭＦ１と接着材ＢＮＤ２との接着界面、および金属膜ＭＦ２と接着材ＢＮＤ１の接着界面には、水蒸気が侵入しないので、金属膜ＭＦ１の上面ＭＦｔ１および金属膜ＭＦ２の下面ＭＦｂ２の粗さＲｚは、任意の値にすることができる。言い換えれば、金属膜ＭＦ１の上面ＭＦｔ１および金属膜ＭＦ２の下面ＭＦｂ２に対しては、平坦化処理を行う場合と平坦化処理を行わない場合で、接着材ＢＮＤ２、ＢＮＤ１の剥離性に与える影響は変化しない。一方、上記実施の形態１で説明したように、金属膜ＭＦ１の下面ＭＦｂ１の粗さＲｚを小さくすることにより、枠部材ＦＬＰの上面ＦＬｔの粗さＲｚを小さくすることができる。したがって、金属膜ＭＦ１の下面ＭＦｂ１に対する平坦化処理の程度によっては、図２０に示す例のように、枠部材ＦＬＰの上面ＦＬｔの粗さＲｚが、金属膜ＭＦ１の上面ＭＦｔ１の粗さＲｚ以下になる場合がある。
同様に、金属膜ＭＦ２の上面ＭＦｔ２の粗さＲｚを小さくすることにより、枠部材ＦＬＰの下面ＦＬｂの粗さＲｚを小さくすることができる。したがって、金属膜ＭＦ２の上面ＭＦｔ２に対する平坦化処理の程度によっては、図２０に示す例のように、枠部材ＦＬＰの下面ＦＬｂの粗さＲｚが、金属膜ＭＦ２の下面ＭＦｂ２の粗さＲｚ以下になる場合がある。
また、上記したように、金属膜ＭＦ１および金属膜ＭＦ２は、樹脂体ＰＰＢに含まれる熱硬化性樹脂成分が半硬化の状態で圧着される。このため、例えば、図２１に示す半導体装置ＰＫＧ３のように、枠部材ＦＬＰの上面ＦＬｔ（および下面ＦＬｂ）の粗さＲｚが粗い場合でも、金属膜ＭＦ１（および金属膜ＭＦ２）の剥離を抑制できる。図２１は、図２０に対する変形例である半導体装置が有する枠部材の上面および下面周辺の拡大断面図である。
図２１に示す例では、金属膜ＭＦ１の下面ＭＦｂ１（および金属膜ＭＦ２の上面ＭＦｔ２）には粗面化処理が施されている。このため、枠部材ＦＬＰ３の上面ＦＬｔ（および下面ＦＬｂ）の粗さＲｚは、７〜８μｍ程度であって、図４に示す絶縁膜ＳＲ１の上面ＳＲ１ｔの粗さＲｚより大きい。しかし、金属膜ＭＦ１（および金属膜ＭＦ２）は樹脂体ＰＰＢ（図１０参照）に含まれる樹脂成分が硬化する前に圧着されるので、金属膜ＭＦ１の下面ＭＦｂ１（および金属膜ＭＦ２の上面ＭＦｔ２）の隙間には、樹脂体ＰＰＢの樹脂成分が埋め込まれ易い。このため、枠部材ＦＬＰ３の上面ＦＬｔ（または下面ＦＬｂ）付近において、樹脂ＲＥＳの厚さが薄い部分には金属材料が密着している。言い換えれば、樹脂ＲＥＳの厚さが薄い部分には、金属膜ＭＦ１（または金属膜ＭＦ２）を構成する金属材料により補強されている。したがって、上記実施の形態１で説明した図７に示す枠部材搭載工程、ダイボンド工程、紫外線照射工程、あるいは半田ボール搭載工程において、図２１に示すガラス繊維ＧＣから水分が蒸発した場合であっても、樹脂ＲＥＳの厚さが薄い部分が破壊され難い。したがって、図２１に示す変形例の場合、枠部材ＦＬＰ３に接着材ＢＮＤ１、ＢＮＤ２を接着する場合と比較すると、枠部材ＦＬＰの上面ＦＬｔ（または下面ＦＬｂ）に気泡が侵入することを抑制できる。
また、金属膜ＭＦ１や金属膜ＭＦ２の酸化を抑制する観点からは、図２２に示す半導体装置ＰＫＧ４のように、金属膜ＭＦ１および金属膜ＭＦ２が露出していない態様が好ましい。図２２は、図２０に対する他の変形例である半導体装置が有する枠部材の上面および下面周辺の拡大断面図である。図２２に示す金属膜ＭＦ１は、外側面ＭＦｓ１および内側面ＭＦｓ２のそれぞれが、平面視において枠部材ＦＬＰの外側面ＦＬｓ１と内側面ＦＬｓ２との間に位置し、かつ、接着材ＢＮＤ２に覆われている点で図２０に示す金属膜ＭＦ１と相違する。また、図２２に示す金属膜ＭＦ２は、外側面ＭＦｓ３および内側面ＭＦｓ４のそれぞれが、平面視において枠部材ＦＬＰの外側面ＦＬｓ１と内側面ＦＬｓ２との間に位置し、かつ、接着材ＢＮＤ１に覆われている点で図２０に示す金属膜ＭＦ２と相違する。
図２２に示す金属膜ＭＦ１および金属膜ＭＦ２のそれぞれは、上記実施の形態で説明した金属膜除去工程（図１０参照）において、金属膜ＭＦ１および金属膜ＭＦ２のそれぞれの一部分を選択的に除去することにより得られる。半導体装置ＰＫＧ４の場合、金属膜ＭＦ１および金属膜ＭＦ２のそれぞれが露出しないので、これらの金属膜の酸化を抑制できる。
また、半導体装置ＰＫＧ４の場合、枠部材ＦＬＰの上面ＦＬｔのうちの一部分（外側面ＦＬｓ１に連なる部分および内側面ＦＬｓ２に連なる部分）は接着材ＢＮＤ２と接触している。しかし、ガラス繊維ＧＣの水分が蒸発することにより発生した気体は、相対的に静圧が小さい経路に向かって優先的に流れる。このため、外側面ＦＬｓ１の近傍および内側面ＦＬｓ２の近傍では、気体は枠部材ＦＬＰの側面から排出され易い。つまり、図２２に示す枠部材ＦＬＰの上面ＦＬｔのうち、接着材ＢＮＤ２と密着している部分では、ガラス繊維ＧＣの水分が蒸発した場合でも印加される圧力は小さいので、樹脂ＲＥＳの破壊を抑制できる。
重複する説明は省略するが、枠部材ＦＬＰの下面ＦＬｂのうち、接着材ＢＮＤ１と密着している部分についても同様である。
また、図示は省略するが、半導体装置ＰＫＧ４に対する変形例として、図２２に示す枠部材ＦＬＰを図２１に示す枠部材ＦＬＰ３に置き換えても良い。この場合、上記したように、上面ＦＬｔのうち、接着材ＢＮＤ２と密着している部分では、ガラス繊維ＧＣの水分が蒸発した場合でも印加される圧力は小さいので、樹脂ＲＥＳの破壊を抑制できる。
なお、図１９〜図２２では、金属膜ＭＦ１および金属膜ＭＦ２の両方が設けられた実施態様について説明したが、変形例としては金属膜ＭＦ１および金属膜ＭＦ２のうちのいずれか一方が設けられていても良い。例えば、上記したように、半導体装置の製造工程では、接着材ＢＮＤ２の方が接着材ＢＮＤ１より上方に配置された状態で加熱処理や紫外線照射などを行うプロセスが多い。したがって、接着材ＢＮＤ２の剥離対策を優先的に実施する場合、金属膜ＭＦ１が設けられ、かつ金属膜ＭＦ２は設けられず、枠部材ＦＬＰの下面ＦＬｂが接着材ＢＮＤ１と密着していても良い。この場合、金属膜ＭＦ２一層分ではあるが、半導体パッケージの厚さを薄くすることができる。
また、図１９〜図２２では、枠部材ＦＬＰと接着材ＢＮＤ２との間に介在する部材、および枠部材ＦＬＰと接着材ＢＮＤ１との間に介在する部材として金属膜を示した。しかし、図２３に示す半導体装置ＰＫＧ５のように、枠部材ＦＬＰと接着材ＢＮＤ２との間に樹脂膜ＮＭＦ１が介在していても良い。図２３は、図２０に対する他の変形例である半導体装置が有する枠部材の上面および下面周辺の拡大断面図である。
図２３に示す半導体装置ＰＫＧ５は、枠部材ＦＬＰの上面ＦＬｔと接着材ＢＮＤ２との間に上面ＦＬｔを覆う樹脂膜（部材）ＮＭＦ１が介在している点で図２０に示す半導体装置ＰＫＧ２と相違する。また、図２３に示す半導体装置ＰＫＧ５は、枠部材ＦＬＰの下面ＦＬｂと接着材ＢＮＤ１との間に下面ＦＬｂを覆う樹脂膜（部材）ＮＭＦ２が介在している点で図２０に示す半導体装置ＰＫＧ２と相違する。
図２３に示す樹脂膜ＮＭＦ１は、図１０に示す金属膜除去工程の後、樹脂体ＰＰＢの上面ＦＬｔに例えば図１５に示す接着材ＢＮＤ２よりも粘度が低い液状の樹脂膜ＮＭＦ１を塗布した後、硬化させることにより得られる。同様に、樹脂膜ＮＭＦ２は、図１０に示す金属膜除去工程の後、樹脂体ＰＰＢの下面ＦＬｂに例えば図１５に示す接着材ＢＮＤ２よりも粘度が低い液状の樹脂膜ＮＭＦ２を塗布した後、硬化させることにより得られる。樹脂膜ＮＭＦ１および樹脂膜ＮＭＦ２は、例えば熱硬化性樹脂や紫外線硬化性樹脂を含んでいても良い。
図２３に示す半導体装置ＰＫＧ５の場合、金属膜を除去した後に樹脂膜を形成すると、図１０および図１１を用いて説明した枠部材組立工程よりも工程数が増加する。しかし、樹脂膜ＮＭＦ１は外部に露出していた場合でも酸化し難い点で図２０に示す金属膜ＭＦ１よりも有利である。また、図２１を用いて説明した枠部材ＦＬＰ３のように、上面ＦＬｔの粗さＲｚが粗い場合であっても、樹脂膜ＮＭＦ１、ＮＭＦ２の材料として低粘度の液状の樹脂を用いれば、上面ＦＬｔの凹凸に埋め込まれるので、樹脂ＲＥＳの厚さが薄い部分は、樹脂膜ＮＭＦ１、ＮＭＦ２を構成する硬化した樹脂により補強される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。なお、上記実施の形態中でもいくつかの変形例について説明したが、以下では、上記実施の形態で説明した変形例以外の代表的な変形例について説明する。
＜変形例１＞
例えば、上記実施の形態１および上記実施の形態２では、配線基板上に半導体チップが搭載され、枠部材および蓋部材で囲まれている半導体装置の例として、イメージセンサである半導体チップが配線基板上に搭載されている、イメージセンサパッケージを取り上げて説明した。しかし、上記実施の形態１および上記実施の形態２で説明した半導体装置と同様の構造になっていれば、例えばイメージセンサパッケージの他、種々の変形例に適用可能である。
＜変形例２＞
また例えば、上記実施の形態１と上記実施の形態２とでは、蓋部材ＣＶＧがガラス板（反射防止膜が形成されているものを含む）である実施態様を取り上げて説明した。ガラス板は、可視光に対して透明である他、耐熱性が高い点で蓋部材ＣＶＧとして公的な材料である。ただし、蓋部材ＣＶＧは、ガラス板の他、種々の変形例がある。例えば、樹脂製の板であっても、可視光に対する透明性や耐熱性の要求仕様に適合するものであれば、ガラス板に代えて、蓋部材ＣＶＧとして利用することができる。
＜変形例３＞
また例えば、上記実施の形態１および上記実施の形態２で説明した実施態様では、枠部材ＦＬＰは、上記した基材ＢＳＰと同様に、ガラス繊維ＧＣがシート状に成形されたガラス繊維シートにエポキシ系の熱硬化性樹脂である樹脂ＲＥＳが含浸された、プリプレグ材を硬化させることにより形成されている。しかし、周囲の水分を吸収し、加熱処理や紫外線照射処理によって水分が蒸発する特性を有している部材であれば、上記実施の形態１などで説明した課題と同様の課題が発生する場合がある。例えば、図６に示す樹脂ＲＥＳは、熱硬化性の樹脂として説明したが、液晶ポリマーや、ポリエーテルエーテルケトンなどの樹脂であっても良い。また、樹脂ＲＥＳは、上記した材料の他、炭素粉末（カーボンブラック）などの添加材料を含んでいても良い。
＜変形例４＞
また、例えば、上記の通り種々の変形例について説明したが、各変形例について説明した要旨に矛盾しない範囲内において、上記で説明した各変形例の一部分または全部を互いに組み合わせて適用することができる。
上記した複数の実施の形態は、下記の形態を含む。
（付記１）
以下の工程を含む半導体装置の製造方法：
（ａ）第１上面および前記第１上面の反対側の第１下面を有し、絶縁材料から成る基材と、前記基材の前記第１上面に形成された第１端子と、前記第１上面と対向する第２下面および前記第２下面の反対側の第２上面を有し、前記第１端子が露出するように前記第１上面に形成された第１絶縁膜と、を備える配線基板を準備する工程、
ここで、前記第１絶縁膜の前記第２上面には、第３下面および前記第３下面の反対側の第３上面を有する枠部材が、前記第２上面と前記第３下面とが互いに対向した状態で第１接着材を介して固定され、
前記枠部材の前記第３上面には、前記第３上面を覆う第１部材が配置され、
前記枠部材は、ガラス繊維を含む第１樹脂から成り；
（ｂ）前記（ａ）工程の後、受光部を有する主面、および前記主面の反対側の裏面を有する半導体チップを、前記裏面が前記第２上面と対向するように、ダイボンド材を介して前記第２上面のうちの前記枠部材で囲まれた領域に固定する工程；
（ｃ）前記（ｂ）工程の後、第４下面および前記第４下面の反対側の第４上面を有する蓋部材を、前記第４下面が前記第２上面と対向するように、かつ、前記半導体チップを覆うように、第２接着材を介して前記第１部材の第５上面に固定する工程；
（ｄ）前記（ｃ）工程の後、前記第２接着材に紫外線を照射して、前記第２接着材を硬化させる工程。
（付記２）
第１上面および前記第１上面の反対側の第１下面を有する基材と、前記基材の前記第１上面に形成された第１端子と、前記第１上面と対向する第２下面および前記第２下面の反対側の第２上面を有し、前記第１端子が露出するように前記第１上面に形成された第１絶縁膜と、を備える配線基板と、
第３下面および前記第３下面の反対側の第３上面を有し、前記第１絶縁膜の前記第２上面と前記第３下面とが互いに対向した状態で、第１接着材を介して前記配線基板の前記第１絶縁膜の前記第２上面に固定された枠部材と、
受光部を有する主面、および前記主面の反対側の裏面を有し、前記裏面が前記第１絶縁膜の前記第２上面と対向するように、前記第２上面の前記枠部材で囲まれた領域に搭載された半導体チップと、
第４下面および前記第４下面の反対側の第４上面を有し、前記第４下面が前記第１絶縁膜の前記第２下面と対向するように、かつ、前記半導体チップを覆うように、第２接着材を介して前記枠部材の前記第３上面上に搭載されている蓋部材と、
前記枠部材の前記第３上面と前記第１接着材との間に介在し、前記第３上面を覆う第１部材と、
を含み、
前記枠部材は、ガラス繊維に含浸された第１樹脂から成る、半導体装置。
ＡＲ 反射防止膜
ＢＬ 端子（ボンディングリード、ワイヤ接続部）
ＢＮＤ１、ＢＮＤ２、ＤＢ 接着材
ＢＳＰ 基材（基材層）
ＢＳＰｂ 下面（面、主面）
ＢＳＰｔ 上面（面、主面）
ＢＷ ワイヤ
ＣＢＧ 蓋部材（ガラス板、透明板）
ＣＰ 半導体チップ
ＣＰｂ 裏面（主面、下面）
ＣＰｓ 側面
ＣＰｔ 表面（主面、上面）
ＣＶＧ 蓋部材（ガラス板、透明板）
ＣＶＧｂ 下面（面、主面）
ＣＶＧｓ 側面
ＣＶＧｔ 上面（面、主面）
ＤＶＰ デバイス領域
ＦＬＭ、ＦＬＰ、ＦＬＰ２、ＦＬＰ３、ＦＬＰｈ 枠部材（支持部材、スペーサ、ダム）
ＦＬｂ 下面（面、主面）
ＦＬｓ１ 外側面（側面）
ＦＬｓ２ 内側面（側面）
ＦＬｔ 上面（面、主面）
ＧＣ ガラス繊維
ＧＣＳ ガラス繊維シート
ＧＬＬ ガラス層
ＬＤ 端子（ランド、半田ボール接続部）
ＬＲＰ 受光部
ＭＦ１、ＭＦ２ 金属膜（銅箔）
ＭＦｂ１、ＭＦｂ２ 下面（面、主面）
ＭＦｓ１、ＭＦｓ３ 外側面（側面）
ＭＦｓ２、ＭＦｓ４ 内側面（側面）
ＭＦｔ１、ＭＦｔ２ 上面（面、主面）
ＮＭＦ１、ＮＭＦ２ 樹脂膜（絶縁膜）
ＰＤ パッド（電極パッド、ボンディングパッド、チップ電極）
ＰＫＧ１、ＰＫＧ２、ＰＫＧ３、ＰＫＧ４、ＰＫＧ５ 半導体装置
ＰＰＢ 樹脂体（プリプレグ材）
ＲＥＳ 樹脂
ＳＢ 半田ボール
ＳＬＦ フィラ粒子
ＳＲ 絶縁膜、
ＳＲ１、ＳＲ２ 絶縁膜（ソルダレジスト膜）
ＳＲ１ｂ、ＳＲ２ｂ 下面（面、主面）
ＳＲ１ｔ、ＳＲ２ｔ 上面（面、主面）
ＴＨ 貫通孔
ＴＨＷ 配線
ＵＶＲ 紫外線
ＷＢ、ＷＢＭ 配線基板
ＷＢｂ 下面（面、主面）
ＷＢｔ 上面（面、主面）

Claims (16)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）第１上面および前記第１上面の反対側の第１下面を有し、絶縁材料から成る基材と、前記基材の前記第１上面に形成された第１端子と、前記第１上面と対向する第２下面および前記第２下面の反対側の第２上面を有し、前記第１端子が露出するように前記第１上面に形成された第１絶縁膜と、を備える配線基板を準備する工程、
    ここで、前記第１絶縁膜の前記第２上面には、第３下面および前記第３下面の反対側の第３上面を有する枠部材が、前記第２上面と前記第３下面とが互いに対向した状態で第１接着材を介して固定され、
    前記枠部材は、ガラス繊維を含む第１樹脂から成り、
    前記枠部材の前記第３上面の粗さは、前記第１絶縁膜の前記第２上面の粗さと同じ、または、前記第２上面の粗さより粗くない；
    （ｂ）前記（ａ）工程の後、受光部を有する主面、および前記主面の反対側の裏面を有する半導体チップを、前記裏面が前記第２上面と対向するように、ダイボンド材を介して前記第２上面のうちの前記枠部材で囲まれた領域に固定する工程；
    （ｃ）前記（ｂ）工程の後、第４下面および前記第４下面の反対側の第４上面を有する蓋部材を、前記第４下面が前記第２上面と対向するように、かつ、前記半導体チップを覆うように、第２接着材を介して前記枠部材の前記第３上面に固定する工程；
    （ｄ）前記（ｃ）工程の後、前記第２接着材に紫外線を照射して、前記第２接着材を硬化させる工程。
  2. 請求項１において、
    前記（ａ）工程には、以下の工程が含まれる、半導体装置の製造方法：
    （ａ１）ガラス繊維シートを樹脂層に浸し、前記ガラス繊維シートに前記第１樹脂を含浸させる工程；
    （ａ２）前記（ａ１）工程の後、第１金属膜および第２金属膜で前記ガラス繊維シートを含有する樹脂体を挟み、前記第１金属膜および前記第２金属膜と前記樹脂体とを圧着する工程；
    （ａ３）前記樹脂体が硬化した後、前記第１金属膜および前記第２金属膜のそれぞれを取り除き、前記第３上面および前記第３下面を露出させる工程。
  3. 請求項１において、
    前記配線基板は、前記基材の前記第１下面に形成された第２端子を有し、
    （ｅ）前記（ｄ）工程の後、前記第２端子に半田ボールを接合する工程；
    を含む、半導体装置の製造方法。
  4. 請求項１において、
    前記第１絶縁膜は、ガラス繊維を含んでいない、半導体装置の製造方法。
  5. 第１上面および前記第１上面の反対側の第１下面を有する基材と、前記基材の前記第１上面に形成された第１端子と、前記第１上面と対向する第２下面および前記第２下面の反対側の第２上面を有し、前記第１端子が露出するように前記第１上面に形成された第１絶縁膜と、を備える配線基板と、
    第３下面および前記第３下面の反対側の第３上面を有し、前記第１絶縁膜の前記第２上面と前記第３下面とが互いに対向した状態で、第１接着材を介して前記配線基板の前記第１絶縁膜の前記第２上面に固定された枠部材と、
    受光部を有する主面、および前記主面の反対側の裏面を有し、前記裏面が前記第１絶縁膜の前記第２上面と対向するように、ダイボンド材を介して前記第２上面のうちの前記枠部材で囲まれた領域に固定された半導体チップと、
    第４下面および前記第４下面の反対側の第４上面を有し、前記第４下面が前記第１絶縁膜の前記第２下面と対向するように、かつ、前記半導体チップを覆うように、第２接着材を介して前記枠部材の前記第３上面上に固定されている蓋部材と、
    を含み、
    前記枠部材は、ガラス繊維を含む第１樹脂から成り、
    前記枠部材の前記第３上面の粗さは、前記第１絶縁膜の前記第２上面の粗さと同じ、または、前記第２上面の粗さより粗くない、半導体装置。
  6. 請求項５において、
    前記枠部材の前記第３上面の粗さは、前記半導体チップの前記裏面の粗さと同じ、または、前記裏面の粗さより粗くない、半導体装置。
  7. 請求項５において、
    前記枠部材は、厚さ方向において、前記第３上面と前記第３下面との間に位置する第３内側面および第３外側面を有し、
    前記第３外側面において、前記ガラス繊維の一部分が前記第１樹脂から露出している、半導体装置。
  8. 請求項５において、
    前記枠部材は、厚さ方向において、前記第３上面と前記第３下面との間に位置する第３内側面および第３外側面を有し、
    前記蓋部材は、厚さ方向において、前記第４上面と前記第４下面との間に位置する第４側面を有し、
    平面視において、前記第４側面は、前記第３内側面と前記第３外側面との間に位置している、半導体装置。
  9. 請求項５において、
    前記枠部材の前記第３上面と前記第１接着材との間には、前記第３上面を覆う第１部材が介在している、半導体装置。
  10. 請求項９において、
    前記枠部材は、厚さ方向において、前記第３上面と前記第３下面との間に位置する第３内側面および第３外側面を有し、
    前記第１部材は、銅を主成分とする金属材料から成り、かつ、前記第３上面と対向する第５下面、前記第５下面の反対側の第５上面、および厚さ方向において、前記第５上面と前記第５下面との間に位置する第５外側面および第５内側面を有し、
    平面視において、前記第５外側面および第５内側面のそれぞれは、前記第３内側面と前記第３外側面との間に位置し、かつ、前記第５外側面は、前記第１接着材に覆われている、半導体装置。
  11. 請求項９において、
    前記第１部材は、前記第３上面と対向する第５下面、および前記第５下面の反対側の第５上面を有し、前記第５上面の粗さは、前記枠部材の前記第３上面の粗さより粗い、半導体装置。
  12. 請求項９において、
    前記枠部材の前記第３下面と前記第２接着材との間には、前記第３下面を覆う第２部材が介在している、半導体装置。
  13. 請求項５において、
    前記第２接着材は紫外線硬化性樹脂であって、
    前記第２接着材と前記枠部材の前記第３上面とは互いに密着している、半導体装置。
  14. 請求項１３において、
    前記枠部材の前記第３上面の粗さは、前記枠部材の前記第３下面の粗さより粗くない、半導体装置。
  15. 請求項５において、
    前記配線基板は、前記基材の前記第１下面に形成された第２端子を有し、
    前記第２端子には、半田ボールが接合され、
    前記枠部材の前記第３下面の粗さは、前記第１絶縁膜の前記第２上面の粗さと同じ、または前記第２上面の粗さより粗くない、半導体装置。
  16. 請求項５において、
    前記第１絶縁膜は、ガラス繊維を含んでいない、半導体装置。
JP2016178444A 2016-09-13 2016-09-13 半導体装置の製造方法および半導体装置 Pending JP2018046092A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016178444A JP2018046092A (ja) 2016-09-13 2016-09-13 半導体装置の製造方法および半導体装置
US15/658,776 US10103188B2 (en) 2016-09-13 2017-07-25 Method of manufacturing semiconductor device and semiconductor device
CN201710793111.6A CN107818999B (zh) 2016-09-13 2017-09-06 半导体装置的制造方法以及半导体装置
TW106130557A TW201817017A (zh) 2016-09-13 2017-09-07 半導體裝置之製造方法及半導體裝置
US16/133,805 US20190019827A1 (en) 2016-09-13 2018-09-18 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016178444A JP2018046092A (ja) 2016-09-13 2016-09-13 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2018046092A true JP2018046092A (ja) 2018-03-22

Family

ID=61560458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016178444A Pending JP2018046092A (ja) 2016-09-13 2016-09-13 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (2) US10103188B2 (ja)
JP (1) JP2018046092A (ja)
CN (1) CN107818999B (ja)
TW (1) TW201817017A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7292828B2 (ja) * 2018-04-27 2023-06-19 キヤノン株式会社 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847839B2 (ja) * 1995-06-12 2006-11-22 シチズン時計株式会社 半導体装置
JPH10284648A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd 半導体装置
JP4388209B2 (ja) * 2000-07-14 2009-12-24 京セラ株式会社 光半導体素子収納用パッケージ
JP2002289718A (ja) 2001-03-27 2002-10-04 Kyocera Corp 固体撮像装置
JP2005197659A (ja) * 2003-12-08 2005-07-21 Sony Corp 光学装置及び画像生成装置
JP2005175686A (ja) * 2003-12-09 2005-06-30 Seiko Epson Corp 圧電デバイスおよび蓋体の製造方法ならびに圧電デバイスを利用した携帯電話装置および圧電デバイスを利用した電子機器
JP2005236067A (ja) * 2004-02-20 2005-09-02 Dainippon Printing Co Ltd 配線基板と配線基板の製造方法、および半導パッケージ
JP5821242B2 (ja) 2011-03-31 2015-11-24 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR20130087249A (ko) * 2012-01-27 2013-08-06 삼성전자주식회사 반도체 장치 및 이를 이용한 이미지 센서 패키지
JP5903973B2 (ja) * 2012-03-26 2016-04-13 Tdk株式会社 電子部品内蔵基板及びその製造方法
JP2013218245A (ja) * 2012-04-12 2013-10-24 Seiko Epson Corp 光学素子、撮像装置、カメラ及び光学素子の製造方法
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
TWI523208B (zh) * 2013-01-10 2016-02-21 精材科技股份有限公司 影像感測晶片封裝體及其製作方法
JP5633095B2 (ja) * 2013-02-08 2014-12-03 新光電気工業株式会社 半導体パッケージの製造方法および半導体パッケージ
EP3051583B1 (en) * 2013-09-27 2018-09-19 Renesas Electronics Corporation Semiconductor device and manufacturing method for same
JP6354297B2 (ja) * 2014-04-30 2018-07-11 旭硝子株式会社 カバーガラス、および、その製造方法
TW201628263A (zh) * 2014-10-02 2016-08-01 羅傑斯公司 磁─介電基材
JP2016111285A (ja) * 2014-12-10 2016-06-20 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
TW201817017A (zh) 2018-05-01
US10103188B2 (en) 2018-10-16
CN107818999A (zh) 2018-03-20
US20190019827A1 (en) 2019-01-17
CN107818999B (zh) 2024-05-24
US20180076245A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
JP5077448B2 (ja) 半導体チップ内蔵配線基板及びその製造方法
KR101193212B1 (ko) 반도체 칩 내장 배선 기판 및 그 제조 방법
WO2014174931A1 (ja) 電子部品、電子部品の製造方法、および、回路基板
JP5385411B2 (ja) 半導体構造および半導体構造の製造方法
JP5604876B2 (ja) 電子装置及びその製造方法
TWI629522B (zh) Photoelectric hybrid substrate and preparation method thereof
WO2017208724A1 (ja) 光学モジュール、モジュール及びその製造方法
JP4782522B2 (ja) 光機能素子パッケージ及びその製造方法
TWI429043B (zh) 電路板結構、封裝結構與製作電路板的方法
JP2005303267A (ja) 積層型電子部品
TWI575622B (zh) 製造半導體構件的方法及相關的半導體構件
JPWO2010007715A1 (ja) 部品内蔵モジュールの製造方法
JP2018046092A (ja) 半導体装置の製造方法および半導体装置
US11264334B2 (en) Package device and method of manufacturing the same
JP2005123559A (ja) 強化散熱型パッケージ構造及びその形成方法
JP2005286284A (ja) 機能素子実装モジュール並びに光機能素子実装モジュール及びその製造方法
JP2007035779A (ja) リードレス中空パッケージ及びその製造方法
KR101842938B1 (ko) 캐비티기판 제조방법
JP5299106B2 (ja) 撮像素子モジュール
JP4089629B2 (ja) 光センサモジュール
JPH0342860A (ja) フレキシブルプリント配線板
JP2004343638A (ja) 光デバイス及びその製造方法、光モジュール並びに電子機器
JP2005217322A (ja) 固体撮像装置用半導体素子とそれを用いた固体撮像装置
JP6940373B2 (ja) 受光装置
JP6009844B2 (ja) 中継基板及びその製造方法