TW201817017A - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TW201817017A
TW201817017A TW106130557A TW106130557A TW201817017A TW 201817017 A TW201817017 A TW 201817017A TW 106130557 A TW106130557 A TW 106130557A TW 106130557 A TW106130557 A TW 106130557A TW 201817017 A TW201817017 A TW 201817017A
Authority
TW
Taiwan
Prior art keywords
top surface
frame member
semiconductor device
insulating film
thickness
Prior art date
Application number
TW106130557A
Other languages
English (en)
Inventor
牛山吉孝
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201817017A publication Critical patent/TW201817017A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明之目的在於提高半導體裝置之性能。 為達到上述目的，一實施形態之半導體裝置PKG1之製造方法包含以下步驟：在固定於配線基板WB上之框構件頂面，藉由接著材料BND2搭載蓋構件CVG；及將紫外線照射在搭載於框構件FLP上之接著材料BND2上，使接著材料BND2硬化。配線基板WB具有基材BSP及覆蓋基材BSP之絕緣膜SR1，且框構件FLP及半導體晶片搭載(固定)在絕緣膜SR1之頂面SR1t上。框構件FLP含有玻璃纖維GC。此外，框構件FLP之頂面FLt的粗度與絕緣膜SR1之頂面SR1t的粗度相同或比絕緣膜SR1之頂面SR1t的粗度小。

Description

半導體裝置之製造方法及半導體裝置
本發明係關於半導體裝置之製造方法及半導體裝置，且關於適用於搭載在基材上之半導體晶片被蓋構件覆蓋的半導體裝置的有效技術。
日本特開2013-243341號公報(專利文獻1)記載了搭載在基板上之電子裝置被框體及蓋體覆蓋的電子部件。此外，專利文獻1記載了光硬化性樹脂及熱硬化性樹脂等作為接著框體及蓋體之接合材的例子。
此外，日本特開2002-289718號公報(專利文獻2)記載了搭載在基板上之固體成像元件被框體及蓋體覆蓋的固體成像裝置。專利文獻2記載了藉由紫外線硬化性樹脂接著框體之頂面及蓋體。此外，專利文獻2記載了列舉作為框體之材料中包含玻璃環氧樹脂。
另外，日本特開2012-217021號公報(專利文獻3)記載了搭載在基板上之固體成像元件被框構件及光學構件(蓋構件)覆蓋的固體成像裝置。專利文獻3記載了藉由熱硬化性樹脂接著框構件及基板，且藉由紫外線硬化性樹脂接著框構件及光學構件。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2013-243341號公報 [專利文獻2]日本特開2002-289718號公報 [專利文獻3]日本特開2012-217021號公報
[發明所欲解決的問題] 例如，影像感測器等之安裝態樣包括藉由玻璃板等之蓋構件覆蓋搭載在配線基板上之半導體晶片的半導體裝置。使用如影像感測器地具有受光部之半導體晶片時，半導體裝置需要以下之結構。即，可對受光部照射可見光之結構、及保護半導體晶片不受外力破壞之結構。
兼具上述兩個結構之構造宜為如下之半導體裝置。即，半導體晶片搭載在固定於配線基板之框構件內側，即在平面圖中被框構件包圍之區域內。此外，該半導體晶片固定在框構件上且被由如玻璃板之可見光透射性材料形成的蓋構件覆蓋。上述構造之半導體裝置由於可互相獨立地製造框構件及蓋構件，在製造效率方面是理想的。
但是，依據本申請案發明人之檢討，了解到即使在上述構造之半導體裝置的情形中，由提高製品之可靠性等的觀點來看仍有改善餘地。例如，在將框構件及蓋構件固定在配線基板上之構造中，有時在各構件之接著界面中的一部份中接著材料與構件剝離，成為半導體晶片之可靠性降低的原因。
其他課題及新特徵可由本說明書之記載及添附圖式了解。 [解決問題的手段]
一實施形態之半導體裝置之製造方法包含以下步驟：在固定於配線基板上之框構件頂面，藉由接著材料固定蓋構件；及將紫外線照射在固定於上述框構件上之上述接著材料上，使上述接著材料硬化。上述配線基板具有基材及覆蓋上述基材之絕緣膜，且上述框構件及半導體晶片固定在上述絕緣膜之頂面上。上述框構件含有玻璃纖維。此外，上述框構件之頂面的粗度與上述絕緣膜之頂面的粗度相同或比上述絕緣膜之頂面的粗度小。 [發明的功效]
依據上述一實施形態，可提高半導體裝置之性能。
(本申請案之記載形式、基本用語、用法之說明) 在本申請案中，實施態樣之記載雖然依需要為了方便分成多數段等來記載，但除了特別明示不是那樣之意思以外，該等段不是互相獨立個體，且不論記載之前後，單一例各部分之一部分係另一部分的一部份細節或者一部份或全部變形例等。此外，原則上，同樣之部分省略重複之說明。另外，實施態樣中之各構成元件，除了特別明示不是那樣之意思的情形、理論上限定於該數之情形及由文脈可知不是那樣之情形以外，不是必要的。
同樣地在實施態樣等之記載中，關於材料、組成等，即使說是「由A形成X」，除了特別明示不是那樣之意思的情形及由文脈可知不是那樣之情形以外，不排除包含A以外之元件。例如，就成分而言，意味「包含A作為主要成分的X」等。例如，即使說是「矽構件」等，亦不是限定於純矽，而是當然亦包含SiGe(矽鍺)合金、其他以矽為主要成分之多元合金及包含其他添加物等之構件等。此外，即使說是金鍍層、Cu層、鎳鍍層等，除了特別明示不是那樣之意思以外，不僅純粹者，亦包含分別以金、Cu、鎳等為主要成分之構件。
另外，提及特定數值、數量時，除了特別明示不是那樣之意思的情形、理論上限定於該數之情形及由文脈可知不是那樣之情形以外，可為超過該特定數值之數值，或小於該特定數值之數值。
此外，在實施形態之各圖中，同一或同樣之部分用類似之記號或參考號碼表示，且原則上不重複說明。
另外，在本申請案中，雖然有時使用頂面、或底面之用語，但在半導體封裝體之安裝態樣中，因為存在各種態樣，所以安裝半導體封裝體後，亦有例如頂面配置於底面之下方的情形。在本申請案中，以半導體封裝體之安裝面側的面為底面，且以位於安裝面之相反側的面為頂面來說明。
此外，在添附圖式中，相反地，在變得繁雜時或與空隙之區別明確時，有時即使是剖面亦省略陰影線等。與此相關的是，在由說明等了解之情形等中，即使是平面地封閉之孔，有時亦省略背景之輪廓線。另外，雖然不是剖面，但由於明示不是空隙或明示區域之邊界，亦有加上陰影線或點圖案之情形。
(實施形態1) 在本實施形態中，提出影像感測器之半導體晶片搭載在配線基板上的影像感測器封裝體，作為半導體晶片搭載在配線基板上且被框構件及蓋構件包圍之半導體裝置的例子來說明。
＜半導體裝置＞ 首先，利用圖3說明本實施形態之半導體裝置PKG1的結構。本實施形態之半導體裝置PKG1具有配線基板WB及搭載在配線基板WB上之半導體晶片CP。圖1係本實施形態之半導體裝置的平面圖，且圖2係顯示圖1所示之半導體裝置內部構造的平面圖。此外，圖3係沿圖1之A-A線的剖面圖。圖4係圖3所示之框構件周邊的放大剖面圖。另外，在圖2及圖3中，用雙虛線包圍並附加符號LRP來顯示形成於半導體晶片CP之表面CPt側的受光部區域。此外，在圖2中顯示移除圖3所示之蓋構件CVG、及將蓋構件CVG固定在框構件FLP上之接著材料BND2的圖示的狀態。另外，在圖4中示意地顯示框構件FLP含有之玻璃纖維GC，且省略框構件FLP之陰影線。
如圖1至圖3所示地，本實施形態之半導體裝置PKG1具有：配線基板WB；框構件(支持構件、分隔件、擋板)FLP，其固定在配線基板WB上。此外，半導體裝置PKG1具有：半導體晶片CP，其搭載在框構件FLP之內側(請參照圖2及圖3)；及蓋構件(玻璃板、透明板)CVG，其以覆蓋半導體晶片CP之方式固定在框構件FLP上(請參照圖1及圖3)。
如圖3所示，配線基板(基板)WB具有：頂面WBt，其作為晶片搭載面；及底面WBb，其位於頂面WBt之相反側且作為安裝面。在本實施形態中，頂面WBt及底面WBb分別為四角形。此外，配線基板WB具有：基材BSP，其包含絕緣材料；絕緣膜(阻焊膜)SR1，其覆蓋基材BSP之頂面BSPt；及絕緣膜(阻焊膜)SR2，其覆蓋基材BSP之底面BSPb。
基材BSP具有：頂面(面、主面)BSPt；及底面(面、主面)BSPb，其位於頂面BSPt之相反側。基材BSP係由絕緣材料形成之構件，且例如在圖3所示之例中係由單層構造形成。構成基材BSP之絕緣層具有玻璃纖維。具體而言，例如，藉由使在玻璃纖維片中含浸環氧系熱硬化性樹脂的所謂預浸材硬化來形成。使預浸材硬化之絕緣材料有時稱為玻璃環氧樹脂。基材BSP包含玻璃纖維時，配線基板WB之強度提高。此外，圖3所示之配線基板WB的基材BSP雖然是單層構造之絕緣層，但可使用各種變形例。例如，基材BSP可為多數絕緣層與多數配線層交互地積層之構造。在此情形中，可使配線基板WB具有之配線層數形成多層構造。此外，基材BSP具有多數絕緣層時，亦可多數絕緣層中之一部份包含玻璃纖維，而另一部份不含玻璃纖維。另外，依據配線基板WB要求之強度，構成基材BSP之絕緣層亦有時不含玻璃纖維。
此外，多數端子(接合導線、線連接部)BL及絕緣膜(阻焊膜、保護膜)SR1配置在基材BSP之頂面BSPt上。絕緣膜SR1係覆蓋基材BSP之頂面BSPt的大部份的絕緣膜，且如圖3所示地，具有與頂面BSPt對向之底面(面、主面、背面)SR1b及位於底面SR1b之相反側的頂面(面、主面、表面)SR1t。絕緣膜SR1具有作為保護形成於配線基板WB最上層之配線圖案的保護膜的機能。因為絕緣膜SR1係形成於配線基板WB最上層之膜，所以絕緣膜SR1之頂面SR1t兼作配線基板WB之頂面WBt。
此外，開口部設於絕緣膜SR1中，且在該開口部中，多數端子BL露出。端子BL係藉由線BW連接於半導體晶片CP的半導體裝置PKG1之內部連接端子。多數端子BL由例如銅等之金屬材料形成，且係圖案化之導體圖案。另外，在圖2所示之例子中，多數端子BL排列在半導體晶片CP之周圍。此外，在圖2所示之例子中，雖然顯示使多數端子BL個別地露出之開口部形成於絕緣膜SR1中的例子，但開口部之大小或形狀有各種變形例。例如，亦可在絕緣膜SR1中形成使相鄰之多數端子BL一起露出的大開口部。
此外，如圖3所示地，多數端子(焊接區、焊料球連接部)LD及絕緣膜(阻焊膜、保護膜)SR2配置在基材BSP之底面BSPb上。絕緣膜SR2係覆蓋基材BSP之底面BSPb的大部分的絕緣膜，且如圖3所示地，具有與底面BSPb對向之頂面(面、主面、表面)SR2t及位於底面SR2t之相反側的底面(面、主面、背面)SR2b。絕緣膜SR2具有作為保護形成於配線基板WB最下層之配線圖案的保護膜的機能。因為絕緣膜SR2係形成於配線基板WB最下層之膜，所以絕緣膜SR2之底面SR2b兼作配線基板WB之底面WBb。
此外，開口部設於絕緣膜SR2中，且在該開口部中，多數端子LD露出。端子LD係藉由焊料球SB連接於半導體裝置PKG1之外部機器的半導體裝置PKG1之外部連接端子。多數端子LD由例如銅等之金屬材料形成，且係圖案化之導體圖案。藉由電性連接基材BSP頂面BSPt之配線層及底面BSPb之配線層的層間導電路的配線(層間導電路、貫穿孔配線、通路配線)THW，端子LD與形成於頂面BSPt之端子BL電性連接。多數端子LD及多數端子BL分別藉由配線THW電性連接。此外，多數端子LD分別接合焊料球SB。與端子LD同樣地，多數焊料球SB可分別視為半導體裝置PKG1之外部連接端子。另外，在圖3所示之例子中，雖然顯示使多數端子LD個別地露出之開口部形成於絕緣膜SR2中的例子，但開口部之大小或形狀有各種變形例。例如，亦可在絕緣膜SR2中形成使相鄰之多數端子LD一起露出的大開口部。
絕緣膜SR1及絕緣膜SR2，如上所述地，具有作為覆蓋形成於配線基板WB最上層或最下層之配線圖案等之導體圖案的保護膜的機能。因此，由不使基材BSP與絕緣膜SR1、SR2間產生間隙之觀點來看，絕緣膜SR1及絕緣膜SR2宜為比基材BSP柔軟之材料。若絕緣膜SR1(或絕緣膜SR2)至少在配置於基材BSP上時具有柔軟性，則可仿照起因於導體圖案之凹凸而密接於基材BSP之頂面BSPt或底面BSPb。此外，因為配線基板WB之強度主要由基材BSP之強度決定，所以絕緣膜SR1及絕緣膜SR2不需要基材BSP程度之強度。因此，在本實施形態1中，使用由不含玻璃纖維之樹脂形成的絕緣膜SR1及絕緣膜SR2。因此，絕緣膜SR1之頂面SR1t及絕緣膜SR2之底面SR2b之平坦度(特別是未覆蓋分別形成於基材BSP之頂面BSPt及底面BSPb的導體圖案部分的平坦度)分別比包含玻璃纖維之樹脂表面的平坦度高。換言之，由不含玻璃纖維之樹脂形成之絕緣膜SR1及絕緣膜SR2，相較於包含玻璃纖維之樹脂，表面粗度值可減少(較不粗)。因此，絕緣膜SR1之頂面SR1t及絕緣膜SR2之底面SR2b的粗度(特別是未覆蓋分別形成於基材BSP之頂面BSPt及底面BSPb的導體圖案部分的粗度)分別比包含玻璃纖維之樹脂表面的粗度小。此外，構成絕緣膜SR1及絕緣膜SR2之樹脂的組成沒有特別限制，可使用例如一般市售之有機樹脂作為阻焊劑。作為阻焊劑使用之樹脂中可包含，例如，具有自由基之感光性聚合物、交聯劑(例如環氧樹脂等)、各種硬化起始劑(光硬化起始劑或熱硬化起始劑)及填充劑等。此外，在本實施形態1中，雖然說明使用不含玻璃纖維之樹脂作為絕緣膜SR1(或絕緣膜SR2)，但亦可使用包含玻璃纖維之樹脂作為絕緣膜SR1(或絕緣膜SR2)。但是，絕緣膜SR1之頂面SR1t係搭載(固定)半導體晶片CP及框構件FLP等之部件的部件搭載面(部件固定面)。因此，由穩定地固定部件在頂面SR1t上之觀點來看，即使使用包含玻璃纖維之樹脂作為絕緣膜SR1時，絕緣膜SR1之頂面SR1t亦宜平坦化至與使用不含玻璃纖維之樹脂時相同的程度。
此外，半導體晶片CP搭載在配線基板WB之頂面WBt上。如圖3所示地，半導體晶片CP具有：表面(主面、頂面)CPt；與表面CPt之相反側的背面CPb；及側面CPs，其位於表面CPt與背面CPb之間(請參照圖2)，且如圖2所示地在平面圖中形成平面積比配線基板WB小之四角形的外形形狀。
半導體晶片CP具有形成於表面CPt上之多數墊(電極墊、接合墊、晶片電極)PD。在圖2所示之例子中，多數墊PD分別沿構成表面CPt之外緣的四邊(沿側面CPs)排列。此外，在圖3所示之例子中，在背面CPb與配線基板WB之頂面WBt對向配置的狀態下，半導體晶片CP藉由接著材料DB搭載在頂面WBt上。如此之搭載方式稱為面向上安裝方式。
半導體晶片CP(詳而言之，半導體晶片CP之半導體基板)由例如矽(Si)形成。此外，覆蓋半導體晶片CP之基材及配線的絕緣膜形成於表面CPt上，且多數墊PD之表面分別在形成於該絕緣膜之開口部中，由絕緣膜露出。此外，多數墊PD分別由金屬形成，且在本實施形態中由例如鋁(Al)形成。
在圖2及圖3所示之例子中，半導體晶片CP係具有配置了形成於表面CPt側之多數影像感測器元件(受光元件)的受光部LRP的所謂影像感測器晶片。影像感測器元件係，例如，利用CMOS(互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor))讀出由光二極體(光電轉換電路)輸出之電信號的固體成像元件。配置在半導體晶片CP之表面CPt側的受光部LRP中的多數影像感測器元件與形成於表面CPt之周緣部的多數墊PD電性連接。
半導體晶片CP之多數墊PD藉由由例如金(Au)或銅(Cu)等之金屬材料形成的多數線(導電性構件)BW與配線基板WB之多數端子BL電性連接。線BW之一端部接合於半導體晶片CP之墊PD，且另一端部接合於配線基板WB之端子BL。在具有影像感測器晶片等之感測器晶片的半導體封裝體的情形中，大多必須使感測器部呈可觀察之狀態。因此，在圖2及圖3所示之例子中，藉由面向上安裝方式搭載半導體晶片CP，且藉由線BW電性連接半導體晶片CP及配線基板WB。
但是，亦可在半導體晶片CP之背面CPb側形成由多數影像感測器元件構成之受光部LRP，作為對本實施形態之變形例。在此情形中，為使背面CPb呈可觀察之狀態，半導體晶片CP係在表面CPt側與配線基板WB之頂面WBt對向的狀態下搭載在配線基板WB上。如此之搭載方法稱為面向下安裝方式。此外，在此情形中，在半導體裝置PKG1之厚度方向(圖3所示之Z方向)上，半導體晶片CP之墊PD與多數端子BL重疊且藉由未圖示之凸塊電極電性連接。如此，藉由凸塊電極電性連接半導體晶片CP之墊PD及配線基板WB之端子BL的方法稱為倒裝晶片連接方式。
此外，如圖2所示地，在由配線基板WB之頂面WBt觀看之平面圖中，框構件FLP固定(配置)在半導體晶片CP之周圍，且圖1所示之蓋構件CVG固定在框構件FLP上。由提高半導體裝置PKG1之可靠性的觀點來看，宜保護半導體晶片之墊PD或受光部LRP。此外，如本實施形態地連接線BW於墊PD時，為抑制線BW因外力變形，最好亦保護線BW。
但是，在半導體裝置PKG1之情形中，由於必須在受光部LRP上照射光，難以採用一般用來保護線BW或半導體晶片CP之樹脂密封方法。因此，半導體裝置PKG1如圖2所示地藉由框構件FLP保護半導體晶片CP之周圍，且如圖3所示地用蓋構件CVG覆蓋半導體晶片CP，並藉由該蓋構件CVG保護半導體晶片CP之表面CPt側。
如圖4所示地，框構件FLP具有：底面(面、主面)FLb，其與絕緣膜SR1之頂面SR1t對向；及頂面(面、主面)FLt，其位於底面FLb之相反側。框構件FLP在絕緣膜SR1之頂面SR1t與框構件FLP之底面FLb互相對向的狀態下，藉由接著材料BND1固定在配線基板WB上。雖然細節會在稍後說明，但接著材料BND1係環氧系樹脂等，包含熱硬化性樹脂材料作為主成分之所謂熱硬化性樹脂。
此外，框構件FLP具有：在框構件FLP之厚度方向(圖4所示之Z方向)上，位於頂面FLt與底面FLb之間的外側面FLs1及內側面FLs2。在平面圖中，外側面FLs1係比內側面FLs2更靠近配線基板WB之周緣部側的側面。此外，內側面FLs2係與半導體晶片CP(請參照圖3)等之構件對向的面。如圖2及圖3所示地，半導體晶片CP在平面圖中係搭載於被框構件FLP包圍之區域中。框構件FLP係配置成連續地包圍半導體晶片CP之周圍。
此外，如圖4所示地，框構件FLP與上述基材BSP同樣地具有玻璃纖維。具體而言，藉由使環氧系熱硬化性樹脂之樹脂RES含浸在玻璃纖維GC成形為片狀之玻璃纖維片中的所謂預浸材硬化來形成。因為框構件FLP包含玻璃纖維GC，所以蓋構件CVG之支持強度提高。雖然細節會在稍後說明，但框構件FLP之形狀係在使預浸材硬化後，藉由去除框形之內側部分的構件(玻璃纖維GC及硬化後之樹脂RES)來形成。因此，分別在框構件FLP之外側面FLs1及內側面FLs2中，玻璃纖維GC之一部分露出。另一方面，在框構件FLP之頂面FLt及底面FLb，玻璃纖維GC未露出。
此外，蓋構件CVG具有：底面CVGb，其與配線基板WB之頂面WBt對向；及頂面CVGt，其位於底面CVGb之相反側。另外，蓋構件CVG具有：在蓋構件CVG之厚度方向(圖4所示之Z方向)上，位於頂面CVGt與底面CVGb之間的側面CVGs。
如圖3所示地，蓋構件CVG以底面CVGb與絕緣膜SR1之頂面SR1t及半導體晶片CP之表面CPt對向的方式，藉由接著材料BND2搭載在框構件FLP之頂面FLt上。接著材料BND2密接於框構件FLP之頂面FLt。換言之，接著材料BND2與框構件FLP之頂面FLt互相密接。此外，雖然細節會在稍後說明，但接著材料BND2係包含藉由照射紫外線而硬化之樹脂成分作為主成分的所謂紫外線硬化性樹脂。
蓋構件CVG係對可見光為透明之玻璃板，且可由蓋構件CVG之頂面CVGt側觀察半導體晶片CP(請參照圖2)之受光部LRP(請參照圖2)。例如，在圖3及圖4所示之例子中，蓋構件CVG之光學特性如下。即，蓋構件CVG對400nm至700nm之波長區域的光的絕對反射率為1%以下。此外，蓋構件CVG對450nm至650nm之波長區域的光的絕對反射率為0.5%以下。
此外，蓋構件CVG雖然可由一層構造之玻璃層構成，但亦可為使蓋構件CVG之光學特性提高的各種光學機能膜積層而成的構造。例如，圖4所示之蓋構件CVG分別在作為基材之玻璃層GLL的頂面及底面形成防止反射膜AR。防止反射膜AR係具有與玻璃層GLL不同之折射率的薄膜，且由無機材料形成。防止反射膜AR係形成為分別覆蓋玻璃層GLL之頂面及底面。藉由積層具有與玻璃層GLL不同折射率之防止反射膜AR，在各構件之邊界面反射之反射光中產生相位差。反射光因該相位差而以互相抵消之方式干涉，藉此可減少蓋構件CVG全體之反射率。
此外，除了上述防止反射膜AR以外，亦可形成各種光學機能膜作為蓋構件CVG之變形例。例如，具有反射或吸收紅外線(infrared ray)之特性的無機膜(以下，記載為IR薄膜)可形成於蓋構件CVG之頂面CVGt及底面CVGb中之任一面或兩面上。此外，例如，防止反射膜AR可形成於蓋構件CVG之頂面CVGt及底面CVGb中之任一面上，而IR薄膜形成於另一面上。另外，例如，在蓋構件CVG之頂面CVGt及底面CVGb中之任一面中，玻璃層GLL亦可露出。此外，蓋構件CVG之另一變形例可沒有玻璃層，且係由對可見光為透明之樹脂材料(透明樹脂材料)形成的板構件(圖示省略)。在此情形中，宜與使用上述玻璃板時之例子相同程度地具有對可見光的透明性。
＜蓋構件與框構件之接著部分的細節＞ 接著，說明框構件FLP與蓋構件CVG之接著部分的構造。如上所述地，半導體裝置PKG1係藉由用框構件FLP及蓋構件CVG包圍半導體晶片CP之周圍及上部來保護半導體晶片CP。但是，依據本申請案發明人之檢討發現，蓋構件CVG接著固定於框構件FLP之部分中，蓋構件CVG會由於接著材料BND2與框構件FLP之接著介面的狀態而由框構件FLP剝離。以下，說明藉由本申請案發明人之檢討得到之知識及課題之解決手段。
與半導體裝置PKG1同樣地，本申請案發明人藉由作為影像感測器之半導體晶片搭載在配線基板上的影像感測器封裝體的迴焊耐熱性試驗進行評價。迴焊耐熱性試驗係藉由以下方法實施。首先，由包裝材取出與製品同樣地包裝之影像感測器封裝體，並在預先設定之環境條件下(溫度：125℃、時間：24小時以上)放置，接著，在溫度30℃且濕度60%下放置48小時、72小時或168小時，作為前處理。接著，對前處理後之影像感測器封裝體，實施假設安裝時之迴焊步驟的加熱處理。雖然藉由安裝時使用之焊料等之條件來設定加熱條件等，但反複實施多次(例如大約3次)到達例如大約260℃之溫度的溫度分布。
對多數影像感測器封裝體實施上述迴焊耐熱性試驗，結果確認在一部份之影像感測器封裝體中，在接著蓋構件與框構件之接著材料中產生剝離。因此，本申請案發明人進行產生剝離之封裝體的分析，獲得以下知識。即，確認上述剝離產生在接著材料與框構件之接著界面附近。此外，確認在產生剝離之封裝體中，在剝離之接著界面或接著材料中形成多數小氣泡。
本申請案發明人依據上述知識進一步進行檢討，結果可考慮上述剝離係因以下機構產生。即，若框構件包含之玻璃纖維吸收水分，該水分會在迴焊步驟中蒸發。此時，雖然因存在框構件中之側面附近的水分蒸發而產生之氣體(水蒸氣)由該框構件之側面排出框構件外，但因水分浸入到框構件內部(遠離側面之位置)之水分蒸發而產生的氣體(水蒸氣)朝向框構件之頂面方向移動。此時，在框構件之頂面，在玻璃纖維由樹脂露出之部分或覆蓋玻璃纖維之樹脂厚度薄的部分中，因水分蒸發而產生之氣體(水蒸氣)由框構件之頂面排出。接著，水蒸氣蓄積在接著材料與框構件之接著界面，結果，在該水蒸氣蓄積之部分中，產生上述剝離。此外，本申請案發明人確認之多數氣泡考慮是水分由框構件之頂面側蒸發的痕跡。
在此，使用圖5及圖6說明框構件頂面之粗度與水蒸氣侵入框構件之頂面的關係。圖5係對本實施形態之檢討例的框構件頂面的放大剖面圖。圖6係圖4所示之框構件頂面及底面的放大剖面圖。如圖5所示地，在本申請案發明人檢討之影像感測器封裝體的情形中，框構件FLPh之頂面FLt的粗度(表面粗度)大。這是意圖藉由增加框構件FLPh之頂面FLt與接著材料之密接面積，使框構件FLPh與接著材料之接著強度提高的結構。但是，若著眼於框構件FLPh之頂面FLt附近的樹脂RES厚度，換言之，玻璃纖維GC到框構件FLPh之頂面FLt的距離，在圖5所示之框構件FLPh之情形中，有樹脂RES之厚度變薄的地方。在圖5所示之例子中，框構件FLPh之頂面FLt形成多數孔，且相較於另一面，孔之底面到玻璃纖維GC之距離較短。
此外，在上述迴焊步驟中，因進入玻璃纖維GC內之水分蒸發而產生的氣體(水蒸氣)壓力容易破壞樹脂RES之厚度變薄的部分。即，考慮設於框構件FLPh之頂面FLt的多數孔成為水蒸氣容易侵入框構件FLPh與接著材料之接著界面的原因。
因此，本申請案發明人依據上述檢討結果發現，如圖6所示地，藉由使框構件FLP之頂面FLt平坦化，減少樹脂RES之厚度在頂面FLt與玻璃纖維GC之間局部地變薄部分的結構。在本實施形態之情形中，框構件FLP之頂面FLt與圖4所示之絕緣膜SR1之頂面SR1t相同程度地平坦或比頂面SR1t平坦。換言之，框構件FLP之頂面FLt的平坦度與絕緣膜SR1之頂面SR1t之平坦度相同或比頂面SR1t之平坦度高。進一步換言之，框構件FLP之頂面FLt的粗度與絕緣膜SR1之頂面SR1t之粗度相同或比頂面SR1t之粗度小。
表面粗度之值係使用日本工業規格(JIS B 0601-1994)規定之十點平均粗度Rz的值作為評價指標。即，由粗度曲線朝其平均線之方向只挑出基準長，並求出由該挑出部分之平均線朝縱倍率方向測量的最高山頂到第5高山頂標高絕對值的平均值與最低谷底到第5低谷底標高絕對值的平均值的和，接著用微米(µm)表示該值作為粗度Rz。此外，在本實施形態1中，雖然在例如50µm四邊之範圍內分別地特定最高山頂及最低谷底，但不限於該範圍。
圖5所示之框構件FLPh之頂面FLt的粗度Rz係大約7至8µm。此外，圖4所示之絕緣膜SR1的頂面SR1t中，未覆蓋形成於基材BSP之頂面BSPt上之導體圖案的部分的粗度Rz係大約3.1至4.9µm。相對於此，圖6所示之框構件FLP之頂面FLt的的粗度Rz係大約2.7至3.3µm，且特佳的是大約1.0至1.5µm。
如圖6所示地，若框構件FLP之頂面FLt為平坦，幾乎沒有頂面FLt與玻璃纖維GC間之距離局部變短的部分。在此情形中，可抑制在迴焊步驟中，由玻璃纖維GC蒸發之水分(水蒸氣)壓力局部地施加在構成框構件FLP之樹脂RES上而使壓力集中。即，藉由使框構件FLP之頂面FLt為平坦，難以破壞樹脂RES，因此水蒸氣難以到達框構件FLP之頂面FLt。結果，可抑制水蒸氣侵入圖4所示之框構件FLP與接著材料BND2之接著界面，因此可抑制框構件FLP與接著材料BND2之剝離。此外，研磨圖5所示之頂面FLt，使頂面FLt平坦化時，玻璃纖維GC與頂面FLt之距離平均地縮短。但是，在本實施形態之情形中，如後述圖10所示地，將加壓附著面平坦化之金屬膜MF1加壓附著在樹脂體PPB上後，移除金屬膜MF1，藉此如圖6所示地進行框構件FLP之頂面FLt的平坦化。因此，玻璃纖維GC與頂面FLt之距離平均地變厚。例如，在圖6所示之例子中，玻璃纖維GC之上端到頂面FLt之最短距離與玻璃纖維GC之直徑為相同程度，且至少比玻璃纖維GC之半徑大。在此情形中，相較於研磨圖5所示之頂面FLt使之平坦化的情形，可進一步抑制樹脂RES之破壞。
依據本申請案發明人之檢討，頂面FLt之平坦度越高，越容易抑制上述剝離。例如，如上所述地，頂面FLt之粗度Rz係大約1.0至1.5µm時，在迴焊耐熱試驗之評價中，確認幾乎沒有上述剝離。因為圖3所示之半導體晶片CP之背面CPb的粗度Rz係大約1.5µm，所以頂面FLt(請參照圖4)之粗度Rz係大約1.0至1.5µm時，頂面FLt之粗度Rz的值為半導體晶片CP之背面CPb的值以下。換言之，框構件FLP之頂面FLt的粗度與半導體晶片CP之背面CPb的粗度相同或比背面CPb的粗度小。
此外，如圖6所示地，在框構件FLP之外側面FLs1中，玻璃纖維GC之一部分由樹脂RES露出。在此情形中，相較於玻璃纖維GC未露出之情形，框構件FLP容易吸濕。但是，依據本實施形態，藉由使框構件FLP之頂面FLt平坦化，可抑制水蒸氣到達頂面FLt側，因此可抑制接著材料BND2之剝離。
另外，雖然說明半導體裝置PKG1之絕緣膜SR1及絕緣膜SR2中不含玻璃纖維，但如圖4所示地，包含多數填料粒子SLF。此外，如圖4所示地，在框構件FLP中，除了玻璃纖維GC及樹脂RES以外，亦包含多數填料粒子SLF。但是，亦有在絕緣膜SR1、絕緣膜SR2及框構件FLP中不含填料粒子SLF之情形，作為變形例。
填料粒子SLF係用以調整絕緣膜SR1及絕緣膜SR2(或框構件FLP)之特性(例如線膨脹係數等之特性)的粒子，且係由例如矽石(由二氧化矽構成之物質)等之無機材料形成的粒子。絕緣膜SR1中包含填料粒子SLF時，填料粒子SLF吸濕。該填料粒子SLF吸收之水分因加熱而蒸發時，水蒸氣朝絕緣膜SR1之上方移動，接著由絕緣膜SR1之頂面SR1t排出。但是，檢討是否因水蒸氣侵入接著材料BND1與絕緣膜SR1之接著界面而發生剝離時，填料粒子SLF吸濕之水分量(以下記載為吸濕量)相較於玻璃纖維GC之吸濕量壓倒性地少，且係實質上可忽視程度之微量。因此，假設絕緣膜SR1含有大量之填料粒子SLF，亦可考慮不會發生起因於填料粒子SLF吸濕之剝離。
＜半導體裝置之製造方法＞ 接著，說明圖1至圖4所示之半導體裝置PKG1的製造方法。圖7係顯示圖1至圖4所示之半導體裝置的組裝流程的說明圖。在本實施形態中，例示地提出購入搭載框構件狀態之配線基板，接著在該配線基板上搭載半導體晶片等來組裝的實施態樣來說明。因此，如圖7所示地，在配線基板準備步驟中包含框構件搭載步驟等。但是，圖7所示之配線基板準備步驟包含的各步驟中的一部份或全部可在一個工廠中一起實施。例如，在配線基板準備步驟中分別地不含圖7所示之框構件組裝步驟、框構件搭載步驟、加熱處理步驟及單片化步驟，且亦可考慮各步驟分別為與配線基板準備步驟不同之另一步驟。
＜配線基板準備＞ 在圖7所示之配線基板準備步驟中，如圖8及圖9所示地，準備框構件FLP搭載在頂面WBt之狀態的配線基板WB。圖8係在圖7所示之配線基板準備步驟中準備的配線基板的平面圖。圖9係沿圖8之A-A線的剖面圖。
如圖9所示地，在本步驟中準備之配線基板WB具有：基材BSP；端子BL，其形成於基材BSP之頂面BSPt上；絕緣膜SR1，其以端子BL露出之方式形成於頂面BSPt上；端子LD，其形成於基材BSP之底面BSPb上；及絕緣膜SR2，其以端子LD露出之方式形成於底面BSPb上。圖3所示之半導體晶片CP未搭載在本步驟中準備之配線基板WB上。此外，圖3所示之線BW未連接於多數端子BL。另外，圖3所示之焊料球SB未分別連接於多數端子LD。在本步驟中準備之配線基板WB的構造，除了上述不同點以外，具有與圖1至圖3所示之配線基板WB同樣之構造，因此省略重複之說明。
此外，框構件FLP藉由接著材料BND1接著固定在絕緣膜SR1之頂面SR1t上。如使用圖4說明地，框構件FLP係由玻璃纖維GC及含浸於玻璃纖維GC中之樹脂RES形成的構件，且在底面FLb與配線基板WB之絕緣膜SR1的頂面SR1t對向的狀態下接著固定在配線基板WB上。
接著材料BND1係含有熱硬化性樹脂作為主成分之接著劑硬化的構件。在本實施形態之情形中，接著材料BND1係在作為基材之樹脂薄膜的兩面上形成包含熱硬化性樹脂作為主成分之黏著層的接著膠帶。利用接著膠帶時，在圖7所示之框構件組裝步驟中，可先黏貼接著材料BND1(請參照圖9)在框構件FLP(請參照圖9)之底面FLb(請參照圖9)上。此外，利用接著膠帶時，相較於糊接著材料，可減少擴大至框構件FLP周圍之接著材料BND1的量。因此，搭載框構件FLP之區域到端子BL的距離短時是有效的。對本實施形態之變形例可使用包含熱硬化性樹脂作為主成分且硬化前之狀態為糊狀態的糊接著材料作為接著材料BND1。在糊接著材料之情形中，接著材料之一部份亦附著於框構件FLP之內側面FLs2(請參照圖4)。藉此，接著材料BND1與框構件FLP之密接面積增加，因此可提高框構件FLP之接著強度。
在框構件搭載步驟中，在配線基板WB(請參照圖9)上配置接著材料BND1黏貼在底面FLb上之框構件FLP，使接著材料BND1及絕緣膜SR1之頂面SR1t接著。然後，實施用以使圖9所示之接著材料BND1之熱硬化性樹脂成分的加熱處理(硬化烘烤)(加熱處理步驟)。接著材料BND1包含之熱硬化性樹脂成分硬化時，框構件FLP接著固定在配線基板WB上。
該加熱處理步驟前，框構件FLP包含之玻璃纖維GC(請參照圖6)吸濕時，有水分在加熱處理步驟中蒸發之情形。此時，如使用圖5說明之框構件FLPh地，頂面FLt之粗度大時，有因水蒸氣之壓力破壞樹脂RES之一部份並形成由玻璃纖維GC連通至頂面FLt之通路的情形。而且，若在本步驟中形成連通至頂面FLt之通路，成為使玻璃纖維GC吸濕之水分蒸發時水蒸氣移動至頂面FLt的原因。
因此，如圖5所示之框構件FLPh地，使用頂面FLt之粗度大者時，為抑制破壞樹脂RES之一部份，例如，必須使用減緩升溫速度，一面使水蒸氣壓力分散至周圍一面加熱的方法。
另一方面，在圖6所示之本實施形態的框構件FLP情形中，因為平坦化到頂面FLt之粗度Rz值成為絕緣膜SR1(請參照圖9)之頂面SR1t(請參照圖9)之粗度Rz值以下的程度，所以即使在加熱處理步驟中水分由玻璃纖維GC蒸發，亦難以產生樹脂RES之破壞。因此，如上所述地，不需要減緩升溫速度等之特別處理。結果，可有效率地實施加熱處理步驟。
此外，圖8及圖9所示之框構件FLP係例如如下地組裝。圖10及圖11係顯示圖7所示之框構件組裝步驟的詳細流程例的說明圖。在圖10及圖11中，在框構件組裝步驟包含之各步驟附近，記載示意地顯示各步驟之概要的說明圖。
在框構件組裝步驟中，首先，準備玻璃纖維形成片狀之玻璃纖維片GCS(玻璃纖維片準備步驟)。然後，將玻璃纖維片GCS浸入樹脂RES中，使樹脂RES含浸於玻璃纖維片GCS中(樹脂含浸步驟)。
然後，使樹脂RES包含之熱硬化性樹脂成分的一部份硬化，形成由玻璃纖維片GCS及半硬化之樹脂RES形成的樹脂體(預浸材)PPB。此外，上述半硬化表示熱硬化性樹脂成分之一部份硬化且未完全硬化之狀態，並且不限於熱硬化性樹脂成分中之50%硬化的狀態。
然後，用金屬膜MF1及金屬膜MF2夾住半硬化之樹脂體PPB，接著將金屬膜MF1及金屬膜MF2加壓附著在樹脂體PPB上(金屬膜加壓附著步驟)。金屬膜MF1及金屬膜MF2係例如銅箔。此時，藉由調整金屬膜MF1之加壓附著面的粗度Rz，可控制圖6所示之框構件FLP之頂面FLt的粗度Rz。例如，金屬膜MF1之加壓附著面的粗度Rz大時，可如圖5所示之框構件FLPh地獲得頂面FLt之粗度Rz大的框構件。此外，在使用對加壓附著面實施了粗面化處理之金屬膜MF1的情形中，將該金屬膜MF1加壓附著在樹脂體PPB上時，由金屬膜MF1之表面突出的突起咬入樹脂體PPB。結果，形成框構件FLPh之頂面FLt到玻璃纖維GC之距離短的部分，即，樹脂RES之厚度薄的部分。另一方面，使金屬膜MF1之加壓附著面平坦化時，由於由金屬膜MF1之表面突出之突起的突出量小，即使將如此之金屬膜MF1加壓附著在樹脂體PPB上，亦可如圖6所示地獲得頂面FLt之粗度Rz小的框構件FLP，即，該頂面FLt到玻璃纖維GC之距離長之框構件FLP，換言之，樹脂RES之厚度厚的框構件FLP。
同樣地，藉由調整金屬膜MF2之加壓附著面的粗度Rz，可控制圖4所示之框構件FLP之底面FLb的粗度Rz。在本實施形態中，金屬膜MF1之加壓附著面的粗度Rz與金屬膜MF2之加壓附著面的粗度Rz為相同程度。因此，圖4所示之框構件FLP之頂面FLt的粗度Rz與底面FLb的粗度Rz為相同程度。因此，圖4所示之框構件FLP之底面FLb的粗度Rz比絕緣膜SR1之頂面SR1t的粗度Rz小。此外，框構件FLP之底面FLb的粗度Rz比絕緣膜SR2之底面SR2b的粗度Rz小。特佳的是框構件FLP之底面FLb的粗度Rz比圖3所示之半導體晶片CP之背面CPb的粗度Rz小。
然後，在金屬膜MF1及金屬膜MF2加壓附著之狀態下對樹脂體PPB實施加熱處理(硬化烘烤)，使樹脂體PPB包含之熱硬化性樹脂成分硬化(樹脂硬化步驟)。在本步驟中，為了抑制因由玻璃纖維產生之氣體(蒸發之水分、水蒸氣)破壞硬化前之樹脂RES(請參照圖6)的一部份，宜減緩升溫速度。
然後，分別移除金屬膜MF1及金屬膜MF2，使圖4所示之框構件FLP的頂面FLt及底面FLb露出(金屬膜去除步驟)。金屬膜MF1及金屬膜MF2可藉由例如蝕刻去除。若藉由蝕刻選擇地去除金屬膜MF1，具有使用圖6說明之粗度Rz的頂面FLt露出。同樣地，若藉由蝕刻選擇地去除金屬膜MF2，具有與頂面FLt相同程度之粗度Rz的底面FLb露出。
然後，在去除金屬膜MF1、MF2之樹脂體PPB中形成貫穿孔TH，並成形為框形(孔加工步驟)。在圖11所示之例子中，顯示一起製造多數框構件之實施形態的例子。因此，圖11所示之貫穿孔TH數(在圖11中為12個)相當於一起組裝之框構件數。
此外，如上所述地利用接著膠帶作為接著材料BND1(請參照圖9)時，在孔加工步驟後黏貼接著材料BND1(接著材料黏貼步驟)。在孔加工步驟中，與樹脂體PPB同時亦在接著膠帶中形成貫穿孔時，接著材料黏貼步驟可在金屬膜去除步驟後，且在孔加工步驟前進行。此外，使用糊接著材料作為接著材料BND1時，可省略接著材料黏貼步驟。在此情形中，在圖7所示之框構件搭載步驟前實施在配線基板及框構件中之至少一者上塗布糊接著材料的接著材料塗布步驟(圖示省略)。
如圖11所示地，在一起組裝多數個框構件FLP之情形中，在圖7所示之框構件搭載步驟中，如圖12所示地在多數個保持之配線基板WBM上搭載一起組裝了多數框構件之框構件FLM。圖12係顯示在圖7所示之框構件搭載步驟中框構件搭載在配線基板上之狀態的平面圖。多數個保持之配線基板WBM係相當於多數個配線基板WB(請參照圖9)之部分(圖12所示之裝置區域DVP)一體地形成的配線基板。利用多數個保持之配線基板WBM時，可一起製造多數配線基板WB，因此可提高製造效率。
此外，在圖7所示之例子中，在加熱處理步驟後，沿切斷區域(切斷線、切割線)DCP之延伸方向切斷圖12所示之配線基板WBM及框構件FLM，分割每一個圖8及圖9所示之配線基板WB(單片化步驟)。切斷方法可利用使用例如稱為切割刀之旋轉刀的切削加工等。此外，在圖7所示之例子中雖然配線基板準備步驟包含單片化步驟，但亦可在焊料球搭載步驟後實施單片化步驟。在此情形中，在多數個保持之配線基板WBM(請參照圖12)的狀態下，實施圖7所示配線基板準備步驟至焊料球搭載步驟之各步驟。
＜晶粒結合＞ 接著，在圖7所示之晶粒結合步驟中，如圖13所示地，在配線基板WB之頂面WBt上搭載半導體晶片CP。圖13係顯示在圖9所示之配線基板上搭載半導體晶片之狀態的剖面圖。
在本實施形態中，半導體晶片CP以背面CPb與配線基板WB之絕緣膜SR1之頂面SR1t對向的方式，藉由接著材料(晶粒結合材料)DB搭載(固定)在配線基板WB之絕緣膜SR1的頂面SR1t上。此外，在頂面SR1t上被框構件FLP包圍之區域(晶片搭載區域)中搭載半導體晶片CP。關於半導體晶片CP之構造，因為已說明過了，所以省略重複之說明。
與接著材料BND1同樣地，接著材料DB係包含熱硬化性樹脂作為主成分之接著材料。在圖13所示之例子中，接著材料DB係在作為基材之樹脂薄膜的兩面上形成包含熱硬化性樹脂作為主成分之黏著層的接著膠帶。此外，變形例之接著材料DB亦可使用包含熱硬化性樹脂作為主成分之糊接著材料。利用接著膠帶時，可在背面CPb上事先黏貼接著材料DB之狀態下進行搭載。另外，利用接著膠帶時，相較於糊接著材料，可減少擴大至半導體晶片CP周圍之接著材料DB的量。因此，晶片搭載區域到端子BL的距離短時是有效的。另一方面，在糊接著材料之情形中，接著材料之一部份亦附著在半導體晶片CP之側面。藉此，接著材料DB與半導體晶片CP之密接面積增加，因此可提高半導體晶片CP之接著強度。
在本步驟中，藉由接著材料DB在絕緣膜SR1上黏貼半導體晶片CP後，進行加熱處理(硬化烘烤)而使接著材料DB硬化。藉此，半導體晶片CP接著固定在配線基板WB上。
此外，在本步驟中，宜未在接著材料DB與絕緣膜SR1間產生間隙。因此，絕緣膜SR1之頂面SR1t宜為平坦之面。如上所述地，絕緣膜SR1之頂面SR1t的粗度Rz為大約3.1至4.9µm。若為該程度之粗度，可抑制在晶粒結合步驟中在接著材料DB與絕緣膜SR1間產生間隙。
＜線結合＞ 接著，在圖7所示之線結合步驟中，如圖14所示地，藉由線BW電性連接半導體晶片CP之墊PD及配線基板WB之端子BL。圖14係顯示線連接於圖13所示之半導體晶片及配線基板的狀態的剖面圖。在本實施形態中，分別地電性連接多數墊PD及多數端子BL。
在本步驟中，例如，在將線BW之其中一端部連接於半導體晶片CP之墊PD後，形成線迴路。然後，將線BW連接於端子BL後，若切斷線，可獲得圖14所示之線BW。
＜接著材料塗布＞ 接著，在圖7所示之接著材料塗布步驟中，如圖15所示地，將接著材料BND2配置(塗布)在框構件FLP之頂面FLt上。圖15係顯示接著材料塗布在圖14所示之框構件上之狀態的剖面圖。
如上所述地，接著材料BND2係藉由照射紫外線硬化之包含紫外線硬化性樹脂作為主成分的接著材料。此外，接著材料BND2之硬化前狀態係糊狀態。因此，如圖15所示地，在本實施形態中可在框構件FLP之頂面FLt上塗布接著材料BND2。
此外，對本實施形態之變形例的接著材料BND2可以熱硬化性樹脂作為主成分。但是，為使熱硬化性樹脂硬化之加熱處理(硬化烘烤)必須放置在預先設定之環境條件下(溫度：150℃、時間：2小時以上)。因此，在如圖3所示地密封半導體晶片CP之狀態下進行加熱處理時，對半導體晶片CP之熱負載大。另一方面，在紫外線硬化性樹脂之情形中，可藉由照射紫外線使接著材料BND2硬化，因此對半導體晶片CP之負載小。此外，各種上述環境條件可依據使用之材料為各種環境條件。
＜蓋構件搭載＞ 接著，在圖7所示之蓋構件搭載步驟中，如圖16所示地藉由接著材料BND2在框構件FLP之頂面FLt上搭載(固定)蓋構件CVG。圖16係顯示在圖15所示之框構件上搭載蓋構件，並照射紫外線之狀態的剖面圖。在圖16中示意地顯示紫外線UVR。
在本步驟中，以蓋構件CVG之底面CVGb與配線基板WB之絕緣膜SR1的頂面SR1t及半導體晶片CP之表面CPt對向的方式，使蓋構件CVG之底面CVGb側抵壓在接著材料BND2上。藉此，糊狀之接著材料BND2變形，並仿照蓋構件CVG之形狀擴大。
在本實施形態中，蓋構件CVG之平面尺寸比配線基板WB之平面尺寸或框構件之平面尺寸小。因此，蓋構件CVG之頂面CVGt及底面CVGb的面積比配線基板WB之頂面WBt的面積(絕緣膜SR1之頂面SR1t的面積)小。此外，構成蓋構件CVG之頂面CVGt及底面CVGb外緣的各邊長合計值比框構件FLP之外側面FLs1上端的邊長合計值短。
換言之，蓋構件CVG具有在其厚度方向上位於頂面CVGt與底面CVGb之間的側面CVGs，且在蓋構件CVG之厚度方向的剖面圖中，側面CVGs位於外側面FLs1與內側面FLs2之間。詳而言之，在平面圖中，蓋構件CVG具有之全部側面CVGs位於外側面FLs1與內側面FLs2之間。
如此，蓋構件CVG之平面尺寸比框構件FLP之平面尺寸小時，在本步驟中，即使蓋構件CVG之搭載位置稍微偏移時，亦可抑制在突出框構件FLP外側之狀態下搭載蓋構件CVG。此外，蓋構件CVG之平面尺寸比框構件FLP之平面尺寸小時，如圖16所示地，接著材料BND2附接在蓋構件CVG之側面CVGs的一部分上。藉此可提高接著材料BND2產生之框構件FLP與蓋構件CVG的接著強度。
＜紫外線照射＞ 接著，在圖7所示之紫外線照射步驟中，如圖16所示地，在接著材料BND2上照射紫外線，使接著材料BND2硬化。因為蓋構件CVG係如上所述地由可見光透射性之材料形成，所以在本步驟中，例如如圖16所示地由蓋構件CVG側照射紫外線UVR時，可透過蓋構件CVG在框構件FLP上照射紫外線。
在此，依據本申請案發明人之檢討結果可知，在該紫外線照射步驟中，水分由圖6所示之玻璃纖維GC蒸發。水分因加熱處理而蒸發時，可藉由減緩升溫速度控制蒸發速度。因此，即使利用例如圖5所示之框構件FLPh時，亦可抑制樹脂RES之破壞。但是，水分因紫外線而由玻璃纖維GC蒸發時，即使控制紫外線之照射量亦難以控制蒸發量。因此，圖5所示之框構件FLPh包含水分時，容易因紫外線照射而產生樹脂RES之破壞。
另一方面，在圖6所示之本實施形態的框構件FLP的情形中，因為平坦化到頂面FLt之粗度Rz值成為絕緣膜SR1(請參照圖9)之頂面SR1t(請參照圖9)的粗度Rz值以下的程度，即，框構件FLP之頂面FLt到玻璃纖維GC之距離比圖5所示之框構件FLPh長，所以在紫外線照射步驟中，即使玻璃纖維GC包含之水分蒸發，使氣壓升高時，亦可抑制樹脂RES之破壞。因此，在紫外線照射步驟中，可抑制氣泡(起因於水蒸氣之氣泡)侵入而成為接著材料BND2與框構件FLP之接著界面剝離的原因。
在本步驟中，接著材料BND2硬化時，蓋構件CVG藉由接著材料BND2接著固定在框構件FLP上。此外，密封被配線基板WB、框構件FLP及蓋構件CVG包圍並搭載半導體晶片CP之空間。
＜焊料球搭載＞ 接著，在圖7所示之焊料球搭載步驟中，如圖17所示地，在端子LD上接合焊料球SB。圖17係顯示在圖16所示之端子上接合焊料球之狀態的剖面圖。
如圖17所示地，本步驟係在使配線基板WB之上下反轉的狀態下實施。即，在多數端子LD露出之絕緣膜SR2位於絕緣膜SR1下方的狀態下實施焊料球搭載步驟。在本步驟中，如圖17所示地，在使配線基板WB之上下反轉的狀態下，在多數端子LD之露出面上塗布未圖示之焊料糊或助熔劑糊。此外，焊料糊係除了焊料成分以外亦包含使焊接材料表面活性化之助熔劑成分的糊狀態材料。另外，助熔劑糊係不含焊料成分之糊狀材料。
接著，在端子LD上配置成形為球狀之焊接材，即焊料球SB。分別在多數端子LD上一個一個地配置焊料球。接著，加熱(迴焊)焊料球SB，使焊料成分熔融而將焊料球SB接合在端子LD上。此時，焊料糊或助熔劑糊包含之助熔劑成分使焊料球SB及端子LD之表面活性化，成為容易接合之狀態。接著，冷卻焊料球SB後，實施去除助熔劑成分之殘渣等的洗淨處理。藉此獲得圖3所示之半導體裝置PKG1。
在本步驟中，在上下反轉之狀態下實施加熱處理(迴焊)。在此情形中，框構件FLP包含之水分蒸發時，由蒸發之水分產生的氣體(水蒸氣)向上方移動，因此向接著材料BND1與框構件FLP之接著界面(圖4所示之底面FLb與接著材料BND1的界面)移動。因此，由抑制破壞圖4所示之底面FLb與玻璃纖維GC間之樹脂RES的觀點來看，宜使底面FLb平坦化到與頂面FLt相同程度。
如在上述配線基板準備步驟段中已說明地，圖4所示之框構件FLP的頂面FLt的粗度Rz與底面FLb的粗度Rz為同程度。因此，圖4所示之框構件FLP的底面FLb的粗度Rz比絕緣膜SR1之頂面SR1t的粗度Rz小。此外，框構件FLP的底面FLb的粗度Rz比絕緣膜SR2之底面SR2b的粗度Rz小。特佳地，框構件FLP之底面的FLb的粗度Rz比圖3所示之半導體晶片CP的背面CPb的粗度Rz小。因此，可抑制在焊料球搭載步驟中破壞樹脂RES。因此可抑制起因於樹脂RES破壞之框構件FLP與接著材料BND1的接著界面剝離。
但是，如上所述地，起因於加熱處理之樹脂破壞可藉由延遲升溫時間來抑制。例如，在焊料球搭載步驟中，若在比焊料成分之熔融溫度低的溫度下實施使框構件FLP含有之水分慢慢地蒸發的乾燥處理後升溫到焊料成分之熔融溫度，可抑制樹脂RES之破壞。因此，亦可如圖18所示之框構件FLP2地，底面FLb之粗度Rz比頂面FLt之粗度Rz大，作為變形例。換言之，框構件FLP2之頂面FLt必須比底面FLb優先地平坦化。因此，框構件FLP2之頂面FLt的粗度Rz比底面FLb之粗度小。圖18係顯示對圖6所示之框構件的變形例的剖面圖。
＜檢查＞ 接著，在圖7所示之檢查步驟中，對半導體裝置PKG1實施外觀檢查及電氣試驗等必要之試驗。檢查結果判定為合格者作為製品出貨。
(實施形態2) 接著，說明在框構件FLP與接著材料BND2之間設置另一構件作為實施形態2的實施態樣。圖19係對圖4之變形例的本實施形態之半導體裝置具有之框構件周邊的放大剖面圖。圖20係圖19所示之框構件的頂面及底面的放大剖面圖。
圖19所示之半導體裝置PKG2與圖4所示之半導體裝置PKG1的不同點在於在框構件FLP之頂面FLt與接著材料BND2間設有覆蓋頂面FLt之金屬膜(構件)MF1。此外，圖19所示之半導體裝置PKG2與圖4所示之半導體裝置PKG1的不同點在於在框構件FLP之底面FLb與接著材料BND1間設有覆蓋底面FLb之金屬膜(構件)MF2。
在上述實施形態1中，金屬膜MF1及金屬膜MF2係在使用圖10說明之金屬膜加壓附著步驟中加壓附著在樹脂體PPB上的金屬膜。金屬膜MF1及金屬膜MF2係例如銅箔且包含銅作為主成分。圖19所示之半導體裝置PKG2係藉由省略圖10所示之金屬膜去除步驟而製得。
如圖20所示地，金屬膜MF1具有：底面(面、主面)MFb1，其與框構件FLP之頂面FLt對向；及頂面(面、主面)MFt1，其位於底面MFb1之相反側。此外，金屬膜MF1具有：在金屬膜MF1之厚度方向(Z方向)上，位於頂面MFt1與底面MFb1之間的外側面(面、側面)MFs1及內側面(面、側面)MFs2。金屬膜MF1與框構件FLP同樣地具有框形之平面形狀，且框形中之外側的側面係外側面MFs1，而外側面MFs1之相反側的側面係內側面MFs2。
同樣地，金屬膜MF2具有：頂面(面、主面)MFt2，其與框構件FLP之底面FLb對向；及底面(面、主面)MFb2，其位於頂面MFt2之相反側。此外，金屬膜MF2具有：在金屬膜MF2之厚度方向(Z方向)上，位於頂面MFt2與底面MFb2之間的外側面(面、側面)MFs3及內側面(面、側面)MFs4。金屬膜MF2與框構件FLP同樣地具有框形之平面形狀，且框形中之外側的側面係外側面MFs3，而外側面MFs3之相反側的側面係內側面MFs4。
在圖19及圖20所示之例子中，金屬膜MF1覆蓋框構件FLP之頂面FLt全體。因此，接著材料BND2未與框構件FLP之頂面FLt接觸。此外，金屬膜MF1之外側面MFs1及內側面MFs2分別由接著材料BND2露出。同樣地，金屬膜MF2覆蓋框構件FLP之底面FLb全體。因此，接著材料BND1未與框構件FLP之底面FLb接觸。此外，金屬膜MF2之外側面MFs3及內側面MFs4分別由接著材料BND1露出。
如使用圖10說明地，金屬膜MF1及金屬膜MF2係在樹脂體PPB包含之熱硬化性樹脂半硬化的狀態下加壓附著。因此，圖20所示之金屬膜MF1或金屬膜MF2與框構件FLP之接著強度可確保與圖4所示之框構件FLP之頂面FLt與接著材料BND1的接著強度同等以上的強度。
此外，若玻璃纖維GC包含之水分蒸發時，因水分蒸發而產生之氣體未通過金屬膜MF1或金屬膜MF2。因此，氣泡未侵入金屬膜MF1與接著材料BND2之接著界面及金屬膜MF2與接著材料BND1之接著界面，可抑制起因於水分蒸發之接著材料BND1、BND2的剝離。
此外，如在上述實施形態1中說明地，框構件FLP之頂面FLt與圖4所示之絕緣膜SR1之頂面SR1t同程度地平坦或比頂面SR1t平坦。換言之，框構件FLP之頂面FLt之平坦度與絕緣膜SR1之頂面SR1t的平坦度相同或比頂面SR1t之平坦度高。進一步換言之，框構件FLP之頂面FLt的粗度與絕緣膜SR1之頂面SR1t的粗度相同或比頂面SR1t之粗度小。此外，特佳的是框構件FLP之頂面FLt的粗度Rz在圖3所示之半導體晶片CP的背面CPb的粗度Rz以下。藉此，若玻璃纖維GC含有之水分蒸發時，亦可抑制樹脂RES之破壞，因此可抑制氣體侵入金屬膜MF1與框構件FLP之頂面FLt之間。藉此，可抑制金屬膜MF1與框構件FLP之剝離。
此外，雖然省略重複之說明，但基於同樣之理由，藉由減少框構件FLP之底面FLb的粗度Rz(換言之，使之平坦)，可抑制金屬膜MF2之剝離。框構件FLP之底面FLb的粗度Rz的程度係如在上述實施形態1中說明者。
另外，如上所述，由於水分未侵入金屬膜MF1與接著材料BND2之接著界面及金屬膜MF2與接著材料BND1之接著界面，金屬膜MF1之頂面MFt1及金屬膜MF2之底面MFb2的粗度Rz可為任意值。換言之，對金屬膜MF1之頂面MFt1及金屬膜MF2之底面MFb2進行平坦化處理時及未進行平坦化處理時，對接著材料BND1、BND2之剝離性產生的影響沒有變化。另一方面，如在上述實施形態1中說明地，藉由減少金屬膜MF1之底面MFb1的粗度Rz，可減少框構件FLP之頂面FLt的粗度Rz。因此，依據對金屬膜MF1之底面MFb1的平坦化處理程度，如圖20所示之例子地，有時框構件FLP之頂面FLt的粗度Rz會在金屬膜MF1之頂面MFt1的粗度Rz以下。
同樣地，藉由減少金屬膜MF2之頂面MFt2的粗度Rz，可減少框構件FLP之底面FLb的粗度Rz。因此，依據對金屬膜MF2之頂面MFt2的平坦化處理程度，如圖20所示之例子地，有時框構件FLP之底面FLb的粗度Rz會在金屬膜MF2之底面MFb2的粗度Rz以下。
此外，如上所述地，金屬膜MF1及金屬膜MF2係在樹脂體PPB包含之熱硬化性樹脂半硬化的狀態下加壓附著。因此，例如，如圖21所示半導體裝置PKG3地，即使框構件FLP之頂面FLt(及底面FLb)的粗度Rz大時，亦可抑制金屬膜MF1(及金屬膜MF2)之剝離。圖21係對圖20之變形例的半導體裝置具有之框構件的頂面及底面周邊的放大剖面圖。
在圖21所示之例子中，對金屬膜MF1之底面MFb1(及金屬膜MF2之頂面MFt2)實施粗面化處理。因此，框構件FLP3之頂面FLt(及底面FLb)的粗度Rz係大約7至8µm，且比圖4所示之絕緣膜SR1之頂面SR1t的粗度Rz大。但是，由於金屬膜MF1(及金屬膜MF2)係在樹脂體PPB(請參照圖10)包含之樹脂成分硬化前加壓附著，樹脂體PPB之樹脂成分容易填入金屬膜MF1之底面MFb1(及金屬膜MF2之頂面MFt2)的間隙。因此，在框構件FLP3之頂面FLt(或底面FLb)附近，金屬材料密接於樹脂RES之厚度薄的部分。換言之，藉由構成金屬膜MF1(或金屬膜MF2)之金屬材料補強樹脂RES之厚度薄的部分。因此，在上述實施形態1中說明之圖7所示的框構件搭載步驟、晶粒結合步驟、紫外線照射步驟或焊料球搭載步驟中，即使水分由圖21所示之玻璃纖維GC蒸發時，亦難以破壞樹脂RES之厚度薄的部分。因此，在圖21所示之變形例的情形中，相較於將接著材料BND1、BND2接著在框構件FLP3上之情形，可抑制氣泡侵入框構件FLP之頂面FLt(或底面FLb)。
此外，由抑制金屬膜MF1或金屬膜MF2之氧化的觀點來看，如圖22所示之半導體裝置PKG4地，金屬膜MF1及金屬膜MF2未露出之態樣是理想的。圖22係對圖20之另一變形例的半導體裝置具有之框構件的頂面及底面周邊的放大剖面圖。圖22所示之金屬膜MF1的外側面MFs1及內側面MFs2在平面圖中分別位於框構件FLP之外側面FLs1與內側面FLs2之間，且與圖20所示之金屬膜MF1的不同點在於被接著材料BND2覆蓋。此外，圖22所示之金屬膜MF2的外側面MFs3及內側面MFs4在平面圖中分別位於框構件FLP之外側面FLs1與內側面FLs2之間，且與圖20所示之金屬膜MF2的不同點在於被接著材料BND1覆蓋。
在上述實施形態中說明之金屬膜去除步驟(請參照圖10)中，藉由分別選擇地去除金屬膜MF1及金屬膜MF2之一部分來分別製得圖22所示之金屬膜MF1及金屬膜MF2。在半導體裝置PKG4之情形中，由於金屬膜MF1及金屬膜MF2分別未露出，可抑制該等金屬膜之氧化。
此外，在半導體裝置PKG4之情形中，框構件FLP之頂面FLt中的一部分(連接於外側面FLs1之部分及連接於內側面FLs2之部分)與接著材料BND2接觸。但是，因玻璃纖維GC之水分蒸發而產生的氣體優先地流向相對靜壓力小的通路。因此，在外側面FLs1附近及內側面FLs2附近，氣體容易由框構件FLP之側面排出。即，即使玻璃纖維GC之水分蒸發時，施加在圖22所示之框構件FLP的頂面FLt中與接著材料BND2密接的部分上的壓力亦小，因此可抑制樹脂RES之破壞。
雖然省略重複之說明，但框構件FLP之底面FLb中與接著材料BND1密接的部分亦相同。
此外，雖然省略圖示，但亦可將圖22所示之框構件FLP置換成圖21所示之框構件FLP3，作為對半導體裝置PKG4之變形例。在此情形中，如上所述地，即使玻璃纖維GC之水分蒸發時，施加在頂面FLt中與接著材料BND2密接的部分上的壓力亦小，因此可抑制樹脂RES之破壞。
此外，在圖19至圖22中，雖然說明了設有金屬膜MF1及金屬膜MF2兩者之實施態樣，但變形例可設置金屬膜MF1及金屬膜MF2中之任一金屬膜。例如，如上所述地，在半導體裝置之製造步驟中，大多是在接著材料BND2配置於接著材料BND1上方之狀態下進行加熱處理或紫外線照射等之製程。因此，優先地實施接著材料BND2之剝離對策時，可設置金屬膜MF1且不設置金屬膜MF2，使框構件FLP之底面FLb與接著材料BND1密接。在此情形中，雖然只有金屬膜MF2一層份，但亦可減少半導體封裝體之厚度。
另外，在圖19至圖22中，顯示金屬膜作為設置在框構件FLP與接著材料BND2之間的構件及設置在框構件FLP與接著材料BND1之間的構件。但是，如圖23所示之半導體裝置PKG5地，亦可在框構件FLP與接著材料BND2之間設置樹脂膜NMF1。圖23係對圖20之又一變形例的半導體裝置具有之框構件的頂面及底面周邊的放大剖面圖。
圖23所示之半導體裝置PKG5與圖20所示之半導體裝置PKG2的不同點在於在框構件FLP之頂面FLt與接著材料BND2之間設置覆蓋頂面FLt之樹脂膜(構件)NMF1。此外，圖23所示之半導體裝置PKG5與圖20所示之半導體裝置PKG2的不同點在於在框構件FLP之底面FLb與接著材料BND1之間設置覆蓋底面FLb之樹脂膜(構件)NMF2。
圖23所示之樹脂膜NMF1係藉由圖10所示之金屬膜去除步驟後，在樹脂體PPB之頂面FLt上塗布黏度比例如圖15所示之接著材料BND2低之液狀樹脂膜NMF1後，使之硬化來製得。同樣地，樹脂膜NMF2係藉由圖10所示之金屬膜去除步驟後，在樹脂體PPB之底面FLb上塗布黏度比例如圖15所示之接著材料BND2低之液狀樹脂膜NMF2後，使之硬化來製得。樹脂膜NMF1及樹脂膜NMF2亦可包含例如熱硬化性樹脂或紫外線硬化性樹脂。
在圖23所示之半導體裝置PKG5的情形中，若在去除金屬膜後形成樹脂膜，則相較於使用圖10及圖11說明之框構件組裝步驟，步驟數增加。但是，相較於圖20所示之金屬膜MF1有利的是即使樹脂膜NMF1露出外部時亦不易氧化。此外，如使用圖21說明之框構件FLP3地，即使頂面FLt之粗度Rz大時，若使用低黏度之樹脂作為樹脂膜NMF1、NMF2之材料，亦可填入頂面FLt之凹凸，因此可藉由構成樹脂膜NMF1、樹脂膜NMF2之硬化樹脂來補強樹脂RES之厚度薄的部分。
以上，雖然依據實施形態具體地說明了由本發明人作成之發明，但本發明不限於上述實施形態，且當然可在不脫離其要旨之範圍內進行各種變更。此外，雖然在上述實施形態中說明了數個變形例，但以下說明在上述實施形態中說明之變形例以外的代表變形例。
＜變形例1＞ 例如，在上述實施形態1及上述實施形態2中，提出影像感測器之半導體晶片搭載在配線基板上的影像感測器封裝體作為半導體晶片搭載在配線基板上，且被框構件及蓋構件包圍之半導體裝置的例子來說明。但是，只要形成與在上述實施形態1及上述實施形態2中說明之半導體裝置同樣的構造，亦可適用於例如影像感測器封裝體以外之各種變形例。
＜變形例2＞ 此外，例如，在上述實施形態1及上述實施形態2中，提出蓋構件CVG係玻璃板(包含形成防止反射膜者)之實施態樣來說明。玻璃板係除了對可見光透明以外，在耐熱性高方面作為蓋構件CVG亦是妥適之材料。但是，蓋構件CVG除了玻璃板以外，亦有各種變形例。例如，即使是樹脂製之板，只要適合對可見光之透明性或耐熱性的要求規格，就可取代玻璃板作為蓋構件CVG使用。
＜變形例3＞ 另外，例如，在上述實施形態1及上述實施形態2中說明之實施態樣中，與上述基材BSP同樣地，藉由使含浸環氧系熱硬化性樹脂之樹脂RES在玻璃纖維GC成形為片狀之玻璃纖維片中的預浸材硬化來形成框構件FLP。但是，只要是具有吸收周圍之水分且水分因加熱處理或紫外線照射處理而蒸發之特性的構件，就會產生與在上述實施形態1等中說明之問題同樣的問題。例如，圖6所示之樹脂RES雖然以熱硬化性樹脂來說明，但亦可為液晶聚合物及聚醚醚酮等之樹脂。此外，樹脂RES除了上述材料以外，亦可包含碳粉末(碳黑)等之添加材料。
＜變形例4＞ 此外，例如，雖然說明了如上所述之各種變形例，但在不與關於各變形例說明之要旨矛盾的範圍內，可互相組合以上說明之各變形例的一部分或全部來使用。
上述多數實施形態包含下述形態。
(附註1) 一種半導體裝置之製造方法，其包含以下步驟： (a)準備配線基板，該配線基板具有：基材，其具有第一頂面及前述第一頂面之相反側的第一底面，且由絕緣材料形成；第一端子，其形成於前述基材之前述第一頂面上；第一絕緣膜，其具有與前述第一頂面對向之第二底面及前述第二底面之相反側的第二頂面，且以前述第一端子露出之方式形成於前述第一頂面上， 其中，具有第三底面及前述第三底面之相反側的第三頂面的框構件在前述第二頂面與前述第三底面互相對向之狀態下藉由第一接著材料固定在前述第一絕緣膜之前述第二頂面上， 覆蓋前述第三頂面之第一構件配置在前述框構件之前述第三頂面上， 前述框構件由包含玻璃纖維之第一樹脂形成； (b)前述(a)步驟後，將具有受光部之主面及前述主面之相反側的背面的半導體晶片，以前述背面與前述第二頂面對向之方式，藉由結合材固定在前述第二頂面中被前述框構件包圍之區域中； (c)前述(b)步驟後，將具有第四底面及前述第四底面之相反側的第四頂面的蓋構件，以前述第四底面與前述第二頂面對向之方式，且以覆蓋前述半導體晶片之方式，藉由第二接著材料固定在前述第一構件之前述第五頂面上； (d)前述(c)步驟後，在前述第二接著材料上照射紫外線，使前述第二接著材料硬化。
(附註2) 一種半導體裝置，其包含： 配線基板，其具有：基材，其具有第一頂面及前述第一頂面之相反側的第一底面；第一端子，其形成於前述基材之前述第一頂面上；第一絕緣膜，其具有與前述第一頂面對向之第二底面及前述第二底面之相反側的第二頂面，且以前述第一端子露出之方式形成於前述第一頂面上； 框構件，其具有第三底面及前述第三底面之相反側的第三頂面，且在前述第一絕緣膜之前述第二頂面與前述第三底面互相對向之狀態下，藉由第一接著材料固定在前述配線基板之前述第一絕緣膜的前述第二頂面上； 半導體晶片，其具有受光部之主面及前述主面之相反側的背面，且以前述背面與前述第一絕緣膜之前述第二頂面對向之方式，搭載在前述第二頂面之被前述框構件包圍的區域中； 蓋構件，其具有第四底面及前述第四底面之相反側的第四頂面，且以前述第四底面與前述第一絕緣膜之前述第二頂面對向之方式，並以覆蓋前述半導體晶片之方式，藉由第二接著材料搭載在前述框構件之前述第三頂面上；及 第一構件，其設置在前述框構件之前述第三面與前述第一接著材料間，且覆蓋前述第三頂面， 前述框構件由含浸於玻璃纖維中之第一樹脂形成。
AR‧‧‧防止反射膜
BL‧‧‧端子
BND1‧‧‧接著材料
BND2‧‧‧接著材料
BSP‧‧‧基材
BSPb‧‧‧底面
BSPt‧‧‧頂面
BW‧‧‧線
CP‧‧‧半導體晶片
CPb‧‧‧背面
CPs‧‧‧側面
CPt‧‧‧表面
CVG‧‧‧蓋構件
CVGb‧‧‧底面
CVGs‧‧‧側面
CVGt‧‧‧頂面
DB‧‧‧接著材料
DCP‧‧‧切斷區域
DVP‧‧‧裝置區域
FLb‧‧‧底面
FLM‧‧‧框構件
FLP‧‧‧框構件
FLP2‧‧‧框構件
FLP3‧‧‧框構件
FLPh‧‧‧框構件
FLs1‧‧‧外側面
FLs2‧‧‧內側面
FLt‧‧‧頂面
GC‧‧‧玻璃纖維
GCS‧‧‧玻璃纖維片
GLL‧‧‧玻璃層
LD‧‧‧端子
LRP‧‧‧受光部
MFb1‧‧‧底面
MFb2‧‧‧底面
MFs1‧‧‧外側面
MFs2‧‧‧內側面
MFs3‧‧‧外側面
MFs4‧‧‧內側面
MFt1‧‧‧頂面
MFt2‧‧‧頂面
MF1‧‧‧金屬膜
MF2‧‧‧金屬膜
NMF1‧‧‧樹脂膜
NMF2‧‧‧樹脂膜
PD‧‧‧墊
PKG1‧‧‧半導體裝置
PKG2‧‧‧半導體裝置
PKG3‧‧‧半導體裝置
PKG4‧‧‧半導體裝置
PKG5‧‧‧半導體裝置
PPB‧‧‧樹脂體
RES‧‧‧樹脂
Rz‧‧‧粗度
SB‧‧‧焊料球
SLF‧‧‧填料粒子
SR1‧‧‧絕緣膜
SR1b‧‧‧底面
SR1t‧‧‧頂面
SR2‧‧‧絕緣膜
SR2b‧‧‧底面
SR2t‧‧‧頂面
TH‧‧‧貫穿孔
THW‧‧‧配線
UVR‧‧‧紫外線
WB‧‧‧配線基板
WBb‧‧‧底面
WBM‧‧‧配線基板
WBt‧‧‧頂面
圖1係一實施形態之半導體裝置的平面圖。 圖2係顯示圖1所示之半導體裝置的內部構造的平面圖。 圖3係沿圖1之A-A線的剖面圖。 圖4係圖3所示之框構件周邊的放大剖面圖。 圖5係對實施形態之檢討例的框構件頂面的放大剖面圖。 圖6係圖4所示之框構件的頂面及底面的放大剖面圖。 圖7係顯示圖1至圖4所示之半導體裝置的組裝流程的說明圖。 圖8係在圖7所示之配線基板準備步驟中準備之配線基板的平面圖。 圖9係沿圖8之A-A線的剖面圖。 圖10係顯示圖7所示之框構件組裝步驟的詳細流程例的說明圖。 圖11係接續圖10，顯示框構件組裝步驟之詳細流程例的說明圖。 圖12係顯示在圖7所示之框構件搭載步驟中框構件搭載在配線基板上之狀態的平面圖。 圖13係顯示在圖9所示之配線基板上搭載半導體晶片之狀態的剖面圖。 圖14係顯示線連接於圖13所示之半導體晶片及配線基板之狀態的剖面圖。 圖15係顯示在圖14所示之框構件上塗布接著材料之狀態的剖面圖。 圖16係顯示在圖15所示之框構件上搭載蓋構件，並照射紫外線之狀態的剖面圖。 圖17係顯示焊料球接合於圖16所示之端子之狀態的剖面圖。 圖18係顯示對圖6所示之框構件的變形例的剖面圖。 圖19係對圖4之變形例的本實施形態之半導體裝置具有之框構件周邊的放大剖面圖。 圖20係圖19所示之框構件的頂面及底面的放大剖面圖。 圖21係對圖20之變形例的半導體裝置具有之框構件的頂面及底面周邊的放大剖面圖。 圖22係對圖20之另一變形例的半導體裝置具有之框構件的頂面及底面周邊的放大剖面圖。 圖23係對圖20之又一變形例的半導體裝置具有之框構件的頂面及底面周邊的放大剖面圖。

Claims (16)

  1. 一種半導體裝置之製造方法，包含以下步驟： (a)準備配線基板，該配線基板包含：基材，具有第一頂面及該第一頂面之相反側的第一底面，且由絕緣材料形成；第一端子，形成於該基材之該第一頂面上；及第一絕緣膜，具有與該第一頂面對向之第二底面及該第二底面之相反側的第二頂面，且以該第一端子露出之方式形成於該第一頂面上， 而具有第三底面及該第三底面之相反側的第三頂面的框構件，在該第二頂面與該第三底面互相對向之狀態下，藉由第一接著材料固定在該第一絕緣膜之該第二頂面上， 該框構件係由包含玻璃纖維之第一樹脂形成， 該框構件之該第三頂面的粗度與該第一絕緣膜之該第二頂面的粗度相同或比該第二頂面的粗度小； (b)於該(a)步驟後，將具有包含受光部之主面及該主面之相反側的背面之半導體晶片，以該背面與該第二頂面對向之方式，藉由結合材固定在該第二頂面中之被該框構件包圍之區域中； (c)於該(b)步驟後，將具有第四底面及該第四底面之相反側的第四頂面的蓋構件，以該第四底面與該第二頂面對向之方式，且以覆蓋該半導體晶片之方式，藉由第二接著材料固定在該框構件之該第三頂面上； (d)於該(c)步驟後，在該第二接著材料上照射紫外線，使該第二接著材料硬化。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中該(a)步驟包含以下步驟： (a1)將玻璃纖維片浸入樹脂層，使該第一樹脂含浸於該玻璃纖維片中； (a2)於該(a1)步驟後，用第一金屬膜及第二金屬膜夾住含有該玻璃纖維片之樹脂體，接著將該第一金屬膜及該第二金屬膜與該樹脂體加壓附著； (a3)於該樹脂體硬化後，分別移除該第一金屬膜及該第二金屬膜，使該第三頂面及該第三底面露出。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該配線基板具有形成於該基材之該第一底面上的第二端子，且該製造方法更包含以下步驟： (e)於該(d)步驟後，將焊料球接合在該第二端子上。
  4. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該第一絕緣膜不含玻璃纖維。
  5. 一種半導體裝置，包含： 配線基板，包含：基材，具有第一頂面及該第一頂面之相反側的第一底面；第一端子，形成於該基材之該第一頂面上；及第一絕緣膜，其具有與該第一頂面對向之第二底面及該第二底面之相反側的第二頂面，且以該第一端子露出之方式形成於該第一頂面上； 框構件，具有第三底面及該第三底面之相反側的第三頂面，且在該第一絕緣膜之該第二頂面與該第三底面互相對向之狀態下，藉由第一接著材料固定在該配線基板之該第一絕緣膜的該第二頂面上； 半導體晶片，具有包含受光部之主面及該主面之相反側的背面，且以該背面與該第一絕緣膜之該第二頂面對向之方式，藉由晶粒結合材料固定在該第二頂面中之被該框構件包圍的區域中；及 蓋構件，具有第四底面及該第四底面之相反側的第四頂面，且以該第四底面與該第一絕緣膜之該第二頂面對向之方式，並以覆蓋該半導體晶片之方式，藉由第二接著材料固定在該框構件之該第三頂面上， 該框構件由包含玻璃纖維之第一樹脂形成， 該框構件之該第三頂面的粗度與該第一絕緣膜之該第二頂面的粗度相同或比該第二頂面的粗度小。
  6. 如申請專利範圍第5項之半導體裝置，其中，該框構件之該第三頂面的粗度與該半導體晶片之該背面的粗度相同或比該背面的粗度小。
  7. 如申請專利範圍第5項之半導體裝置，其中： 該框構件具有在厚度方向上位於該第三頂面與該第三底面之間的第三內側面及第三外側面， 在該第三外側面，該玻璃纖維之一部分由該第一樹脂露出。
  8. 如申請專利範圍第5項之半導體裝置，其中： 該框構件具有在厚度方向上位於該第三頂面與該第三底面之間的第三內側面及第三外側面， 該蓋構件具有在厚度方向上位於該第四頂面與該第四底面之間的第四側面， 在平面圖中，該第四側面位於該第三內側面與該第三外側面之間。
  9. 如申請專利範圍第5項之半導體裝置，其中，在該框構件之該第三頂面與該第一接著材料之間設有覆蓋該第三頂面之第一構件。
  10. 如申請專利範圍第9項之半導體裝置，其中： 該框構件具有在厚度方向上位於該第三頂面與該第三底面之間的第三內側面及第三外側面， 該第一構件係由以銅為主成分之金屬材料形成，且具有：與該第三頂面對向之第五底面；該第五底面之相反側的第五頂面；及在厚度方向上位於該第五頂面與該第五底面之間的第五外側面及第五內側面， 在平面圖中，該第五外側面及第五內側面分別位於該第三內側面與該第三外側面之間，且該第五外側面被該第一接著材料覆蓋。
  11. 如申請專利範圍第9項之半導體裝置，其中，該第一構件具有：與該第三頂面對向之第五底面；及該第五底面之相反側的第五頂面，且該第五頂面之粗度比該框構件之該第三頂面的粗度大。
  12. 如申請專利範圍第9項之半導體裝置，其中，該框構件之該第三底面與該第二接著材料之間設有覆蓋該第三底面之第二構件。
  13. 如申請專利範圍第5項之半導體裝置，其中： 該第二接著材料係紫外線硬化性樹脂， 該第二接著材料與該框構件之該第三頂面互相密接。
  14. 如申請專利範圍第13項之半導體裝置，其中，該框構件之該第三頂面的粗度比該框構件之該第三底面的粗度小。
  15. 如申請專利範圍第5項之半導體裝置，其中： 該配線基板具有形成於該基材之該第一底面的第二端子， 該第二端子接合有焊料球， 該框構件之該第三底面的粗度與該第一絕緣膜之該第二頂面的粗度相同或比該第二頂面的粗度小。
  16. 如申請專利範圍第5項之半導體裝置，其中，該第一絕緣膜不含玻璃纖維。
TW106130557A 2016-09-13 2017-09-07 半導體裝置之製造方法及半導體裝置 TW201817017A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016178444A JP2018046092A (ja) 2016-09-13 2016-09-13 半導体装置の製造方法および半導体装置
JP2016-178444 2016-09-13

Publications (1)

Publication Number Publication Date
TW201817017A true TW201817017A (zh) 2018-05-01

Family

ID=61560458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130557A TW201817017A (zh) 2016-09-13 2017-09-07 半導體裝置之製造方法及半導體裝置

Country Status (4)

Country Link
US (2) US10103188B2 (zh)
JP (1) JP2018046092A (zh)
CN (1) CN107818999B (zh)
TW (1) TW201817017A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7292828B2 (ja) * 2018-04-27 2023-06-19 キヤノン株式会社 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847839B2 (ja) * 1995-06-12 2006-11-22 シチズン時計株式会社 半導体装置
JPH10284648A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd 半導体装置
JP4388209B2 (ja) * 2000-07-14 2009-12-24 京セラ株式会社 光半導体素子収納用パッケージ
JP2002289718A (ja) 2001-03-27 2002-10-04 Kyocera Corp 固体撮像装置
JP2005197659A (ja) * 2003-12-08 2005-07-21 Sony Corp 光学装置及び画像生成装置
JP2005175686A (ja) * 2003-12-09 2005-06-30 Seiko Epson Corp 圧電デバイスおよび蓋体の製造方法ならびに圧電デバイスを利用した携帯電話装置および圧電デバイスを利用した電子機器
JP2005236067A (ja) * 2004-02-20 2005-09-02 Dainippon Printing Co Ltd 配線基板と配線基板の製造方法、および半導パッケージ
JP5821242B2 (ja) 2011-03-31 2015-11-24 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR20130087249A (ko) * 2012-01-27 2013-08-06 삼성전자주식회사 반도체 장치 및 이를 이용한 이미지 센서 패키지
JP5903973B2 (ja) * 2012-03-26 2016-04-13 Tdk株式会社 電子部品内蔵基板及びその製造方法
JP2013218245A (ja) * 2012-04-12 2013-10-24 Seiko Epson Corp 光学素子、撮像装置、カメラ及び光学素子の製造方法
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
TWI536547B (zh) * 2013-01-10 2016-06-01 精材科技股份有限公司 影像感測晶片封裝體之製作方法
JP5633095B2 (ja) * 2013-02-08 2014-12-03 新光電気工業株式会社 半導体パッケージの製造方法および半導体パッケージ
JP6169713B2 (ja) * 2013-09-27 2017-07-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6354297B2 (ja) * 2014-04-30 2018-07-11 旭硝子株式会社 カバーガラス、および、その製造方法
TW201628263A (zh) * 2014-10-02 2016-08-01 羅傑斯公司 磁─介電基材
JP2016111285A (ja) * 2014-12-10 2016-06-20 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20190019827A1 (en) 2019-01-17
CN107818999B (zh) 2024-05-24
US20180076245A1 (en) 2018-03-15
JP2018046092A (ja) 2018-03-22
CN107818999A (zh) 2018-03-20
US10103188B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
TWI426587B (zh) 晶片尺寸封裝件及其製法
JP5161732B2 (ja) 半導体装置の製造方法
TWI555100B (zh) 晶片尺寸封裝件及其製法
JP4992904B2 (ja) 半導体装置の製造方法
JP5544766B2 (ja) 半導体加工用接着フィルム積層体
TW200832649A (en) Semiconductor device and method of manufacturing the same
GB2611941A (en) Package substrate manufacturing method
WO2017208724A1 (ja) 光学モジュール、モジュール及びその製造方法
WO2011118116A1 (ja) 半導体装置及びその製造方法
TW201207962A (en) Chip-sized package and fabrication method thereof
US11895780B2 (en) Manufacturing method of package structure
JP2010040835A (ja) 積層型半導体装置の製造方法
JP2006100752A (ja) 回路装置およびその製造方法
JP2012074497A (ja) 回路基板
US10978417B2 (en) Wiring structure and method for manufacturing the same
TWI534951B (zh) 半導體封裝基板，使用其之封裝系統及其製造方法
JP2009272512A (ja) 半導体装置の製造方法
TW201817017A (zh) 半導體裝置之製造方法及半導體裝置
JP2014103378A (ja) 半導体装置の製造方法、半導体装置、及び圧着装置
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2007116198A (ja) 半導体装置
JP4089629B2 (ja) 光センサモジュール
WO2018220868A1 (ja) 半導体装置および半導体装置の製造方法
JP6515243B2 (ja) 半導体装置の製造方法
JP4978244B2 (ja) 半導体装置及びその製造方法