JP6927541B1 - ピン配列装置、ピン配列用アレイ体及びピン配列方法 - Google Patents

ピン配列装置、ピン配列用アレイ体及びピン配列方法 Download PDF

Info

Publication number
JP6927541B1
JP6927541B1 JP2020169456A JP2020169456A JP6927541B1 JP 6927541 B1 JP6927541 B1 JP 6927541B1 JP 2020169456 A JP2020169456 A JP 2020169456A JP 2020169456 A JP2020169456 A JP 2020169456A JP 6927541 B1 JP6927541 B1 JP 6927541B1
Authority
JP
Japan
Prior art keywords
pin arrangement
pin
array body
array
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020169456A
Other languages
English (en)
Other versions
JP2022061439A (ja
Inventor
勲 下山
下山  勲
堅太郎 野田
堅太郎 野田
拓哉 塚越
拓哉 塚越
松井 剛
剛 松井
奨 高浪
奨 高浪
一郎 北島
一郎 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Finecs Co Ltd
Toyama Prefectural University
Original Assignee
Finecs Co Ltd
Toyama Prefectural University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Finecs Co Ltd, Toyama Prefectural University filed Critical Finecs Co Ltd
Priority to JP2020169456A priority Critical patent/JP6927541B1/ja
Application granted granted Critical
Publication of JP6927541B1 publication Critical patent/JP6927541B1/ja
Priority to US18/030,018 priority patent/US20230420407A1/en
Priority to PCT/JP2021/036133 priority patent/WO2022075177A1/ja
Priority to TW110137200A priority patent/TW202221809A/zh
Publication of JP2022061439A publication Critical patent/JP2022061439A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75621Holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75733Magnetic holding means
    • H01L2224/75734Magnetic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

【課題】複数のピンを所定の位置関係で配列するためのピン配列装置、ピン配列用アレイ体及びピン配列方法を提供する。【解決手段】ピン配列装置1Cが、複数の穴を有するピン配列用アレイ体40が配置される収容部10と、収容部10に配置されたピン配列用アレイ体40の穴にピンを挿入する機構と、を備え、当該機構が、収容部10を振動する第1の機構20、ピン配列用アレイ体40に対して磁界を印加する第2の機構30の少なくとも何れかを備える。ピン配列用アレイ体40上にピンを載せ、揺動及び振動により又は磁界により、ピンを穴に挿入する。【選択図】図3

Description

本発明は、ピン配列装置、ピン配列用アレイ体及びピン配列方法に関する。
積層配線、3D配線などの技術として、チップを複数のダイで統合するチップレット化が検討されている。ダイの上に別のダイを載せて配線するためにはピンが必要となる。ピンの径及び長さは、例えば0.3mm以下というマイクロオーダーである。
ピンのサイズが非常に小さいため、チップの製造工程において、横になったピンを立てたり一又は複数のピンを立てて配列したりすることが難しい。
そこで、本発明では、ピンを立てて配列するためのピン配列装置、ピン配列用アレイ体及びピン配列方法を提供することを目的とする。
本発明のコンセプトは次のとおりである。
[1] 複数の穴を有するピン配列用アレイ体が配置される収容部と、
前記収容部に配置されたピン配列用アレイ体の穴にピンを挿入する機構と、
を備え、
前記機構が、前記収容部を振動する第1の機構、前記ピン配列用アレイ体に対して磁界を印加する第2の機構の双方を備え
前記第1の機構が、前記収容部を揺動する揺動機構、前記収容部を鉛直方向に又は水平方向に振動する振動機構の双方を備える、ピン配列装置。
[2] 前記ピン配列装置において、さらに、前記収容部に配置された前記ピン配列用アレイ体の穴と連通して吸引する第3の機構を備える
[3] 前記ピン配列装置において、前記第2の機構が、永久磁石、電磁石、磁性体の何れか又は組み合わせを含んで構成される。
[4] 前記ピン配列装置において、さらに、前記収容部から前記ピン配列用アレイ体を取り出すための取出機構を備える。
[5] 前記ピン配列装置において、さらに、前記ピン配列用アレイ体の前記穴に対してピンが挿入されている割合を検査するための検査部を備える。
[6] 前記ピン配列装置において、前記検査部が、
ピンが穴に挿入されている前記ピン配列用アレイ体の表面を撮像する撮像部と、前記撮像部で撮像した画像データを処理して前記割合を算出する算出部とを有する第1の検査部、
ピンが穴に挿入されている前記ピン配列用アレイ体に対して電気的な計測を行い、導電率、誘電率を含む電気的なパラメータから前記割合を算出する第2の検査部
の何れか又は双方を備える。
[7] 前記[1]乃至[6]の何れか1項に記載のピン配列装置において使用されるピン配列用アレイ体であり、
複数の穴が設けられており、
前記穴のそれぞれが、配列すべきピンの直径及び長さに合わせたマイクロサイズの穴径及び長さを有する、ピン配列用アレイ体。
[8] 前記ピン配列用アレイ体において、前記穴のそれぞれが拡開している。
[9] 前記ピン配列用アレイ体において、さらに、隣接する前記穴同士に沿ったガイドを備える。
[10] 前記ピン配列用アレイ体において、前記穴の深さが設けられている位置により異なる。
[11] 前記ピン配列用アレイ体において、前記ピン配列用アレイ体が、複数の電子デバイスを搭載した基板の一部を構成する
[12] マイクロサイズの径及び長さを有して磁界に反応する複数のピンを、各ピンの径及び長さに対応した径及び長さの穴を有するピン配列用アレイ体上に配置し、
前記ピン配列用アレイ体への揺動及び鉛直方向又は水平方向の振動に加えて前記ピン配列用アレイ体に磁界を印加することにより、前記ピン配列用アレイ体の各穴にピンを挿入する、ピン配列方法。
本発明によれば、効率よくピンを立てて配列することができる。
図1は、本発明の第1の実施形態に係るピン配列装置及びピン配列用アレイ体の模式図である。 図2Aは、本発明の第2の実施形態に係るピン配列装置及びピン配列用アレイ体によってピンを穴に挿入していく様子を模式的に示す図であって、ピンがピン配列用アレイ体上に横たわっている状態を示す図である。 図2Bは、本発明の第2の実施形態に係るピン配列装置及びピン配列用アレイ体によってピンを穴に挿入していく様子を模式的に示す図であって、ピン配列用アレイ体に下側から磁性体を近づけている状態を示す図である。 図2Cは、本発明の第2の実施形態に係るピン配列装置及びピン配列用アレイ体によってピンを穴に挿入していく様子を模式的に示す図であって、ピン配列用アレイ体に下側から磁性体をさらに近づけている状態を示す図である。 図2Dは、本発明の第2の実施形態に係るピン配列装置及びピン配列用アレイ体によってピンを穴に挿入していく様子を模式的に示す図であって、ピン配列用アレイ体に磁性体が最も近接した状態を示す図である。 図3は、本発明の第3の実施形態に係るピン配列装置及びピン配列用アレイ体を模式的に示す正面図である。 図4は、本発明の第3の実施形態に係るピン配列装置及びピン配列用アレイ体を模式的に示す平面図である。 図5は、本発明の第4の実施形態に係るピン配列装置の概略を示す図である。 図6は、図5に示すピン配列用アレイ体の一例を示す平面図である。 図7Aは、ピン配列用アレイ体の断面図を示す図である。 図7Bは、別のピン配列用アレイ体の断面図を示す図である。 図7Cは、別のピン配列用アレイ体の断面図を示す図である。 図7Dは、別のピン配列用アレイ体の断面図を示す図である。 図7Eは、別のピン配列用アレイ体の断面図を示す図である。 図8は、ハウジングケースの平面図である。 図9は、ハウジングケースの断面図である。 図10は、揺動及び横振動のタイムチャートの一例である。 図11は、揺動及び横振動の様子を模式的に示す図である。 図12は、本発明の第5の実施形態に係るピン配列装置の概略を示す図である。 図13は、ピン配列用アレイ体を取り出す方法を模式的に示す図である。 図14は、ピン配列用アレイ体の変形例を示す図である。 図15は、本発明の実施形態に係るピン配列システムの構成図である。
以下、図面を参照しながら、本発明の実施形態について詳細に説明する。図面には本発明の好ましい形態の一つを示すものであり、本発明の趣旨を逸脱しない範囲で発明の構成要素について変更したり一部削除したり追加した形態についても本発明の範囲に含まれる。
[第1の実施形態]
図1は、本発明の第1の実施形態に係るピン配列装置及びピン配列用アレイ体の模式図である。本発明の第1の実施形態に係るピン配列装置1Aは、ピン配列用アレイ体2が配置される加振部3を備えている。加振部3は、図1に示すように、揺動軸θ軸の回りに揺動しながら、横振動及び/又は縦振動をピン配列用アレイ体2に与える。横振動はピン配列用アレイ体2の上面に平行方向の往復振動を意味し、縦振動はピン配列用アレイ体2の上面に垂直な方向の往復振動を意味する。横振動の方向は、ピン配列用アレイ体2に平行な面状において、θ軸に平行であっても垂直であってもθ軸と交差する方向(例えばθ軸と45度で交差する方向)であってもよい。
ピン配列用アレイ体2は、複数の穴4が縦方向及び横方向に並んで設けられて構成されている。ピン配列用アレイ体2は、穴4の位置に応じて、同じ深さの穴4を有していても、異なる深さの穴4を有していてもよい。穴4は貫通、非貫通のいずれの場合であっても構わない。穴4は、配列すべきピン5の直径及び長さに合わせたマイクロサイズの穴径及び長さを有する。マイクロサイズとは、1μm以上1000μm以下のサイズを想定する。ここで、ピン5は、例えば、円柱形状であって、直径1μm以上1000μm以下、長さ1μm以上1000μm以下である。そのため、穴4はピン5の直径に対して1.02乃至1.3倍の直径を有する。穴4は、ピン5の長さに対して0.1倍以上の深さ5倍以下の深さを有する。ピン5の寸法に対して穴4がこの範囲であれば、一本のピン5を一つの穴4に挿入することができ、かつ、穴4から抜け難くなるからである。また、穴4は、ピン配列用アレイ体2の上下面に対して垂直に設けられている場合のみならず、上下面に対して傾斜していてもよい。一枚のピン配列用アレイ体2に対して同一又は同様な形状、寸法(特に深さ)の穴4が設けられている必要はなく、各場所において異なる形状、寸法の穴が設けられていてもよい。
図1に示すピン配列装置1Aによれば、ピン配列用アレイ体2を加振部3により揺動させながら縦揺れ及び/又は横揺れさせる。横揺れは、図1に示すように揺動軸(回転軸ともいう)に平行でも、直交していてもよい。ピン配列用アレイ体2上に多数のピン5を載せて、好ましくは幅方向に散らばって広く行きわたるように載せる。略水平なピン配列用アレイ体2を揺動軸(θ軸)回りに90°未満で回転させ、その傾斜を保った状態で停止させる。多数のピン5をピン配列用アレイ体2の一端部側に集める。その際、多数のピン5は、ピン配列用アレイ体2の一端部において断面略三角形状で両端の間に行きわたっている(後述の図11の詳細な説明参照)。このような状態を一定の時間保った後に、ピン配列用アレイ体2をθ軸回りに逆回転させつつ横振動又は縦振動をさせる。すると、ピン配列用アレイ体2に載置されている多数のピン5は、ピン配列用アレイ体2の上面を滑りながら、一部のピン5が穴4に挿入し、残りのピン5がピン配列用アレイ体2の他端部(前述の一端部と逆側の端部)に流れるように移動する。このように、90°未満の正回転及び逆回転からなる揺動及び回転の一時停止が、多数のピン5をピン配列用アレイ体2の一端部、他端部に幅方向に行きわたることに主として寄与し、縦振動及び/又は横振動が一つの穴4に一本のピン5を挿入することに主として寄与する。ここで、揺動する周期は例えば数秒程度であって10秒以下であるのに対して、縦揺れ及び/又は横揺れする周波数は60Hzなどの数十Hzである。
このように、マイクロサイズの径及び長さを有する複数のピン5を、各ピン5の径及び長さに対応した径及び長さの穴4を有するピン配列用アレイ体2上に配置する。そして、ピン配列用アレイ体2を加振部3により加振する。これにより、ピン配列用アレイ体2の穴4にピン5が挿入される。よって、複数のピン5を所定の位置関係で配列することができる。
[第2の実施形態]
図2A乃至2Dは、本発明の第2の実施形態に係るピン配列装置及びピン配列用アレイ体によってピンを穴に挿入していく様子を模式的に示す図である。図の右側は左側と同様なので省略している。また、多数のピン5については一部のピン5のみ図示している。
本発明の第2の実施形態に係るピン配列装置1Bは、ピン配列用アレイ体2の下面に、磁性体6を上下移動可能に設けて構成されている。ピン5は、磁界により力が作用するように構成されていればよく、例えば少なくとも表面などが磁性材料からなっていれば、第1の実施形態と同様でよい。磁性体6による磁界によりピン5が挙動するからである。ピン配列用アレイ体2は第1の実施形態と同様である。磁性体6は、ピン配列用アレイ体2に設けられている穴4と平面視で重なるように複数の突起7が設けられていることが好ましい。穴4に沿って磁界を生じて、ピン5を穴4に誘導するためである。磁界の方向は、穴4の貫通方向に沿っている必要はなく、図2A乃至図2Dに示す断面で穴4の貫通方向と交差する方向(例えば直交する方向)でもよいし、これらの方向の成分を有する磁界であってもよい。突起7は、例えば四角錐形状や円錐形状などから選択される。ピン配列用アレイ体2の穴4の位置と突起7の位置とは平面視で重ならない場合がある。このような場合は、例えば縦及び横に等間隔に並んだ突起7を有する磁性体6を左右方向及び前後方向に移動するようにしてもよい。
ピン配列装置1Bによれば、磁性体6がピン配列用アレイ体2の下方に配置されている状態では、図2Aに示すように、ピン5はピン配列用アレイ体2の表面に横になって倒れている。磁性体6がピン配列用アレイ体2に近づくにつれて、図2B乃至図2Dに順番に示すように、ピン5は穴4に向かって起き上がり、穴4に自ら挿入する。
ピン配列用アレイ体2の穴4に沿って磁界を生じさせることができれば、磁性体6の代わりに複数の電磁石をピン配列用アレイ体2の下側に縦横に並べて配置する構成でもよい。磁界によりピン5を穴4に挿入する際には、XYステージのような位置決めを設け位置決めすることが好ましい。
このように、マイクロサイズの径及び長さを有して磁界による力を受けるように構成された複数のピン5を、各ピン5の径及び長さに対応した径及び長さの穴4を有するピン配列用アレイ体2上に配置する。そして、ピン配列用アレイ体2の穴4が設けられている領域に磁界を印加する。これにより、ピン配列用アレイ体2の各穴4にピン5が挿入される。穴4の位置、各穴4の深さ、穴4同士の間隔により、ピン配列用アレイ体2に垂直方向のみならず水平方向の成分を有するように斜めに磁界が生じるようにしてもよい。また、ピン配列用アレイ体2の中央部分には磁界が生じず、ピン配列用アレイ体2の中心から一定距離離れた領域、例えば帯状、例えば円環状の領域だけ磁界を生じさせるように磁性体6を配置するようにしてもよい。これらの場合にあっては、磁界の向きがピン配列用アレイ体2に対して垂直成分、水平成分の何れか一方又は双方、さらにはこの2つの成分に直交する成分をも有するように、複数の磁性体が配置されてもよい。
[第3の実施形態]
図3は本発明の第3の実施形態に係るピン配列装置及びピン配列用アレイ体を模式的に示す正面図であり、図4は本発明の第3の実施形態に係るピン配列装置及びピン配列用アレイ体を模式的に示す平面図である。
本発明の第3の実施形態に係るピン配列装置1Cは、収容部10と、ピンを挿入する機構としての第1の機構20及び第2の機構30とを備える。収容部10は、複数の穴を有するピン配列用アレイ体40が配置されるものである。第1の機構20、第2の機構30の何れもピン配列用アレイ体40の穴にピンを挿入するための機構であって、ピン配列装置1Cに何れか一方又は双方備えている。ピン配列用アレイ体40は、図1及び図2に示すピン配列用アレイ体2と同様であるので穴などの詳細については図示していない。
第1の機構20は、収容部10を振動するためのものである。ここで、「振動」は、ピン配列用アレイ体40の面上に沿った水平方向の振動(「横振動」ともいう。)、ピン配列用アレイ体40の面に垂直な方向の振動(「縦振動」ともいう。)の何れかのみならず、その双方を含む。さらには、「揺動」を構成する正回転、逆回転、それらの間の停止を一周期の時間が、横振動、縦振動の周期よりも長いような「揺動」を含む。以下では、横振動、縦振動、揺動の何れも含む構成について説明するものとし、必要な機構のみを取捨選択してもよい。
収容部10は、ピン配列用アレイ体40を収容するように窪みが形成されており、窪みの縦横の寸法はピン配列用アレイ体40の縦及び横の寸法よりも僅かに長い。収容部10は支持プレート11に軸21により支持されている。支持プレート11は、例えば、ベース台12に立設した複数の支柱14に上下動可能に略水平に支持されている。支持プレート11の平面視で略中央部には窪み11aが設けられ、窪み11a内に、上面が開口した収容部10が配置される。収容部10には左右前後に壁が設けられている。
第1の機構20としては、支持プレート11に軸21で支持され収容部10を揺動する揺動機構22と、収容部10に横揺れを生じさせる横揺れ機構23と、収容部10に縦揺れを生じさせる縦揺れ機構24とを備える。横揺れ機構23、縦揺れ機構24は、収容部10内に電極23a,24aを配置し、当該電極23a,24aと対向するように支持プレート11に配置した電極23b,24bにより静電気力により駆動される。静電気力の代わりに永久磁石、磁気回路、電磁石の何れか又は組み合わせで磁力により駆動するようにしてもよい。なお、電極23a,23bは図4のみに示し、図3では省略している。電極24a,24bは図3のみに示し、図4では省略している。また、電極23a,23b,24a,24bに接続される配線等についても省略している。
収容部10が揺動機構22により揺動するとともに、横揺れ機構23、縦揺れ機構24の何れか又は双方により横揺れ及び/又は縦揺れすることにより、収容部10の左右前後の何れかの壁がガイドとなり、揺動によりピンが集められながら、縦揺れ、横揺れにより穴にピンが挿入される。これについては図11を参照しながら詳細に説明する。
第2の機構30は、収容部10に配置したピン配列用アレイ体40に対して磁界を印加する機構である。図3に示すように、収容部10の下方に、磁性体32を載置するプレート31が設けられる。例えば、プレート31が複数の支柱14に上下動可能に支持される。停止用バー33がプレート31の下側で一本の支柱14にかみ合ってプレート31の上下動を停止する。磁性体32は、図2で説明したようにピン配列用アレイ体2に設けられている穴4と平面視で重なるように複数の突起7が設けられていることが好ましい。穴4の軸方向に沿って磁界が生じて、当該磁界がピン5を誘導するためである。
第2の機構30は、ピン配列用アレイ体40に磁界を生じさせることができればよく、図3に示すように磁性体32を載せたプレート31を支持プレート11に下側から近づける構成のみならず、例えば、複数の電磁石を支持プレート11の下側に左右方向及び前後方向に並べて配置する構成でもよい。複数の電磁石を収容部10のピン配列用アレイ体40の載置する面に内蔵してもよい。
さらに、第3の機構として、収容部10に配置されたピン配列用アレイ体40の穴と連通して吸引する手段を備える。支持プレート11に連結する吸引手段となるバキューム(図示せず)により、吸引することで実現される。ここで、ピン配列用アレイ体40の穴は貫通しており、ピンの挿入側と逆側の穴の直径が挿入側の穴の直径よりも短い。ピンが穴41から抜けないようにするためである。第3の機構は、第1の機構と併用されることで、ピン配列用アレイ体40の穴へピンが効率よく挿入される。
[第4の実施形態]
図5は、本発明の第4の実施形態に係るピン配列装置の概略を示す図である。本発明の第4の実施形態に係るピン配列装置1Dは、図5に示すように、ピン配列用アレイ体40が載置されるハウジングケース42と、ハウジングケース42を保持する保持部43と、ハウジングケース42と共に保持部43に横振動と揺動とを与える加振部44と、ハウジングケース42とつながって画成された領域を吸引する吸引手段と、を備える。ハウジングケース42は第3の実施形態での収容部に相当する。
図6は図5に示すピン配列用アレイ体40の一例を示す平面図であり、図7A乃至図7Dはピン配列用アレイ体40の断面図を示す図である。ピン配列用アレイ体40は、例えば、Siなどの半導体基板で構成され、ホトリソグラフィー・エッチングなどの半導体プロセスにより作製される。ピン配列用アレイ体40は、所定の配置パターンに沿って複数の穴41が設けられており、穴41のそれぞれが、前述と同様、配列すべきピンの直径及び長さに合わせたマイクロサイズの穴径及び長さを有する。なお、穴41の形状は配置位置により異なってもよい。穴41は、ピン配列用アレイ体40の上面に対して垂直を含む交差していてもよい。
ピン配列用アレイ体40において、図7B及び図7Cに示すように、表面に近い部位の径がそれ以外の部位と比べ大きくなっており、拡開していることが好ましい。ピンが穴41に入りやすく脱離しにくくなるためである。拡開の態様は、図7Bに示すような深さ方向に対して同じ径を有するが深くなるにつれて径が小さくなるようなステップ状の穴41aであっても、図7Cに示すようなテーパー状の穴41bであってもよい。
穴41は、図7Dに示すような貫通の穴41である場合、非貫通穴の場合の条件に加えて、ピンの挿入側と逆側の穴の直径が挿入側の穴の直径よりも短い。ピンが穴41から抜けないようにするためである。穴41は、図7Eに示すように、1枚のピン配列用アレイ体40において、穴41の深さが異なっていたり、穴41の断面形状が異なっていたりしてもよい。例えば、図7Eに示すように、非貫通の穴41cでも、傾斜した穴41d,41eでもよい。
ピン配列用アレイ体40は、例えば1インチ平方の寸法であり、例えば0.5mmの厚みを有する。ピン配列用アレイ体40表面は梨地である。ピン配列用アレイ体40は表面粗さを有していることが好ましい。表面粗さは例えばRa4.5μm前後である。ピン配列用アレイ体40の表面にピンが横になって静電気で密着しないようにするためである。
図8はハウジングケースの平面図であり、図9はハウジングケースの断面図である。ハウジングケース42は、固定用の複数の穴42aを周囲に有しており、中央に平面視で矩形の窪み42bを有する。窪み42bの底部には貫通した穴42cが設けられている。ハウジングケース42の窪み42bには、図6に示すピン配列用アレイ体40が挿入され、かつピン配列用アレイ体40の上面に配置されるピンがハウジングケース42とピン配列用アレイ体40との間の隙間に入らないような寸法形状を有していればよい。ハウジングケース42は、ピン配列用アレイ体40を保持するものであり、そのため、導電材料からなっていることが好ましい。また、軽量、耐摩耗性の観点から、ポリフェニレンサルファイド樹脂やそれと同様な性質を有する樹脂からなることが好ましい。
次に、ピン配列装置1Dを用いてピンをピン配列用アレイ体40の穴41に挿入して配列させるための方法について説明する。
まず、ピン配列用アレイ体40をハウジングケース42の窪み42bに配置する。適量なピンをピン配列用アレイ体40の上面に載せる。適量は、ピン配列用アレイ体40の穴41の数よりも多い。適量なピンの計量には、匙やスプーンが使用される。適量は、振動を構成する揺動、縦振動、横振動の組み合わせ、またこれらの具体的な条件に依存する。
次に、吸引パイプ45に接続された吸引手段によりピン配列用アレイ体40の下側を負圧にしながら、ピン配列用アレイ体40を揺動軸(θ軸)まわりに揺動させながら、横揺れさせる。図10は、揺動及び横振動のタイムチャートの一例を示しており、横軸は時間(秒)、縦軸は回転の角度(°)である。横揺れの周波数は例えば60Hzであるのに対して、横揺れする周期は2秒、3秒以上7秒前後で十数秒以内である。
図11は、図10のタイムチャートに従ってピン配列用アレイ体40を揺動及び横振動させたときの状態を、左から右に揺動軸回りの回転角を正、ゼロ、負にした順に、ピンの配置について、ピンの数を濃淡で概念として示している。この場合、図10の具体的な数値は例であって、実施形態を特定するものではない。
スタートの段階(t=0)において、ピン配列用アレイ体40は例えば水平であり、多数のピンがピン配列用アレイ体40の上面に載せられる。その際、全体的に満遍なく載せられることが好ましい。説明上、スタートの段階においては、ピン配列用アレイ体40は略水平としているが、揺動軸の正負何れかの回転角で回転して、傾斜していてもよい。
次に、揺動軸まわりの回転角がゼロから正の或る値(θ)まで増加する時間帯(0<t≦t)では、ピン配列用アレイ体40が水平から傾斜角を大きくしながら、多数のピンはその傾斜した面を滑り落ちつつある。その際、ピン配列用アレイ体40への横振動により、多数のピンのうち一部のピンが穴に挿入する。
揺動軸まわりの回転角が正の或る値θになったら、ピン配列用アレイ体40を傾斜させたまま回転を停止させる。回転停止の時間帯(t≦t≦t)では、図11の左の上下にそれぞれ断面視及び平面視を模式的に示すように、傾斜したピン配列用アレイ体40と窪み42bの一端部42eにより断面三角形状で幅D方向に延びる領域A1に、多数のピンが、様々な方向を向いて存在している。平面視でのメッシュはピンの数の大小に相当する。その際、多数のピンは、ガイド側面部42dを両端とする幅D全体にわたっている。横振動は、ピンを幅D全体にわたらせている。
そして、揺動軸まわりの回転角が正の或る値θから負の或る値(−θ)まで減少する時間帯(t≦t≦t)では、ピン配列用アレイ体40が手のひらを反すかの如く逆向きになりその傾斜角を大きくしながら、多数のピンはその傾斜面を滑り落ちつつある。その途中、即ち、ピン配列用アレイ体40が略水平になったときの状態について、図11の左右中間の上下にそれぞれ断面視及び平面視を模式的に示すように、多数のピンはピン配列用アレイ体40の上面をほとんど移動していない。ピンには窪み42bの他端部42fに動こうとする力が大きく作用していないためである。そして、回転角が負の或る値(−θ)になるにつれて、多数のピンはピン配列用アレイ体40の傾きが逆になったことから、ピンには窪み42bの他端部42fに動こうとする力が作用し始め、多数のピンはその傾斜面を流れるように滑り落ちつつあり、その際、ピン配列用アレイ体40への横振動により、多数のピンのうち一部のピンが、穴に挿入する。
回転角が−θになったら、ピン配列用アレイ体40を傾斜させたまま回転を停止させる。ピンには窪み42bの他端部42fに動こうとする力が大きく作用する。回転停止の時間帯(t≦t≦t)では、図11の右の上下にそれぞれ平面視、断面視に示すように、傾斜したピン配列用アレイ体40と窪み42bの他端部42fにより断面三角形状で幅方向に延びる領域A2に、多数のピンが、様々な方向を向いて存在している。平面視でのメッシュの数はピンの数の大小に相当する。その際、多数のピンは、ガイド側面部42dを両端とする幅D全体にわたっている。
そして、回転角が負の或る値(−θ)から正の或る値(θ)まで増加する時間帯(t≦t≦t))では、ピン配列用アレイ体40は元の方向に傾きを戻しながら、多数のピンはその傾斜面を滑り落ち始めようとする。その途中、即ち、ピン配列用アレイ体40が略水平になったときの状態については、多数のピンはピン配列用アレイ体40の上面をほとんど移動していない。ピンには窪み42bの一端部42eに動こうとする力が大きく作用していないためである。なお、このとき、図11の左右中間に示す場合とは異なりメッシュの数が左右逆になっている。そして、回転角が正の或る値(θ)になるにつれて、多数のピンはピン配列用アレイ体40の傾きが逆になったことから、多数のピンはその傾斜面を流れるように滑りおり始めようとする。これ以降についは繰り返しとなるので、説明を省略する。
このように、タイムチャートは、回転角がゼロからθを経てピン配列用アレイ体40が傾斜し、回転角がθから−θを経てゼロになるまでの第1のタームTと、それに続く、回転角がゼロから増加してθとなりピン配列用アレイ体40が傾斜し、回転角がθから−θを経てゼロになるまでの第2のタームTとのように、複数のタームから構成されている。また、ピンの配列挿入が終了する際には、ピン配列用アレイ体40は水平でも傾斜させていてもよい。
ここで、第2のタイムTでの最大回転角θは、第1のタームTでの最大回転角θと同一でも異なっていてもよい。また、各タームでの正の最大の傾斜角(例えば、第1のタームではθ)は、負の最大の傾斜角の大きさと必ずしも一致している必要はないが、一致しているのがシステムの制御上好ましい。
図11に示す場合は、最大回転角θ>θの関係を満たしており、ピン配列用アレイ体40が回転角θで維持される時間(t≦t≦t)は、ピン配列用アレイ体40が回転角θで維持される時間(t≦t≦t)より長い。これはピン配列用アレイ体40の傾斜角がゼロから増加させて傾斜角の増加を停止させるようにしても、多数のピンはピン配列用アレイ体40の上面を移動中であり、このタイムラグで、傾斜させたまま回転停止のとき、横振動の作用により、ピンが穴に入りやすいからである。
ピン配列用アレイ体40の傾斜角の増減期間、つまり、傾きが変化している期間は、傾斜が維持されて回転が一時停止している期間よりも短い。ピン配列用アレイ体40が傾斜して回転一時停止の期間はターム毎に異なっており、大きい傾斜での回転一時停止期間は、小さい傾斜での回転一時停止期間と比べて短い。大きい傾斜での回転一時停止期間においては、ピン配列用アレイ体40上の多数のピンを、図11の左右の上下にそれぞれ示すように、特定の領域A1、A2において幅D全体にわたるようにするためである。また、ピン配列用アレイ体40の傾斜が大きい方が、迅速に、特定の領域A1、A2に到達し得るからである。
この一連の説明は、揺動及び横振動による現象であるが、揺動及び縦振動においても同様の現象が生じる。さらに、吸引パイプ45に接続された吸引手段によりピン配列用アレイ体40の下側を負圧にすると、より、ピンが穴に挿入されやすくなる。
このように、ピン配列用アレイ体40の上に多数のピンを載せて、好ましくは満遍なく広がるように載せて、ピン配列用アレイ体40を揺動軸回りに90°未満で傾斜させ、ピン配列用アレイ体40の一端部42e側(領域A1)に集める。その際、多数のピンは、ピン配列用アレイ体40の一端部42eにおいて断面略三角形状で両端の間(即ち、幅D)に広く存在している。このような状態を一定の時間保った後に、ピン配列用アレイ体40を揺動軸回りに逆回転して横振動又は縦振動させる。すると、多数のピンは、あたかもピン配列用アレイ体40の上面を滑りながら、一部のピンは穴に挿入し、残りのピンがピン配列用アレイ体40の他端部42f(前述の一端部42eと逆側の端部、領域A2)に移動する。このように、90°未満の正回転及び逆回転からなる揺動及び回転の一時停止が、多数のピンをピン配列用アレイ体40の一端部42e、他端部42fに幅方向に行きわたることに主として寄与し、縦振動及び/又は横振動が一つの穴に一本のピンを挿入することに主として寄与する。
このように、ピン配列方法は、マイクロサイズの径及び長さを有する複数のピンを、各ピンの径及び長さに対応した径及び長さの穴を有するピン配列用アレイ体40上に配置し、次に、ピン配列用アレイ体40を加振する。これにより、ピン配列用アレイ体40の各穴にピンを挿入することができる。
[第5の実施形態]
図12は、本発明の第5の実施形態に係るピン配列装置の概略を示す図である。本発明の第5の実施形態に係るピン配列装置1Eは、図12に示すように、ピン配列用アレイ体40が載置される収容部50と、収容部50の下側に配置され上下動する磁性体用支持部51と、収容部50及び磁性体用支持部51を支持する複数の支柱52を、を備える。
複数の支柱52が図示しないベース部に支持されて立設され、磁性体用支持部51が支柱52により上下動可能に支持され、さらに収容部50が支柱52に支持されている。収容部50の平面視上の窪みは、第4の実施形態と同様、ピン配列用アレイ体40と所定寸法の隙間を有する。収容部50にピン配列用アレイ体40が配置され、適量のピンがピン配列用アレイ体40上に載せられる。このとき、ピンは、ピン配列用アレイ体40に横たわっている状態となっている。
収容部50を隔ててピン配列用アレイ体40の下側に磁性体用支持部51を近づける。磁性体用支持部51によりサポートされている磁性体6が鉛直方向に沿って磁界を形成し、それに伴い、ピンが反応してピンが磁界に沿うように振る舞う。具体的には、磁性体6がピンに近づくにつれて、図2A乃至図2Dを参照して説明したように、ピンが穴に向かって起き上がり、起き上がったピンが穴に入る。
このように、ピン配列方法は、マイクロサイズの径及び長さを有して磁界に反応する複数のピンを、各ピンの径及び長さに対応した径及び長さの穴を有するピン配列用アレイ体上に配置する。次に、ピン配列用アレイ体に磁界を印加する。これにより、ピン配列用アレイ体にアレイ体の各穴にピンを挿入することができる。
[その他の実施形態]
穴41にピンが挿入されたピン配列用アレイ体40は、種々の方法により取り出される。図13は、ピン配列用アレイ体40を取り出す方法を模式的に示す図である。図13に示すように、取出装置1Fの取出機構60を収容部50の下方に設置する。取出機構60が、収容部50に貫通した穴53に挿入される複数の棒部材61と、棒部材61を支持する支持部62と、支持部62を上下動する上下動機構(図示せず)とを含んで構成される。上下動機構により支持部62が上下動し、棒部材61が穴53に挿入されてピン配列用アレイ体40を持ち上げる。これにより、収容部50からピン配列用アレイ体40を取り出すことができる。なお、図8に示す貫通した穴42Cが、図13における穴53に対応している。ハウジングケース42の窪み42bからピン配列用アレイ体40を容易に取り出すことができる。
ここで、各ピンが穴に挿入されているかどうかを確認することについて説明する。ピン配列装置1A乃至1Eは、検査部を備えており、ピン配列用アレイ体2,40の穴に対してピンが挿入されている割合を検査することができる。検査部としては複数考えられ、第1の検査部として、ピンが穴に挿入されているピン配列用アレイ体の表面を撮像する撮像部と、撮像部で撮像した画像データを処理して割合を算出する算出部とを有する。具体的には、ピン配列用アレイ体の表面を撮像部により撮像し、穴にピンが挿入されている状態を画像データとして取得する。算出部が、その画像データのうちピンの部分についてパターニングなどの画像処理を施し、所定の大きさの形状の数をカウントして穴の総数に対するカウントの割合を算出する。これにより、ピンの穴への挿入割合を算出することができ、合否を判定することができる。
検査部の別の態様としては、ピンが穴に挿入されているピン配列用アレイ体に対して電気的な計測を行い、導電率、誘電率を含む電気的なパラメータから、ピンの穴への挿入割合を算出することができ、合否を判定することができる。
本発明の実施形態としては、前述の各実施形態に限定されることなく種々変更する形態も含まれる。例えば、図14に示すように、ピン配列用アレイ体の上面にガイド8を設けてもよい。このガイドは、隣接する穴の縁を一方向につなげるように、穴同士に沿った形状を有している。ガイドの形状は、図14に示すように列ごとに設けたり、複数の穴にピンが順番に挿入されるように揺動の向き、振動の向き等により設定したりすることができる。
ピン配列用アレイ体の穴は貫通穴でも非貫通穴の何れの場合もあり得る。特に、ピン配列用アレイ体が、複数の電子デバイスを搭載した基板(例えばダイ)そのものを構成する場合には、貫通穴であることが好ましい。このような基板同士を上下に重ね合わせ、上の基板と下の基板とをピンで結合することにより配線接続することができるからである。
本発明の実施形態では、ピン配列用アレイをシリコンウェアに対してホトリソグラフィー・エッチングなどの半導体プロセスにより加工したもののみではなく、TSVプロセスを準備するためにも使用される。即ち、DRAMチップのスルーホールにピラーとなるピンを挿入するためにも使用される。
本発明の実施形態では、磁性体6は強磁性体を用いることが好ましい。磁界によりピンを穴に挿入しやすくなるからである。
本発明の実施形態では、ピン配列用アレイ体2,40の表面には親水性、疎水性のパターンが施されていることが好ましい。ピン配列用アレイ体2,40へのピンの接着力が制御され、ピンが集合しやすい領域と集合しにくい領域とに区分けされるからである。例えば、疎水性を有するピンの場合、疎水性を有する領域ではピンが取り付き難いのに対して、親水性を有する領域ではピンが取り付きやすい。よって、前述したガイドと同様な機能を持たせることができる。また、ピン配列用アレイ体2,40の表面は導電性を帯びていることが好ましい。
本発明の実施形態として、ピン配列システム60について説明する。図15は、本発明の実施形態に係るピン配列システムの構成図である。ピン配列システム60は、収容部10と、第1の機構20と、第2の機構30と、第1の機構20及び第2の機構30を制御するための制御部63を備える。収容部10、第1の機構20、第2の機構30については既に説明した。撮像部61は、収容部10に向けて配置され、ピン配列用アレイ体を撮像するカメラである。制御部63は、揺動制御部63a、振動制御部63b及び磁界制御部63cを備える。揺動制御部63aは、第1の機構20を制御することで、収容部10の揺動を制御する。振動制御部63bは、第1の機構20を制御することで、収容部10に横振動及び/又は縦振動を制御する。磁界制御部63cは、第2の機構30、例えば、磁性体の位置を調整したり、永久磁石の位置関係を制御したり、電磁石への電気的な制御をしたりすることで、収容部10内のピン配列用アレイ体への磁界印加の有無、大きさを制御する。検査部62は、撮像部61からピン配列用アレイ体の表面の撮像データを取得して、そのデータのうちピンの部分についてパターニングなどの画像処理を施し、所定の大きさの形状の数をカウントして穴の総数に対するカウントの割合を算出する。検査部62での算出結果は、制御部63の各部の制御にフィードバックされる。入力部64は、撮像部61による撮影の結果ではなく、作業者の目視での検査状況に応じて、揺動制御部63a、振動制御部63b及び磁界制御部63cへの制御指示をするものである。
揺動制御部63aでは、揺動軸の回転角及び回転角の速度、回転の一時停止時間をターム毎に変更することで、揺動パターンを調整することができる。振動制御部63bでは、縦揺れ、横揺れの種別変更、揺れの周波数を変更することで、振動パターンを調整することができる。磁界制御部63cでは、磁性体の時間的位置、永久磁石の時間的位置、電磁石への電気的な制御をすることで、磁界パターンを変更することができる。これらのパラメータは、入力部64によって制御部63に入力することもできるし、検査部62によるパラメータの変更指令として制御部63に入力することもできる。このようなパラメータの変更の仕方は、このようなシステムに依存することなく、一部を作業者が行ってもよい。
実施例について説明する。実施例1として、前述の第4の実施形態で説明したように、横振動と揺動をピン配列用アレイ体に与え、ピンを穴に挿入させた。1600個の穴に対して1597個のピンが挿入されたことが、第1の検出部のテストにより判明した。ほとんどの穴にピンが挿入されるまでの時間が36秒かかった。なお、穴径は0.27mm、深さ0.4mmであった。
実施例2として、ピン配列用アレイ体に対して永久磁石を2mm〜10mm程度で配置した。その際、磁力は4600ガウスから4900ガウスであった。磁界の向きはピン配列用アレイ体に対して垂直や傾斜するようにした。なお、穴数は1600個であり、穴径は0.27mm、深さ0.4mmであった。結果として、ほとんどの穴にピンが挿入されるまでの時間が20秒かかった。揺動及び振動の場合と比較して穴径の小さな穴に対してもピンを挿入できることを確認した。隙間(クリアランス)は0.03mm〜0.05mmで可能となった。
実施例3として、実施例1と同一条件で、ピン配列用アレイ体に対して揺動及び振動を加え、さらに実施例2と同一の条件で、ピン配列用アレイ体に磁界を印加した。結果として、ほとんどの穴にピンが挿入されるまでの時間が10秒かかった。実施例1及び2と比較してその時間が短くなった。これにより、磁界の影響が強く作用し揺動及び振動と磁界との重畳効果が得られることを確認した。
ピン配列用アレイ体と磁石との距離、磁石の強さ(磁界の強さ)は、ピンの線径、長さによって、設定される。
1A,1B,1C,1D,1E:ピン配列装置
2:ピン配列用アレイ体
3:加振部
4:穴
5:ピン
6:磁性体
7:突起
8:ガイド
10:収容部
11:支持プレート
12:ベース台
14:支柱
20:第1の機構
21:軸
22:揺動機構
23:横揺れ機構
24:縦揺れ機構
23a,23b,24a,24b:電極
30:第2の機構
31:プレート
40:ピン配列用アレイ体
41,41a,41b:穴
42:ハウジングケース
43:保持部
44:加振部
45:吸引パイプ
50:収容部
51:磁性体用支持部
52:支柱
53:穴
60:ピン配列システム
61:撮像部
62:検査部
63:制御部
63a:揺動制御部
63b:振動制御部
63c:磁界制御部
64:入力部

Claims (12)

  1. 複数の穴を有するピン配列用アレイ体が配置される収容部と、
    前記収容部に配置されたピン配列用アレイ体の穴にピンを挿入する機構と、
    を備え、
    前記機構が、前記収容部を振動する第1の機構、前記ピン配列用アレイ体に対して磁界を印加する第2の機構の双方を備え
    前記第1の機構が、前記収容部を揺動する揺動機構、前記収容部を鉛直方向に又は水平方向に振動する振動機構の双方を備える、ピン配列装置。
  2. さらに、前記収容部に配置された前記ピン配列用アレイ体の穴と連通して吸引する第3の機構を備える、請求項1に記載のピン配列装置。
  3. 前記第2の機構が、永久磁石、電磁石、磁性体の何れか又は組み合わせを含んで構成される、請求項1に記載のピン配列装置。
  4. さらに、前記収容部から前記ピン配列用アレイ体を取り出すための取出機構を備える、請求項1に記載のピン配列装置。
  5. さらに、前記ピン配列用アレイ体の前記穴に対してピンが挿入されている割合を検査するための検査部を備える、請求項1に記載のピン配列装置。
  6. 前記検査部が、
    ピンが穴に挿入されている前記ピン配列用アレイ体の表面を撮像する撮像部と、前記撮像部で撮像した画像データを処理して前記割合を算出する算出部とを有する第1の検査部、
    ピンが穴に挿入されている前記ピン配列用アレイ体に対して電気的な計測を行い、導電率、誘電率を含む電気的なパラメータから前記割合を算出する第2の検査部
    の何れか又は双方を備える、請求項に記載のピン配列装置。
  7. 請求項1乃至6の何れか1項に記載のピン配列装置において使用されるピン配列用アレイ体であり、
    複数の穴が設けられており、
    前記穴のそれぞれが、配列すべきピンの直径及び長さに合わせたマイクロサイズの穴径及び長さを有する、ピン配列用アレイ体。
  8. 前記穴のそれぞれが拡開している、請求項に記載のピン配列用アレイ体。
  9. さらに、隣接する前記穴同士に沿ったガイドを備える、請求項に記載のピン配列用アレイ体。
  10. 前記穴の深さが設けられている位置により異なる、請求項に記載のピン配列用アレイ体。
  11. 前記ピン配列用アレイ体が、複数の電子デバイスを搭載した基板の一部を構成する、請求項に記載のピン配列用アレイ体。
  12. マイクロサイズの径及び長さを有して磁界に反応する複数のピンを、各ピンの径及び長さに対応した径及び長さの穴を有するピン配列用アレイ体上に配置し、
    前記ピン配列用アレイ体への揺動及び鉛直方向又は水平方向の振動に加えて前記ピン配列用アレイ体に磁界を印加することにより、前記ピン配列用アレイ体の各穴にピンを挿入する、ピン配列方法。
JP2020169456A 2020-10-06 2020-10-06 ピン配列装置、ピン配列用アレイ体及びピン配列方法 Active JP6927541B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020169456A JP6927541B1 (ja) 2020-10-06 2020-10-06 ピン配列装置、ピン配列用アレイ体及びピン配列方法
US18/030,018 US20230420407A1 (en) 2020-10-06 2021-09-30 Pin arraying device, array for pin arraying, and pin arraying method
PCT/JP2021/036133 WO2022075177A1 (ja) 2020-10-06 2021-09-30 ピン配列装置、ピン配列用アレイ体及びピン配列方法
TW110137200A TW202221809A (zh) 2020-10-06 2021-10-06 銷配列裝置、銷配列用陣列體及銷配列方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020169456A JP6927541B1 (ja) 2020-10-06 2020-10-06 ピン配列装置、ピン配列用アレイ体及びピン配列方法

Publications (2)

Publication Number Publication Date
JP6927541B1 true JP6927541B1 (ja) 2021-09-01
JP2022061439A JP2022061439A (ja) 2022-04-18

Family

ID=77456248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020169456A Active JP6927541B1 (ja) 2020-10-06 2020-10-06 ピン配列装置、ピン配列用アレイ体及びピン配列方法

Country Status (4)

Country Link
US (1) US20230420407A1 (ja)
JP (1) JP6927541B1 (ja)
TW (1) TW202221809A (ja)
WO (1) WO2022075177A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7464926B2 (ja) 2022-09-09 2024-04-10 公立大学法人 富山県立大学 ピン制御装置、ピン挿入装置、残留ピン除去装置、ピン挿入方法及び残留ピン除去方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351071A (ja) * 1986-08-20 1988-03-04 イビデン株式会社 ピン挿入装置
JP2002314291A (ja) * 2001-04-18 2002-10-25 Ibiden Co Ltd 導体ピンの挿入案内治具
JP2011193289A (ja) * 2010-03-15 2011-09-29 Seiko Instruments Inc パッケージの製造方法、圧電振動子、発振器、電子機器および電波時計
JP2016048728A (ja) * 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法
JP2019102660A (ja) * 2017-12-04 2019-06-24 富士通株式会社 電子装置及び電子装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139739B2 (ja) * 1996-11-01 2001-03-05 日本特殊陶業株式会社 配線基板のピン矯正装置とこれを用いた配線基板の製造方法
JP5468495B2 (ja) * 2009-12-14 2014-04-09 日本特殊陶業株式会社 配線基板の製造方法、及びピン配列装置
JP5751079B2 (ja) * 2011-08-05 2015-07-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351071A (ja) * 1986-08-20 1988-03-04 イビデン株式会社 ピン挿入装置
JP2002314291A (ja) * 2001-04-18 2002-10-25 Ibiden Co Ltd 導体ピンの挿入案内治具
JP2011193289A (ja) * 2010-03-15 2011-09-29 Seiko Instruments Inc パッケージの製造方法、圧電振動子、発振器、電子機器および電波時計
JP2016048728A (ja) * 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法
JP2019102660A (ja) * 2017-12-04 2019-06-24 富士通株式会社 電子装置及び電子装置の製造方法

Also Published As

Publication number Publication date
JP2022061439A (ja) 2022-04-18
WO2022075177A1 (ja) 2022-04-14
US20230420407A1 (en) 2023-12-28
TW202221809A (zh) 2022-06-01

Similar Documents

Publication Publication Date Title
JP3811444B2 (ja) 垂直振動質量体を有するmemsジャイロスコープ
JP6927541B1 (ja) ピン配列装置、ピン配列用アレイ体及びピン配列方法
JP2012255785A (ja) 3次元センサに関するシステムと方法
KR20040002544A (ko) 다면체 검사용 피더 및 다면체 검사장치
KR101141921B1 (ko) 미리 정해진 패턴으로 분포된 다수의 수용부에 솔더볼을 안착시키는 방법 및 이에 사용되는 장치
JP2011180156A (ja) 電子部品ハンドラ及びハンドラ
JP3090013B2 (ja) Icデバイスの移載装置
US7999564B2 (en) Replaceable probe apparatus for probing semiconductor wafer
CN114460431B (zh) 半导体探针卡自动插针方法、装置、计算机和存储介质
CN104221137B (zh) 基板搬送装置、曝光装置、基板支持装置及元件制造方法
TW200418620A (en) Perforating device
JP7464926B2 (ja) ピン制御装置、ピン挿入装置、残留ピン除去装置、ピン挿入方法及び残留ピン除去方法
JP2020040116A (ja) 球状物質取り出し装置及び方法
TWI788051B (zh) 銷移載裝置、銷移載方法及處理裝置
KR20210097022A (ko) 미리 정해진 패턴의 수용부에 솔더체를 안착시키는 솔더체 처리 방법 및 이에 사용되는 솔더체 처리 장치
KR101298497B1 (ko) 미리 정해진 패턴으로 기판에 범프를 형성하는 방법
EP2508470A2 (en) Arrangement apparatus and arrangement method for forming nano particles in shape of pillar
JP6732122B2 (ja) 対基板作業機
JPH0929562A (ja) 部品組立装置
TWI823376B (zh) 不良檢測裝置及不良檢測方法
TW202314879A (zh) 接腳固定方法、接腳固定裝置及供接腳固定之基材
JP5522290B2 (ja) 電子部品ハンドラ及びハンドラ
JP4463910B2 (ja) 電子部品のリード浮き検出方法及び装置
JP2006049433A (ja) 導電性ボールの搭載方法及び搭載装置
TW202300428A (zh) 橢圓振動裝置、振動方法、工件分離裝置、振動壓送裝置、工件振動裝置及網版印刷裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201225

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210112

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210727

R150 Certificate of patent or registration of utility model

Ref document number: 6927541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250