CN110114869B - 电路模块及其制造方法 - Google Patents

电路模块及其制造方法 Download PDF

Info

Publication number
CN110114869B
CN110114869B CN201780080719.2A CN201780080719A CN110114869B CN 110114869 B CN110114869 B CN 110114869B CN 201780080719 A CN201780080719 A CN 201780080719A CN 110114869 B CN110114869 B CN 110114869B
Authority
CN
China
Prior art keywords
module
conductor
sealing resin
circuit module
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780080719.2A
Other languages
English (en)
Other versions
CN110114869A (zh
Inventor
藤川胜彦
舟川慎吾
佐藤和茂
天知伸充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110114869A publication Critical patent/CN110114869A/zh
Application granted granted Critical
Publication of CN110114869B publication Critical patent/CN110114869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

电路模块(301)具备：第1基板(201)，其具有第1主面(201a)；第1模块(101)，其安装于第1主面(201a)；密封树脂部(3)，其形成在第1主面(201a)之上，并覆盖第1模块(101)；以及导电体膜(7)，其覆盖密封树脂部(3)的侧面。第1模块(101)包含导电体部和搭载在上述导电体部之上的能发热的元件。上述导电体部在密封树脂部(3)的上述侧面处与导电体膜(7)连接。

Description

电路模块及其制造方法
技术领域
本发明涉及电路模块及其制造方法。
背景技术
无线LAN(Local Area Network)、LTE(Long Term Evolution)等使用通信模块。为了使这些通信模块小型化、高性能化，将使作为通信的前端部分的低噪音放大器(Low-Noise Amplifier)(以下也称为“LNA”)、功率放大器(Power Amplifier)(以下也称为“PA”)、高频开关(以下，也称为“SW”)等收纳于一个封装的FEM(Front End Module)搭载于通信模块。
FEM大多使用半导体封装技术制成。具体而言裸芯片IC例如结合在引线框、中介层等上，它通过传递模具封入封装。将这样制成的FEM向通信模块的基板上搭载，通过树脂埋入并且在外表面实施屏蔽而得到通信模块。
相关的技术的一个例子记载于日本特开2002-26656号公报(专利文献1)。
专利文献1:日本特开2002-26656号公报
内置于FEM的PA等元件能在工作时发热。不仅有从这些元件产生的热有损发热的元件本身的特性和可靠性之虞，并且也可能对不耐热的其他电子零件的工作状态带来负面影响。因此，怎样使从元件产生的热高效地散热成为课题。对于该课题，公知有在基材立体金属化并且形成图案，进行散热的构造，但小型化、低成本化存在问题。
发明内容
因此，本发明目的在于提供能够使从内置的能发热的元件产生的热高效地散热的电路模块。
为了实现上述目的，基于本发明的一方式的电路模块具备：第1基板，其具有第1主面；第1模块，其安装于上述第1主面；密封树脂部，其形成在上述第1主面之上，并覆盖上述第1模块；以及导电体膜，其覆盖上述密封树脂部的侧面，上述第1模块包含导电体部和搭载在上述导电体部之上的能发热的元件，上述导电体部在上述密封树脂部的侧面处与上述导电体膜连接。
根据本发明，能够使从内置的能发热的元件产生的热高效地散热。
附图说明
图1是基于本发明的实施方式1的电路模块所含的第1模块的透视俯视图。
图2是基于本发明的实施方式1的电路模块所含的第1模块的侧视图。
图3是与图1的III-III线相关的箭头方向的剖视图。
图4是与图1的IV-IV线相关的箭头方向的剖视图。
图5是基于本发明的实施方式1的电路模块的透视俯视图。
图6是基于本发明的实施方式1的电路模块的侧视图。
图7是与图5的VII-VII线相关的箭头方向的剖视图。
图8是基于本发明的实施方式1的电路模块的制造方法的流程图。
图9是基于本发明的实施方式1的电路模块的制造方法的第1工序的说明图。
图10是基于本发明的实施方式1的电路模块的制造方法的第2工序的说明图。
图11是基于本发明的实施方式1的电路模块的制造方法的第3工序的说明图。
图12是基于本发明的实施方式1的电路模块的制造方法的第4工序的第1说明图。
图13是基于本发明的实施方式1的电路模块的制造方法的第4工序的第2说明图。
图14是基于本发明的实施方式1的电路模块的制造方法的第4工序的第3说明图。
图15是基于本发明的实施方式1的电路模块的制造方法的第5工序的说明图。
图16是基于本发明的实施方式1的电路模块的制造方法的第6工序的说明图。
图17是基于本发明的实施方式1的电路模块的制造方法的变形例的第1说明图。
图18是基于本发明的实施方式1的电路模块的制造方法的变形例的第2说明图。
图19是基于本发明的实施方式1的电路模块的制造方法的变形例的第3说明图。
图20是基于本发明的实施方式1的电路模块的制造方法的变形例的第4说明图。
图21是基于本发明的实施方式2的电路模块所含的第1模块的透视俯视图。
图22是基于本发明的实施方式2的电路模块所含的第1模块的侧视图。
图23是与图21的XXIII-XXIII线相关的箭头方向的剖视图。
图24是与图21的XXIV-XXIV线相关的箭头方向的剖视图。
图25是基于本发明的实施方式2的电路模块的透视俯视图。
图26是基于本发明的实施方式2的电路模块的侧视图。
图27是与图25的XXVII-XXVII线相关的箭头方向的剖视图。
图28是基于本发明的实施方式3的电路模块的透视俯视图。
图29是与图28的XXIX-XXIX线相关的箭头方向的剖视图。
图30是基于本发明的实施方式3的电路模块的侧视图。
具体实施方式
附图所示的尺寸比不一定局限于忠实地如现实那样表示，有时为了方便说明而将尺寸比夸张地表示。在以下的说明中，提及上或者下的概念时，不局限于是指绝对的上或者下，有时是指图示的姿势中的相对的上或者下。
(实施方式1)
参照图1～图7，对基于本发明的实施方式1的电路模块进行说明。在对本实施方式的电路模块的整体进行说明前，首先对该电路模块所含的第1模块101进行说明。第1模块101的透视俯视图表示于图1中。第1模块101例如是FEM的一种。内置于第1模块101的零件等由密封树脂部覆盖，但图1中为了方便说明而透视密封树脂部示出内部的构造。导体图案17配置于中央，在导体图案17的表面配置有零件4a、零件4b、零件4c。零件4a例如也可以是PA。零件4b例如也可以是LNA。零件4c例如也可以是SW。沿着外侧的边配置有多个导体图案12。
第1模块101的侧视图表示于图2中。在图2中，可观察到绝缘基板1和密封树脂部15。与图1的III-III线相关的箭头方向的剖视图表示于图3中。与图1的IV-IV线相关的箭头方向的剖视图表示于图4中。如图3和图4所示，第1模块101包含绝缘基板1和密封树脂部15。在绝缘基板1的下表面的局部形成有导体图案16，在上表面的局部形成有导体图案17。导体图案16也可以由金属箔形成。此处所说的金属箔也可以是铜箔。例如导体图案16也可以是对预先形成于绝缘基板1的表面的铜箔进行蚀刻而形成为所希望的图案的结构。针对导体图案17也可以说相同地处理。导体图案16和导体图案17通过沿厚度方向贯通绝缘基板1的导体导通孔19连接。导电体部10包含导体图案16、导体图案17和导体导通孔19。导电体部10通常由金属形成。在导电体部10由金属形成的情况下，也可以将导电体部改称为“金属部”。在绝缘基板1的上表面的局部形成有作为端子的导体图案12。在零件4a的上表面设置的端子和导体图案12之间通过线材13电连接。在图1和图4中，端的局部由双点划线表示，但该部分是第1模块101单独制成的最初存在的部分、但之后安装于某个基板而作为电路模块完成时被除去的部分。在作为电路模块完成的时刻，图1和图4中双点划线所显示的部分已经被除去。即，图1和图4中实线所示的部分，表示作为电路模块完成的时刻存在于电路模块内的第1模块101。
本实施方式的电路模块301的透视俯视图如图5所示。内置于电路模块301的零件等由密封树脂部覆盖，但在图5中为了方便说明透视密封树脂部而示出内部的构造。在电路模块301的内部，除了第1模块101之外，还配置有零件5a、零件5b、零件5c。零件5b例如也可以是IC。更具体而言，零件5b例如也可以是具有收发器的功能的IC。零件5c例如也可以是水晶振子。第1模块101配置于电路模块301的与密封树脂部3的侧面3d接触的位置。第1模块101的一个侧面处于与密封树脂部3的一个侧面相同的平面内。
电路模块301的侧视图表示于图6中。密封树脂部3的上表面和侧面由导电体膜7覆盖。导电体膜7例如是作为屏蔽而形成的膜。导电体膜7例如是金属膜。导体图案16、17的截面位于导电体膜7的纸面里侧。导体图案16、17的截面相接于导电体膜7的背侧。导体图案16、17的截面被导电体膜7遮蔽无法直接看到，因此图6中由虚线表示。与图5的VII-VII线相关的箭头方向的剖视图表示于图7中。
本实施方式的电路模块301具备：具有第1主面201a的第1基板201、安装于第1主面201a的第1模块101、形成在第1主面201a之上并覆盖第1模块101的密封树脂部3、以及覆盖密封树脂部3的侧面3d的导电体膜7。第1模块101包含导电体部10和搭载在导电体部10之上的能发热的元件。“能发热的元件”不局限于以发热作为目的的元件，也包含虽不希望发热但也发热的元件。工作时发热的元件大多属于这种类型。能发热的元件例如为零件4a。零件4a例如是PA。导电体部10在密封树脂部3的侧面3d与导电体膜7连接。
在本实施方式中，第1模块101中搭载了能发热的元件的部件亦即导电体部10在密封树脂部3的侧面3d处与导电体膜7连接，因此在第1模块101内的能发热的元件中产生的热被经过导电体部10向导电体膜7引导。这样，能够从导电体膜7高效地散热。因此，在电路模块301中，能够使从内置的能发热的元件产生的热高效地散热。
并且，若关注电路模块301内的第1模块101的搭载位置，则第1模块101的导电体部10在密封树脂部3的侧面3d处与导电体膜7连接地配置第1模块101，无非是指与密封树脂部3的侧面接触地配置第1模块101。换言之，将第1模块101配置为与密封树脂部3的侧面接触，是指在第1模块101和密封树脂部3的侧面之间不需要空隙。这样，能够减少第1模块101的所谓的搭载空隙，因此能够实现电路模块301的小型化。
如本实施方式所示那样，优选第1模块101具备绝缘基板1，导电体部10包含配置于绝缘基板1的表面的导体图案17。通过采用该结构，能够使用通常的中介层廉价地制成第1模块101。如本实施方式所示的那样，具备包含绝缘基板1、导体图案16、导体图案17以及导体导通孔19的构造的结构作为能够通常的中介层而容易地调配。
参照图8～图16，对基于本发明的实施方式1的电路模块的制造方法进行说明。该制造方法的流程图如图8所示。
本实施方式的电路模块的制造方法包含：工序S1，准备具有第1主面的第1基板；工序S2，准备包含导电体部和搭载在上述导电体部之上的能发热的元件的第1模块；工序S3，在上述第1主面安装上述第1模块；工序S4，覆盖上述第1模块地在上述第1主面之上形成密封树脂部；工序S5，将上述密封树脂部的局部除去并且使上述导电体部的截面在上述密封树脂部的侧面暴露；以及工序S6，通过覆盖上述密封树脂部的侧面地形成导电体膜，从而得到上述导电体部的暴露的截面在上述密封树脂部的侧面处与上述导电体膜连接的构造。以下，对各工序详细地进行说明。
首先，作为工序S1，如图9所示，准备具有第1主面201a的第1基板201。作为第1基板201，也可以使用一般的中介层。而且作为工序S2，准备第1模块101。第1模块101是本实施方式中已经说明的那样的结构。
作为工序S3，如图10所示，在第1基板201的第1主面201a安装第1模块101。此时，也可以是，在第1主面201a上，不仅安装第1模块101，还安装其他零件。在图10所示的例子中，在第1主面201a还安装零件5a等。
作为工序S4，如图11所示，覆盖第1模块101地在第1主面201a上形成密封树脂部3。
作为工序S5，将密封树脂部3的局部除去并且使导电体部10的截面在密封树脂部3的侧面3d暴露。此处对进行所谓的半切割的例子进行说明。沿着图12所示的轨迹81如箭头所示那样利用刀具进行除去加工。轨迹81设定为与被密封树脂部3覆盖的第1模块101的端部稍微重叠。除去加工，不是将大块的基板完全切断，而是对其进行槽加工。作为其结果，如图13所示形成槽11。在形成槽11之后，第1模块101端部已经被除去。该状态的剖视图表示于图14中。通过形成槽11而在密封树脂部3形成侧面3d，第1模块101的端面成为侧面3d的局部。图14虽未清楚可见，但第1模块101的导电体部10的截面在侧面3d暴露。至此为止是工序S5。
作为工序S6，如图15所示，覆盖密封树脂部3的侧面3d而形成导电体膜7。由此，得到导电体部10的暴露的截面在密封树脂部3的侧面3d处与导电体膜7连接的构造。
如图16所示，将大块的基板分割为各种尺寸。这样，得到各个电路模块301。能够从大块的基板得到多个电路模块301。
作为本实施方式的电路模块的制造方法，如此处所示那样，优选第1模块具备绝缘基板，导电体部包含配置于绝缘基板的表面的导体图案。通过采用该方法，在工序S2中，能够廉价地准备使用了通常的中介层的第1模块。
参照图17～图20，对本实施方式的电路模块的制造方法的变形例进行说明。工序S1～工序S4与已经说明的内容相同。先前示出工序S5中进行半切割的例子，但作为该变形例示出进行所谓的全切割的例子。沿着图17所示的轨迹82，如箭头所示那样，利用刀具进行切断加工。轨迹82设定为与第1模块101的被密封树脂部3覆盖的端部稍微重叠。作为其结果，如图18所示那样被切分。该状态的剖视图表示于图19中。作为工序S6，如图20所示，覆盖密封树脂部3的侧面3d地形成导电体膜7。这样，得到多个电路模块。
(实施方式2)
参照图21～图27，对基于本发明的实施方式2的电路模块进行说明。在对本实施方式的电路模块的整体进行说明之前，首先，对该电路模块所含的第1模块102进行说明。第1模块102的透视俯视图表示于图21中。第1模块102例如是FEM的一种。内置于第1模块102的零件等由密封树脂部覆盖，但图21中为了方便说明而透视密封树脂部而示出内部的构造。第1模块102具备作为导电体部的引线框18。在引线框18由金属形成的情况下，也可以将导电体部改称为“金属部”。引线框18包含第1部分18a和多个第2部分18b。在第1部分18a的表面配置有零件4a、零件4b、零件4c。针对这些零件的详情，与实施方式1说明的内容相同。沿着外侧的边配置有多个第2部分18b。多个第2部分18b发挥端子的作用。此处所示的引线框18的详情毕竟是为了说明而作为一个例子示出，不局限于这样的详情。
第1模块102的侧视图表示于图22中。图22中，可观察到引线框18和密封树脂部15。此处可看到的是引线框18的第1部分18a。与图21的XXIII-XXIII线相关的箭头方向的剖视图表示于图23中。与图21的XXIV-XXIV线相关的箭头方向的剖视图表示于图24中。如图22～图24所示，第1模块102包含引线框18和密封树脂部15。引线框18也可以例如通过冲切加工等将金属板刻画为所希望的形状所形成。此处所说的金属也可以是例如铜。此处所示的引线框18整体上平坦，但不局限于此，也可以被实施某种变形加工而在引线框18的任一个部位设置阶梯差。即，第1部分18a和多个第2部分18b中的一部分也可以不在相同平面上。设置在零件4a的上表面的端子和第2部分18b之间通过线材13电连接。在图21和图24中，端的局部由双点划线表示，但该部分是单独制成第1模块102的最初阶段存在的部分，但该部分是在之后安装于某个基板而作为电路模块完成时被除去的部分。在作为电路模块而完成的时刻，在图21和图24中由双点划线表示的部分已经被除去。即，图21和图24中示出由实线表示的部分在作为电路模块而完成的时刻存在于电路模块内的第1模块102。
本实施方式的电路模块302的透视俯视图表示于图25中。内置于电路模块302的零件等由密封树脂部覆盖，但图25中为了方便说明而透视密封树脂部地示出内部的构造。在电路模块302的内部，除了配置有第1模块102之外，还配置有零件5a、零件5b、零件5c。针对这些零件的详情与实施方式1所说明的内容相同。第1模块102配置于电路模块302的与密封树脂部3的侧面相接触的位置。第1模块102的一个侧面处于与密封树脂部3的一个侧面在相同的平面内。
电路模块302的侧视图表示于图26中。密封树脂部3的上表面和侧面由导电体膜7覆盖。针对导电体膜7的详情与实施方式1所说明的内容相同。引线框18的截面位于导电体膜7的纸面里侧。引线框18的截面接于导电体膜7的背侧。与图25的XXVII-XXVII线相关的箭头方向的剖视图表示于图27中。
本实施方式的电路模块302在基本结构上与实施方式1说明的电路模块301共用。在电路模块302中，如上述那样，导电体部包含引线框18。
在本实施方式中，也能够得到实施方式1中说明的那样的效果。特别是，在本实施方式中，作为在第1模块102中搭载了能发热的元件的部件亦即导电体部的引线框，在密封树脂部3的侧面3d处，与导电体膜7连接，因此第1模块102内的能发热的元件所产生的热，被经过引线框向导电体膜7引导。这样，能够从导电体膜7高效地散热。一般而言，引线框较厚，因此引线框的截面面积大。在本实施方式中，成为可经过这样的引线框的截面进行向导电体膜7的导热的构造，因此能够使热高效地向导电体膜7传递，能够高效地进行散热。
并且，在第1模块102和密封树脂部3的侧面之间不需要空隙这点上，与实施方式1说明的内容相同。这样，能够减少第1模块102的所谓的搭载空隙，因此能够实现电路模块302的小型化。
在本实施方式中，能够使用通常的引线框廉价地制成第1模块102。本实施方式所示那样的引线框18能够通过通常的引线框技术而容易调配。
对基于本发明的实施方式2的电路模块的制造方法进行说明。该制造方法基本上与实施方式1说明的制造方法相同，但在以下方面不同。
在本实施方式的电路模块的制造方法中，导电体部为引线框。通过采用该方法，在工序S2(参照图8)中，能够廉价地准备使用了通常的引线框的第1模块。
(实施方式3)
参照图28～图30，对基于本发明的实施方式3的电路模块进行说明。在对本实施方式的电路模块的整体进行说明之前，首先对内置于该电路模块的第1模块103进行说明。第1模块103的透视俯视图表示于图28中。第1模块103例如是FEM的一种。内置于第1模块103的零件等由密封树脂部覆盖，但图1中为了方便说明而透视密封树脂部地示出内部的构造。第1模块103具备作为导电体部的引线框18。针对引线框18的详情，与实施方式2说明的内容相同。在第1部分18a的表面配置有零件4a、零件4b、零件4c。针对这些零件的详情，与实施方式1说明的内容相同。与图28的XXIX-XXIX线相关的箭头方向的剖视图表示于图29中。如图29所示，引线框18在至少一个端具备折弯的部分18v。在图28和图29中，端的局部由双点划线表示，该部分是单独制成第1模块103的最初阶段存在的部分，但该部分是在之后安装于某个基板而作为电路模块完成时被除去的部分。在作为电路模块完成的时刻，图28和图29中由双点划线表示的部分已经被除去。即，图28和图29中实线所示的部分表示在作为电路模块完成的时刻存在于电路模块内的第1模块103。折弯的部分18v的局部也被除去。在折弯的部分18v，在向上垂直折弯的状态下，减少折弯的部分18v的厚度地对局部做除去。因此，与未折弯引线框18的端而仅在中途将引线框18的端切去掉而除去的情况相比，引线框18的在除去加工后新生成的侧面暴露出来的截面的面积变大。
电路模块303的侧视图表示于图30中。在密封树脂部3的上表面和侧面由导电体膜7覆盖这点上，与实施方式1中说明的内容相同。针对导电体膜7的详情，与实施方式1说明的内容相同。引线框18的截面位于导电体膜7的纸面里侧。引线框18的截面接于于导电体膜7的背侧。但是，与实施方式2不同，本例中存在引线框18的折弯的部分18v的较大的截面，并与导电体膜7连接。因此，图30中由虚线表示的引线框18的截面面积大。
在本实施方式中，作为导电体部的引线框18具备沿着密封树脂部3的侧面折弯的部分18v，在折弯的部分18v处，与导电体膜7连接。
在本实施方式中，也得到实施方式1所说明的那样的效果。特别是，在本实施方式中，导电体部包含引线框18，并且，在作为导电体部的引线框18的折弯的部分18v处，与导电体膜7连接，因此能够超过引线框的厚度，以较大的截面积与导电体膜连接，能够高效地散热。
至此为止的实施方式中针对几个电路模块的例子进行了说明。电路模块不局限于各实施方式所示的例子，也可以与导电体膜7连接地进一步具备用于散热的部件。“用于散热的部件”例如也可以是散热板。
此外，也可以将上述实施方式中的多个部分适当地组合采用。
此外，这次公开的上述实施方式所有方面均为例示，不做限制。本发明的保护范围由权利要求书表示，且包含与权利要求书等同的意思和范围内的所有改变。
附图标记说明
1...绝缘基板；2...(第1基板的内部的)导体图案；3、15...密封树脂部；3d...侧面；4a、4b、4c、5a、5b...零件；7...导电体膜；10...导电体部；11...槽；13...线材；12、16、17...(配置于绝缘基板的表面的)导体图案；18...引线框；18a...(引线框的)第1部分；18b...(引线框的)第2部分；18v...折弯的部分；19...导体导通孔；81、82...轨迹；101、102、103...第1模块；201、202...第1基板；201a...第1主面；301、302、303...电路模块。

Claims (7)

1.一种电路模块，其中，具备：
第1基板，其具有第1主面；
第1模块，其安装于所述第1主面；
部件，其安装于所述第1主面，是所述第1模块之外的部件；
密封树脂部，其形成在所述第1主面之上，并覆盖所述第1模块和所述部件；以及
导电体膜，其覆盖所述密封树脂部的侧面，
所述第1模块包含导电体部和搭载在所述导电体部之上的能发热的元件，
所述导电体部在所述密封树脂部的所述侧面处与所述导电体膜连接，
所述导电体部包含引线框。
2.根据权利要求1所述的电路模块，其中，
所述第1模块具备绝缘基板，所述导电体部包含配置于所述绝缘基板的表面的导体图案和第2密封树脂。
3.根据权利要求1所述的电路模块，其中，
所述第1模块包含配置于所述引线框的表面的第2密封树脂。
4.根据权利要求3所述的电路模块，其中，
所述导电体部具备沿着所述密封树脂部的所述侧面折弯的部分，并在所述折弯的部分处，与所述导电体膜连接。
5.一种电路模块的制造方法，其中，包含：
准备具有第1主面的第1基板的工序；
准备包含导电体部和搭载在所述导电体部之上的能发热的元件的第1模块的工序；
在所述第1主面安装所述第1模块的工序；
覆盖所述第1模块地在所述第1主面之上形成密封树脂部的工序；
将所述密封树脂部的局部除去并且使所述导电体部的截面在所述密封树脂部的侧面暴露的工序；以及
通过覆盖所述密封树脂部的侧面地形成导电体膜，从而得到所述导电体部的暴露的截面在所述密封树脂部的侧面处与所述导电体膜连接的构造的工序。
6.根据权利要求5所述的电路模块的制造方法，其中，
所述第1模块具备绝缘基板，所述导电体部包含配置于所述绝缘基板的表面的导体图案。
7.根据权利要求5所述的电路模块的制造方法，其中，
所述导电体部包含引线框。
CN201780080719.2A 2016-12-27 2017-11-24 电路模块及其制造方法 Active CN110114869B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016253805 2016-12-27
JP2016-253805 2016-12-27
PCT/JP2017/042211 WO2018123381A1 (ja) 2016-12-27 2017-11-24 回路モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
CN110114869A CN110114869A (zh) 2019-08-09
CN110114869B true CN110114869B (zh) 2021-08-31

Family

ID=62708055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780080719.2A Active CN110114869B (zh) 2016-12-27 2017-11-24 电路模块及其制造方法

Country Status (5)

Country Link
US (1) US10741465B2 (zh)
JP (1) JP6597916B2 (zh)
KR (1) KR102200856B1 (zh)
CN (1) CN110114869B (zh)
WO (1) WO2018123381A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7088409B2 (ja) * 2019-04-03 2022-06-21 株式会社村田製作所 モジュール、端子集合体、及びモジュールの製造方法
WO2022153789A1 (ja) * 2021-01-12 2022-07-21 株式会社村田製作所 回路モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612441B1 (en) * 2008-05-05 2009-11-03 Lite-On Semiconductor Corp. Image-sensing chip package module adapted to dual-side soldering
JP2012049419A (ja) * 2010-08-30 2012-03-08 Panasonic Corp モジュールと、その製造方法
TWI490998B (zh) * 2008-03-21 2015-07-01 Chipmos Technologies Inc 晶片封裝單元

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026656A (ja) 2000-07-11 2002-01-25 Seiko Epson Corp Ｓａｗ発振器
US6580167B1 (en) * 2001-04-20 2003-06-17 Amkor Technology, Inc. Heat spreader with spring IC package
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011211023A (ja) * 2010-03-30 2011-10-20 Panasonic Corp モジュールとその製造方法
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490998B (zh) * 2008-03-21 2015-07-01 Chipmos Technologies Inc 晶片封裝單元
US7612441B1 (en) * 2008-05-05 2009-11-03 Lite-On Semiconductor Corp. Image-sensing chip package module adapted to dual-side soldering
JP2012049419A (ja) * 2010-08-30 2012-03-08 Panasonic Corp モジュールと、その製造方法

Also Published As

Publication number Publication date
KR20190077469A (ko) 2019-07-03
US20190318974A1 (en) 2019-10-17
US10741465B2 (en) 2020-08-11
KR102200856B1 (ko) 2021-01-11
JPWO2018123381A1 (ja) 2019-10-31
CN110114869A (zh) 2019-08-09
JP6597916B2 (ja) 2019-10-30
WO2018123381A1 (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP4843447B2 (ja) 半導体装置とそれを用いたメモリカード
JP2012151353A (ja) 半導体モジュール
JPWO2019045088A1 (ja) 高周波モジュールおよびその製造方法
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US20120243191A1 (en) Miniaturized electromagnetic interference shielding structure and manufacturing method thereof
EP2787530A1 (en) High-frequency semiconductor package and high-frequency semiconductor device
CN210897246U (zh) 电路模块
KR102461278B1 (ko) Rf 전력 증폭기 모듈의 제조 방법과 rf 전력 증폭기 모듈, rf 모듈 및 기지국
US9806010B2 (en) Package module and method of fabricating the same
JP2006294701A (ja) 半導体装置及びその製造方法
JP6469632B2 (ja) 無線モジュール及び無線モジュールの製造方法
JP7210868B2 (ja) 半導体装置
CN110114869B (zh) 电路模块及其制造方法
KR20170092309A (ko) 양면 패키지 모듈 및 기판 스트립
JP6165025B2 (ja) 半導体モジュール
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP2008130955A (ja) 部品内蔵多層配線基板装置及びその製造方法
JP5849874B2 (ja) 半導体装置、基板の製造方法およびシステム
JP2010182828A (ja) 電力用半導体モジュールとその製造方法
JP2022168158A (ja) 半導体装置
JP5620769B2 (ja) 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置
JP2015018934A (ja) プリント基板およびその製造方法
US20140369014A1 (en) Wiring board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant