KR20030008531A - 도금인입선 없는 인쇄회로기판의 제조방법 - Google Patents

도금인입선 없는 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20030008531A
KR20030008531A KR1020010043221A KR20010043221A KR20030008531A KR 20030008531 A KR20030008531 A KR 20030008531A KR 1020010043221 A KR1020010043221 A KR 1020010043221A KR 20010043221 A KR20010043221 A KR 20010043221A KR 20030008531 A KR20030008531 A KR 20030008531A
Authority
KR
South Korea
Prior art keywords
photoresist
metal layer
circuit pattern
bonding pad
pad
Prior art date
Application number
KR1020010043221A
Other languages
English (en)
Other versions
KR100389314B1 (ko
Inventor
이성규
김용일
장용순
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0043221A priority Critical patent/KR100389314B1/ko
Priority to US10/174,956 priority patent/US6851184B2/en
Priority to CNB021244723A priority patent/CN1202696C/zh
Priority to JP2002195849A priority patent/JP4302944B2/ja
Priority to TW091115976A priority patent/TW551004B/zh
Publication of KR20030008531A publication Critical patent/KR20030008531A/ko
Application granted granted Critical
Publication of KR100389314B1 publication Critical patent/KR100389314B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 도금인입선 없는 인쇄회로기판에 관한 것이다. 본 발명에서는 인쇄회로기판을 형성함에 있어서 솔더볼이 본딩되는 볼패드(62)나 와이어가 본딩되는 본딩패드(63)에 금도금층(60)을 형성함에 있어 도금을 위한 전원의 공급을 회로패턴(32)의 형성을 위한 금속층(30)을 사용한다. 그리고 금도금을 회로패턴(32)의 형성전에 수행하고 금도금되는 볼패드(62)나 본딩패드(63)를 형성하기 위해 도포된 1차포토리지스트(40)는 포지티브타입을 사용하고 회로패턴(32)의 형성에 까지 사용된다. 그리고 회로패턴(32)의 형성시 상기 볼패드(62)나 본딩패드(63)가 될 부분에 형성된 도금층(60)은 상기 1차포토리지스트(40)보다 많은 양의 광에 반응하는 2차포토리지스트(70)에 의해 보호된다. 이와 같은 본 발명에 의하면 인쇄회로기판 상에 형성되는 회로패턴의 밀집도를 높일 수 있으며, 인쇄회로기판 상에 불필요한 구성이 없게 되어 인쇄회로기판이 사용될 때, 고주파에서의 반송파의 영향을 줄이는 등 인쇄회로기판의 성능을 높일 수 있다.

Description

도금인입선없는 인쇄회로기판의 제조방법{Making method of PCB}
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 와이어 본딩이나 솔더볼 본딩의 접착력을 높이기 위한 금도금을 수행함에 있어서 전원을 공급하는 타이바를 형성하지 않아도 되므로 회로패턴의 밀집도를 높일 수 있게 되는 인쇄회로기판의 제조방법에 관한 것이다.
도 1에는 종래 기술에 의한 인쇄회로기판의 표면이 도시되어 있다. 여기서, 인쇄회로기판(1)중 실제로 하나의 제품으로 사용되는 부분은 점선으로 표시된 제품부(1')이다.
상기 인쇄회로기판(1)의 중앙에는 칩장착부(2)가 구비된다. 상기 칩장착부(2)에는 반도체 소자인 칩(도시되지 않음)이 안착된다. 상기 칩장착부(2)의 가장자리를 둘러서는 와이어본딩패드(3)가 형성된다. 상기 와이어본딩패드(3)는 상기 칩과 인쇄회로기판(1)의 회로를 전기적으로 연결하는 와이어(도시되지 않음)가 본딩되는 부분이다. 이와 같은 와이어본딩패드(3)는 인쇄회로기판(1)의 표면으로 노출되게 형성되고, 그 표면에는 와이어와의 본딩력을 높이기 위해 금도금을 한다. 상기 와이어본딩패드(3)는 인쇄회로기판(1)에 형성된 회로패턴(도시되지 않음)과 전기적으로 연결된다.
그리고 상기 인쇄회로기판(1)의 표면에는 다수개의 볼패드(4)가 형성된다. 상기 볼패드(4)는 인쇄회로기판(1)과 외부기판과의 연결을 위한 솔더볼(도시되지 않음)이 부착되는 부분으로 여기에도 역시 부착력을 높이기 위해 금도금을 한다. 이와 같은 볼패드(4)는 인쇄회로기판(1)에 형성된 회로패턴(도시되지 않음)과 전기적으로 연결되고 실질적으로 상기 와이어본딩패드(3)와도 연결된다.
한편, 상기 각각의 와이어본딩패드(3)와 볼패드(4)에는 각각 부인입선(5)이 연결된다. 상기 부인입선(5)은 각각의 와이어본딩패드(3)와 볼패드(4)에 금도금을 하기 위한 전원을 공급하는 것이다. 상기 부인입선(5)은 도면에서 일부의 와이어본딩패드(3) 및 볼패드(4)와만 연결되게 도시되어 있으나, 실제로는 모든 와이어본딩패드(3) 및 볼패드(4)에 각각 하나씩 형성된다. 상기 부인입선(5)은 다시 인쇄회로기판(1)이 제품부(1') 외곽을 둘러 형성되어 있는 주인입선(6)과 전기적으로 연결된다.
따라서 상기 와이어본딩패드(3)와 볼패드(4)에 금도금을 하기 위해서는 상기 주인입선(6)에 전원을 공급하면, 상기 부인입선(5)을 통해 상기 와이어본딩패드(3) 및 볼패드(4)에 전원이 전달되어 그 표면에 도금이 이루어진다.
도면중 미설명 부호 7은 가이드홀이다.
그러나 상기한 바와 같은 구성을 가지는 종래의 인쇄회로기판에는 다음과 같은 문제점이 있다.
즉, 칩이 고집적화됨에 따라 칩과 인쇄회로기판(1) 그리고 인쇄회로기판(1)과 외부기판과의 연결을 위한 많은 와이어본딩패드(3)와 볼패드(4)가 필요하게 된다. 그리고 제품의 크기가 소형화됨에 따라 인쇄회로기판의 크기도 소형이 요구되어 있어, 인쇄회로기판(1)의 크기를 줄이기 위해 상기 와이어본딩패드(3)와 볼패드(4)가 조밀하게 배치될 것이 요구되어, 상기 와이어본딩패드(3) 및 볼패드(4)와 연결되는 부인입선(5)의 배치설계 또한 조밀하고 정밀하게 되어야 한다.
이러한 부인입선(5)은 각각의 와이어본딩패드(3)와 볼패드(4)의 사이를 지나도록 형성되며, 금도금이 완료되면, 상기 점선부분을 따라 절단하여 제품부(1')만이 사용된다.
이때 실제로 사용되는 제품부(1')에는 금도금시에 이용되는 것 외에는 아무런 기능이 없는 부인입선(5)이 존재하게 된다. 이렇게 잔존하는 부인입선(5)은 칩이 고밀도로 되고 고주파로 이용됨에 따라 상기 부인입선(5)에도 칩으로부터의 신호가 흐르게 되어 인접한 부인입선(5)과 간섭을 일으키게 되어 제품의 성능이 저하되는 문제점이 있다.
이러한 문제점을 개선하기 위해, 부인입선(5)을 제거하는 에지백(Edge back)기술이 제시되고 있다. 이는 인입선(5)에 금도금 레지스트를 도포한 상태에서 금도금을 실시하고, 상기 금도금 레지스트를 제거하여 인입선(5)을 노출시키고, 제품을 알칼리 에칭용액에 통과시켜 노출된 인입선을 제거하는 것이다.
하지만 이 방법은 상기 인입선(5)을 제거하기 위해 인쇄회로기판(1)이 에칭액을 통과할 때, 에칭액이 제품의 회로패턴측도 동시에 제거되는 것을 방지하고자 어느 정도의 인입선(5)은 남겨두고 있다. 그리고 상기 금도금 레지스트는 감광성 레지스트를 사용하므로 레지스트 도포시에 위치편차, 솔더레지스트와의 밀착성 저하 등을 고려하여 부인입선(5)을 완전하게 제거하지 못하는 문제점이 있다.
다른 방법으로 풀바디(Full body)금도금법이 사용되기도 하나, 이 방법에 의하면 인쇄회로기판(1)의 회로패턴이 손상되어 미세한 회로패턴을 형성하는 것이 어렵게 되는 문제점이 있다.
따라서 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판의 기능과 상관없는 부분을 제거하여 인쇄회로기판의 성능을 극대화하는 것이다.
본 발명의 다른 목적은 인쇄회로기판에 형성되는 회로패턴의 밀집도를 높여주는 것이다.
본 발명의 또 다른 목적은 인쇄회로기판을 사용하여 형성되는 제품의 신뢰성을 높여주는 것이다.
도 1은 종래 기술에 의한 인쇄회로기판의 표면 구성을 보인 평면도.
도 2는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 순차적으로 보인 평면도 및 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
20: 기판30: 금속층
32: 회로패턴40: 1차포토리지스트
50,50': 노광용필름52,52': 노광윈도우
60: 금도금층62: 볼패드
63: 본딩패드70: 2차포토리지스트
80: 포토솔더리지스트
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 표면에 금속층이 형성된 기판에 1차포토리지스트를 도포하는 단계와, 상기 1차포토리지스트를 노광하고 현상하여 볼패드나 본딩패드가 형성될 영역의 금속층을 노출시키는 단계와, 상기 금속층을 통해 전원을 공급하여 볼패드나 본딩패드가 형성될 금속층에 도금을 수행하는 단계와, 상기 도금된 부분에 상기 1차포토리지스트보다 상대적으로 차이가 있는 양의 광량에 반응하는 2차포토리지스트를 도포하는 단계와, 상기 1차포토리지스트와 2차포토리지스트가 도포된 표면에 상기 1차포토리지스트만 반응할 광을 조사하고 현상하여 상기 1차포토리지스트부분만을 제거하여 회로패턴이 형성될 부분을 제외한 금속층을 노출시키는 단계와, 상기 노출된 금속층을 제거하여 회로패턴을 형성하는 단계를 포함하여 구성된다.
상기 1차포토리지스트는 노광된 부분이 현상에 의해 제거되는 포지티브(Positive)타입이다.
상기 회로패턴을 형성한 후에는 회로패턴의 보호를 위해 포토솔더리지스트를 도포하고 본딩패드와 볼패드를 노출시킨다.
상기 도금은 금도금으로 하는 것이 바람직하다.
상기 2차포토리지스트는 1차포토리지스트보다 많은 양의 광에 반응한다.
본 발명의 다른 특징에 따르면, 본 발명은 기판의 표면에 형성된 금속층중 볼패드나 본딩패드가 형성될 부분만을 노출시키는 단계와, 상기 금속층을 통해 전원을 공급하여 볼패드나 본딩패드가 형성될 노출된 부분에 금도금을 하는 단계와, 상기 금속층을 선택적으로 제거하여 기판 상에 회로패턴을 형성하는 단계를 포함하여 구성된다.
상기 볼패드나 본딩패드가 형성될 부분은 포지티브 타입의 1차포토리지스트를 사용하여 선택적으로 노광 및 현상하여 형성하고, 상기 볼패드나 본딩패드가 형성될 부분을 제외한 부분에는 1차포토리지스트를 잔존시킨다.
회로패턴을 형성하는 단계는, 금도금된 상기 볼패드나 본딩패드가 형성될 부분에 상기 1차포토리지스트보다 상대적으로 많은 양의 광에 반응하는 2차포토리지스트를 도포하는 단계와, 상기 1차포토리지스트가 반응할 수 있는 정도의 광을 제공하여 회로패턴, 볼패드나 본딩패드가 형성되는 부분을 제외한 나머지 부분에 잔존하던 1차포토리지스트를 제거하는 단계와, 상기 회로패턴 및 볼패드 또는 본딩패드가 형성될 부분에 남아 있는 1차 및 2차 포토리지스트를 리지스트로 사용하여 노출된 금속층을 제거하는 단계를 포함하여 구성된다.
상기 회로패턴을 형성한 후에는 회로패턴의 보호를 위해 포토솔더리지스트를 도포하고 본딩패드나 볼패드를 노출시킨다.
상기 표면에 금속층이 형성된 기판은 다수의 층으로 형성되고 내부의 층과의전기적 연결을 위한 스루홀이 금속층과 기판에 형성된다.
이와 같은 구성을 가지는 본 발명에 의하면 솔더볼이나 와이어의 본딩을 위한 패드 상에 금도금을 수행하기 위한 별도의 구조가 인쇄회로기판 상에 존재하지 않으므로 회로패턴의 밀집도를 높일 수 있고, 노이즈의 영향을 최소화할 수 있어 인쇄회로기판의 동작신뢰도가 높아지는 이점도 있다.
이하 상기한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명하기로 한다. 참고로 도2에는 인쇄회로기판이 제조되는 과정의 평면도와 단면도가 동시에 도시되어 있다.
먼저, 도 2a에 도시된 바와 같이, 금속층(30)이 표면에 형성된 기판(20)에 1차 포토리지스트(40)를 도포한다. 여기서 상기 금속층(30)과 기판(20)에는 층간을 연결하기 위한 스루홀(도시되지 않음)등이 형성된 상태이고, 상기 기판(20)이 다층으로 형성된 경우에는 최상층에만 회로패턴이 형성되지 않은 상태이다.
상기 도포된 1차 포토리지스트(40)는 포지티브(Positive)타입으로 노광된 부분이 제거되는 특성을 가진다. 이는 볼패드나 본딩패드가 형성되는 부분만을 노광시켜 금도금시키고, 나머지 부분에 도포된 1차포토리지스트(40)는 나중에 회로패턴을 위한 과정에서 리지스트로 사용하기 위함이다.
그리고 상기 1차포토리지스트(40) 상에, 도 2b에 도시된 바와 같이, 노광용필름(50)을 위치시킨다. 상기 노광용필름(50)에는 금도금이 이루어질 영역, 즉 볼패드와 본딩패드가 형성되는 부분에 노광이 되도록 노광윈도우(52)가 형성된다.
상기 노광용필름(50)의 노광윈도우(52)를 통해 상기 1차 포토리지스트(40)를노광하고 현상한다. 이와 같이 되면, 상기 노광윈도우(52)에 해당하는 부분의 1차포토리지스트(40)가 제거되어 금속층(30)이 노출된다. 이와 같은 상태가 도 2c에 도시되어 있다.
다음으로 상기 금속층(30)에 전극을 연결하여 상기 금속층(30)이 노출된 부분에 금도금층(60)을 형성한다. 상기 노출된 부분에 금도금층(60)이 형성된 상태가 도 2d에 도시되어 있다. 이때 상기 금속층(30)의 표면에는 니켈층이 형성되고 상기 니켈층의 상부에는 금층이 형성되어 금도금층(60)을 구성한다.
그리고 상기 금도금층(60)의 표면에만 2차포토리지스트(70)를 코팅한다. 상기 2차포토리지스트(70)는 상기 1차포토리지스트(40)에 비해 상대적으로 많은 양의 광에 노광되어야 반응하는 것을 사용하여야 한다. 도 2e에는 금도금층(60)의 표면에 2차포토리지스트(70)가 코팅된 상태가 도시되어 있다.
다음으로 상기 1차포토리지스트(40)와 2차포토리지스트(70)상에 다시 노광용필름(50')을 위치시킨다. 상기 노광용필름(50')에는 상기 기판(20) 상에 형성되는 회로패턴의 형상에 따라 노광윈도우(52')가 형성된다. 상기 노광윈도우(52')는 1차포토리지스트(40)의 영역에 위치하는 제1영역(53)과 2차포토리지스트(70)의 영역에 위치하는 제2영역(54)이 연결되어 형성된다. 노광윈도우(52')를 2차포토레지스트(70) 부분에까지 중첩되게 형성하는 것은 노광용필름(50')의 적층시의 위치, 조립 편차가 발생하여도 1차포토리지스트(40)를 노광가능하게 하기 위한 것이다. 이와 같은 구성이 도 2f에 도시되어 있다.
그리고는, 상기 노광용필름(50')을 사용하여 노광을 수행한다. 여기서 광은노광윈도우(52')를 통하여 포토리지스트에 조사된다. 이때, 노광되는 양은 상기 1차포토리지스트(40)는 반응하고 2차포토리지스트(70)는 반응하지 않을 정도이다. 즉, 상기 제1영역(53)은 광을 조사받아 반응하고, 상기 제2영역(54)의 2차포토리지스트(70)는 반응하지 않는다. 노광과 현상과정을 거치면서 포지티브 타입인 상기 1차포토리지스트(40)의 특성상 노광되지 않은 부분이 제거되어 도 2g에 도시된 바와 같이, 금속층(30)이 노출된 상태가 된다. 물론 노광되어 반응한 노광윈도우(52') 영역 부분의 1차포토리지스트(40)는 제거되지 않고 남아 있다.
이와 같은 상태에서 에칭을 실시하여 상기 1차포토리지스트(40)와 2차포토리지스트(70)에 의해 덮혀 있는 부분을 제외한 노출된 부분의 금속층(30)을 제거한다. 도 2h에 노출된 금속층(30)이 제거된 상태가 도시되어 있다.
그리고 상기 1차포토리지스트(40)와 2차포토리지스트(70)를 박리하여 제거하면 도 2i에 도시된 바와 같이, 회로패턴(32)과 금도금된 볼패드(62) 및 본딩패드(63)가 형성된다.
상기와 같이 회로패턴(32)이 완성된 후에는 이들 사이의 절연특성을 향상시키고 회로패턴(32)의 손상(인접 회로패턴과의 도통 등)을 막기 위해 포토솔더리지스트(Photo Solder Resist)(80)를 도포한다. 그리고 현상과 큐어링(Curing)과정을 거쳐 와이어 본딩을 위한 본딩패드(63)와 솔더볼 본딩을 위한 볼패드(62)를 형성한다.(도 2j 참고)
이하 상기한 바와 같은 과정으로 구성되는 본 발명 실시예의 인쇄회로제조방법의 작용을 설명하기로 한다.
본 발명에서는 볼패드(62) 및 본딩패드(63) 표면의 금도금층(60)을 기판(20)의 최상층에 구비되는 회로패턴(32)의 형성 전에 미리 형성하고 있다. 즉, 기판(20)의 최외측 표면에 금속층(30)을 형성한 상태에서 포지티브 타입의 1차포토리지스트(40)를 도포하고 상기 금속층(30)중 볼패드(62)와 본딩패드(63)가 형성될 부분만을 노광하여 제거한다.
이와 같은 상태에서 미리 상기 볼패드(62)와 본딩패드(63)가 형성될 부분에 상기 금속층(30)을 전극과 연결하여 도금층(60)을 형성한다. 그리고 상기 도금층(60)에는 상대적으로 많은 양의 광에 반응하는 2차포토리지스트(70)를 도포하고, 아직 남아 있는 1차포토리지스트(40)중 회로패턴(32)이 될 부분을 제외한 나머지 부분을 노광하여 제거한다. 이때 1차포토리지스트(40)의 노광을 위해 사용하는 광의 양은 상기 2차포토리지스트(70)가 반응하지 않을 정도이다. 따라서 볼패드(62)와 본딩패드(63)를 보다 정확하게 형성할 수 있게 된다.
이와 같이 되면 상기 기판(20) 상에는 회로패턴(32)과 상기 볼패드(62) 및 본딩패드(63)를 형성하는 부분을 제외한 금속층(30)은 전혀 존재하지 않게 된다. 다시 말해 종래에 금도금을 위한 인입선이 기판(20)에서 완전히 제거된다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에 의하면, 볼패드나 본딩패드의 금도금을 회로패턴의 형성 전에 미리 하고, 회로패턴의 형성시에 필요없는 금속층 부분을 모두 제거하게 된다.
따라서, 인쇄회기판에 불필요한 구조물이 형성되지 않아 상대적으로 회로패턴의 밀집도를 높일 수 있으며, 노이즈의 발생, 신호전달의 지연 등의 현상을 없애 인쇄회로기판의 성능을 높일 수 있는 효과가 있다.

Claims (10)

  1. 표면에 금속층이 형성된 기판에 1차포토리지스트를 도포하는 단계와,
    상기 1차포토리지스트를 노광하고 현상하여 볼패드나 본딩패드가 형성될 영역의 금속층을 노출시키는 단계와,
    상기 금속층을 통해 전원을 공급하여 볼패드나 본딩패드가 형성될 금속층에 도금을 수행하는 단계와,
    상기 도금된 부분에 상기 1차포토리지스트보다 상대적으로 차이가 있는 양의 광량에 반응하는 2차포토리지스트를 도포하는 단계와,
    상기 1차포토리지스트와 2차포토리지스트가 도포된 표면에 상기 1차포토리지스트만 반응할 광을 조사하고 현상하여 상기 1차포토리지스트부분만을 제거하여 회로패턴이 형성될 부분을 제외한 금속층을 노출시키는 단계와,
    상기 노출된 금속층을 제거하여 회로패턴을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 1차포토리지스트는 노광된 부분이 현상에 의해 제거되는 포지티브(Positive)타입임을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서, 상기 회로패턴을 형성한 후에는 회로패턴의 보호를 위해 포토솔더리지스트를 도포하고 본딩패드와 볼패드를 노출시킴을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 도금은 금도금인것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 2차포토리지스트는 1차포토리지스트보다 많은 양의 광에 반응하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 기판의 표면에 형성된 금속층중 볼패드나 본딩패드가 형성될 부분만을 노출시키는 단계와,
    상기 금속층을 통해 전원을 공급하여 볼패드나 본딩패드가 형성될 노출된 부분에 금도금을 하는 단계와,
    상기 금속층을 선택적으로 제거하여 기판 상에 회로패턴을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 제 6 항에 있어서, 상기 볼패드나 본딩패드가 형성될 부분은 포지티브 타입의 1차포토리지스트를 사용하여 선택적으로 노광 및 현상하여 형성하고, 상기 볼패드나 본딩패드가 형성될 부분을 제외한 부분에는 1차포토리지스트를 잔존시킴을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 제 6 항 또는 제 7 항에 있어서, 회로패턴을 형성하는 단계는,
    금도금된 상기 볼패드나 본딩패드가 형성될 부분에 상기 1차포토리지스트보다 상대적으로 많은 양의 광에 반응하는 2차포토리지스트를 도포하는 단계와,
    상기 1차포토리지스트가 반응할 수 있는 정도의 광을 제공하여 회로패턴, 볼패드나 본딩패드가 형성되는 부분을 제외한 나머지 부분에 잔존하던 1차포토리지스트를 제거하는 단계와,
    상기 회로패턴 및 볼패드 또는 본딩패드가 형성될 부분에 남아 있는 1차 및 2차 포토리지스트를 리지스트로 사용하여 노출된 금속층을 제거하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 제 8 항에 있어서, 상기 회로패턴을 형성한 후에는 회로패턴의 보호를 위해 포토솔더리지스트를 도포하고 본딩패드나 볼패드를 노출시킴을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 제 6 항 또는 제 9 항에 있어서, 상기 표면에 금속층이 형성된 기판은 다수의 층으로 형성되고 내부의 층과의 전기적 연결을 위한 스루홀이 금속층과 기판에 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.
KR10-2001-0043221A 2001-07-18 2001-07-18 도금인입선 없는 인쇄회로기판의 제조방법 KR100389314B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0043221A KR100389314B1 (ko) 2001-07-18 2001-07-18 도금인입선 없는 인쇄회로기판의 제조방법
US10/174,956 US6851184B2 (en) 2001-07-18 2002-06-20 Method for manufacturing a printed circuit board
CNB021244723A CN1202696C (zh) 2001-07-18 2002-06-28 制作印刷电路板的方法
JP2002195849A JP4302944B2 (ja) 2001-07-18 2002-07-04 めっき引込線がない印刷回路基板の製造方法
TW091115976A TW551004B (en) 2001-07-18 2002-07-18 Method for manufacturing a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0043221A KR100389314B1 (ko) 2001-07-18 2001-07-18 도금인입선 없는 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20030008531A true KR20030008531A (ko) 2003-01-29
KR100389314B1 KR100389314B1 (ko) 2003-06-25

Family

ID=19712262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0043221A KR100389314B1 (ko) 2001-07-18 2001-07-18 도금인입선 없는 인쇄회로기판의 제조방법

Country Status (5)

Country Link
US (1) US6851184B2 (ko)
JP (1) JP4302944B2 (ko)
KR (1) KR100389314B1 (ko)
CN (1) CN1202696C (ko)
TW (1) TW551004B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050050849A (ko) * 2003-11-26 2005-06-01 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 제조 방법
KR100548612B1 (ko) * 2003-09-29 2006-01-31 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
KR100614388B1 (ko) * 2005-03-09 2006-08-21 삼성에스디아이 주식회사 이차 전지의 보호회로 기판과 이를 이용한 이차 전지 및 그형성 방법
KR100694668B1 (ko) * 2006-03-27 2007-03-14 삼성전기주식회사 도금 인입선 없는 패키지 기판 제조방법
KR100736636B1 (ko) * 2006-06-16 2007-07-06 삼성전기주식회사 전자소자 패키지용 인쇄회로기판 및 그 제조방법
KR100890760B1 (ko) * 2007-10-26 2009-03-26 삼성전기주식회사 인쇄회로기판 제조방법
KR100891199B1 (ko) * 2007-09-07 2009-04-02 주식회사 코리아써키트 표면처리방법을 개선한 기판 제조 방법
KR100896810B1 (ko) * 2007-10-16 2009-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2017160459A1 (en) * 2016-03-18 2017-09-21 Intel Corporation Plasma etching of solder resist openings

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890534B1 (ko) * 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
JP3977299B2 (ja) * 2002-09-18 2007-09-19 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US6913952B2 (en) * 2003-07-03 2005-07-05 Micron Technology, Inc. Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
FR2871335A1 (fr) * 2004-06-02 2005-12-09 Possehl Electronic France Sa S Procede de depot selectif d'un revetement galvanique sur un circuit electrique miniaturise realise par gravure chimique
CN101267713B (zh) * 2008-04-30 2011-04-06 陈国富 可节省镍、金用量的电镍、金线路板的制作方法
KR101036091B1 (ko) * 2008-11-24 2011-05-19 삼성에스디아이 주식회사 이차 전지용 회로기판 및 이를 구비하는 이차 전지
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
CN104105350B (zh) * 2013-04-02 2017-10-10 深南电路有限公司 选择性电镍金的方法及pcb板
CN107969077B (zh) * 2013-05-22 2020-02-18 三菱制纸株式会社 布线基板的制造方法
CN106034382A (zh) * 2015-03-11 2016-10-19 东洋铝株式会社 电路基板的制造方法及电路基板
KR101913821B1 (ko) * 2016-01-08 2018-11-02 주식회사 에이엠에스티 메탈 패드 구조 및 그 제조방법
US10443317B2 (en) * 2017-05-03 2019-10-15 Baker Huges, A Ge Company, Llc Electrical test splice for coiled tubing supported well pump

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613750Y2 (ja) * 1989-02-10 1994-04-13 オージー技研株式会社 低周波治療用導子
JPH02306690A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 表面実装用配線基板の製造方法
JPH03225894A (ja) * 1990-01-30 1991-10-04 Toshiba Corp プリント配線板の製造方法
JPH06112631A (ja) * 1992-09-29 1994-04-22 Mitsubishi Materials Corp 高周波回路基板及びその製造方法
JP3080491B2 (ja) * 1992-11-30 2000-08-28 京セラ株式会社 配線パターン
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JP2000200963A (ja) * 1999-01-07 2000-07-18 Hitachi Ltd 配線基板及びその製造方法
US6265301B1 (en) * 1999-05-12 2001-07-24 Taiwan Semiconductor Manufacturing Company Method of forming metal interconnect structures and metal via structures using photolithographic and electroplating or electro-less plating procedures
US6383401B1 (en) * 2000-06-30 2002-05-07 International Flex Technologies, Inc. Method of producing flex circuit with selectively plated gold

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548612B1 (ko) * 2003-09-29 2006-01-31 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
KR20050050849A (ko) * 2003-11-26 2005-06-01 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 제조 방법
KR100614388B1 (ko) * 2005-03-09 2006-08-21 삼성에스디아이 주식회사 이차 전지의 보호회로 기판과 이를 이용한 이차 전지 및 그형성 방법
KR100694668B1 (ko) * 2006-03-27 2007-03-14 삼성전기주식회사 도금 인입선 없는 패키지 기판 제조방법
KR100736636B1 (ko) * 2006-06-16 2007-07-06 삼성전기주식회사 전자소자 패키지용 인쇄회로기판 및 그 제조방법
KR100891199B1 (ko) * 2007-09-07 2009-04-02 주식회사 코리아써키트 표면처리방법을 개선한 기판 제조 방법
KR100896810B1 (ko) * 2007-10-16 2009-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100890760B1 (ko) * 2007-10-26 2009-03-26 삼성전기주식회사 인쇄회로기판 제조방법
WO2017160459A1 (en) * 2016-03-18 2017-09-21 Intel Corporation Plasma etching of solder resist openings
US9820386B2 (en) 2016-03-18 2017-11-14 Intel Corporation Plasma etching of solder resist openings

Also Published As

Publication number Publication date
TW551004B (en) 2003-09-01
CN1202696C (zh) 2005-05-18
US6851184B2 (en) 2005-02-08
JP2003046023A (ja) 2003-02-14
CN1398152A (zh) 2003-02-19
JP4302944B2 (ja) 2009-07-29
KR100389314B1 (ko) 2003-06-25
US20030014863A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US7030500B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
KR100499006B1 (ko) 도금 인입선이 없는 패키지 기판의 제조 방법
JP2552902B2 (ja) 相互接続形成方法
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
US6465886B1 (en) Semiconductor device having circuit pattern and lands thereon
US8043514B2 (en) Method of manufacturing a wiring board by utilizing electro plating
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
KR100894178B1 (ko) 인쇄회로기판 제조방법
JP2007517410A (ja) パターン回路およびその製造方法
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
KR100599636B1 (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
KR20030075824A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
JP4014125B2 (ja) リードフレーム
KR101113889B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
KR20030075825A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
JPH06204659A (ja) 回路基板の製造方法及び前記回路基板と電気回路部品との接続方法
KR20090011932A (ko) 패키지 기판 제조 방법
JPH04255239A (ja) チップキャリア及びその製造方法
JP2004031488A (ja) 半導体実装用基板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee