JPH05121617A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH05121617A
JPH05121617A JP30666991A JP30666991A JPH05121617A JP H05121617 A JPH05121617 A JP H05121617A JP 30666991 A JP30666991 A JP 30666991A JP 30666991 A JP30666991 A JP 30666991A JP H05121617 A JPH05121617 A JP H05121617A
Authority
JP
Japan
Prior art keywords
metal layer
lead frame
metallic layer
lead
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30666991A
Other languages
English (en)
Other versions
JP3019556B2 (ja
Inventor
Kenji Osawa
健治 大沢
Mutsumi Nagano
睦 長野
Akira Kojima
明 小島
Kazuaki Ishida
和明 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30666991A priority Critical patent/JP3019556B2/ja
Publication of JPH05121617A publication Critical patent/JPH05121617A/ja
Application granted granted Critical
Publication of JP3019556B2 publication Critical patent/JP3019556B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 インナーリードをサイドエッチングを伴うこ
となく形成できるようにしてインナーリードのより一層
の微細化を図る。 【構成】 第1と第2の金属層を積層した二層構造のリ
ードフレーム材の第2の金属層の表面に微細なパターン
の第3の金属層を選択的メッキにより形成し、その後第
1の金属層をパターニングし、しかる後第1の金属層及
び第3の金属層をマスクとして第2の金属層をエッチン
グする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームの製造
方法、特にインナーリードをきわめて微細なパターンに
形成することができる新規なリードフレームの製造方法
に関する。
【0002】
【従来の技術】半導体装置として、リードフレームを用
い、半導体装置の電極とリードフレームのインナーリー
ド先端部との間を金からなるワイヤを介して接続したタ
イプの半導体装置がある。また、ポリイミドフィルムを
ベースとしてその表面に銅箔からなるリードを形成した
TABリードをリードフレームに代えて用い、TABリ
ードのインナーリードを半導体素子のパッドに直接接続
したタイプの半導体装置もある。更に、インナーリード
にバンプを形成したリードフレームを用い、そのバンプ
を半導体素子の電極パッドに接続し、ワイヤを用いない
タイプの半導体装置もある。また、バンプを半導体素子
の電極側に形成しインナーリードにはパッドを形成しな
いものがあるが、この場合もワイヤを用いない。
【0003】ところで、リードフレームを用い、インナ
ーリードと半導体素子の電極パッドとの間を金ワイヤを
介して接続したタイプの半導体装置には、ワイヤの撓み
によりパッケージの薄型化が制約され、金ワイヤの使用
により低コスト化が制約されるという問題があると共
に、インナーリードの配置ピッチを120μm以下にす
ることが難しく、多ピン化に応えることが難しいという
問題がある。また、TABリードを用いた半導体装置に
は、アウターリードがインナーリードと同じ厚さの銅箔
からなり、アウターリードの必要な強度にすることが難
しく、また、ポリイミドベースに貼り合せる銅箔を薄く
することが難しく、ファインピッチが難しいという問題
がある。
【0004】そこで、薄型化、ファインピッチ化、アウ
ターリードの強度確保等の面で優れたものが得られるで
あろうと考えられるのがリードフレームを用いつつワイ
ヤを用いないタイプの半導体装置である。かかるタイプ
の半導体装置においても多端子化の要求が厳しく、その
要求に応えるにはリードフレームのインナーリードのフ
ァインパターン化が不可欠である。ところで、ファイン
ピッチのリードフレームの製造方法の一つの例として特
開平3−148856号公報に紹介された技術がある。
このリードフレームの製造方法は、エッチングストップ
層をその両面から金属層で挟んだ三層構造のリードフレ
ーム材の両面にフォトレジスト膜を選択的に形成し、該
フォトレジスト膜をマスクとして両面の金属層をエッチ
ングすることによりアウターリードとインナーリードを
同時に形成し、その後、上記エッチングストップ層の不
要部分を除去するものである。尚、本明細書において、
アウターリードとはエッチングストップ層の一方の面に
形成された厚いリードを指し、インナーリードとは他方
の面に形成された微細なパターンの薄いリードを指す。
【0005】
【発明が解決しようとする課題】ところで、特開平3−
148856号公報のリードフレームの製造方法にも、
インナーリードのファインピッチ化に限界があった。と
いうのは、確かにエッチングストップ層の一方の面の金
属層をインナーリード形成用として薄く形成すれば、そ
のパターニングのためのエッチングにおいて生じるサイ
ドエッチング量を小さくできるが、インナーリードを薄
くすることには限界があるからである。従って、インナ
ーリード形成のためのエッチングのときにサイドエッチ
ングが生じることは避け得ず、それ故にインナーリード
のピッチは80μmが限界であった。
【0006】本発明はこのような問題点を解決すべく為
されたものであり、インナーリードをサイドエッチング
を伴うことなく形成できるようにしてインナーリードの
より一層の微細化を図り、更にはバンプを微細にあるい
は簡単に形成できるようにすることを目的とする。
【0007】
【課題を解決するための手段】請求項1のリードフレー
ムの製造方法は、第1と第2の金属層を積層した二層構
造のリードフレーム材の第2の金属層の表面に微細なパ
ターンの第3の金属層を選択的メッキにより形成し、そ
の後、第1の金属層をパターニングし、しかる後第1の
金属層及び第3の金属層をマスクとして第2の金属層を
エッチングする。請求項2のリードフレームの製造方法
は、請求項1のリードフレームの製造方法において、第
3の金属層の表面に選択的メッキにより第4の金属層か
らなるバンプを形成することを特徴とする。請求項3の
リードフレームの製造方法は、請求項1のリードフレー
ムの製造方法において、第2の金属層をエッチングする
とき第2の金属層の一部をマスクしておき、第2の金属
層からなるパンプを形成することを特徴とする。
【0008】
【作用】請求項1のリードフレームの製造方法によれ
ば、第2の金属層の表面に第3の金属層からなる微細な
パターンを選択的メッキにより形成するので、サイドエ
ッチングを伴うことなく微細パターンを形成でき、サイ
ドエッチングにより微細化が阻まれることがなくなる。
請求項2のリードフレームの製造方法によれば、選択メ
ッキによりバンプを形成するので、サイドエッチングを
伴うことなくバンプを形成でき、サイドエッチングによ
り微細化が阻まれることがない。従って、微細なバンプ
が形成できる。請求項3のリードフレームの製造方法に
よれば、マスクを形成する工程を付加するだけでリード
フレームに第2の金属層からなるバンプを形成すること
ができる。
【0009】
【実施例】以下、本発明リードフレームの製造方法を図
示実施例に従って詳細に説明する。図1(A)乃至
(F)は本発明リードフレームの製造方法の一つの実施
例を工程順に示す断面図である。 (A)先ず、図1(A)に示すような例えば厚さ80〜
150μmの銅からなる第1の金属層1と、例えば厚さ
10〜50μmのアルミニウムからなる第2の金属層2
とを積層した二層構造のリードフレーム材3を用意す
る。このリードフレーム材3は例えば冷間圧延加工によ
り形成しても良いし、あるいはアルミニウム箔上に銅を
メッキするという方法により形成するようにしても良
い。
【0010】(B)次に、リードフレーム材3の両面
に、厚さ例えば10〜20μmのフォトレジスト膜4を
塗布し、第2の金属層2表面上のフォトレジスト膜4
を、露光、現像処理により微細なパターンを有するイン
ナーリードを形成すべき部分が凹部5となって金属層2
表面が選択的に露出するようにパターニングする。
【0011】即ち、形成すべきインナーリードに対して
ネガティブなパターンのフォトレジスト膜4を第2の金
属層2の表面に形成し、第1の金属層1の表面にはフォ
トレジスト膜4を全面的に形成する。尚、フォトレジス
ト膜4としてはドライフィルムタイプ、液状フィルムタ
イプ、電着フォトレジスト等を用いることができる。図
1(B)はフォトレジスト膜4パターニング後の状態を
示す。
【0012】(C)次に、第2の金属層2はアルミニウ
ムからなるので、第2の金属層2の露出する部分に対す
る亜鉛置換処理を施し、その後、例えば銅からなる第3
の金属層6を電解メッキにより形成する。メッキする厚
さは例えば20μmである。電解メッキにより金属層6
はフォトレジスト膜4が形成されていない凹部5の部分
のみに形成される。即ち、フォトレジスト膜4をマスク
として電解メッキすることにより選択メッキを行って第
3の金属層6を形成する。そして、この第3の金属層6
が微細なパターンのインナーリードを成すのである。
【0013】この電解メッキは、例えばCuSO4 (8
0g/l)、H2 SO4 (160g/l)、塩素イオン
80ppm からなるメッキ液を用い、電流密度が2A/d
2、温度が25℃の条件下で行う。本実施例において
は第3の金属層6として銅が選ばれているが、他の金属
材料、例えばニッケルNi、半田、金Auを選んでも良
いことはいうまでもない。
【0014】このように、インナーリードを成す第3の
金属層6を、金属層の形成及び選択エッチングによって
形成するのではなく、フォトレジスト膜4をマスクとし
ての選択メッキにより形成するので、選択エッチングの
ときにサイドエッチングが生じてインナーリードの微細
化が制約されたという従来の問題がなくなる。従って、
従来よりもインナーリードの微細化を図ることができ、
従来80μm以下にできなかったリードピッチを60μ
mに、更には30〜40μmにすることも可能になっ
た。
【0015】(D)次に、フォトレジスト膜4を剥離し
て改めてフォトレジスト膜7をリードフレーム材1の両
面に形成し、第1の金属層1上のフォトレジスト膜7に
対して露光、現像してアウターリード形成のためのマス
クとする。尚、フォトレジスト膜7として工程(B)で
用いたフォトレジスト膜4と同じ材料のものを用いるこ
とができる。但し、第3の金属層6が選択的に形成され
た第2の金属層2上を覆うフォトレジスト膜7は、下地
に凹凸があっても略均一に覆うことができる電着レジス
トが好適である。図1(D)は第1の金属層1上のフォ
トレジスト膜7に対するパターニング後の状態を示す。
【0016】(E)次に、フォトレジスト膜7をマスク
とするエッチングにより第1の金属層1をパターニング
することによってアウターリードを形成する。この場
合、エッチング液として第2の金属層2を侵さないもの
を使用する。例えば、過酸化物系のエッチング液を用い
ると、銅をエッチングすることができるが、アルミニウ
ムはエッチングできない。従って、実際に第1の金属層
1からなるアウターリードを形成することができると共
に第2の金属層2がエッチングストッパ(バリア)とな
ってインナーリードを成す第3の金属層6が侵蝕される
のを阻むことができる。
【0017】(F)その後、第3の金属層6及び第1の
金属層1をマスクとして第2の金属層2をエッチングす
ることにより第2の金属層2の不要部分を除去する。こ
れによりリードフレームが出来上る。エッチング液とし
ては、例えばH3 PO4 、HNO3 、CH3 COOH、
2Oを16:1:2:1の比で混合した溶液あるいは
FeCl3 の37%水溶液を用いる。図1(F)はこの
第2の金属層2に対するエッチング終了後の状態を示
す。しかる後、リードフレーム表面をスズメッキ又は半
田メッキする。
【0018】図2(A)乃至(D)は図1に示した実施
例を工程順に示す斜視図であり、(A)は用意したリー
ドフレーム材3を示し、(B)は第3の金属層6からな
るインナーリードを形成した後の状態を示し、(C)は
第1の金属層1からなるアウターリードを形成した後の
状態を示し、(D)は第2の金属層2の不要部分を除去
してリードフレームが完成した状態を示す。
【0019】本リードフレームの製造方法によれば、イ
ンナーリードを成す第3の金属層6を、金属層の形成及
び選択エッチングによって形成するのではなく、フォト
レジスト膜4をマスクとしての選択メッキにより形成す
るので、選択エッチングによりインナーリードを形成し
た場合におけるサイドエッチングに起因してインナーリ
ードの微細化が制約されるという虞れの生じる余地がな
くなる。従って、従来よりもインナーリードの微細化を
図ることができる。
【0020】図3(A)乃至(C)は本発明リードフレ
ームの製造方法の別の実施例の要部を工程順に示す斜視
図である。本実施例はインナーリードの表面にバンプを
形成するものである。 (A)図3(A)は図1に示した実施例の工程(C)が
終了[図1(C)参照]したときの状態を示す。
【0021】(B)次に、フォトレジスト膜4を除去す
ることなく更に別のフォトレジスト膜8を塗布し、該フ
ォトレジスト膜8に対して露光、現像処理を施すことに
より該フォトレジスト膜8に各インナーリード6のバン
プを形成すべき部分6aを露出させる凹部9を形成す
る。図3(B)はかかるフォトレジスト膜8に対する露
光、現像処理の終了後の状態を示す。
【0022】(C)その後、電解メッキにより第4の金
属層、例えば金属層からなるバンプ10を形成する。こ
の電解メッキにおいてはフォトレジスト膜4、8がマス
クとなり、第3の金属層6からなるインナーリードのバ
ンプを形成すべき部分6aにのみ選択的にメッキされる
のである。図3(C)は該バンプ10形成後の状態を示
す。その後は、図1(D)に示す工程(D)に移り、以
後は図1に示す実施例と同様の方法でリードフレームの
製造を続ける。
【0023】このようなリードフレームの製造方法によ
れば、エッチングによってではなく選択的メッキにより
バンプ10を形成するので、サイドエッチングによる微
細化に対しての制約がない。従って、きわめて微細なバ
ンプ10を下地であるインナーリード6から食み出さな
いように形成することができ、バンプを有するリードフ
レームの微細化に寄与することができる。
【0024】図4(A)、(B)は本発明リードフレー
ムの製造方法の更に別の実施例の要部を工程順に示す断
面図である。本実施例もインナーリードの表面にバンプ
を形成するものである。
【0025】(A)図1に示す実施例の工程(E)の終
了後、即ち第2の金属層2の両面に第1の金属層1から
なるアウターリード及び第3の金属層6からなるインナ
ーリードを形成した後、図4(A)に示すように、第2
の金属層2の第1の金属層1が形成された面にフォトレ
ジスト膜11を選択的に形成する。具体的には、フォト
レジスト膜11の塗布、露光、現像処理により金属層2
の表面のバンプを形成すべき部分上にフォトレジスト膜
11が残存するようにする。
【0026】(B)その後、第1の金属層1、第3の金
属層6及び該フォトレジスト膜11をマスクとして第2
の金属層2をエッチングすることにより第2の金属層2
の不要部分を除去し、その後、フォトレジスト膜11を
除去する。すると、図4(B)に示すように第2の金属
層2からなるバンプ2aが形成される。
【0027】このようなリードフレームの製造方法によ
れば、フォトレジスト膜からなるマスクを形成する工程
を付加するだけでリードフレームに第2の金属層からな
るバンプを形成することができる。
【0028】図5(A)、(B)はリードフレームにバ
ンプが無い場合のリードフレームと半導体チップとの関
係を示すもので、(A)は斜視図、(B)は断面図であ
る。12は半導体チップ、13はバンプである。
【0029】図6(A)、(B)はリードフレームにバ
ンプが有る場合のリードフレームと半導体チップとの関
係を示すもので、(A)は斜視図、(B)は断面図であ
る。14は電極パッドである。
【0030】このように、バンプを半導体チップ12に
形成する場合と、リードフレームにバンプを形成する場
合があり、前者の場合にはリードフレームを図1に示す
方法により製造すれば良い。また、後者の場合にはリー
ドフレームを図3または図4に示す方法により製造すれ
ば良い。
【0031】
【発明の効果】以上に述べたように、本発明リードフレ
ームの製造方法によれば、インナーリードをサイドエッ
チングを伴うことなく形成できるようにしてインナーリ
ードのより一層の微細化を図る。また、マスクを形成す
る工程を付加するだけでリードフレームに第2の金属層
からなるバンプを簡単に形成することができ、あるいは
選択メッキにより微細なバンプを形成することができ
る。
【図面の簡単な説明】
【図1】(A)乃至(F)は本発明リードフレームの製
造方法の一つの実施例を工程順に示す断面図である。
【図2】(A)乃至(D)は図1に示した実施例を工程
順に示す斜視図である。
【図3】(A)乃至(C)は本発明リードフレームの製
造方法の別の実施例を工程順に示す斜視図である。
【図4】(A)、(B)は本発明リードフレームの製造
方法の更に別の実施例を工程順に示す斜視図である。
【図5】(A)、(B)はリードフレームにバンプが無
い場合のリードフレームと半導体チップとの関係を示す
もので、(A)は斜視図、(B)は断面図である。
【図6】(A)、(B)はリードフレームにバンプが有
る場合のリードフレームと半導体チップとの関係を示す
もので、(A)は斜視図、(B)は断面図である。
【符号の説明】
1 第1の金属層(アウターリード) 2 第2の金属層 3 リードフレーム材 6 第3の金属層(インナーリード) 10 第4の金属層(バンプ) 2a 第2の金属層からなるバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 和明 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第1の金属層上に、これと材質の異なる
    第2の金属層を形成した二層構造のリードフレーム材を
    用意し、第2の金属層の表面に微細パターンの第3の金
    属層を選択的メッキにより形成する工程と、 上記第1の金属層を、上記第2の金属層がエッチングバ
    リアとなるエッチングにより選択的にエッチングする工
    程と、 上記選択的にエッチングされた第1の金属層と上記選択
    的メッキにより形成された第3の金属層をマスクとして
    第2の金属層をエッチングする工程と、 からなることを特徴とするリードフレームの製造方法
  2. 【請求項2】 第3の金属層の表面に選択的メッキによ
    り第4の金属層からなるバンプを形成する工程を有する
    ことを特徴とする請求項1記載のリードフレームの製造
    方法
  3. 【請求項3】 第1の金属層と第3の金属層をマスクと
    して第2の金属層をエッチングする工程において、第2
    に金属層のバンプを形成すべき部分をマスクした状態エ
    ッチングを行うことにより第2の金属層からなるバンプ
    を形成することを特徴とする請求項1記載のリードフレ
    ームの製造方法
JP30666991A 1991-10-25 1991-10-25 リードフレームの製造方法と半導体装置の製造方法 Expired - Fee Related JP3019556B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30666991A JP3019556B2 (ja) 1991-10-25 1991-10-25 リードフレームの製造方法と半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30666991A JP3019556B2 (ja) 1991-10-25 1991-10-25 リードフレームの製造方法と半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05121617A true JPH05121617A (ja) 1993-05-18
JP3019556B2 JP3019556B2 (ja) 2000-03-13

Family

ID=17959896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30666991A Expired - Fee Related JP3019556B2 (ja) 1991-10-25 1991-10-25 リードフレームの製造方法と半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3019556B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352519B1 (ko) * 1994-01-19 2002-12-26 소니 가부시끼 가이샤 리드프레임과그제조방법
JP2009128269A (ja) * 2007-11-27 2009-06-11 Seiko Instruments Inc 加速度センサの製造方法および加速度センサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352519B1 (ko) * 1994-01-19 2002-12-26 소니 가부시끼 가이샤 리드프레임과그제조방법
JP2009128269A (ja) * 2007-11-27 2009-06-11 Seiko Instruments Inc 加速度センサの製造方法および加速度センサ

Also Published As

Publication number Publication date
JP3019556B2 (ja) 2000-03-13

Similar Documents

Publication Publication Date Title
US5631499A (en) Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics
US5171711A (en) Method of manufacturing integrated circuit devices
US6465734B2 (en) Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member
JP2797542B2 (ja) リードフレームの製造方法
US6576540B2 (en) Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads
JP3003624B2 (ja) 半導体装置
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP3119927B2 (ja) 半導体装置
JP3538029B2 (ja) 半導体装置の製造方法
JP3983930B2 (ja) 回路部材の製造方法
US6008068A (en) Process for etching a semiconductor lead frame
JP2784122B2 (ja) 半導体装置の製法
JP2861841B2 (ja) リードフレームの製造方法
JP3019556B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JPH10270630A (ja) 半導体装置用基板及びその製造方法
JP2853516B2 (ja) リードフレームとその製造方法
JP3016305B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JP3136194B2 (ja) リードフレームの製造方法
JP3497774B2 (ja) 配線基板とその製造方法
JP2985426B2 (ja) 半導体装置およびその製造方法
JPH05183083A (ja) リードフレーム及びその製造法
JP4157693B2 (ja) 半導体装置及びその製造方法
EP1357588A1 (en) A substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same
JPH03132036A (ja) 半導体装置の製造方法
KR20060030548A (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees