JPS63164226A - テ−プキヤリア素子の製造方法 - Google Patents

テ−プキヤリア素子の製造方法

Info

Publication number
JPS63164226A
JPS63164226A JP61308450A JP30845086A JPS63164226A JP S63164226 A JPS63164226 A JP S63164226A JP 61308450 A JP61308450 A JP 61308450A JP 30845086 A JP30845086 A JP 30845086A JP S63164226 A JPS63164226 A JP S63164226A
Authority
JP
Japan
Prior art keywords
leads
tape
bonding
lead
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61308450A
Other languages
English (en)
Inventor
Keizo Matsukawa
松川 敬三
Hirohito Kawagoe
川越 紘人
Yoshiaki Wakashima
若島 喜昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61308450A priority Critical patent/JPS63164226A/ja
Publication of JPS63164226A publication Critical patent/JPS63164226A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テープキャリア素子の製造方法に関し、特に
、当該テープキャリア素子のインナーリードボンディン
グ技術の改良に関する。
〔従来の技術〕
半導体素子の実装方式の一つにテープキャリア方式があ
る。この方式は別称フィルムキャリア方式とかTAB(
Tape  AutomatedBonding)方式
とか呼ばれており、一般に、長尺のスプロケットホール
付フィルムテープに半導体素子(チップ)を連結的に組
み込んでいく方式で、当該ホールを利用してフィルム(
テープ)を送り、位置合せを行なう。
この方式の一例は、第5図に示すように、適宜幅のテー
プ1に前記スプロケットホール2と、半導体素子の組み
込用デバイスホール3とを穿設し。
銅箔をラミネートし、ホトレジスト技術やエツチング技
術を用いて、所望のリードパターン4を形成する。この
方式では、前記デバイスホール内にフィンガー状の複数
のリード4を突出させるのが一つの特徴となっている。
そして、このリード4に半導体素子5をフェイスアップ
で位置合せしてボンディングする。
このボンディング(インナーリードボンディング)方式
としては、チップ側電極にバンプ(突起電極)を形成し
ておき、これとテープ1上のフィンガー状のリード(イ
ンナーリード)4とをギヤングボンディングするか、あ
るいは、当該リード4側にバンプを形成しておき、この
バンプとチップ側電極とをギヤングボンディングする方
法とがある。
なお、テープキャリアについて述べた文献の例としては
、1980年1月15日(株)工業調査会発行rIC化
実装技術J P、84〜85、P、 143〜144及
びP、175.並びに(株)工業調査会発行「電子材料
J1984年4月号P、146〜147があげられる。
〔発明が解決しようとする問題点〕
上記のように、テープキャリア方式におけるインナーリ
ードボンディングにあっては、複数のインナーリードと
その周辺に多数のバンプを有するチップとはギヤングボ
ンディングによりすなわち多数の当該接続を同時に、一
度に行なう方法がとられるため、そのギヤングボンディ
ングに際しては、当該リードの同一平面性(Copla
narity)の確保が重要となり、リード先端部が例
えば上方向にカールしていたり、あるいは、横方向にず
れを生じたりしていると、かかるリード先端部のバラツ
キが原因で、ギヤングボンディング時に一つのツールで
接続用のリード全体を圧する際に当該ツールの圧力が均
一にかからなかったり、あるいは、熱圧着に際しての熱
が均一にかからなかったりする。
そのため、ボンディングにおける歩留の低下を招くとと
もに、接合ができていてもボンディング強度が低下して
、製品の信頼性を低下させる場合がある。特に、リード
数の増加いわゆる多ピン化の傾向が強まってくるに従い
、リードは微細に強度的にも弱くなってきており、その
ため、変形しやすくなってきており、リードの同一平面
性を確保することがますます困難となってきた。
本発明は、かかる従来技術の有する欠点を解消して、リ
ードの同一平面性を確保し、ボンディングにおける歩留
を向上させ、かつ、信頼性を向上させ、特に、多ピン化
に伴い、リードが微細になってきている現状の問題点を
解消することのできる技術を提供することを目的とする
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面からあきらかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
本発明では、従来のインナーリードにあっては、第5図
に示すように、各インナーリードが分離独立して配設さ
れているのに対し、例えば、エツチングによるリードパ
ターンの形成の際に、インナーリードの先端部が連結し
た形のリードパターンを形成するようにする。そして、
インナーリードボンディング後にはインナーリード先端
部において不要部分を除去し、その連結を解くようにす
る。
〔作用〕
このように、インナーリードの先端部を連結しておくこ
とにより、インナーリードの先端部の変形が抑えられ、
例えばインナーリードが上方向にカールしたり、横方向
にずれたりすることが防止されるので、インナーリード
ボンディングにおける重要な問題であるリードの同一平
面性を確保することができ、均一な熱圧着によるインナ
ーリードボンディングを行なうことができ、ボンディン
グの歩留や信頼性を向上させることができ、特に、リー
ドが微細化しても上記のようにリードの同一平面性を確
保できるので有効な技術となる。
〔実施例〕
次に、本発明を1図面に示す実施例に基づいて説明する
第1図は本発明の実施例を示す要部断面図、第2図は第
1図A−A線断面図である。
第1図及び第2図に示すように、デバイスホール3内に
、複数突出したインナーリード4の先端内側に、四角形
の枠体よりなる連結部6を連結し、インナーリード4の
先端部を全体に接続する。
インナーリードボンディングに際しては、チップ5のバ
ンプ7とインナ−リード4先端部とを、一般の熱圧着の
方法により、インナーリードボンディングする。このイ
ンナーリードボンディングには1例えば、一つのツール
(図示せず)を用い、該ツールで、当該キャリアテープ
8のインナーリード4の先端部全体をおさえ、バンプ7
に、その全体を同時に、ギヤングボンディングする。
当該インナーリードボンディング後に、前記連結部6を
除去する。この除去の方法しては、レーザー光を照射す
るなどの方法が採られる。
第3図は当該連結部6除去後の要部平面図、第4図は第
3図B−B線断面図である。
次いで、連結部6除去後のテープキャリア素子9の上方
向から、ポツティング用レジンをボッティングして、第
6図に示すように、当該レジン封止部10によりチップ
を封止する。第5図では、チップ5の片面側のみにポツ
ティング用レジンをポツティングして塗布する例を示し
たが、チップの両面に塗布するようにしてもよい。
当該レジン封止後のテープキャリア素子9を長尺の連続
テープより順次第5図に示す切断線11に沿い、切断す
る。
なお、第5図にて、12はテスト用パッドで、連結部6
除去後に、当該パッド12を用いて特性チェックを行な
う。
テープ1より切断後の封止品は、第7図に示すように、
レジン封止部10から引き出されたり−ド4の端部を折
り曲げして、基板13の導体パターン14上に、ハンダ
付することにより平面付実装される。
本発明に使用されるキャリアテープ8のテープ1は1例
えば、ポリイミド系合成樹脂などの合成樹脂により構成
される。
リード4は、例えば、銅箔により構成される。
半導体素子(チップ)5は1例えば、シリコン単結晶基
板から成り、周知の技術によってこのチップ内には多数
の回路素子が形成され、一つの回路機能が与えられてい
る。回路素子の具体例は、例えばMOSトランジスタか
ら成り、これらの回路素子によって1例えば論理回路及
びメモリの回路機能が形成されている。
連結部6は、リード4と同一材料より成っていてもよい
し、他の材料より成っていてもよく、例えば、ポリイミ
ド系合成樹脂フィルム(テープ)などを使用してもよい
が、リードパターン形成の際に、リード4と、連結部6
とを同時にパターンニングして形成することが好ましい
なお、連結部6に絶縁材料を用いた場合、インナーリー
ドボンディング後の連結部の除去は不要となる。
ポツティング用レジンには1例えば、エポキシ樹脂やポ
リイミド系樹脂が例示される。当該樹脂には充填剤など
を必要に応じて添加することができる。ポツティングレ
ジンは、適宜溶剤を用いてポツティング液とする。
本発明によれば、インナーリード4の先端部を一旦連結
しておき、半導体チップ5をインナーリードボンディン
グ後、その連結部6など不要部分を切断除去するように
したので、インナーリードが固定され、リードの同一平
面性が確保され、ギヤングボンディングを均一に行なう
ことができ、当該ボンディングの歩留及び信頼性を向上
させることができるとともに、製品の歩留や信頼性を向
上させ、特に、多ピン化に伴いリードが微細化していて
も、インナーリード部の先端部が連結されているので、
その変形が抑えられ、有効な技術となる。
以上、本発明者によってなされた発明を実施例にもとづ
き、具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
〔発明の効果〕
本願において、開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
本発明によれば、テープキャリアにおけるインナーリー
ドボンディングの歩留及び信頼性を向上させることがで
き、延いてはテープキャリア素子の歩留及び信頼性を向
上させることができた。特に、微細リードパターンを必
要とする多ピンテープキャリアで上記効果の大きい技術
を提供することができた点、その工業上の意義は大なる
ものがある。
【図面の簡単な説明】
第1図は、本発明の実施例を示すキャリアテープの要部
平面図、 第2図は、第1図A−A線断面図、 第3図は1本発明の実施例を示すテープキャリア素子の
要部平面図、 第4図は、第3図B−B線断面図、 第5図は、従来例のテープキャリア素子の平面図。 第6図は、レジン封止後のテープキャリア素子の要部断
面図。 第7図は、レジン封止後のテープキャリア素子の実装例
を示す要部断面図である。 1・・・テープ、2・・・スプロケットホール、3・・
・デバイスホール、4・・・リードパターン(リード)
、5・・・半導体素子(チップ)、6・・・連結部、7
・・・バンプ、8・・・キャリアテープ、9・・・テー
プキャリア素子、10・・・レジン封止部、11・・・
切断線、12・・・テスト用パッド、13・・・基板、
14・・・導体パターン。 代理人 弁理士 小用勝〃′ ゝ X \イ 第  1  図 グ ば 第  3  図 第  4  図 ? 第5図 第  6  図 第  7  図

Claims (1)

  1. 【特許請求の範囲】 1、デバイスホール内に突出した複数のリードの先端部
    を、当該リードと同一材料により成るか、または他の材
    料よりなる連結部を介して、部分的にまたは全体に接続
    したキャリアテープを製造後、該キャリアテープの前記
    リードに半導体素子をインナーリードボンディングし、
    次いで、前記連結部を除去することを特徴とするテープ
    キャリア素子の製造方法。 2、連結部を絶縁物とすることにより、連結部の除去を
    不要としたことを特徴とする特許請求の範囲第1項記載
    のテープキャリア素子の製造方法。 3、キャリアテープのリード及び連結部の形成がエッチ
    ングによるリードパターン形成の際に同時に行なわれる
    特許請求の範囲第1項記載の製造方法。
JP61308450A 1986-12-26 1986-12-26 テ−プキヤリア素子の製造方法 Pending JPS63164226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61308450A JPS63164226A (ja) 1986-12-26 1986-12-26 テ−プキヤリア素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61308450A JPS63164226A (ja) 1986-12-26 1986-12-26 テ−プキヤリア素子の製造方法

Publications (1)

Publication Number Publication Date
JPS63164226A true JPS63164226A (ja) 1988-07-07

Family

ID=17981167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61308450A Pending JPS63164226A (ja) 1986-12-26 1986-12-26 テ−プキヤリア素子の製造方法

Country Status (1)

Country Link
JP (1) JPS63164226A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498843A (ja) * 1990-08-16 1992-03-31 Nec Corp Lsiの実装方法
JPH09326414A (ja) * 1996-06-06 1997-12-16 Nec Corp テープ・キャリア・パッケージ型半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010077A (ja) * 1973-05-23 1975-02-01
JPS5242369A (en) * 1975-10-01 1977-04-01 Hitachi Ltd Process for production of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010077A (ja) * 1973-05-23 1975-02-01
JPS5242369A (en) * 1975-10-01 1977-04-01 Hitachi Ltd Process for production of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498843A (ja) * 1990-08-16 1992-03-31 Nec Corp Lsiの実装方法
JPH09326414A (ja) * 1996-06-06 1997-12-16 Nec Corp テープ・キャリア・パッケージ型半導体装置

Similar Documents

Publication Publication Date Title
US6225146B1 (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
JP2001015679A (ja) 半導体装置及びその製造方法
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
TW419756B (en) Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device
JPS63164226A (ja) テ−プキヤリア素子の製造方法
JP2949969B2 (ja) フィルムキャリア半導体装置
JP2000243875A (ja) 半導体装置
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
US6814274B2 (en) Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method
JPH0547836A (ja) 半導体装置の実装構造
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH0955404A (ja) Tabテープ及び半導体装置
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法
JP2002076068A (ja) 半導体装置の製造方法
JPH02211643A (ja) 半導体装置
JP2774179B2 (ja) 半導体装置および電子装置
JP3923651B2 (ja) テープキャリアパッケージの製造方法
JPH0834282B2 (ja) 半導体装置用リードフレーム
JPS59152656A (ja) 半導体装置
JPH03248543A (ja) フィルムキャリアテープ
JP3908395B2 (ja) 半導体装置製造用の基板、およびそれを用いた半導体装置の製造方法
JPH0513512A (ja) キヤリアテープ
JPH04299544A (ja) フィルムキャリヤ半導体装置の製造方法