JPH0498843A - Ｌｓｉの実装方法 - Google Patents
Ｌｓｉの実装方法Info
- Publication number
- JPH0498843A JPH0498843A JP2216246A JP21624690A JPH0498843A JP H0498843 A JPH0498843 A JP H0498843A JP 2216246 A JP2216246 A JP 2216246A JP 21624690 A JP21624690 A JP 21624690A JP H0498843 A JPH0498843 A JP H0498843A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- tape
- tab
- lsi
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 abstract description 2
- 238000010884 ion-beam technique Methods 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線基板へのＬＳＩの実装方法に関する。
従来、ＬＳＩの実装方法において、テープ・オートメテ
ッド・ボンディング（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ、以下ＴＡＢと記す〉テープの接続
リードは、インナー・リード・ボンディング（Ｉｎｎｅ
ｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ、以下ＩＬＢと記す
〉からアウター・リード・ボンディング（Ｏｕｔｅｒ
Ｌｅａｄ Ｂ。
ッド・ボンディング（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ、以下ＴＡＢと記す〉テープの接続
リードは、インナー・リード・ボンディング（Ｉｎｎｅ
ｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ、以下ＩＬＢと記す
〉からアウター・リード・ボンディング（Ｏｕｔｅｒ
Ｌｅａｄ Ｂ。
ｎｄｉｎｇ、以下ＯＬＢと記す）までを含めＬＳＩの接
続前にＴＡＢテープ状態で形成されており、このＴＡＢ
テープを用いＩＬＢを行ないＴＡＢテープからの切断リ
ード成形の後、多層配線基板の接続端子に合わせてＯＬ
Ｂを行なう実装方法となっていた。
続前にＴＡＢテープ状態で形成されており、このＴＡＢ
テープを用いＩＬＢを行ないＴＡＢテープからの切断リ
ード成形の後、多層配線基板の接続端子に合わせてＯＬ
Ｂを行なう実装方法となっていた。
実装方法。
上述した従来のＬＳＩの実装方法は、ＴＡＢテープのリ
ード形成を事前に行ない多層配線基板の接続端子に合わ
せてＯＬＢを行なう実装方法となっているので、特にリ
ードピッチが微細となった場合にはＯＬＢ部でのリード
変形を発生しやすく、取扱いが難しいという欠点や、Ｏ
ＬＢ時に隣接リードとショートしやすいという欠点があ
る。
ード形成を事前に行ない多層配線基板の接続端子に合わ
せてＯＬＢを行なう実装方法となっているので、特にリ
ードピッチが微細となった場合にはＯＬＢ部でのリード
変形を発生しやすく、取扱いが難しいという欠点や、Ｏ
ＬＢ時に隣接リードとショートしやすいという欠点があ
る。
本発明のＬＳＩの実装方法は、ＴＡＢ方式で作成された
ＬＳＩのＩＬＢ部のみ第１のリード形成を行い、次に前
記第１のリード形成を行った前記ＬＳＩのＴＡＢテープ
のＯＬＢ部を隣接リードがつながったままの形状で多層
配線基板との接続を行い、その後前記ＯＬＢ部の第２の
リード形成を実施し、前記隣接リードの分離を行って回
路構成を完成させている。
ＬＳＩのＩＬＢ部のみ第１のリード形成を行い、次に前
記第１のリード形成を行った前記ＬＳＩのＴＡＢテープ
のＯＬＢ部を隣接リードがつながったままの形状で多層
配線基板との接続を行い、その後前記ＯＬＢ部の第２の
リード形成を実施し、前記隣接リードの分離を行って回
路構成を完成させている。
次に本発明について図面を参照して説明する。
第１図（ａ＞、（ｂ）、（ｃ）、（ｄ）はそれぞれ本発
明の一実施例の実装工程を示す斜視図である。
明の一実施例の実装工程を示す斜視図である。
本実施例の実装方法について第１図（ａ）。
（ｂ）（ｃ）および（ｄ）を用いて説明する。第１図（
ａ＞はＬＳＩＩとＴＡＢテープ２との斜視図であり、Ｔ
ＡＢリード２−ａはＩＬＢ部のみ形成されている。第１
図（ｂ）はＴＡＢテープ２をＯＬＢ部まで切断した状態
の斜視図である。第１図（ｃ）は多層配線基板３に第１
図（ｂ）までの工程のＬＳＩＩが搭載された状態の斜視
図であり、多層配線基板３の接続端子３−ａとＩＬＢ部
のＴＡＢリード２−ａと位置が合わされた状態となって
いる。ＯＬＢ部は半田付は熱圧着等の工法によりＴＡＢ
テープ２と多層配線基板３とが接続される。その後不要
なＴＡＢテープ２の部分をレーザー、イオンビームエツ
チング等の手段により削除することにより第１図（４）
の完成状態となる。
ａ＞はＬＳＩＩとＴＡＢテープ２との斜視図であり、Ｔ
ＡＢリード２−ａはＩＬＢ部のみ形成されている。第１
図（ｂ）はＴＡＢテープ２をＯＬＢ部まで切断した状態
の斜視図である。第１図（ｃ）は多層配線基板３に第１
図（ｂ）までの工程のＬＳＩＩが搭載された状態の斜視
図であり、多層配線基板３の接続端子３−ａとＩＬＢ部
のＴＡＢリード２−ａと位置が合わされた状態となって
いる。ＯＬＢ部は半田付は熱圧着等の工法によりＴＡＢ
テープ２と多層配線基板３とが接続される。その後不要
なＴＡＢテープ２の部分をレーザー、イオンビームエツ
チング等の手段により削除することにより第１図（４）
の完成状態となる。
以上説明したように本発明は、ＴＡＢテープのＯＬＢ部
分のリード形成を多層配線基板との接続後に行うため、
ＴＡＢＬＳＩのリードか実装工程中に変形しないという
効果がある。また多層配線基板の接続端子ピッチが微細
になっても、ＯＬＢ部のリードの間を接続後に削除する
ため、隣接リードとのショートをなくすことができる効
果がある。
分のリード形成を多層配線基板との接続後に行うため、
ＴＡＢＬＳＩのリードか実装工程中に変形しないという
効果がある。また多層配線基板の接続端子ピッチが微細
になっても、ＯＬＢ部のリードの間を接続後に削除する
ため、隣接リードとのショートをなくすことができる効
果がある。
第１図（ａ＞、（ｂ）、（ｃ）、および（ｄ）はそれぞ
れ本発明の一実施例の工程を示す斜視図である。 １・・・ＬＳＩ、２・・・テープ・オートメテッド・ボ
ンディング（ＴＡＢ）テープ、２−ａ・・・テープ・オ
ートメデッド・ボンディング（ＴＡＢ）リード、３・・
多層配線基板、３−ａ・・・接続端子。
れ本発明の一実施例の工程を示す斜視図である。 １・・・ＬＳＩ、２・・・テープ・オートメテッド・ボ
ンディング（ＴＡＢ）テープ、２−ａ・・・テープ・オ
ートメデッド・ボンディング（ＴＡＢ）リード、３・・
多層配線基板、３−ａ・・・接続端子。
Claims (1)
- テープ・オートメテッド・ボンディング（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式で作成された
ＬＳＩのインナー・リード・ボンディング（Ｉｎｎｅｒ
Ｌｅａｄ Ｂｏｎｄｉｎｇ）部のみ第１のリード形成
を行い、次に前記第１のリード形成を行った前記ＬＳＩ
のテープ・オートメテッド・ボンディングテープのアウ
タ・リード・ボンディング（Ｏｕｔｅｒ Ｌｅａｄ Ｂ
ｏｎｄｉｎｇ）部を隣接リードがつながったままの形状
で多層配線基板との接続を行い、その後前記アウタ・リ
ード・ボンディング部の第２のリード形成を実施し、前
記隣接リードの分離を行って回路構成を完成させること
を特徴とするＬＳＩの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216246A JPH0498843A (ja) | 1990-08-16 | 1990-08-16 | Ｌｓｉの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216246A JPH0498843A (ja) | 1990-08-16 | 1990-08-16 | Ｌｓｉの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0498843A true JPH0498843A (ja) | 1992-03-31 |
Family
ID=16685567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216246A Pending JPH0498843A (ja) | 1990-08-16 | 1990-08-16 | Ｌｓｉの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0498843A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1316999A1 (de) * | 2001-11-28 | 2003-06-04 | Continental ISAD Electronic Systems GmbH & Co. oHG | Verfahren und Vorichtung zum Kontaktieren von Leistungselektronik-Bauelementen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171132A (ja) * | 1986-01-23 | 1987-07-28 | Oki Electric Ind Co Ltd | 半導体チップの実装方法 |
| JPS63164226A (ja) * | 1986-12-26 | 1988-07-07 | Hitachi Ltd | テ−プキヤリア素子の製造方法 |
-
1990
- 1990-08-16 JP JP2216246A patent/JPH0498843A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62171132A (ja) * | 1986-01-23 | 1987-07-28 | Oki Electric Ind Co Ltd | 半導体チップの実装方法 |
| JPS63164226A (ja) * | 1986-12-26 | 1988-07-07 | Hitachi Ltd | テ−プキヤリア素子の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1316999A1 (de) * | 2001-11-28 | 2003-06-04 | Continental ISAD Electronic Systems GmbH & Co. oHG | Verfahren und Vorichtung zum Kontaktieren von Leistungselektronik-Bauelementen |
| US7009116B2 (en) | 2001-11-28 | 2006-03-07 | Conti Temic Microelectric | Contact device and a process to facilitate contact of power electronics components and an assembly that consists of one or several power electronics components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| US6887512B2 (en) | Method for fabricating printed-wiring substrate | |
| JPH0498843A (ja) | Ｌｓｉの実装方法 | |
| JP2768111B2 (ja) | Ｔａｂ−集積回路の製造方法およびその製造方法のためのｔａｂテープ | |
| JP2731584B2 (ja) | リードフレーム及びこれを用いた電子部品パッケージの製造方法 | |
| JPH06349561A (ja) | リード端子の配線基板への半田付け方法 | |
| JPH0750464A (ja) | カットスルーホール基板及びその製造方法 | |
| JP3175336B2 (ja) | ハイブリッドｉｃのリード形成方法 | |
| JPH05145214A (ja) | 回路基板装置の製造方法 | |
| JP2832716B2 (ja) | 半導体装置の実装方法 | |
| KR20030095435A (ko) | 양면의 단자가 연결된 기판 및 이를 제조하는 방법 | |
| JP3348596B2 (ja) | 集積回路装置の製造方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JPS614264A (ja) | 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ | |
| JPS61189688A (ja) | プリント回路基板 | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JPH0497537A (ja) | 半導体装置の実装方法 | |
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JPS62115853A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH023999A (ja) | デバイスパッケージに端子を作製する方法 | |
| JPH04164345A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPH0736476B2 (ja) | 回路モジュールの製造方法 | |
| JPH0136992B2 (ja) | ||
| JPH05315531A (ja) | リードフレーム及びその製造方法 | |
| JPS6259461B2 (ja) |