JP2832716B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JP2832716B2 JP2832716B2 JP63112615A JP11261588A JP2832716B2 JP 2832716 B2 JP2832716 B2 JP 2832716B2 JP 63112615 A JP63112615 A JP 63112615A JP 11261588 A JP11261588 A JP 11261588A JP 2832716 B2 JP2832716 B2 JP 2832716B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- terminal
- semiconductor device
- lead
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の実装方法及び実装構造に係
り、さらに詳しくは、プリント基板等に設けた端子に半
導体装置のリードを接続するためのはんだクリームの塗
布位置の改良に関するものである。
り、さらに詳しくは、プリント基板等に設けた端子に半
導体装置のリードを接続するためのはんだクリームの塗
布位置の改良に関するものである。
［従来の技術］ 半導体装置をプリント基板等に取付ける場合、従来は
半導体装置のリードをプリント基板等の端子に設けたス
ルーホールに挿通してはんだ付けしていたが、最近は電
子機器の小形化、薄形化等の要請から、プリント基板等
の表面に半導体装置を載置して、リードを直接端子に接
続する表面実装方式が増加している。
半導体装置のリードをプリント基板等の端子に設けたス
ルーホールに挿通してはんだ付けしていたが、最近は電
子機器の小形化、薄形化等の要請から、プリント基板等
の表面に半導体装置を載置して、リードを直接端子に接
続する表面実装方式が増加している。
特に最近は、客先の仕様に応じて製造する分野が拡大
しており、高機能化によるI/O端子の増大に従って半導
体装置は益々多リード化する傾向にある。例えば、外径
28mm×28mm、厚さ3.6mmの半導体装置において、リード
の数は160本、各リードの幅が300μｍ、間隔が650μｍ
程度のものが実用されており、したがって、この半導体
装置のリードが接続されるプリント基板等の端子もこれ
に整合するものでなければならない。
しており、高機能化によるI/O端子の増大に従って半導
体装置は益々多リード化する傾向にある。例えば、外径
28mm×28mm、厚さ3.6mmの半導体装置において、リード
の数は160本、各リードの幅が300μｍ、間隔が650μｍ
程度のものが実用されており、したがって、この半導体
装置のリードが接続されるプリント基板等の端子もこれ
に整合するものでなければならない。
第６図はこのような実装構造の一例を拡大して示した
もので、（ａ）は正面図、（ｂ）は側面図、（ｃ）は平
面図である。図において、１はプリント基板等、２はプ
リント基板等の表面に形成された導電パターンの如き端
子、11はプリント基板等１に実装される半導体装置、12
はそのリードである。３ははんだの微粉末とフラックス
とをねり合わせてなるいわゆるはんだクリームで、例え
ば第７図に示すように、端子２の寸法、形状に整合した
窓８を有するマスク７を用い、端子２の表面にスキージ
により印刷したものである。（以下塗布という）。
もので、（ａ）は正面図、（ｂ）は側面図、（ｃ）は平
面図である。図において、１はプリント基板等、２はプ
リント基板等の表面に形成された導電パターンの如き端
子、11はプリント基板等１に実装される半導体装置、12
はそのリードである。３ははんだの微粉末とフラックス
とをねり合わせてなるいわゆるはんだクリームで、例え
ば第７図に示すように、端子２の寸法、形状に整合した
窓８を有するマスク７を用い、端子２の表面にスキージ
により印刷したものである。（以下塗布という）。
このようにして、各端子２にはんだクリーム３を塗布
したのち、半導体装置11をプリント基板等１の上に載置
してリード12を端子２にそれぞれ当接し、リフロー装置
によりリフローすれば、リード12と端子２はそれぞれ接
続され、半導体装置11はプリント基板等１に実装され
る。
したのち、半導体装置11をプリント基板等１の上に載置
してリード12を端子２にそれぞれ当接し、リフロー装置
によりリフローすれば、リード12と端子２はそれぞれ接
続され、半導体装置11はプリント基板等１に実装され
る。
［発明が解決しようとする課題］ 上記のような半導体装置の実装構造においては、マス
ク７の窓８の寸法、形状は、端子２の寸法、形状と全く
同じに形成されており、一方、端子２の幅及び間隔は益
々狭くなっているため、マスク７を利用してはんだクリ
ームを塗布する際、第８図に示すようにはんだクリーム
３が隣接する端子２間を橋絡するいわゆるはんだブリッ
ジ４が発生し易い。はんだブリッジ４が発生したとき
は、手作業によりこれを除去しているので、外観検査及
びはんだクリーム３の修正に多くの時間と人手がかかる
ばかりでなく、はんだクリーム３の修正によっ二次的不
良が発生することもある。
ク７の窓８の寸法、形状は、端子２の寸法、形状と全く
同じに形成されており、一方、端子２の幅及び間隔は益
々狭くなっているため、マスク７を利用してはんだクリ
ームを塗布する際、第８図に示すようにはんだクリーム
３が隣接する端子２間を橋絡するいわゆるはんだブリッ
ジ４が発生し易い。はんだブリッジ４が発生したとき
は、手作業によりこれを除去しているので、外観検査及
びはんだクリーム３の修正に多くの時間と人手がかかる
ばかりでなく、はんだクリーム３の修正によっ二次的不
良が発生することもある。
また、リフロー装置によってリード12を端子２に接続
すると、第９図に示すように、はんだは外端部５には裾
を引かず、外部から見難いリード12の奥の方（内側）６
に引込まれるため、外観検査によってはんだ付けの良否
を判定することが困難であった。
すると、第９図に示すように、はんだは外端部５には裾
を引かず、外部から見難いリード12の奥の方（内側）６
に引込まれるため、外観検査によってはんだ付けの良否
を判定することが困難であった。
本発明は上記の問題点を解決すべくなされたもので、
端子へのはんだクリームの塗布時にはんだブリッジが発
生することがなく、またリフローによりはんだクリーム
がリードの奥に引き込まれることもない半導体装置の表
面実装構造を得ることを目的としたものである。
端子へのはんだクリームの塗布時にはんだブリッジが発
生することがなく、またリフローによりはんだクリーム
がリードの奥に引き込まれることもない半導体装置の表
面実装構造を得ることを目的としたものである。
［課題を解決するための手段］ 本発明の半導体装置の実装方法は、基板上に設けられ
た端子の表面にはんだを設け、前記はんだにより前記端
子と半導体装置のリードとを接続する半導体装置の実装
方法において、前記端子に設ける前記はんだの幅W1と前
記端子の幅Ｗとの関係がＷ＞W1で、はんだの長さl1と接
続端子の長さ１とを同じにして長さ方向において両者を
完全に重ね合わせ、前記はんだをリフローし、前記端子
と前記リードとを付着強度が4kg/mm2以上となるように
接続したことを特徴とする。
た端子の表面にはんだを設け、前記はんだにより前記端
子と半導体装置のリードとを接続する半導体装置の実装
方法において、前記端子に設ける前記はんだの幅W1と前
記端子の幅Ｗとの関係がＷ＞W1で、はんだの長さl1と接
続端子の長さ１とを同じにして長さ方向において両者を
完全に重ね合わせ、前記はんだをリフローし、前記端子
と前記リードとを付着強度が4kg/mm2以上となるように
接続したことを特徴とする。
［作 用］ 本発明においては、端子に設けるはんだの幅W1と端子
の幅Ｗとの関係がＷ＞W1で、はんだの長さl1と端子の長
さ１とを同じにして長さ方向において両者を完全に重ね
合わせ、はんだをリフローし、端子とリードとを付着強
度が4kg/mm2以上となるように接続したので、端子とリ
ードとが充分な付着強度を有し、しかもはんだを設ける
際にはんだのブリッジの発生を防止することができる。
の幅Ｗとの関係がＷ＞W1で、はんだの長さl1と端子の長
さ１とを同じにして長さ方向において両者を完全に重ね
合わせ、はんだをリフローし、端子とリードとを付着強
度が4kg/mm2以上となるように接続したので、端子とリ
ードとが充分な付着強度を有し、しかもはんだを設ける
際にはんだのブリッジの発生を防止することができる。
また、はんだの長さl1と端子の長さ１とを同じにして
長さ方向において両者を完全に重ね合わせるようにした
ので、長さ方向において完全にはんだと半導体装置のリ
ードとが合致する寸法に形成されることとなり、半導体
装置が基板に塔載され、且つリフローの前において、長
さ方向を見た時にはんだがリードからはみ出していると
きには位置ズレが生じていると捉えることができる、つ
まり各リードにおいて相方の相対位置を容易に認識する
ことができるため、各リードにおいて位置ズレ検出が目
視により容易に行え、しかも各リード毎に位置ズレ検出
ができるので、精度の良いアライメント機能を果たすこ
とができる。
長さ方向において両者を完全に重ね合わせるようにした
ので、長さ方向において完全にはんだと半導体装置のリ
ードとが合致する寸法に形成されることとなり、半導体
装置が基板に塔載され、且つリフローの前において、長
さ方向を見た時にはんだがリードからはみ出していると
きには位置ズレが生じていると捉えることができる、つ
まり各リードにおいて相方の相対位置を容易に認識する
ことができるため、各リードにおいて位置ズレ検出が目
視により容易に行え、しかも各リード毎に位置ズレ検出
ができるので、精度の良いアライメント機能を果たすこ
とができる。
［発明の実施例］ 第１図は本発明実施例の平面図である。本実施例にお
いては、はんだクリーム３の塗布長l1を端子２の長さｌ
に対してｌ≒ｌとし、その幅W1を端子の幅Ｗに対してW1
＜Ｗとしたものである。実施例でははんだクリーム３の
幅W1を0.6〜0.9Wとした。
いては、はんだクリーム３の塗布長l1を端子２の長さｌ
に対してｌ≒ｌとし、その幅W1を端子の幅Ｗに対してW1
＜Ｗとしたものである。実施例でははんだクリーム３の
幅W1を0.6〜0.9Wとした。
また、はんだクリーム３の塗布長l1と端子２の長さｌ
とを同じにして長さ方向において両者を完全に重ね合わ
せるようにした場合には、長さ方向において完全にはん
だクリーム３と半導体装置11のリード12とが合致する寸
法に形成されることとなり、半導体装置11がプリント基
板１に搭載され、且つリフローの前において、長さ方向
を見た時にはんだクリーム３がリード12からはみ出して
いるときには位置ズレが生じていると捉えることができ
る、つまり各リード12において相方の相対位置を容易に
認識することができるため、各リード12において位置ズ
レ検出が目視により容易に行え、しかも各リード12毎に
位置ズレ検出ができるので、精度の良いアライメント機
能を果たすことができる。なお、例えば、４方向にリー
ド12が設けられている半導体装置11であれば、Ｘ−Ｙ方
向の位置ズレ検出ができ、例え２方向のものであったと
しても、少なくともＸ（またはＹ）方向の位置ズレ検出
は容易にできる。
とを同じにして長さ方向において両者を完全に重ね合わ
せるようにした場合には、長さ方向において完全にはん
だクリーム３と半導体装置11のリード12とが合致する寸
法に形成されることとなり、半導体装置11がプリント基
板１に搭載され、且つリフローの前において、長さ方向
を見た時にはんだクリーム３がリード12からはみ出して
いるときには位置ズレが生じていると捉えることができ
る、つまり各リード12において相方の相対位置を容易に
認識することができるため、各リード12において位置ズ
レ検出が目視により容易に行え、しかも各リード12毎に
位置ズレ検出ができるので、精度の良いアライメント機
能を果たすことができる。なお、例えば、４方向にリー
ド12が設けられている半導体装置11であれば、Ｘ−Ｙ方
向の位置ズレ検出ができ、例え２方向のものであったと
しても、少なくともＸ（またはＹ）方向の位置ズレ検出
は容易にできる。
第５図ははんだクリーム３の幅W1とリード12の付着強
度との関係を示す線図で、端子２に接続したリード12に
引張力を与えてその付着強度を試験したものである。図
から明らかなように、W1/Wが１〜0.7までは6kg/mm2以上
の付着強度を有し、0.6で約4kg/mm2となるが、0.5にな
ると2kg/mm2と急に低下する。したがって、W1/Wがほぼ
0.6〜0.9の範囲であれば、信頼性を失うことなく実用に
耐えうることがわかった。
度との関係を示す線図で、端子２に接続したリード12に
引張力を与えてその付着強度を試験したものである。図
から明らかなように、W1/Wが１〜0.7までは6kg/mm2以上
の付着強度を有し、0.6で約4kg/mm2となるが、0.5にな
ると2kg/mm2と急に低下する。したがって、W1/Wがほぼ
0.6〜0.9の範囲であれば、信頼性を失うことなく実用に
耐えうることがわかった。
また、W1/Wが0.5〜1.0の窓を有するマスクを使用して
それぞれはんだクリーム３を印刷したところ、はんだブ
リッジ４の発生は概ね表１の通りであった。
それぞれはんだクリーム３を印刷したところ、はんだブ
リッジ４の発生は概ね表１の通りであった。
第２図は本発明の別の実施例を示すもので、（ａ）図
の実施例は、はんだクリーム３の幅W1は端子２の幅Ｗと
ほぼ同じでW1≒Ｗであるが、端子２の半導体装置11が載
置される側（以下内側という）の端部にははんだクリー
ム３を塗布せず、反対側（以下外側という）は端子２か
らはみ出してはんだクリームを塗布したものである。換
言すれば、端子２とほぼ同じ長さで同じ幅のはんだクリ
ーム３を、端子２に対して外側にずらせて塗布したもの
である。
の実施例は、はんだクリーム３の幅W1は端子２の幅Ｗと
ほぼ同じでW1≒Ｗであるが、端子２の半導体装置11が載
置される側（以下内側という）の端部にははんだクリー
ム３を塗布せず、反対側（以下外側という）は端子２か
らはみ出してはんだクリームを塗布したものである。換
言すれば、端子２とほぼ同じ長さで同じ幅のはんだクリ
ーム３を、端子２に対して外側にずらせて塗布したもの
である。
実施例では、はんだクリーム３を塗布しない部分の端
子２の長さl2と、端子２からはみ出した部分のはんだク
リーム３の長さl3を、端子２の長さｌに対してそれぞれ
0.1〜0.4lとした。この場合、l2＝l3とする必要はな
く、適宜変更することができる。
子２の長さl2と、端子２からはみ出した部分のはんだク
リーム３の長さl3を、端子２の長さｌに対してそれぞれ
0.1〜0.4lとした。この場合、l2＝l3とする必要はな
く、適宜変更することができる。
（ｂ）図の実施例は、端子２とほぼ同じ幅のはんだク
リーム３を、長さ方向に３つに分割（3a,3b,3c）し、各
はんだクリーム3a,3b,3cを適宜間隔で塗布すると共に、
外側のはんだクリーム3cを端子２からはみ出して塗布し
たものである。なお、上記の実施例では、はんだクリー
ム３を３つに分割した場合を示したが、２つに分割して
もよく、あるいは４つ以上に分割してもよい。
リーム３を、長さ方向に３つに分割（3a,3b,3c）し、各
はんだクリーム3a,3b,3cを適宜間隔で塗布すると共に、
外側のはんだクリーム3cを端子２からはみ出して塗布し
たものである。なお、上記の実施例では、はんだクリー
ム３を３つに分割した場合を示したが、２つに分割して
もよく、あるいは４つ以上に分割してもよい。
また、（ｃ）図の実施例は、はんだクリーム３を内側
は端子２の幅より狭く、外側は広くかつ外側にはみ出す
ように塗布したものであり、さらに（ｄ）図の実施例は
（ｃ）図の実施例のはんだクリーム３を分割したもので
ある。
は端子２の幅より狭く、外側は広くかつ外側にはみ出す
ように塗布したものであり、さらに（ｄ）図の実施例は
（ｃ）図の実施例のはんだクリーム３を分割したもので
ある。
上記第２図（ａ）〜（ｄ）に示した実施例において
は、はんだクリーム３を内側は少量に、外側は多量に塗
布したので、第４図に示すようにリフローの際はんだク
リーム３が内側に引込まれることはほとんどなく、また
先端部は充分裾を引くことができる。
は、はんだクリーム３を内側は少量に、外側は多量に塗
布したので、第４図に示すようにリフローの際はんだク
リーム３が内側に引込まれることはほとんどなく、また
先端部は充分裾を引くことができる。
内側のはんだクリーム３を塗布しない部分の長さl2を
種々変えて実験した結果は、表２の通りである。
種々変えて実験した結果は、表２の通りである。
第３図は本発明のさらに別の実施例の平面図で、
（ａ）図の実施例は第１図と第２図（ａ）の実施例を組
合せたもの、（ｂ）図の実施例は第１図と第２図（ｂ）
の実施例を組合わせたもので、これらによれば、はんだ
クリーム３を塗布した際のはんだブリッジの発生を防止
できるばかりでなく、リフロー時のはんだクリームの内
側への引込みを防止することができる。
（ａ）図の実施例は第１図と第２図（ａ）の実施例を組
合せたもの、（ｂ）図の実施例は第１図と第２図（ｂ）
の実施例を組合わせたもので、これらによれば、はんだ
クリーム３を塗布した際のはんだブリッジの発生を防止
できるばかりでなく、リフロー時のはんだクリームの内
側への引込みを防止することができる。
以上の説明から明らかなように、第１図の実施例は端
子２の幅Ｗとはんだクリーム３の幅W1との関係をＷ＞W1
≧0.6Wに設定したことにより、はんだクリーム３を塗布
した際にはんだブリッジ４の発生を防止することができ
るので、端子間隔の狭いプリント基板等１に半導体装置
11を実装する場合に実施して、特に有効である。
子２の幅Ｗとはんだクリーム３の幅W1との関係をＷ＞W1
≧0.6Wに設定したことにより、はんだクリーム３を塗布
した際にはんだブリッジ４の発生を防止することができ
るので、端子間隔の狭いプリント基板等１に半導体装置
11を実装する場合に実施して、特に有効である。
また、第２図の実施例は、はんだクリーム３の幅は端
子２の幅とほぼ同じであるが、はんだクリーム３の塗布
量を内側は少なく外側が多くしたので、リフロー時には
んだクリーム３が内側に引込まれることがなく、また外
側端部には充分裾を引かせることができる。したがっ
て、端子間隔の比較的広い場合に実施して特に有効であ
る。
子２の幅とほぼ同じであるが、はんだクリーム３の塗布
量を内側は少なく外側が多くしたので、リフロー時には
んだクリーム３が内側に引込まれることがなく、また外
側端部には充分裾を引かせることができる。したがっ
て、端子間隔の比較的広い場合に実施して特に有効であ
る。
さらに、第３図の実施例は、端子２の幅Ｗとはんだク
リーム３の幅W1との関係をＷ＞W1≧0.6Wに設定すると共
に、はんだクリーム３の塗布量を内側は少なく、外側は
多くしたので、はんだクリーム３を塗布した際はんだブ
リッジの発生を防止するばかりでなく、リフロー時には
んだクリーム３が内側に引込まれるのを防止し、外側端
部には充分裾を引かせることができる。したがって、本
実施例は、半導体装置を各種の寸法、形状の端子を有す
るプリント基板等に実装する場合に実施してきわめて有
効である。
リーム３の幅W1との関係をＷ＞W1≧0.6Wに設定すると共
に、はんだクリーム３の塗布量を内側は少なく、外側は
多くしたので、はんだクリーム３を塗布した際はんだブ
リッジの発生を防止するばかりでなく、リフロー時には
んだクリーム３が内側に引込まれるのを防止し、外側端
部には充分裾を引かせることができる。したがって、本
実施例は、半導体装置を各種の寸法、形状の端子を有す
るプリント基板等に実装する場合に実施してきわめて有
効である。
［発明の効果］ 以上の説明から明らかなように、本発明は端子に設け
るはんだの幅W1と端子の幅Ｗとの関係がＷ＞W1で、はん
だの長さl1と端子ｌとを同じにして長さ方向において両
者を完全に重ね合わせ、はんだをリフローし、端子とリ
ードとを付着強度が4kg/mm2以上となるように接続した
ので、端子とリードとが充分な付着強度を有し、しかも
はんだを設ける際にはんだブリッジが発生するおそれが
なく、端子間隔の狭いプリント基板等に半導体装置を実
装する場合に実施して、特に有効である。このため、は
んだブリッジの除去のために多くの時間をかける必要が
なく、はんだの付着状態の検査も容易になる等、生産性
の向上に大きく貢献することができるという効果を有す
る。
るはんだの幅W1と端子の幅Ｗとの関係がＷ＞W1で、はん
だの長さl1と端子ｌとを同じにして長さ方向において両
者を完全に重ね合わせ、はんだをリフローし、端子とリ
ードとを付着強度が4kg/mm2以上となるように接続した
ので、端子とリードとが充分な付着強度を有し、しかも
はんだを設ける際にはんだブリッジが発生するおそれが
なく、端子間隔の狭いプリント基板等に半導体装置を実
装する場合に実施して、特に有効である。このため、は
んだブリッジの除去のために多くの時間をかける必要が
なく、はんだの付着状態の検査も容易になる等、生産性
の向上に大きく貢献することができるという効果を有す
る。
また、はんだの長さl1と端子ｌの長さとを同じにして
長さ方向において両者を完全に重ね合わせるようにした
ので、長さ方向において完全にはんだと半導体装置のリ
ードとが合致する寸法に形成されることとなり、半導体
装置が基板に搭載され、且つリフローの前において、長
さ方向を見た時にはんだがリードからはみ出していると
きには位置ズレが生じていると捉えることができる、つ
まり各リードにおいて相変立の相対位置を容易に認識す
ることができるため、各リードにおいて位置ズレ検出が
目視により容易に行え、しかも各リード毎に位置ズレ検
出ができるので、精度の良いアライメント機能を果たす
ことができるという効果も有する。
長さ方向において両者を完全に重ね合わせるようにした
ので、長さ方向において完全にはんだと半導体装置のリ
ードとが合致する寸法に形成されることとなり、半導体
装置が基板に搭載され、且つリフローの前において、長
さ方向を見た時にはんだがリードからはみ出していると
きには位置ズレが生じていると捉えることができる、つ
まり各リードにおいて相変立の相対位置を容易に認識す
ることができるため、各リードにおいて位置ズレ検出が
目視により容易に行え、しかも各リード毎に位置ズレ検
出ができるので、精度の良いアライメント機能を果たす
ことができるという効果も有する。
第１図、第２図（ａ）〜（ｄ）及び第３図（ａ），
（ｂ）はいずれも本発明実施例の平面図、第４図はその
作用説明図、第５図は本発明に係るはんだクリームの幅
と端子の幅との関係と、付着強度との関係を示す線図、
第６図は表面実装構造を説明するためのもので、（ａ）
は正面図、（ｂ）は側面図、（ｃ）は平面図、第７図は
端子とマスクとの関係を示す斜視図、第８図ははんだブ
リッジの発生状態を示す平面図、第９図は従来のリフロ
ー後の状態を示す側面図である。 1:プリント基板等、2:端子、3:はんだクリーム、4:はん
だブリッジ、6:引込み、7:マスク、8:窓、11:半導体装
置、12:リード。
（ｂ）はいずれも本発明実施例の平面図、第４図はその
作用説明図、第５図は本発明に係るはんだクリームの幅
と端子の幅との関係と、付着強度との関係を示す線図、
第６図は表面実装構造を説明するためのもので、（ａ）
は正面図、（ｂ）は側面図、（ｃ）は平面図、第７図は
端子とマスクとの関係を示す斜視図、第８図ははんだブ
リッジの発生状態を示す平面図、第９図は従来のリフロ
ー後の状態を示す側面図である。 1:プリント基板等、2:端子、3:はんだクリーム、4:はん
だブリッジ、6:引込み、7:マスク、8:窓、11:半導体装
置、12:リード。
Claims (1)
- 【請求項１】基板上に設けられた端子の表面にはんだを
設け、前記はんだにより前記端子と半導体装置のリード
とを接続する半導体装置の実装方法において、 前記端子に設ける前記はんだの幅W1と前記端子の幅Ｗと
の関係がＷ＞W1で、はんだの長さ11と接続端子の長さ１
とを同じにして長さ方向において両者を完全に重ね合わ
せ、前記はんだをリフローし、前記端子と前記リードと
を付着強度が4kg/mm2以上となるように接続したことを
特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63112615A JP2832716B2 (ja) | 1988-05-11 | 1988-05-11 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63112615A JP2832716B2 (ja) | 1988-05-11 | 1988-05-11 | 半導体装置の実装方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9144056A Division JP2924856B2 (ja) | 1997-06-02 | 1997-06-02 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01283994A JPH01283994A (ja) | 1989-11-15 |
| JP2832716B2 true JP2832716B2 (ja) | 1998-12-09 |
Family
ID=14591168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63112615A Expired - Lifetime JP2832716B2 (ja) | 1988-05-11 | 1988-05-11 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2832716B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03284895A (ja) * | 1990-03-30 | 1991-12-16 | Taiyo Yuden Co Ltd | ペースト状半田の印刷方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6147697A (ja) * | 1984-08-13 | 1986-03-08 | 沖電気工業株式会社 | 電子部品の半田付け方法 |
| JPS62163392A (ja) * | 1986-01-14 | 1987-07-20 | 沖電気工業株式会社 | 電子部品の半田付け方法 |
-
1988
- 1988-05-11 JP JP63112615A patent/JP2832716B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01283994A (ja) | 1989-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2832716B2 (ja) | 半導体装置の実装方法 | |
| US5581875A (en) | Method of manufacturing circuit module | |
| JP2924856B2 (ja) | 半導体装置の実装方法 | |
| JPH0626280U (ja) | 半導体装置のリード構造 | |
| JPH04336490A (ja) | リフローハンダの形成方法 | |
| JPH0229396A (ja) | 電子部品の実装方法及び装置 | |
| JPH05206627A (ja) | リード接続用電極及びリード・電極の接続方法 | |
| JPH03237752A (ja) | 電子部品パッケージ | |
| JPS6314474Y2 (ja) | ||
| JPS6058600B2 (ja) | 印刷配線基板への電子部品の取付法 | |
| JPH06334064A (ja) | リードレス面実装型ハイブリッドｉｃ | |
| JPH066021A (ja) | 半田付けランドのパターン形状 | |
| JPH02201993A (ja) | プリント基板接続構造 | |
| JPH07336070A (ja) | 回路モジュールのフレーム | |
| JPH0661634A (ja) | 電子部品の接着方法および接着剤塗布ノズル | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JPH08279532A (ja) | リードレスチップキャリア型電子部品 | |
| JPS63268286A (ja) | 面実装部品 | |
| JP3522168B2 (ja) | スルーホール用の穴あきピン | |
| JP2001345409A (ja) | 電子部品 | |
| JPS6035230Y2 (ja) | 板状貫通磁器コンデンサ | |
| JPH06310847A (ja) | 半導体部品の表面実装方法 | |
| JPS62279664A (ja) | 電子部品 | |
| JPH03297194A (ja) | 金属基板の接続方法 | |
| JPH0748585B2 (ja) | 集積回路部品の実装済プリント基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |