TW504823B - COF-use tape carrier and COF-structured semiconductor device using the same - Google Patents

COF-use tape carrier and COF-structured semiconductor device using the same Download PDF

Info

Publication number
TW504823B
TW504823B TW090125098A TW90125098A TW504823B TW 504823 B TW504823 B TW 504823B TW 090125098 A TW090125098 A TW 090125098A TW 90125098 A TW90125098 A TW 90125098A TW 504823 B TW504823 B TW 504823B
Authority
TW
Taiwan
Prior art keywords
lead
semiconductor wafer
opening
leads
wafer
Prior art date
Application number
TW090125098A
Other languages
English (en)
Inventor
Toshiharu Seko
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW504823B publication Critical patent/TW504823B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

504823 A7 B7 五、發明説明（1 ) 發明背景 本發明係關於一具有晶片在薄膜上（COF)結構之半導體裝 置，其中半導體晶片係安裝在一可撓曲之線路板上。本發 明係更特別關於一供生產該半導體裝置用之捲帶載體。 除晶片在薄膜上結構半導體裝置（以下簡稱COF半導體裝 置）外，一捲帶載體包裝（TCP)係可稱爲一半導體裝置，因 其中半導體晶片係安裝在一可撓曲線路板上。其間之差異 係如下述之説明。在該捲帶載體包裝中，一作可撓曲線路 板基材用之絕緣帶係在晶片安裝區域（安裝半導體晶片之部 份）中具有一開口，及引線圖案之尖端部份係如懸臂式地突 出於該開口中並黏合至該半導體晶片。在另一方面，該 COF半導體裝置中，一絕緣帶係無開口及半導體晶片係黏 合於該絕緣帶一表面上所形成引線圖案上。 圖8及圖9係説明一傳統式之COF半導體裝置。圖8係該傳 統式半導體裝置主要組件之平面圖。圖9係沿圖8中線段IX-IX截取之截面圖。在該圖式中，參考號碼1係一半導體晶片 ，參考號碼2係該半導體裝置1之隆起電極（凸塊），參考號碼 3係一密封樹脂，參考號碼4係一絕緣帶，參考號碼5係一引 線圖案及參考號碼6係一具名開口 6a之焊接保護層。該引線 圖案5係包括複數内引線、8，其尖端係電氣連接部份8a (以下 簡稱”連接部份”）電氣連接至該2，及供外部連接用之未示出 連接器，即外引線。該焊接保護層6係加施於引線圖案部份 而非加施於該連接部份8a及該外引線係確保於絕緣狀態。 在該COF半導體裝置中，一可自由彎曲之薄膜狀之絕緣帶 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 504823 A7 B7 五、發明説明（2 ) 4係作該可撓曲引線板之基材用。該引線圖案之每一内引線 8的連接部份8a係配置在該絕緣帶4之表面上，並與該半導 體晶片1之對應隆起電極2電氣連接。該半導體裝置係應藉 該外引線連接至一液晶板或一印刷線路板。 現今對該COF半導體裝置要求之一係增加接腳之數量。爲 滿足該要求以及該裝置更迷係化與更薄之其他要求，係需 要使應連接至該半導體晶片之該内引線8連接邵份8 a的間距 及在該引線圖案5供外部連接用之外引線的間距更窄，以及 減少該絕緣帶4與該引線圖案5之厚度。 但欲縮減該内引線8之間距，係需縮小該内引線之寬度。 而且，爲達該目的，同時也係需減少該内引線之厚度。因 此，該内引線間距之縮減係可導致該内引線之機械強度衰 減。結果，當該半導體裝置在冷熱交替之環境中使用時， 由於溫度循環所導致之反覆冷縮熱脹，因使用材料之膨脹 係數之不同，係可使應力產生於鄰近焊接保護層6開口 6&邊__ 緣6b之處，進而導致在該部份之内引線8斷裂問題。根據該 理由，在該傳統式之COF結構中，纖細間距係難達成。 發明概述 本發明之一標的係提供一一使用捲帶載體之COF，其係可防 止該焊接保護層開口周邊之内引線於溫度循環時所導致之 斷裂，及係也提供一用捲帶載體生產之半導體裝置，以及 生產該半導體裝置之方法。 _ 爲完成前述標的，根據本發明一概念之使用捲帶載體的 COF係包括： 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 玎
線 504823 A7 ____B7 五、發明說明（3 ) 一可撓曲絕緣捲帶； 一引線圖案，該圖案係成形於該絕緣捲帶上，該引線圖 案係包括内引線及外引線； 文干接保護層’该層係遮蔽該内引線，該焊接保護層係 具有一開口，該開口係在一對應該絕緣捲帶之一半導體晶 片安裝區域的部份中，在該開口中之應電氣連接至一半導 體晶片的該内引線部份係曝露於該焊接保護層開口中；及 一條或多條假引線，該假引線係形成在該焊接保護層開 口 邊，纟豕鄰近之處，该假引線係不應電氣連接至該半導體 晶片； 其中該相鄰二内引線之間距係有寬有窄，及該假引線係 形成在間距較寬之相鄰二内引線間。 由於至少有一條假引線不連接至該半導體晶片，故加施 於該焊接保護層開口邊緣鄰近處之應力係由該内引線及該 假引線分攤。因此，與無假引線相比較，加施於一内引線 之應力係會減少。根據本發明，該内引線之寬度與厚度在 具有該假引線之捲帶載體中係與在無任何假引線相同之捲 帶載體中之内引線之寬度與厚度相同，故該内引線本身之 機械強度係實質改善。因此，即使該内引線寬度縮減，強 度袁減係可防止’故可克服接腳數量增加之困難。 在一貝例中，忒假引線係伸延而越過該，焊接保護層開口 邊緣，即每一假引線之一端係位在該焊接保護層開口内， 而其另一端則位在該焊接保護層之下方~。 雖該假引線之材料與厚度係可不同於引線圖案，但最好 -6-
504823 A7 B7 五、發明説明（4 ) 係相同。如該假引線與該引線圖案用不同材料製造時，材 料之膨脹係數係必須相同。如該假引線之材料及厚度與該 内引線相同時係可同時用相同之引線材料如銅箔繪成包括 該内引線及該假引線之引線圖案。即以僅增加該假引線之 對應部份至一圖案掩膜的相同步驟製造，該圖案掩膜係同 時用於圖案該引線材料（蚀刻步骤）。 該假導線之寬度係可等於或窄於該内引線在該焊接保護 層開口邊緣部份之寬度。 至少一假引線係可與一近鄰之内引線合併。藉該引線之 合併，在該焊接保護層開口邊緣之引線圖案與未合併時相 較會增大。其結果係會更進一步改善防止該内引線斷裂之 效果。 該引線圖案及該假引線係可不用黏合劑直接固定於該絕 緣捲帶或藉黏合劑固定至該絕緣捲帶上。 一根據本發明另一概念之使用捲帶載體的COF係包括： 一可撓曲絕緣捲帶； 一引線圖案，該圖案係成形於該絕緣捲帶上，該引線圖 案係包括内引線及外引線，·及 一坪接保護層’該層係遮蔽該内引線，該焊接保護層係 具有一開口，該開口係在一對應該絕緣捲帶之一半導體晶 片安裝區域的部份中，在該開口中之應電氣連接至一半導 體晶片的該内引線邵份係曝露於該焊·接保護層開口中； 其中該内引線之寬度係鄰近該焊接保護層開口邊緣部份 之寬度大於應電氣連接至該半導體晶片部份。 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 504823 A7 B7 五、發明説明（5 ) 在該捲帶載體中，該内引線係使其鄰近該焊接保護層開 口邊緣之部份的寬度大於應電氣連接至一半導體晶片之部 份的寬度。如此，該内引線之機械強度係不需增加其内間 距，即該内引線之間距，即可增加。反之，即使該内引線 之間距縮減，該内引線係仍能保持該機械強度或具有更強 之機械強度。 該引線圖案係可不用黏合劑直接固定於該絕緣捲帶。另 一種方式係藉黏合劑固定至該絕緣捲帶上。 該捲帶載體係可進一步包括一或更多之假引線，該假引 線係可不必電氣連接至該半導體晶片。該假引線係成形於 該焊接保護層開口邊緣鄰近之處，及在二鄰近内引線之間 ，而且係彼此遠遠相隔。 以該結構’除由於在該洋接保護層開口邊處，增加該内 引線之寬度外，應力之分散係也可藉該假引線之提供達成 。此係更進一步增強防止該内引線斷裂之效果。應注意， 當該捲帶載體具有更多該假引線時，所有前述對該假引線 之説明係皆適用於該捲帶載體。 前述各種不同之捲帶載體係僅更改引線圖案之圖案掩膜 即可實現。因此，使用傳統設備及技術係可生產該捲帶載 體。因此，本發明係易於實現。 使用具有前述任何構型之一捲帶載體係可實現一 COF結構 半導體裝置，該裝置係很難發生因溫度重覆循環所導致之 内引線斷裂，因此，可克服接腳數量增加所遭遇之困難。 更特別係一使用前述任何一 COF用捲帶載體結構生產一半 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 504823 A7 B7 五、發明説明（6 ) 導體裝置之方法，該方法係包括步驟： 結合該半導體晶片電極至該内引線之電氣連接對應部份 ，該内引線部份係自在該絕緣捲帶上之焊接保護層開口伸 延，因使該半導體晶片安裝在該捲帶載體之上；及 切割一預定部份，該部份係包括該半導體晶片及該引線 圖案，該引線圖案係自該捲帶載體環繞於該半導體晶片， 進而形成該半導體裝置。 通常於安裝該半導體晶片至該捲帶載體上以後，該半導 體晶片與該捲帶載體之空隙係樹脂密封。 在以此方式形成之COF結構半導體裝置中，該切割之捲帶 載體部份係作一可撓曲線路板用。及該半導體晶片係安裝 該絕緣基材之上，其方式係以該半導體晶片之電極電氣連 接至該頂端部份，即連接至在該焊接保護層開口中之該内 引線連接部份。 以本發明COF結構半導體裝置與一用傳統捲帶載體生產之 半導體裝置相比較，如本發明之該内引線間距與該傳統者 相同時，本發明半導體裝置係可使導致該内引線斷裂故障 發生之溫度循環次數增加1.5至2倍或更高。 圖式簡單説明 —— 自下述詳細説明及以説明爲目的隨附之圖式係可完全瞭 解本發明，但非以此限制本發明，圖式係包括： 圖1係根據本發明一第一實例之捲帶載體平面圖； 圖2係用圖1所示捲帶載體生產之COF結構半導體裝置平面 圖： 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
A7 -........— _ B7 五、發明説明（7 ) 圖3係沿圖2中線段ΠΙ-ΙΙΙ截取之截面圖； 圖4係說明一修改之相似圖3所示的截面圖； 圖5係相似於圖2所示之平面圖，以說明根據本發明第二 實例之一半導體裝置； 圖6係相似於圖2所示之平面圖，以說明一修改； 圖7係相似於圖2所示之平面圖，以說明根據本發明第三 實例之一半導體裝置； 圖8係說明一傳統c〇F結構半導體裝置主要組件之平面圖 :及 圖9係沿圖8中線段ιχ·ΙΧ截取之截面圖。 最佳實例詳細說明 (第一實施例） 圖1係說明本發明一實例之部份使用c〇F捲帶載體2〇的平 面圖在圖1中’相同或相似圖8及圖9所示之組件係以相同 參考號碼示之。雖該捲帶載體20實際上具有複數半導體晶 片安裝區域21及對應之引線圖案5 ,但在圖丨中係僅示出二 組半導體晶片安裝區域2 1及引線圖案5。 如圖1所示，該捲帶載體2 〇係使用一厚15 (或2〇, 25，38 ，或40μπι)之可隨意彎曲、撓曲的聚醯胺薄膜絕緣捲帶4作基 材之用，及一8μηι厚（或9 , 12，15或18μηι厚）之銅箔圖案以 不使用黏合劑方式成形於該絕緣捲帶4之表面上。一銅羯圖 案表面係鍍錫或金（未示出）。該銅箔圖案俾包括_引線圖案 5 ’該圖案包括下述之内引線8及外引線24，以及假引線9。 如圖所示，鄰近二内引線8之間隔係有寬有窄。即有些相 -10- 本纸張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 504823
鄰内引線間之間隔係寬，而有些係窄。 該引線圖案5係塗敷以焊接保護層6，但$包括需電氣連 接至-應安裝之半導體晶片對應電極的連接部份，即該内 引線8之尖端部份8a及需連接至外部接頭（如一液晶板上或 列表機上之接頭）之外引線24。由於有該焊接保護層6 ,該 引線圖案5之絕緣係安全。該焊接保護層6係具有一開口仏 ，該開口係位在對應該絕緣捲帶4之一半導體晶片安裝區域 21之處。自該開口 6a係露出部份絕緣捲帶4 ,即一包括該尖 端部份，即該内引線8連接部份仏之部份。 在該焊接保護層6開口 6a之一邊緣鄰近處，亦即該焊接保 濩層界定該開口 6a之邊緣6b，一或二假引線9係配置在二相 鄰之内引線之間，該二相鄰之内引線係彼此相隔一相當寬 之間隔，以間接增強在該部份之内引線。如空間許可，更 多之假引線係可配置。該假引線9係伸出該開口 6a邊緣❿之 外，k樣，每一假引線9之一端係位在該焊接保護層6之開 口 6a中，而每一假引線9之另一端則在該焊接保護層6之下 方。就其目的而言.，該假引線9係不應自該焊接保護層6開 口邊緣6b伸出太長。 在本實例中，該假引線9及該引線圖案5係同時藉普通之 銅箔形成如圖1所示之直線式圖案。因此，該假引線9及該 引線圖案5係用相同材料製造及具有相同之厚度。而且，係 個別沿其長度保持一致。進而，該内引線$及該假引線9之寬 度係相等。但該假引線9之寬度係可窄於該等引線之寬度， 更特別係可窄於在該焊接保護層6開口邊緣6b處内引線8之寬 •11- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇Χ297公釐） A7 B7 五、發明説明（9 ) 度。 乂圖1中之芩考號碼22係供運送該捲帶載體之饋送孔，該孔 係配置在該絕緣捲帶4之相對兩側。㈣，參考號碼23係指 不於生產步驟完成後之應切除部份，即於半導體晶片安裝 於4捲▼載體20之後。自該捲帶載體切下之該部份23的功 能係如半導體I置中之一可#曲的線路板。 一田藉4饋送孔22輸送具有前述結構之捲帶載體時，半導 -二片係已安衣在该半導體安裝區域中。而後，樹脂係注 入該半導體晶片與該捲帶載體則之空隙中使之密封。注 入密封樹脂後，半導體晶片關之情況係示如圖:及圖3。 圖2係-平面圖及圖3係一沿圖2中線段ΙίΜπ截取之截面圖 :在各圖式中，相同或相似於圖8及圖9所示之組件係以相 同之參考號碼示之。 / Η式可知，在该絕緣捲帶4上之該内引線8的連接部份 8aif、與稱之為半導體晶片凸塊的隆起電極2電氣連接。在另 在該半導體晶片一側之該假引線9末端係位於該半 ‘租日日片1外緣與該焊接保護層開口仏之邊緣仏之間，因此 $與該半導體晶片丨電氣連接。該半導體晶片丨與該捲帶載 /間之I隙係藉已注入冬樹脂3密封。參閱圖1知，該密 ί fef月曰3 ίτ重璺於該焊接保護層6。在圖2及圖3所示範例中 ’與該半導體晶片相對之該假引線9之另一末端部份係伸出 ’這樣，該末端部份係在該密封樹脂3密封區域之外。另一 種方式係，該末端部份係可位於該密封區域之中。 於注入該密封樹脂3後，該圖丨所示之應切除部份23係自 -12-
504823 A7 ---------B7 五、發明説明（10 ) 該捲帶載體20上切下形成一c〇F結構半導體裝置。 在這樣开y成之C〇F結構半導體裝置中，在該料接保護層開 邊、’冬讣周邊形成之應力係分散於該内引線8及該假引線9 口此，與圖8及圖9所示未使用假引線之傳統半導體裝置 相比軏，在该料接保護層開口邊緣周邊之内引線斷裂係難 以發生。因此，如本發明實例之半導體裝置，除假引線外 ，與像統半導體裝置相同時，可致使内引線斷裂發生之溫 度循環-人數，即使視該假引線數量而定，係也可增至二或 更多倍。 / 在前述之捲帶載體20中，該銅箔圖案（該引線圖案5及該假 引線9)係直接形成在該絕緣捲帶4上。該鋼猪圖案係也可藉 圖4所示之一黏合劑13形成。 (弟二實施例） 圖5相似於圖2，係說明本發明一第二實例。與第一實例 不同之處係在下述說明。 在第一貫例中，該假引線9係使之承受一部份應力，以減 低加施於該較窄内引線8之應力，因此可防止該引線之斷裂 。另一方面在第二實例中，鄰近焊接保護層開口邊緣讣周 圍之内引線部份10的寬度係大於應連接至該半導體晶片之 該連接部份8a的寬度^該結構係改善内引線在該區域之機 械強度，因而，防止在該焊接保護層開口邊緣周圍之内引 線斷裂。該寬内引線部份1〇之寬度最好係至少該内引線間 距的一半（雖其係應小於該間距）。 ~ 與圖8及圖9所示半導體裝置相較，圖5所示該半導體裝置 -13- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 504823 A7 ______ B7 五、發明謂~) — — 一—- 係難免發生内引線在該焊接保護層開口周邊斷裂之情事。 此係可使内引線斷裂時之溫度循環次數延長丨5至2倍。 雖然在圖5所示範例中未使用假引線，假引線9係可如圖6 所不與該内引線合併使用。在後者，内引線斷裂之發生係 更加抑制。該假引線之寬度係可等於該内引線部份1〇之寬 度，如圖6所示，或可更窄。 (第三實施例） 圖7所示係另一實例。在圖1，圖2及圖6所示範例中，該 假引線9係與該内引線8分開配置。但在圖7所示範例中，一 圖6所示内引線邯份1 〇係與在一侧之一假引線9或該内引線 部份10兩侧之假引線9合併，因而實現一加寬之内引線部份 η。琢實例係提供一結構，與該假引線獨自而未與該内引 線合併形成之結構相比較，該結構係更不易發生内引線斷 I，其原因係在該焊接保護層開口邊緣之銅箔增加之故。 圖1及圖2所示之内引線8 (未有對應加寬内引線部份丨〇者） 及$亥假引線9係合而爲一。 而且’所有該假引線9係不需如前述皆予合併。 在本實例及前述之修改中之該假引線與該内引線之構型 係適於合併。而且，所使州材料與尺寸，引線之形狀，引 線之數量，應切割部份之形狀及類似者係可加以變化。 自前述說明瞭解，根據本發明，在c〇F結構半導體裝置之 撓性線路板中，即具有撓性線路板之該捲帶載體中，該焊 接保護層開口周邊之内引線係可直接或間接藉配置該假引 、、泉於濃周邊，或藉加寬在該部份之内引線寬度方式增強。 -14- &張尺度適用中國國家標準(CNS) A4^710 χ 297公釐）-—-----
因此，本發明之半導體裝置係、可改善其使用壽命，即棟導 致嶋斷裂故障之溫度循環延長二倍或二倍以上。 由前述説明瞭解，本發明伤 脱離本發明之精神與範圍，變化°但變化係不可 改係必須包括於下述中請專利範固之〜知於精此技藝者（修 參考號碼 ° 1 :半導體晶片 2 ··隆起電極（凸塊） 3 :密封樹脂 4 ··絕緣捲帶 5 :引線圖案 6 :焊接保護層 6a :焊接保護層開口 6b : ·焊接保護層開口邊緣 8 :内引線 8 a :内引線之連接部份 9 :假引線 1〇 ·’内引線部份 11 :内引線部份 13 :黏合劑 2 0 ··捲帶載體 2 1 :半導體晶片安裝區域 22 :饋送孔 23 :應切割部份 24 :外引線

Claims (1)

  1. 504823 A8 B8 C8 D8 、申請專利範圍 1· 一種薄膜上晶片使用之捲帶載體，其係一供藉晶片在薄 _膜上方法安裝一半導體晶片於其上之捲帶載體，該載體 係包括： t 一可撓曲絕緣捲帶； 一引線圖案，該圖案係成形於該絕緣捲帶上，該引線 圖案係包括内引線及外引線； 一焊接保護層，該層係遮蔽該内引線，該焊接保護層 係具有一開口，該開口係在對應該絕緣捲帶之一半導體 晶片安裝區域的部份中，在該開口中之應電氣連接至一 半導體晶片的該内引線部份係曝露於該焊接保護層開口 中；及 一或多條假引線，該假引線係成形在該焊接保護層開 口邊緣鄰近之處，該假引線係不應電氣連接至該半導體 晶片： 其中鄰近二内引線間之間隔係寬窄不一，及該假引線 係成形於鄰近二内引線之間，該二内引線係彼此相隔甚 寬。 2· —種薄膜上晶片使用之捲帶載體，其係一供藉晶片在薄 膜上方法安裝一半導體晶片於其上之捲帶載體，該載體 係包括： 一 一可撓曲絕緣捲帶； ‘ 一引線圖案，該圖案係成形於該絕緣捲帶上，該引線 圖案係包括内引線及外引線；及 一悍接保護層，該層係遮蔽該内引線，該焊接保護層 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 玎 504823 A8 B8 C8 ____ D8 六、申請專利範圍 ^ _ 1^' 係具有一開口，該開口係在對應該絕緣捲帶之一半導體 •晶片安裝區域的部份中，在該開口中之應電氣連接至一 半導體晶片的該内引線部份係曝露於該焊接保護層開口 中； 其中内引線之覓度係在該焊接保護層開口邊緣鄰近處 之I度大於應電氣連接至該半導體晶片之内引線部份的 寬度。 3·如申請專利範圍第2項之薄膜上晶片使用之捲帶載體，其 中該相鄰二内引線之間距係有寬有窄，及該捲帶载體係 更進一步包括一或更多之假引線，該假引線係可不必電 氣連接至孩半導體晶片。該假引線係成形於該焊接保護 層開口邊緣鄰近之處，及在二鄰近内引線之間，而且係 彼此遠遠相隔。 “ 4.如申請專利範圍第丨或第3項之薄膜上晶片使用之捲帶載 體，其中該假引線係跨於該焊接保護層開口邊緣，這樣 ，每一該假引線之一端係位在該焊接保護層開口中，而 另一端係位在該焊接保護層下方。 ：)·如申請專利範圍第1或第3項之薄膜上晶片使用之捲帶载 體，其中該假引線之材料與厚度係與該引線圖案之材料 與厚度相同。 —— 6. 如申請專利範圍第1或第3項之薄膜上晶片使用之捲帶載 體，其中該假引線之寬度係等於或小於在該焊接保護層 開口邊緣處之該内引線部份之寬度。 7. 如申請專利範圍第1或第3項之薄膜上晶片使用之捲帶载 -17-
    本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 504823 ABCD 々、申請專利範圍 體，其中至少該假引線之一與鄭近之該内引線合併。 8. ·如申請專利範圍第1或第3項之薄膜上晶片使用之捲帶載 體5其中該引線圖案及該假引線係藉一黏合劑固定於該 絕緣捲帶上。 9. 一種使用如申請專利範圍第1或第3項之薄膜上晶片使用之 捲帶載體生產一半導體裝置的方法，該方法係包括步驟： 結合該半導體晶片之電極至該對應之内引線連接部份 ，該連接部份係曝5露於在該絕緣捲帶上之焊接保護層開 口，進而安裝該半導體晶片於該捲帶載體之上：及 切割一預定部份，該預定部份係包括自該捲帶載體切 割下之該半導體晶片及圍繞於該半導體晶片之該引線圖 案，進而形成該半導體裝置。 10. 如申請專利範圍第9項之方法，其中於安裝該半導體晶片 至該捲帶載體上之後，該半導體晶片與該捲帶載體間之 空隙係用樹脂密封。 11. 一種具有一可撓曲線路板及一半導體晶片之薄膜上晶片 結構半導體裝置，其中可挽曲線路板係包括·· 一可撓曲絕緣基材； 一引線圖案，該圖案係成形於該絕緣捲帶上，該引線 圖案係包括内引線及外到線； 一焊接保護層，該焊接保護層係具有一開口，該開口 係在對應該絕緣基材之一半導體晶片安裝區域的部份中 ，及遮蔽不包括尖端部份之該内引線：及 一或更多之假引線成形在該焊接森護層開口一邊緣鄰 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    A B c D 504823 六、申請專利範圍 近之處，該假引線係可不必電氣連接至該半導體晶片； 其中鄭近二内引線間之間隔係寬窄不一，及該假引線 係成形於鄰近二内引線之間，該二内引線係彼此相隔甚 寬；及 其中該半導體晶片係安裝在該絕緣基材上，其方式係 以該半導體晶片電極電氣連接至在該焊接保護層開口中 之該内引線尖端部份行之。 12. —種具有一可撓曲線路板及一半導體晶片之薄膜上晶片 結構半導體裝置，其中可挽曲線路板係包括： 一可撓曲絕緣基材； 一引線圖案，該圖案係成形於該絕緣捲帶上，該引線 圖案係包括内引線及外引線；及 一焊接保護層，該焊接保護層係具有一開口，該開口 係在對應該絕緣基材之一半導體晶片安裝區域的部份中 ，及遮蔽不包括尖端部份之該内引線； 其中該半導體晶片係安裝在該絕緣基材上，其方式係 以該半導體晶片電極電氣連接至在該焊接保護層開口中 之該内引線尖端部份行之；及 其中内引線之寬度係在該焊接保護層開口邊緣鄰近處 之寬度大於應電氣連接i該半導體晶片之内引線尖端部 份的寬度。 13. 如申請專利範圍第11或第12之半導體裝置，係更進一步 包括一密封樹脂，以密封在該半導體晶片與該可撓曲線 路板間之空隙。 ‘ -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
TW090125098A 2000-10-13 2001-10-11 COF-use tape carrier and COF-structured semiconductor device using the same TW504823B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000313686A JP3536023B2 (ja) 2000-10-13 2000-10-13 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置

Publications (1)

Publication Number Publication Date
TW504823B true TW504823B (en) 2002-10-01

Family

ID=18793063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090125098A TW504823B (en) 2000-10-13 2001-10-11 COF-use tape carrier and COF-structured semiconductor device using the same

Country Status (4)

Country Link
US (1) US6559524B2 (zh)
JP (1) JP3536023B2 (zh)
KR (1) KR100449463B1 (zh)
TW (1) TW504823B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
TWI229426B (en) * 2002-09-18 2005-03-11 Mitsui Mining & Smelting Co Film carrier tape for mounting electronic part and screen mask for solder resist coating
JP3847693B2 (ja) 2002-09-30 2006-11-22 シャープ株式会社 半導体装置の製造方法
JP2004165279A (ja) * 2002-11-11 2004-06-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
KR100747393B1 (ko) * 2003-04-25 2007-08-07 미쓰이 긴조꾸 고교 가부시키가이샤 전자 부품 실장용 필름 캐리어 테이프와 그 제조 방법 및솔더 레지스트 도포용 스크린
JP4144436B2 (ja) * 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
JP2005019815A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法、回路基板ならびに電子機器
US7009282B2 (en) * 2003-09-26 2006-03-07 Agere Systems Inc. Packaged integrated circuit providing trace access to high-speed leads
JP3736638B2 (ja) * 2003-10-17 2006-01-18 セイコーエプソン株式会社 半導体装置、電子モジュール及び電子機器
JP3829939B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置
JP4162583B2 (ja) * 2003-12-19 2008-10-08 三井金属鉱業株式会社 プリント配線板および半導体装置
KR100585143B1 (ko) * 2004-05-12 2006-05-30 삼성전자주식회사 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법
KR101070897B1 (ko) * 2004-07-22 2011-10-06 삼성테크윈 주식회사 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
TWI267972B (en) * 2005-02-05 2006-12-01 Himax Tech Ltd Substrate with slot
TWM280074U (en) * 2005-07-13 2005-11-01 Wintek Corp Flexible printed circuit board
TW200703606A (en) * 2005-07-15 2007-01-16 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
US20100164089A1 (en) * 2006-02-15 2010-07-01 Nxp B.V. Non-Conductive Planarization of Substrate Surface for Mold Cap
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
JP2007305881A (ja) * 2006-05-12 2007-11-22 Sharp Corp テープキャリアおよび半導体装置並びに半導体モジュール装置
JP4806313B2 (ja) * 2006-08-18 2011-11-02 Ｎｅｃ液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
US20090020316A1 (en) * 2007-07-19 2009-01-22 Chia-Hui Wu Method of manufacturing chip on film and structure thereof
JP2009094361A (ja) * 2007-10-10 2009-04-30 Nitto Denko Corp Ｃｏｆ基板
JP5325684B2 (ja) * 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
TWI412818B (zh) * 2009-09-15 2013-10-21 Chunghwa Picture Tubes Ltd 液晶顯示面板及其走線結構
CN102608777A (zh) * 2011-11-04 2012-07-25 深圳市华星光电技术有限公司 一种cof封装单元及cof封装卷带
CN107920751B (zh) * 2015-09-04 2020-09-22 国立研究开发法人科学技术振兴机构 连接器基板、传感器系统以及可穿戴的传感器系统
KR20180003365A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
JP6520889B2 (ja) * 2016-11-01 2019-05-29 株式会社デンソー 電子装置
US11581261B2 (en) * 2018-06-12 2023-02-14 Novatek Microelectronics Corp. Chip on film package
US11576263B2 (en) * 2019-01-02 2023-02-07 Novatek Microelectronics Corp. Chip on film package structure and method for reading a code-included pattern on a package structure
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板
KR20220033586A (ko) 2020-09-08 2022-03-17 삼성디스플레이 주식회사 연성 회로 기판 및 이를 포함하는 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260168A (en) * 1989-10-13 1993-11-09 The Foxboro Company Application specific tape automated bonding
JPH09129686A (ja) 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP3523536B2 (ja) * 1999-08-06 2004-04-26 シャープ株式会社 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
JP3494940B2 (ja) * 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
US6433414B2 (en) * 2000-01-26 2002-08-13 Casio Computer Co., Ltd. Method of manufacturing flexible wiring board
JP4069588B2 (ja) * 2001-01-18 2008-04-02 日立電線株式会社 テープキャリア及びそれを用いた半導体装置

Also Published As

Publication number Publication date
US20020043713A1 (en) 2002-04-18
JP3536023B2 (ja) 2004-06-07
JP2002124544A (ja) 2002-04-26
US6559524B2 (en) 2003-05-06
KR100449463B1 (ko) 2004-09-21
KR20020029623A (ko) 2002-04-19

Similar Documents

Publication Publication Date Title
TW504823B (en) COF-use tape carrier and COF-structured semiconductor device using the same
TW557522B (en) Semiconductor device
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
US7439611B2 (en) Circuit board with auxiliary wiring configuration to suppress breakage during bonding process
KR20060123941A (ko) 테이프 캐리어 패키지용 탭 테이프
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
US7304394B2 (en) Semiconductor device and method for manufacturing same
JPH04218934A (ja) 半導体装置
CN101419957B (zh) 半导体器件及其制造方法
JP2001077228A (ja) 半導体パッケージ用プリント配線板およびその製造方法
TWI460797B (zh) 半導體裝置及捲帶式承載型半導體裝置之製造方法
JP2009238926A (ja) Ｔａｂテープおよびその製造方法
JPH1145913A (ja) フィルムキャリアおよび半導体装置
JP2005109377A (ja) 半導体装置およびその製造方法
JP3216636B2 (ja) 半導体装置
JPH04291737A (ja) Ｔａｂフィルムキャリアテープ
JP2000150707A (ja) 樹脂封止型半導体装置およびその製造方法
JP2005024660A (ja) 液晶表示素子
JPH10173241A (ja) チップ部品型ｌｅｄ及びその製造方法
JP2006053338A (ja) 液晶表示装置
JPH1116954A (ja) Ｔａｂ用テープキャリア
JP2005116697A (ja) 半導体装置およびその製造方法ならびにディスプレイ装置
JP2004207303A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JPH03296233A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent