JP2000323533A - テープキャリア並びにテープキャリア型半導体装置の製造方法 - Google Patents

テープキャリア並びにテープキャリア型半導体装置の製造方法

Info

Publication number
JP2000323533A
JP2000323533A JP11134529A JP13452999A JP2000323533A JP 2000323533 A JP2000323533 A JP 2000323533A JP 11134529 A JP11134529 A JP 11134529A JP 13452999 A JP13452999 A JP 13452999A JP 2000323533 A JP2000323533 A JP 2000323533A
Authority
JP
Japan
Prior art keywords
tape carrier
semiconductor device
wiring pattern
type semiconductor
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11134529A
Other languages
English (en)
Other versions
JP3558921B2 (ja
Inventor
Yasunori Senkawa
保憲 千川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP13452999A priority Critical patent/JP3558921B2/ja
Priority to TW092214435U priority patent/TW595806U/zh
Priority to US09/540,529 priority patent/US6911729B1/en
Priority to EP00302918A priority patent/EP1052695A3/en
Priority to KR1020000018263A priority patent/KR20010049250A/ko
Priority to SG200002005A priority patent/SG98376A1/en
Priority to CNB001085689A priority patent/CN1196192C/zh
Publication of JP2000323533A publication Critical patent/JP2000323533A/ja
Application granted granted Critical
Publication of JP3558921B2 publication Critical patent/JP3558921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 テープキャリア型半導体装置において、その
形状を任意に設計可能であるという利点を損なうことな
く、所定長さのテープキャリア材料におけるテープキャ
リア型半導体装置の取れ数を増加させ、その製造コスト
を下げる。 【解決手段】 長尺のテープキャリア上の配線パターン
に半導体素子２を接合・搭載してなるＣＯＦ１におい
て、上記配線パターンが、テープキャリアの利用面積が
大きくなるようなレイアウト（すなわち、不要領域３が
小さくなるようなレイアウト）で、テープキャリアのテ
ープ送り方向に対して複数の方向を有するように配置さ
れている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フレキシブル配線
基板上に半導体素子が接合・搭載されてなるテープキャ
リア型半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】半導体素子を電子回路に実装する技術の
一つとして、従来より、フレキシブル配線基板（いわゆ
る、テープキャリア）上に半導体素子を接合・搭載し
て、テープキャリア型半導体装置を得るＴＡＢ(Tape Au
tomated Bonding)技術が一般に知られている。
【０００３】上記ＴＡＢ技術によって得られるテープキ
ャリア型半導体装置には、例えば、ＣＯＦ(Chip On FPC
(Flexible Printed Circuit)) や、ＴＣＰ(Tape Carrie
r Package)がある。上記ＣＯＦは、テープキャリアにお
いて半導体素子電極と接合する部分の配線パターンがテ
ープキャリア材料で裏打ちされている。一方、ＴＣＰで
は、半導体素子電極との接合部分はテープキャリア材料
の半導体素子が搭載される部分に予め貫通穴が設けられ
ており、インナリードと呼ばれる配線パターンが片持ち
梁状に突き出した状態で、インナリードの先端部分と半
導体素子電極とが接合される。
【０００４】このようなテープキャリア型半導体装置の
主な用途としては、液晶ドライバやサーマルヘッドプリ
ンタ等がある。
【０００５】上記テープキャリア型半導体装置は、長尺
のテープ（テープキャリア材料）上において、同一の配
線パターンをテープ送り方向に対して同一方向かつ同一
間隔の配列となるように連続的に形成し、該配線パター
ンの所定位置に半導体素子を実装した後、該長尺のテー
プから個片に打ち抜かれることによって完成する。この
ため、上記テープキャリア上に形成されるテープキャリ
ア型半導体装置は、テープ送り方向に対し同一方向に設
計される。完成したテープキャリア型半導体装置は、例
えば液晶パネルに用いられる場合等では、該テープキャ
リア型半導体装置の一方の辺を液晶パネルに、他方の辺
をプリント基板等に接続される。
【０００６】また、上記テープキャリア型半導体装置
は、フレキシブルであることから折り曲げられた状態で
実装されることを前提としていることが多く、その用途
に応じて高い自由度で設計される。このため、上記テー
プキャリア型半導体装置を長尺のテープキャリア上にレ
イアウト設計する場合、必ずしもテープキャリア面積を
有効に利用できるところの長方形形状とはならず、Ｌ字
形、Ｔ字形、三角形等、その他様々な形状となりうる。
【０００７】
【発明が解決しようとする課題】ところが、上述のよう
に、任意形状のテープキャリア型半導体装置を、テープ
キャリア上において同一方向にレイアウト配置した場
合、該テープキャリア上にテープキャリア型半導体装置
の形成に使用されない不要な領域が発生する。例えば、
図１１（ａ）に示す形状のＣＯＦ５１をテープキャリア
上にレイアウトする場合、従来では、図１１（ｂ）に示
すようなレイアウトとなる。すなわち、この場合には、
該テープキャリアにおいて、不要領域（図中、斜線ハッ
チングで示す）５２が生じる。
【０００８】一方、テープキャリアの製造工程および使
用材料においては、該テープキャリアは全て長尺のテー
プ状態でリールｔｏリールで製造されるため、その価格
はテープ面積に比例する。このため、上記テープキャリ
ア上に、テープキャリア型半導体装置の形成に使用され
ない領域があっても、その部分にも製造コストはかかっ
ている。したがって、テープキャリア型半導体装置の形
成に使用されない領域が大きいほどテープキャリア型半
導体装置の製造価格は上昇する。しかしながら、このよ
うな不要領域を少なくするために、上記テープキャリア
型半導体装置の形状をテープキャリアを有効利用できる
形状（例えば、長方形）とすることは、形状設計を自由
に行えるというテープキャリア型半導体装置の利点をそ
こなうことになるため好ましくない。
【０００９】一方、テープキャリア上の使わない領域を
極力少なくし、同時に複数個を電気テストする方法とし
て、実開平６−８２８５２号公報には、半導体装置ＴＡ
Ｂをテープキャリアの幅方向に複数列配置する手法が開
示されている。しかしながら、上記公報の場合、ＴＡＢ
のテープ送り方向に対する向きが全て同一であること、
またＴＡＢの形状がテープ面積を有効活用できる四角形
であることから、上述のようにテープキャリア型半導体
装置の形状が任意形状である場合には、テープ面積で無
駄な領域が発生しやすいという上記課題の解決には至ら
ない。
【００１０】本発明は、上記の問題点を解決するために
なされたもので、その目的は、テープキャリア型半導体
装置において、その形状を任意に設計可能であるという
利点を損なうことなく、所定長さのテープキャリアにお
けるテープキャリア型半導体装置の取れ数を増加させ、
その製造コストを下げることにある。
【００１１】
【課題を解決するための手段】請求項１のテープキャリ
アは、上記の課題を解決するために、長尺のテープキャ
リア上に半導体素子を接合・搭載してなるテープキャリ
ア型半導体装置に用いられ、該テープキャリア型半導体
装置の配線パターンが連続的に形成されてなるテープキ
ャリアにおいて、同一形状の配線パターンが、テープキ
ャリアの利用面積が大きくなるようなレイアウトで、テ
ープキャリアのテープ送り方向に対して複数の方向を有
するように配置されていることを特徴としている。
【００１２】請求項５のテープキャリア型半導体装置の
製造方法は、上記の課題を解決するために、同一形状の
配線パターンが、テープキャリアの利用面積が大きくな
るようなレイアウトで、テープキャリアのテープ送り方
向に対して複数の方向を有するように配置されているテ
ープキャリアに対して、該テープキャリア上の配線パタ
ーンの所定位置に半導体素子を接合・搭載する第１の工
程と、上記配線パターン上に上記半導体素子が接合・搭
載されてなるテープキャリア型半導体装置を、上記テー
プキャリアから打ち抜いて個々のテープキャリア型半導
体装置とする第２の工程とを有することを特徴としてい
る。
【００１３】上記請求項１および５の構成によれば、同
一形状の配線パターンをテープキャリアの利用面積が大
きくなるようなレイアウトでテープキャリアのテープ送
り方向に対して複数の方向を有するように配置すること
により、テープキャリア上に形成される全ての配線パタ
ーンを同一方向に配置する従来構成に比べて、該テープ
キャリア上においてテープキャリア型半導体装置の形成
に寄与しない不要領域を減少させることができる。
【００１４】これにより、所定長さのテープキャリアに
おいて、従来よりもテープキャリア型半導体装置の取れ
数を増加させることができ、テープキャリア型半導体装
置の製造価格において大きなコストダウンが得られる。
【００１５】請求項２のテープキャリアは、上記の課題
を解決するために、長尺のテープキャリア上に半導体素
子を接合・搭載してなるテープキャリア型半導体装置に
用いられ、該テープキャリア型半導体装置の配線パター
ンが連続的に形成されてなるテープキャリアにおいて、
形状の異なる複数種類の配線パターンが、テープキャリ
アの利用面積が大きくなるようなレイアウトで配置され
ていることを特徴としている。
【００１６】請求項６のテープキャリア型半導体装置の
製造方法は、上記の課題を解決するために、形状の異な
る複数種類の配線パターンが、テープキャリアの利用面
積が大きくなるようなレイアウトで配置されているテー
プキャリアに対して、該テープキャリア上の配線パター
ンの所定位置に半導体素子を接合・搭載する第１の工程
と、上記配線パターン上に上記半導体素子が接合・搭載
されてなるテープキャリア型半導体装置を、上記テープ
キャリアから打ち抜いて個々のテープキャリア型半導体
装置とする第２の工程とを有することを特徴としてい
る。
【００１７】上記請求項２および６の構成によれば、形
状の異なる複数種類の配線パターンを同一のテープキャ
リア上にレイアウトする場合、これら複数種類の配線パ
ターンを適切に組み合わせることによって、テープキャ
リアの利用面積が大きくなるようなレイアウトで配置す
ることが可能となる。このため、テープキャリア上に同
一種類の配線パターンを同一方向に配置する従来構成に
比べて、該テープキャリア上においてテープキャリア型
半導体装置の形成に寄与しない不要領域を減少させるこ
とができる。
【００１８】これにより、所定長さのテープキャリアに
おいて、従来よりもテープキャリア型半導体装置の取れ
数を増加させることができ、テープキャリア型半導体装
置の製造価格において大きなコストダウンが得られる。
【００１９】さらに、複数種類のテープキャリア型半導
体装置を作成する場合に、１種類のテープキャリアでこ
れらのテープキャリア型半導体装置を同時に形成可能と
なるため、多品種少量生産を行う場合に好適である。
【００２０】尚、ここで、形状の異なる複数種類の配線
パターンとは、鏡面対称形状の配線パターンも含むもの
とする。
【００２１】請求項３のテープキャリアは、請求項１ま
たは２の構成に加えて、上記配線パターンが、上記テー
プキャリアの基体となるテープキャリア材料上に、接着
剤を介在して固定されていることを特徴としている。
【００２２】請求項４のテープキャリアは、請求項１ま
たは２の構成に加えて、上記配線パターンが、上記テー
プキャリアの基体となるテープキャリア材料上に、接着
剤を介在せずに固定されていることを特徴としている。
【００２３】上記請求項３の構成によれば３層テープの
テープキャリアに、また、上記請求項４の構成によれば
２層テープのテープキャリアに本発明を適用することが
できる。
【００２４】請求項７のテープキャリア型半導体装置の
製造方法は、請求項５の構成に加えて、上記第１の工程
で、上記テープキャリア上の配線パターンの所定位置に
搭載される半導体素子は、該配線パターンの向きに応じ
て回転された後、搭載されることを特徴としている。
【００２５】請求項１０のテープキャリア型半導体装置
の製造方法は、請求項５の構成に加えて、上記第２の工
程で、上記テープキャリア上のテープキャリア型半導体
装置は、該配線パターンの向きに応じて回転可能に設け
られたパンチング用金型によって打ち抜かれることを特
徴としている。
【００２６】すなわち、上記請求項５の構成では、同一
形状の配線パターンをテープキャリアのテープ送り方向
に対して複数の方向を有するように配置することによ
り、第１の工程においてこれらの配線パターンに搭載さ
れる半導体素子も、該配線パターンの向きに応じて搭載
される必要がある。さらに、第２の工程においても、テ
ープキャリア上のテープキャリア型半導体装置は、該配
線パターンの向きに応じて打ち抜かれる必要がある。
【００２７】これに対し、上記請求項７の構成によれ
ば、配線パターンの所定位置に搭載される半導体素子
は、該配線パターンの向きに応じて回転された後、搭載
されるため、上記半導体素子を配線パターンの向きに応
じて搭載することが可能となる。
【００２８】また、上記請求項１０の構成によれば、テ
ープキャリア型半導体装置は、配線パターンの向きに応
じて回転可能に設けられたパンチング用金型によってテ
ープキャリアから打ち抜かれるため、配線パターンの向
きに応じた打ち抜きが可能となる。
【００２９】請求項８のテープキャリア型半導体装置の
製造方法は、請求項５または６の構成に加えて、上記第
１の工程で、上記テープキャリア上の配線パターンの所
定位置に搭載される半導体素子は、該テープキャリア上
の配線パターンの種類数に対応して設けられたピックア
ップ機構によって搭載されるものであり、同種類の配線
パターンに搭載される半導体素子は、同一のピックアッ
プ機構によって搭載されることを特徴としている。
【００３０】請求項９のテープキャリア型半導体装置の
製造方法は、請求項５または６の構成に加えて、上記第
１の工程で、上記テープキャリア上の配線パターンの所
定位置に搭載される半導体素子は、該テープキャリア上
の配線パターンの種類数に対応する回数分だけ、該工程
を実行する製造装置に通されることによって搭載される
ものであり、同種類の配線パターンに搭載される半導体
素子は、上記製造装置の同一通過時に搭載されることを
特徴としている。
【００３１】請求項１１のテープキャリア型半導体装置
の製造方法は、請求項５または６の構成に加えて、上記
第２の工程で、上記テープキャリア上のテープキャリア
型半導体装置は、上記配線パターンの種類数に対応して
設けられたパンチング用金型によってテープキャリアか
ら打ち抜かれるものであり、同種類の配線パターンを有
するテープキャリア型半導体装置は、同一のパンチング
用金型によって打ち抜かれることを特徴としている。
【００３２】請求項１２のテープキャリア型半導体装置
の製造方法は、請求項５または６の構成に加えて、上記
第２の工程で、上記テープキャリア上のテープキャリア
型半導体装置は、上記配線パターンの種類数に対応して
設けられたパンチング用金型によって、かつ、上記配線
パターンの種類数に対応する回数分だけ、該工程を実行
する製造装置に通されることによってテープキャリアか
ら打ち抜かれるものであり、同種類の配線パターンを有
するテープキャリア型半導体装置は、上記製造装置の同
一通過時に、同一のパンチング用金型によって打ち抜か
れることを特徴としている。
【００３３】すなわち、上記請求項５および６の構成で
は、上記テープキャリア上に複数種類の配線パターンを
同時に形成することにより、第１の工程においてこれら
の配線パターンに搭載される半導体素子も、該配線パタ
ーンの種類に応じて搭載される必要がある。さらに、第
２の工程においても、テープキャリア上のテープキャリ
ア型半導体装置は、該配線パターンの種類（形状）に応
じて打ち抜かれる必要がある。尚、ここでは、上記請求
項５のように同一形状の配線パターンであっても、その
配置向きが異なれば別種類のものであるとする。
【００３４】これに対し、上記請求項８の構成によれ
ば、配線パターンの所定位置に搭載される半導体素子
は、該テープキャリア上の配線パターンの種類数に対応
して設けられたピックアップ機構によって搭載され、同
種類の配線パターンに搭載される半導体素子は、同一の
ピックアップ機構によって搭載される。これにより、上
記半導体素子を配線パターンの種類に応じて搭載するこ
とが可能となる。
【００３５】また、上記請求項９の構成によれば、配線
パターンの所定位置に搭載される半導体素子は、該テー
プキャリア上の配線パターンの種類数に対応する回数分
だけ、該工程を実行する製造装置に通されることによっ
て搭載されるものであり、同種類の配線パターンに搭載
される半導体素子は、上記製造装置の同一通過時に搭載
される。これにより、上記半導体素子を配線パターンの
種類に応じて搭載することが可能となる。
【００３６】さらに、上記請求項１１の構成によれば、
テープキャリア型半導体装置は、上記配線パターンの種
類数に対応して設けられたパンチング用金型によってテ
ープキャリアから打ち抜かれるものであり、同種類の配
線パターンを有するテープキャリア型半導体装置は、同
一のパンチング用金型によって打ち抜かれる。これによ
り、上記テープキャリア型半導体装置を配線パターンの
種類に応じてテープキャリアから打ち抜くことが可能と
なる。
【００３７】また、上記請求項１２の構成によれば、テ
ープキャリア型半導体装置は、上記配線パターンの種類
数に対応して設けられたパンチング用金型によって、か
つ、上記配線パターンの種類数に対応する回数分だけ、
該工程を実行する製造装置に通されることによってテー
プキャリアから打ち抜かれ、同種類の配線パターンを有
するテープキャリア型半導体装置は、上記製造装置の同
一通過時に、同一のパンチング用金型によって打ち抜か
れる。これにより、上記テープキャリア型半導体装置を
配線パターンの種類に応じてテープキャリアから打ち抜
くことが可能となる。
【００３８】請求項１３のテープキャリア型半導体装置
の製造方法は、請求項５ないし１２の何れかの構成に加
えて、上記第１の工程で、上記半導体素子と上記テープ
キャリア上の配線パターンとの接合方式が、Ａｕ−Ｓｎ
の合金形成によってなされていることを特徴としてい
る。
【００３９】上記の構成によれば、例えば、金メッキさ
れた半導体素子電極と、錫メッキされた配線パターンと
を加熱加圧することにより、Ａｕ−Ｓｎの合金形成によ
って上記半導体素子と上記配線パターンとが接合される
ため、従来の接合方式を利用することができる。
【００４０】請求項１４のテープキャリア型半導体装置
の製造方法は、請求項５ないし１２の何れかの構成に加
えて、上記第１の工程で、上記半導体素子と上記テープ
キャリア上の配線パターンとが、異方導電性接着剤によ
って接合されることを特徴としている。
【００４１】上記の構成によれば、上記半導体素子と上
記テープキャリア上の配線パターンとを異方導電性接着
剤によって接合することにより、該異方導電性接着剤に
よって端子部分の封止効果も得られる。このため、従
来、このような封止効果を得るために使用されていた封
止樹脂が不要となり、該封止樹脂の注入工程等を省くこ
とができるため、従来に比べ上記第１の工程を簡略化す
ることができる。
【００４２】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図１０に基づいて説明すれば、以下の通りであ
る。尚、本発明に係るテープキャリア型半導体装置に
は、ＣＯＦやＴＣＰ等の種類があり、機能的にはＣＯＦ
にもＴＣＰにも本発明を適用することにより同様の効果
が得られるため、本発明に係るテープキャリア型半導体
装置の種類は特に限定されるものではない。但し、一般
には、ＣＯＦの方がＴＣＰに比べて長方形状にならない
場合が多くあるので、本発明を活かせる機会はＣＯＦの
方が多くあると考えられ、よって、以下の説明ではテー
プキャリア型半導体装置としてＣＯＦを例示する。尚、
ＣＯＦには明確な定義は無く、テープに搭載された状態
のものも、これを打ち抜いた個々のものもＣＯＦと呼ば
れている。
【００４３】〔実施例１〕図１に、本実施例に係るＣＯ
Ｆ形状と、テープキャリア上でのＣＯＦパターンレイア
ウトを示す。
【００４４】ＣＯＦ１は、図１（ａ）に示すような形状
をしており、この形状は、図１１（ａ）に示したＣＯＦ
５１と同形状であるとする。上記ＣＯＦ１は、配線パタ
ーンが形成されたフレキシブル配線基板上に、半導体素
子（図中、黒塗りハッチングで示す）２が接合・搭載さ
れてなる。上記配線パターンは、通常、半導体素子２の
電極と接続されるインナリードと、外部回路と接続され
るアウタリードとからなるが、上記図１（ａ）では、イ
ンナリードの図示を省略している。
【００４５】上記ＣＯＦ１を本実施例の方法に基づいて
テープキャリア上にレイアウト設計する場合、該テープ
キャリア上で隣接して配置されるＣＯＦパターン１ａ・
１ｂは、互いに１８０°回転した向きで配列される。そ
して、上記テープキャリアから上記ＣＯＦパターン１ａ
・１ｂを打ち抜いた後は、同一形状のＣＯＦ１が得られ
る。
【００４６】このように、本実施例では、同一形状の複
数のＣＯＦ１をテープキャリア上で異なる方向に向けて
レイアウトとすることにより、同一方向にレイアウトす
る従来の構成に比べて、テープキャリアの長さ方向に対
してより多くのＣＯＦを搭載することができ、テープ面
積の有効活用が図れる。これを、図１（ｂ）と図１１
（ｂ）との比較により具体的に説明する。
【００４７】図１１（ｂ）に示す従来構成では、全ての
ＣＯＦ５１を同一方向に配置することにより不要領域５
２が生じ、所定長さＬのテープキャリアにおいてＣＯＦ
５２の取れ数は３個である。これに対し、図１（ｂ）に
示す本実施例の構成では、やはり不要領域３が生じてい
るものの、その面積は上記不要領域５２に比べ非常に小
さく、同じく所定長さＬにおいてＣＯＦ１の取れ数は４
個となる。すなわち、同一長さＬのテープキャリアにお
いて、従来では３個のＣＯＦしか取れなかったところ
を、本実施例の構成では４個のＣＯＦが取れることとな
り、これは、同一数のＣＯＦを取るためには、本実施例
の場合、従来に比べて必要なテープキャリアを長さにし
て２５％削減できることを意味する。これにより、本実
施例の構成では、ＣＯＦの製造価格において大きなコス
トダウンが得られる。
【００４８】次に、図２において、ＣＯＦ１の断面図を
示す。上記ＣＯＦ１は、テープキャリアとして３層テー
プを使用する場合は、テープキャリア４上の所定位置に
半導体素子２を接続し、該テープキャリア４と半導体素
子２との間にできる隙間に封止樹脂５を注入した構造で
ある。
【００４９】上記テープキャリア４は、ポリイミド系の
絶縁材料（テープキャリア材料）６上に、厚さ５〜１５
μｍの接着剤７を介して銅箔パターン（配線パターン）
８が形成されている。上記絶縁材料６の厚さは、７５μ
ｍ（通常のＴＣＰにおける厚さ）、４０μｍ、２５μｍ
の何れかであり、該絶縁材料６の厚さを４０μｍまたは
２５μｍとした場合には、フレキシブルであるというＣ
ＯＦの特徴を生かすうえで好ましい。また、上記半導体
素子２の外部引出し電極には、突起電極（通常、バンプ
と呼ばれる）９が形成されている。上記銅箔パターン８
や突起電極９には必要に応じて錫メッキ処理や金メッキ
処理が施されており、本実施例では、上記銅箔パターン
８が錫メッキされ、上記突起電極９が金メッキされてい
るものとする。
【００５０】上記半導体素子２をテープキャリア４に接
続する時には、先ず、半導体素子２の電極形成面がテー
プキャリア４のパターン面と相対するようにそれぞれを
位置合わせし、半導体素子２の電極形成面の反対側の面
もしくはテープキャリアのパターン面の反対側の面か
ら、一定時間の加熱・加圧を施すことにより、半導体素
子２の突起電極９とテープキャリア４の銅箔パターン８
とを接続する。すなわち、本実施例では、上記銅箔パタ
ーン８が錫メッキされ、上記突起電極９が金メッキされ
ていることにより、これらのメッキ材料が上記加熱・加
圧によって合金化し、Ａｕ−Ｓｎ合金によって突起電極
９と銅箔パターン８とが接続される。
【００５１】上記突起電極９と銅箔パターン８との接続
後、テープキャリア４と半導体素子２との間にできる隙
間には封止樹脂５が注入されるが、該封止樹脂５の注入
は、耐湿性および機械的な強度の向上を図って行われる
ものである。また、上記テープキャリア４の外部接続端
子（すなわちアウタリード）以外の部分は、ソルダーレ
ジストと呼ばれる絶縁性材料が塗布され、導電性異物が
直接パターン上に乗りショートすることを防ぐ役目をす
る。
【００５２】尚、上記図２のＣＯＦでは３層テープから
なるテープキャリア４を用いた場合を説明したが、図３
に示すような２層テープからなるテープキャリア１０を
用いても良い。上記テープキャリア１０では、接着剤７
が用いられず、絶縁材料６の上に銅箔パターン８が直接
形成されている。
【００５３】次いで、本実施例に係るＣＯＦの製造過程
を図４を参照して説明する。
【００５４】先ず、図４（ａ）に示すテープキャリア製
造工程において、テープキャリア４が製造される。上記
テープキャリア４は、パターン設計時において、不要領
域３（図１（ｂ）参照）が最も少なくなるように、すな
わち所定長さのテープキャリア４上でＣＯＦ１の取れ数
が最も多くなるようにレイアウト設計される必要があ
る。但し、上記テープキャリア製造工程自体は従来の工
程と何ら変わりなく、ここで工程の増加が生じることは
ない。
【００５５】次に、図４（ｂ）に示すＩＬＢ（インナリ
ードボンディング）工程において、上記テープキャリア
４の製造工程で形成された配線パターンの所定位置に半
導体素子２が接合される。このような半導体素子２の接
合は、半導体ウエハから半導体素子２をピックアップし
て、テープキャリア４上の所定位置に位置合わせした
後、インナリードボンダと呼ばれる装置によって加熱加
圧することにより半導体素子２とテープキャリア４とを
接続することによって行われる。尚、上記ＩＬＢ工程で
は、テープキャリア４上に形成される配線パターンが、
テープ送り方向に対して異なる方向に配列されているこ
とより、半導体素子２の設置方向も該配線パターンの向
きと合わせられなければならない。このため、上記半導
体素子２のピックアップ後に、これを任意の角度に回転
させる機構を設ければよく、これにより、新たな設備を
必要としない。尚、上記ＩＬＢ工程が、特許請求の範囲
に記載の第１の工程に相当する。
【００５６】上記ＩＬＢ工程後は、樹脂塗布工程および
電気検査工程に続いて、図４（ｃ）に示すパンチング工
程において、上記テープキャリア４上に連続的に形成さ
れたＣＯＦ１が、パンチングによって個々のＣＯＦ１に
打ち抜かれる。上記パンチング工程はパンチング用金型
を用いて行われるが、該パンチング工程においても、Ｃ
ＯＦ１を打ち抜く向きと配線パターンの向きとを合わせ
る必要がある。このため、上記パンチング用金型を任意
の角度に回転させる機構を設ければよい。尚、上記パン
チング工程が、特許請求の範囲に記載の第２の工程に相
当する。
【００５７】こうして、完成したＣＯＦ１は、ＯＬＢ
（アウタリードボンディング）工程において、外部接続
端子（アウタリード）と他の回路基板とを接続すること
によりモジュールの構成をなす。例えば、上記ＣＯＦ１
を液晶表示装置の駆動ドライバとして用いるのであれ
ば、液晶パネル等と接続されて液晶モジュールを構成す
る。また、テープキャリア４上に、抵抗、コンデンサ、
ＬＥＤ(Liquid Crystal Display)等、他のチップ部品を
搭載することも可能であり、これにより、上記テープキ
ャリア４が回路基板を兼用するモジュール構成とするこ
とができ、該モジュールにおいてさらなる空間の有効利
用ができる。
【００５８】また、上記図４に示したＣＯＦの製造方法
では、ＩＢＬ工程およびパンチング工程において、半導
体素子２の設置方向およびＣＯＦ１を打ち抜く向きを配
線パターンの向きとを合わせるために、半導体素子２の
ピックアップ機構およびパンチング用金型を回転させる
方法を説明したが、これとは別のＣＯＦの製造方法を図
５および図６を参照して説明する。
【００５９】先ず、図５（ａ）におけるテープキャリア
製造工程は、図４（ａ）の工程と同一である。
【００６０】図５（ｂ）および図５（ｃ）に示すＩＬＢ
工程では、半導体ウエハから半導体素子２をピックアッ
プして、テープキャリア４上の所定位置に位置合わせす
る際に、複数のピックアップ機構を用いることによっ
て、同一のテープキャリア４上に数種類の半導体素子を
順番に搭載する。本実施例の構成では、テープキャリア
４上に配置方向が互いに異なる２種類のＣＯＦ１ａ・１
ｂが形成されるため、上記ピックアップ機構も２つ必要
となる。尚、上記ＣＯＦ１ａ・１ｂは、テープキャリア
４から打ち抜かれた後は同一のＣＯＦとなるが、ここで
は、テープキャリア上での配置方向が異なるだけのＣＯ
Ｆも別種類であるとする。
【００６１】そして、図５（ｂ）に示すように、一方の
ピックアップ機構によって、ＣＯＦ１ａとなる配線パタ
ーン上に半導体素子２ａが搭載され、次いで、図５
（ｃ）に示すように、他方のピックアップ機構によって
ＣＯＦ１ｂとなる配線パターン上に半導体素子２ｂが搭
載される。上記半導体素子２ａ・２ｂの搭載後、インナ
リードボンダによって加熱加圧することにより半導体素
子２とテープキャリア４とが接続されることは、図４
（ｂ）の工程と同様である。尚、上記テープキャリア４
上のレイアウトにおいて、隣接するＣＯＦ１ａ・１ｂの
位置関係は常に一定である。すなわち、上記テープキャ
リア上で、ＣＯＦ１ａ（またはＣＯＦ１ｂ）のみに注目
すれば、その配置向きおよび配置間隔は一定であるた
め、一つのピックアップ機構を用いてＣＯＦ１ａに対し
て半導体素子２ａを搭載することには格別の困難は生じ
ない。
【００６２】さらに、上記ＩＬＢ工程において、従来の
設備を全く変えないで該ＩＬＢ工程を行うことも可能で
ある。すなわち、上記ピックアップ機構およびインナリ
ードボンダからなるボンディング装置に対し、上記テー
プキャリア４を複数回通すことによって同一のテープキ
ャリア４上に数種類の半導体素子を搭載する。本実施例
の場合では、上記図５（ｂ）の工程を１回目の通しにお
いて行い、図５（ｃ）の工程を２回目の通しにおいて行
えばよい。
【００６３】上記ＩＬＢ工程後には、樹脂塗布工程およ
び電気検査工程が行われる。続いて、図６（ａ）および
図６（ｂ）に示すパンチング工程では、上記ＩＬＢ工程
と同様に、２種類のパンチング用金型を用い、２台のパ
ンチング装置にテープキャリア４を通すか、若しくは、
１台のパンチング装置にテープキャリア４を２回通すこ
とによって、同一のテープキャリア４から２種類のＣＯ
Ｆ１を打ち抜くことができる。すなわち、図６（ａ）に
示すように、１台目（若しくは１回目）のパンチング装
置によってＣＯＦ１ａを打ち抜き、２台目（若しくは２
回目）のパンチング装置によってＣＯＦ１ｂを打ち抜け
ばよい。さらに、上記パンチング工程では、同時に２種
類のＣＯＦ１を打ち抜き可能なパンチング用金型を用い
ても良い。
【００６４】〔実施例２〕図７に本発明の他の実施例を
示す。
【００６５】本実施例に係るＣＯＦ１１は、図７（ａ）
に示すような形状をしており、液晶モジュールにおいて
使用されるものとする。液晶モジュールでは、液晶パネ
ルの両端に複数個のＣＯＦを実装する場合があり、この
ような場合では該液晶パネルの上下（または左右）にお
いて、鏡面対称形状のＣＯＦによって形成されたドライ
バがそれぞれ実装される。本実施例の構成は、このよう
な鏡面対称形状のＣＯＦを製造する場合に有効である。
【００６６】本実施例の構成では、図７（ｂ）に示すよ
うに、同一のテープキャリア４上において、上記図７
（ａ）に示すＣＯＦ１１と同形状のＣＯＦ１１ａと、こ
れと鏡面対称な形状を有するＣＯＦ１１ｂとが交互に配
列されている。上記ＣＯＦ１１ｂは、上記ＣＯＦ１１ａ
を図中で左右反転した後、反時計方向に９０°回転した
向きで配置されている。また、上記ＣＯＦ１１ａには半
導体素子１２ａが接合され、上記ＣＯＦ１１ｂには半導
体素子１２ｂが接合される。上記半導体素子１２ａ・１
２ｂも、テープキャリア４上におけるＣＯＦ１１ａ・Ｃ
ＯＦ１１ｂと整合をとるように９０°回転して実装され
る。
【００６７】このように、本実施例では、互いに鏡面形
状となる２種類のＣＯＦ１１ａ・１１ｂをテープキャリ
ア４上で、不要領域が最も小さくなる適切な向きでレイ
アウトとすることにより、テープキャリア４の長さ方向
に対してより多くのＣＯＦを搭載することができ、テー
プ面積の有効活用が図れる。
【００６８】一方、上記ＣＯＦ１１ａ・１１ｂを従来の
方法で製造する場合には、ＣＯＦ１１ａおよびＣＯＦ１
１ｂを、それぞれ異なるテープキャリアを用いて作成す
る必要がある。従来の製造方法に基づいて上記ＣＯＦ１
１ａが形成されたテープキャリアを図７（ｃ）に示す。
【００６９】図７（ｂ）に示す本実施例の構成では、同
図に示す長さのテープキャリア４において、ＣＯＦ１１
ａ・１１ｂの取れ数は合わせて６個である。これに対
し、図７（ｃ）に示す従来構成では、上記図７（ｂ）と
同一長さのテープキャリアにおいて、５個のＣＯＦ１１
ａしか取れていないことがわかる。これにより、本実施
例の構成では、同一長さのテープキャリアにおけるＣＯ
Ｆの取れ数が従来の場合に比べて増加し、ＣＯＦの製造
価格において大きなコストダウンが得られる。
【００７０】さらに、２種類のＣＯＦを作成する場合
に、２種類のテープキャリアを作成することなく、１種
類のテープキャリアで２種類のＣＯＦを同時に形成可能
となる。
【００７１】上記ＣＯＦ１１ａ・１１ｂの製造工程で
は、ＩＬＢ工程においてＣＯＦ１１ａ・１１ｂに接合さ
れる半導体素子１２ａ・１２ｂは、全く同一であるとは
限らず（すなわち、通常は上記半導体素子１２ａ・１２
ｂが機能的に鏡面対称となるように設計される）、この
場合、上記実施例１の図４（ｂ）に示すように、上記半
導体素子１２ａ・１２ｂのピックアップ後にこれを任意
の角度に回転させる機構を設けるだけでは対処できな
い。
【００７２】したがって、本実施例に係るＩＬＢ工程で
は、実施例１における図５（ｂ）、（ｃ）に示す方法と
同様に、２台のピックアップ機構を用いて、同一のテー
プキャリア４上に半導体素子１２ａ・１２ｂを順番に搭
載するか、あるいは、ピックアップ機構およびインナリ
ードボンダからなるボンディング装置に対し、上記テー
プキャリア４を２回通すことによって同一のテープキャ
リア４上に半導体素子１２ａ・１２ｂを順番に搭載する
ことが好ましい。尚、上記テープキャリア４上のレイア
ウトにおいて、隣接するＣＯＦ１１ａ・１１ｂの位置関
係は常に一定である。すなわち、上記テープキャリア上
で、ＣＯＦ１１ａ（またはＣＯＦ１１ｂ）のみに注目す
れば、その配置向きおよび配置間隔は一定であるため、
一つのピックアップ機構を用いてＣＯＦ１１ａに対して
半導体素子１２ａを搭載することには格別の困難は生じ
ない。
【００７３】また、パンチング工程においても同様であ
り、互いに鏡面形状であるＣＯＦ１１ａ・１１ｂに対し
ては、同一のパンチング用金型を用いることはできない
ため、実施例１における図６（ａ）、（ｂ）に示す方法
と同様に、２種類のパンチング用金型を用い、２台のパ
ンチング装置にテープキャリア４を通すか、若しくは、
１台のパンチング装置にテープキャリア４を２回通すこ
とが好ましい。
【００７４】〔実施例３〕図８に本発明の他の実施例を
示す。
【００７５】本実施例においては、同一のテープキャリ
ア４上において、異なる形状を有する２種類のＣＯＦ１
３およびＣＯＦ１４が交互に配列されている。上記ＣＯ
Ｆ１３およびＣＯＦ１４は、必ずしも同一のモジュール
において使用される必要はなく、テープキャリア４から
打ち抜かれた後は、それぞれ別の用途に用いられるもの
であってもよい。上記ＣＯＦ１３およびＣＯＦ１４は、
テープキャリア４上におけるパターン領域が最大限に有
効利用できるような（すなわち、ＣＯＦの形成に使用さ
れない不要領域が最小限となるような）組み合わせとな
っている。
【００７６】尚、上記図８では、同一のテープキャリア
４上に形成されるＣＯＦを２種類であるとしたが、３種
類以上のＣＯＦを同時に形成しても良い。この場合、こ
れら複数種類のＣＯＦは所定の順序で配列される。
【００７７】このように、本実施例の構成では、同一の
テープキャリア上に異なる形状を有する複数種類のＣＯ
Ｆが同時に形成される。この時、上記複数種類のＣＯＦ
を、テープキャリア上の不要領域が最小限となるような
組み合わせとすることにより、テープ面積を有効利用で
き、ＣＯＦの製造価格において大きなコストダウンが得
られる。
【００７８】さらに、複数種類のＣＯＦを作成する場合
に、１種類のテープキャリアでこれらのＣＯＦを同時に
形成可能となるため、多品種少量生産を行う場合に好適
である。
【００７９】上記ＣＯＦ１３・１４の製造工程では、Ｉ
ＬＢ工程においてＣＯＦ１３・１４に接合される半導体
素子は、基本的に別種類のものである。したがって、こ
の場合も上記実施例２と同様に、上記実施例１の図４
（ｂ）に示すように、上記半導体素子のピックアップ後
にこれを任意の角度に回転させる機構を設けるだけでは
対処できない。
【００８０】したがって、本実施例に係るＩＬＢ工程で
は、実施例１における図５（ｂ）、（ｃ）に示す方法と
同様に、２台のピックアップ機構を用いて、同一のテー
プキャリア４上に半導体素子１３・１４を順番に搭載す
るか、あるいは、ピックアップ機構およびインナリード
ボンダからなるボンディング装置に対し、上記テープキ
ャリア４を２回通すことによって同一のテープキャリア
４上に半導体素子１３・１４を順番に搭載することが好
ましい。尚、上記テープキャリア４上のレイアウトにお
いて、隣接するＣＯＦ１３・１４の位置関係は常に一定
である。すなわち、上記テープキャリア上で、ＣＯＦ１
３（またはＣＯＦ１４）のみに注目すれば、その配置向
きおよび配置間隔は一定であるため、一つのピックアッ
プ機構を用いてＣＯＦ１３に対して半導体素子を搭載す
ることには格別の困難は生じない。
【００８１】また、上記テープキャリア上に、３種類以
上のＣＯＦを形成する場合であっても、隣接する特定の
２種類のＣＯＦについては、その位置関係は常に一定で
あるため、上記テープキャリア上で、特定の１種類のＣ
ＯＦのみに注目すれば、その配置向きおよび配置間隔は
一定となる。すなわち、同一種類のＣＯＦは、上記テー
プキャリア上において、一定周期の間隔でもって繰り返
し形成されることとなる。
【００８２】また、パンチング工程においても同様であ
り、互いに異なる形状であるＣＯＦ１３・１４に対して
は、同一のパンチング用金型を用いることはできないた
め、実施例１における図６（ａ）、（ｂ）に示す方法と
同様に、２種類のパンチング用金型を用い、２台のパン
チング装置にテープキャリア４を通すか、若しくは、１
台のパンチング装置にテープキャリア４を２回通すこと
が好ましい。
【００８３】〔実施例４〕上記実施例１ないし３では、
図２に示すように、ＩＬＢ工程において、半導体素子２
とテープキャリア４とは、半導体素子２の突起電極９と
テープキャリア４の銅箔パターン８とを位置合わせし、
インナリードボンダによって加熱・加圧を行うことによ
って接合されている。さらに、上記突起電極９と銅箔パ
ターン８との接続後、テープキャリア４と半導体素子２
との間にできる隙間には封止樹脂５が注入され、耐湿性
および機械的な強度の向上が図られる。
【００８４】これに対して本実施例では、半導体素子と
テープキャリアとの接合において、異方導電性接着剤を
用いることにより、上記ＩＬＢ工程における工程の簡略
化を図っている。
【００８５】図９に示す構成においては、半導体素子２
の突起電極９とテープキャリア１０の銅箔パターン８と
は、絶縁性接着剤１５ａ内に導電粒子１５ｂを分散させ
てなるフィルム状の異方導電性接着フィルム１５によっ
て接合されている。この場合、上記テープキャリア１０
の銅箔パターン８上に異方導電性接着フィルム１５を転
写し、その上に半導体素子２を位置合わせして加圧する
ことにより、上記突起電極９と銅箔パターン８とが導電
粒子１５ｂを介して電気的に接続される。
【００８６】このように、上記異方導電性接着フィルム
１５を用いた場合、該異方導電性接着フィルム１５によ
って端子部分の封止効果も得られる。このため、封止樹
脂が不要となり、該封止樹脂の注入工程等を省くことが
できるため、従来に比べ組立工程を簡略化することがで
きる。すなわち、上記実施例１で述べたようなＡｕ−Ｓ
ｎ合金形成によって半導体素子２の突起電極９とテープ
キャリア１０の銅箔パターン８とを接合して組み立てる
場合は、ＩＬＢ工程において突起電極９と銅箔パターン
８とを接合し、樹脂封止工程において接合部分を封止す
るといった２工程が必要となるが、本実施例のように異
方導電性接着剤を用いれば、上記ＩＬＢ工程に相当する
接合工程のみで封止工程も兼ねることができるため、工
程の簡略化を図ることができる。
【００８７】尚、図９においては、異方導電性接着剤と
してフィルム状の異方導電性接着フィルム１５を用いて
いるが、図１０に示すようなペースト状の異方導電性接
着ペースト１６を用いても同様の効果を得ることができ
る。
【００８８】また、上記図９および図１０では、２層テ
ープ構造であるテープキャリア１０を用いた場合を示し
ているが、本発明においてテープキャリアのテープ構造
は特に限定されず、３層テープ構造であるテープキャリ
ア４を用いることも可能である。同様のことは、実施例
２または３においても言える。すなわち、実施例２また
は３において、テープキャリア４とあるところを２層テ
ープ構造のテープキャリア１０を用いることももちろん
可能である。
【００８９】
【発明の効果】請求項１の発明のテープキャリアは、以
上のように、同一形状の配線パターンが、テープキャリ
アの利用面積が大きくなるようなレイアウトで、テープ
キャリアのテープ送り方向に対して複数の方向を有する
ように配置されている構成である。
【００９０】請求項５の発明のテープキャリア型半導体
装置の製造方法は、以上のように、同一形状の配線パタ
ーンが、テープキャリアの利用面積が大きくなるような
レイアウトで、テープキャリアのテープ送り方向に対し
て複数の方向を有するように配置されているテープキャ
リアに対して、該テープキャリア上の配線パターンの所
定位置に半導体素子を接合・搭載する第１の工程と、上
記配線パターン上に上記半導体素子が接合・搭載されて
なるテープキャリア型半導体装置を、上記テープキャリ
アから打ち抜いて個々のテープキャリア型半導体装置と
する第２の工程とを有する構成である。
【００９１】それゆえ、上記請求項１および５の構成に
よれば、配線パターンのレイアウトによって、テープキ
ャリア上に形成される全ての配線パターンを同一方向に
配置する従来構成に比べて、該テープキャリア上におい
てテープキャリア型半導体装置の形成に寄与しない不要
領域を減少させることができる。これにより、テープキ
ャリア型半導体装置の製造価格において大きなコストダ
ウンが得られるという効果を奏する。
【００９２】請求項２の発明のテープキャリアは、以上
のように、形状の異なる複数種類の配線パターンが、テ
ープキャリアの利用面積が大きくなるようなレイアウト
で配置されている構成である。
【００９３】請求項６の発明のテープキャリア型半導体
装置の製造方法は、以上のように、形状の異なる複数種
類の配線パターンが、テープキャリアの利用面積が大き
くなるようなレイアウトで配置されているテープキャリ
アに対して、該テープキャリア上の配線パターンの所定
位置に半導体素子を接合・搭載する第１の工程と、上記
配線パターン上に上記半導体素子が接合・搭載されてな
るテープキャリア型半導体装置を、上記テープキャリア
から打ち抜いて個々のテープキャリア型半導体装置とす
る第２の工程とを有する構成である。
【００９４】それゆえ、上記請求項２および６の構成に
よれば、複数種類の配線パターンを適切に組み合わせる
ことによってテープキャリアの利用面積が大きくなり、
テープキャリア上に同一種類の配線パターンを同一方向
に配置する従来構成に比べて、該テープキャリア上にお
いてテープキャリア型半導体装置の形成に寄与しない不
要領域を減少させることができる。これにより、テープ
キャリア型半導体装置の製造価格において大きなコスト
ダウンが得られるという効果を奏する。
【００９５】さらに、１種類のテープキャリアで複数種
類のテープキャリア型半導体装置を同時に形成可能とな
るため、多品種少量生産を行う場合に好適であるという
効果を併せて奏する。
【００９６】請求項３の発明のテープキャリアは、以上
のように、請求項１または２の構成に加えて、上記配線
パターンが、上記テープキャリアの基体となるテープキ
ャリア材料上に、接着剤を介在して固定されている構成
である。
【００９７】請求項４の発明のテープキャリアは、以上
のように、請求項１または２の構成に加えて、上記配線
パターンが、上記テープキャリアの基体となるテープキ
ャリア材料上に、接着剤を介在せずに固定されている構
成である。
【００９８】上記請求項３の構成によれば３層テープの
テープキャリアに、また、上記請求項４の構成によれば
２層テープのテープキャリアに本発明を適用することが
できる。
【００９９】それゆえ、請求項１または２の構成による
効果に加えて、請求項３の構成によれば３層テープのテ
ープキャリアに、また、上記請求項４の構成によれば２
層テープのテープキャリアに本発明を適用することがで
きるという効果を奏する。
【０１００】請求項７の発明のテープキャリア型半導体
装置の製造方法は、以上のように、請求項５の構成に加
えて、上記第１の工程で、上記テープキャリア上の配線
パターンの所定位置に搭載される半導体素子は、該配線
パターンの向きに応じて回転された後、搭載される構成
である。
【０１０１】それゆえ、請求項５の構成による効果に加
えて、配線パターンの所定位置に搭載される半導体素子
を該配線パターンの向きに応じて回転した後に搭載する
ことができるため、該半導体素子を配線パターンの向き
に応じて搭載することができるという効果を奏する。
【０１０２】請求項８の発明のテープキャリア型半導体
装置の製造方法は、以上のように、請求項５または６の
構成に加えて、上記第１の工程で、上記テープキャリア
上の配線パターンの所定位置に搭載される半導体素子
は、該テープキャリア上の配線パターンの種類数に対応
して設けられたピックアップ機構によって搭載されるも
のであり、同種類の配線パターンに搭載される半導体素
子は、同一のピックアップ機構によって搭載される構成
である。
【０１０３】それゆえ、請求項５または６の構成による
効果に加えて、配線パターンの所定位置に搭載される半
導体素子に対し、同種類の配線パターンに搭載される半
導体素子を同一のピックアップ機構によって搭載するこ
とによって、上記半導体素子を配線パターンの種類に応
じて搭載することができるという効果を奏する。
【０１０４】請求項９の発明のテープキャリア型半導体
装置の製造方法は、以上のように、請求項５または６の
構成に加えて、上記第１の工程で、上記テープキャリア
上の配線パターンの所定位置に搭載される半導体素子
は、該テープキャリア上の配線パターンの種類数に対応
する回数分だけ、該工程を実行する製造装置に通される
ことによって搭載されるものであり、同種類の配線パタ
ーンに搭載される半導体素子は、上記製造装置の同一通
過時に搭載される構成である。
【０１０５】それゆえ、請求項５または６の構成による
効果に加えて、配線パターンの所定位置に搭載される半
導体素子に対し、同種類の配線パターンに搭載される半
導体素子を上記製造装置の同一通過時に搭載することに
より、上記半導体素子を配線パターンの種類に応じて搭
載することができるという効果を奏する。
【０１０６】請求項１０の発明のテープキャリア型半導
体装置の製造方法は、以上のように、請求項５の構成に
加えて、上記第２の工程で、上記テープキャリア上のテ
ープキャリア型半導体装置は、該配線パターンの向きに
応じて回転可能に設けられたパンチング用金型によって
打ち抜かれる構成である。
【０１０７】それゆえ、請求項５の構成による効果に加
えて、テープキャリア型半導体装置を配線パターンの向
きに応じて回転させたパンチング用金型によってテープ
キャリアから打ち抜くことができるため、配線パターン
の向きに応じた打ち抜きができるという効果を奏する。
【０１０８】請求項１１の発明のテープキャリア型半導
体装置の製造方法は、以上のように、請求項５または６
の構成に加えて、上記第２の工程で、上記テープキャリ
ア上のテープキャリア型半導体装置は、上記配線パター
ンの種類数に対応して設けられたパンチング用金型によ
ってテープキャリアから打ち抜かれるものであり、同種
類の配線パターンを有するテープキャリア型半導体装置
は、同一のパンチング用金型によって打ち抜かれる構成
である。
【０１０９】それゆえ、請求項５または６の構成による
効果に加えて、同種類の配線パターンを有するテープキ
ャリア型半導体装置を同一のパンチング用金型によって
打ち抜くことにより、上記テープキャリア型半導体装置
を配線パターンの種類に応じてテープキャリアから打ち
抜くことができるという効果を奏する。
【０１１０】請求項１２の発明のテープキャリア型半導
体装置の製造方法は、以上のように、請求項５または６
の構成に加えて、上記第２の工程で、上記テープキャリ
ア上のテープキャリア型半導体装置は、上記配線パター
ンの種類数に対応して設けられたパンチング用金型によ
って、かつ、上記配線パターンの種類数に対応する回数
分だけ、該工程を実行する製造装置に通されることによ
ってテープキャリアから打ち抜かれるものであり、同種
類の配線パターンを有するテープキャリア型半導体装置
は、上記製造装置の同一通過時に、同一のパンチング用
金型によって打ち抜かれる構成である。
【０１１１】それゆえ、請求項５または６の構成による
効果に加えて、同種類の配線パターンを有するテープキ
ャリア型半導体装置を、上記製造装置の同一通過時に同
一のパンチング用金型によって打ち抜くことにより、上
記テープキャリア型半導体装置を配線パターンの種類に
応じてテープキャリアから打ち抜くことができるという
効果を奏する。
【０１１２】請求項１３の発明のテープキャリア型半導
体装置の製造方法は、以上のように、請求項５ないし１
２の何れかの構成に加えて、上記第１の工程で、上記半
導体素子と上記テープキャリア上の配線パターンとの接
合方式が、Ａｕ−Ｓｎの合金形成によってなされている
構成である。
【０１１３】それゆえ、請求項５ないし１２の何れかの
構成による効果に加えて、例えば、金メッキされた半導
体素子電極と、錫メッキされた配線パターンとを加熱加
圧することにより、Ａｕ−Ｓｎの合金形成によって上記
半導体素子と上記配線パターンとが接合されるため、従
来の接合方式を利用することができるという効果を奏す
る。
【０１１４】請求項１４の発明のテープキャリア型半導
体装置の製造方法は、以上のように、請求項５ないし１
２の何れかの構成に加えて、上記第１の工程で、上記半
導体素子と上記テープキャリア上の配線パターンとが、
異方導電性接着剤によって接合される構成である。
【０１１５】それゆえ、請求項５ないし１２の何れかの
構成による効果に加えて、上記半導体素子と上記テープ
キャリア上の配線パターンとを異方導電性接着剤によっ
て接合することにより、従来の使用されていた封止樹脂
の注入工程等を省くことができ、従来に比べ上記第１の
工程を簡略化することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施例１に係る構成を示すものであ
り、図１（ａ）は製造されるＣＯＦの形状を示す平面
図、図１（ｂ）は上記ＣＯＦの長尺のテープキャリア上
でのパターンレイアウトを示す平面図である。
【図２】上記テープキャリアに３層テープを用いた場合
のＣＯＦの構成を示す断面図である。
【図３】上記テープキャリアに２層テープを用いた場合
のＣＯＦの構成を示す断面図である。
【図４】図４（ａ）ないし図４（ｃ）は、上記ＣＯＦの
製造工程を示す説明図である。
【図５】図５（ａ）ないし図５（ｃ）は、上記ＣＯＦの
他の製造工程の一部を示す説明図である。
【図６】図６（ａ）ないし図６（ｂ）は、上記ＣＯＦの
他の製造工程の一部を示す説明図である。
【図７】本発明の実施例２に係る構成を示すものであ
り、図７（ａ）は製造されるＣＯＦの形状を示す平面
図、図７（ｂ）は上記ＣＯＦの長尺のテープキャリア上
でのパターンレイアウトを示す平面図、図７（ｃ）は上
記ＣＯＦの長尺のテープキャリア上での従来のパターン
レイアウトを示す平面図である。
【図８】本発明の実施例３に係る構成を示すものであ
り、複数種類のＣＯＦの長尺のテープキャリア上でのパ
ターンレイアウトを示す平面図である。
【図９】本発明の実施例４に係る構成を示すものであ
り、半導体素子とテープキャリアとの接続に異方導電性
接着フィルムを用いた場合のＣＯＦの構成を示す断面図
である。
【図１０】本発明の実施例４に係る構成を示すものであ
り、半導体素子とテープキャリアとの接続に異方導電性
接着ペーストを用いた場合のＣＯＦの構成を示す断面図
である。
【図１１】従来構成を示すものであり、図１１（ａ）は
製造されるＣＯＦの形状を示す平面図、１１（ｂ）は上
記ＣＯＦの長尺のテープキャリア上での従来のパターン
レイアウトを示す平面図である。
【符号の説明】
１・１１・１３・１４ ＣＯＦ（テープキャリア型半導
体装置） ２・１２ 半導体素子 ４・１０ テープキャリア ６ 絶縁材料（テープキャリア材
料） ８ 銅箔パターン（配線パターン） １５ 異方導電性接着フィルム（異方
導電性接着剤） １６ 異方導電性接着ペースト（異方
導電性接着剤）

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】長尺のテープキャリア上に半導体素子を接
    合・搭載してなるテープキャリア型半導体装置に用いら
    れ、該テープキャリア型半導体装置の配線パターンが連
    続的に形成されてなるテープキャリアにおいて、 同一形状の配線パターンが、テープキャリアの利用面積
    が大きくなるようなレイアウトで、テープキャリアのテ
    ープ送り方向に対して複数の方向を有するように配置さ
    れていることを特徴とするテープキャリア。
  2. 【請求項２】長尺のテープキャリア上に半導体素子を接
    合・搭載してなるテープキャリア型半導体装置に用いら
    れ、該テープキャリア型半導体装置の配線パターンが連
    続的に形成されてなるテープキャリアにおいて、 形状の異なる複数種類の配線パターンが、テープキャリ
    アの利用面積が大きくなるようなレイアウトで配置され
    ていることを特徴とするテープキャリア。
  3. 【請求項３】上記配線パターンが、上記テープキャリア
    の基体となるテープキャリア材料上に、接着剤を介在し
    て固定されていることを特徴とする請求項１または２に
    記載のテープキャリア。
  4. 【請求項４】上記配線パターンが、上記テープキャリア
    の基体となるテープキャリア材料上に、接着剤を介在せ
    ずに固定されていることを特徴とする請求項１または２
    に記載のテープキャリア。
  5. 【請求項５】同一形状の配線パターンが、テープキャリ
    アの利用面積が大きくなるようなレイアウトで、テープ
    キャリアのテープ送り方向に対して複数の方向を有する
    ように配置されているテープキャリアに対して、該テー
    プキャリア上の配線パターンの所定位置に半導体素子を
    接合・搭載する第１の工程と、 上記配線パターン上に上記半導体素子が接合・搭載され
    てなるテープキャリア型半導体装置を、上記テープキャ
    リアから打ち抜いて個々のテープキャリア型半導体装置
    とする第２の工程とを有することを特徴とするテープキ
    ャリア型半導体装置の製造方法。
  6. 【請求項６】形状の異なる複数種類の配線パターンが、
    テープキャリアの利用面積が大きくなるようなレイアウ
    トで配置されているテープキャリアに対して、該テープ
    キャリア上の配線パターンの所定位置に半導体素子を接
    合・搭載する第１の工程と、上記配線パターン上に上記
    半導体素子が接合・搭載されてなるテープキャリア型半
    導体装置を、上記テープキャリアから打ち抜いて個々の
    テープキャリア型半導体装置とする第２の工程とを有す
    ることを特徴とするテープキャリア型半導体装置の製造
    方法。
  7. 【請求項７】上記第１の工程で、 上記テープキャリア上の配線パターンの所定位置に搭載
    される半導体素子は、該配線パターンの向きに応じて回
    転された後、搭載されることを特徴とする請求項５に記
    載のテープキャリア型半導体装置の製造方法。
  8. 【請求項８】上記第１の工程で、 上記テープキャリア上の配線パターンの所定位置に搭載
    される半導体素子は、該テープキャリア上の配線パター
    ンの種類数に対応して設けられたピックアップ機構によ
    って搭載されるものであり、 同種類の配線パターンに搭載される半導体素子は、同一
    のピックアップ機構によって搭載されることを特徴とす
    る請求項５または６に記載のテープキャリア型半導体装
    置の製造方法。
  9. 【請求項９】上記第１の工程で、 上記テープキャリア上の配線パターンの所定位置に搭載
    される半導体素子は、該テープキャリア上の配線パター
    ンの種類数に対応する回数分だけ、該工程を実行する製
    造装置に通されることによって搭載されるものであり、 同種類の配線パターンに搭載される半導体素子は、上記
    製造装置の同一通過時に搭載されることを特徴とする請
    求項５または６に記載のテープキャリア型半導体装置の
    製造方法。
  10. 【請求項１０】上記第２の工程で、 上記テープキャリア上のテープキャリア型半導体装置
    は、該配線パターンの向きに応じて回転可能に設けられ
    たパンチング用金型によって打ち抜かれることを特徴と
    する請求項５に記載のテープキャリア型半導体装置の製
    造方法。
  11. 【請求項１１】上記第２の工程で、 上記テープキャリア上のテープキャリア型半導体装置
    は、上記配線パターンの種類数に対応して設けられたパ
    ンチング用金型によってテープキャリアから打ち抜かれ
    るものであり、 同種類の配線パターンを有するテープキャリア型半導体
    装置は、同一のパンチング用金型によって打ち抜かれる
    ことを特徴とする請求項５または６に記載のテープキャ
    リア型半導体装置の製造方法。
  12. 【請求項１２】上記第２の工程で、 上記テープキャリア上のテープキャリア型半導体装置
    は、上記配線パターンの種類数に対応して設けられたパ
    ンチング用金型によって、かつ、上記配線パターンの種
    類数に対応する回数分だけ、該工程を実行する製造装置
    に通されることによってテープキャリアから打ち抜かれ
    るものであり、 同種類の配線パターンを有するテープキャリア型半導体
    装置は、上記製造装置の同一通過時に、同一のパンチン
    グ用金型によって打ち抜かれることを特徴とする請求項
    ５または６に記載のテープキャリア型半導体装置の製造
    方法。
  13. 【請求項１３】上記第１の工程で、上記半導体素子と上
    記テープキャリア上の配線パターンとの接合方式が、Ａ
    ｕ−Ｓｎの合金形成によってなされていることを特徴と
    する請求項５ないし１２の何れかに記載のテープキャリ
    ア型半導体装置の製造方法。
  14. 【請求項１４】上記第１の工程で、上記半導体素子と上
    記テープキャリア上の配線パターンとが、異方導電性接
    着剤によって接合されることを特徴とする請求項５ない
    し１２の何れかに記載のテープキャリア型半導体装置の
    製造方法。
JP13452999A 1999-05-14 1999-05-14 テープキャリア並びにテープキャリア型半導体装置の製造方法 Expired - Fee Related JP3558921B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP13452999A JP3558921B2 (ja) 1999-05-14 1999-05-14 テープキャリア並びにテープキャリア型半導体装置の製造方法
TW092214435U TW595806U (en) 1999-05-14 2000-03-31 Tape carrier
US09/540,529 US6911729B1 (en) 1999-05-14 2000-03-31 Tape carrier semiconductor device
EP00302918A EP1052695A3 (en) 1999-05-14 2000-04-06 Tape carrier and manufacturing method of tape carrier type semiconductor device
KR1020000018263A KR20010049250A (ko) 1999-05-14 2000-04-07 테이프캐리어 및 테이프캐리어형 반도체장치의 제조 방법
SG200002005A SG98376A1 (en) 1999-05-14 2000-04-07 Tape carrier and manufacturing method of tape carrier type semiconductor device
CNB001085689A CN1196192C (zh) 1999-05-14 2000-05-15 载带及载带型半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13452999A JP3558921B2 (ja) 1999-05-14 1999-05-14 テープキャリア並びにテープキャリア型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000323533A true JP2000323533A (ja) 2000-11-24
JP3558921B2 JP3558921B2 (ja) 2004-08-25

Family

ID=15130459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13452999A Expired - Fee Related JP3558921B2 (ja) 1999-05-14 1999-05-14 テープキャリア並びにテープキャリア型半導体装置の製造方法

Country Status (7)

Country Link
US (1) US6911729B1 (ja)
EP (1) EP1052695A3 (ja)
JP (1) JP3558921B2 (ja)
KR (1) KR20010049250A (ja)
CN (1) CN1196192C (ja)
SG (1) SG98376A1 (ja)
TW (1) TW595806U (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324814A (ja) * 2001-04-25 2002-11-08 Nec Corp Ｃｏｆ半導体パッケージの樹脂封止方法および装置
US7582976B2 (en) 2006-09-08 2009-09-01 Sharp Kabushiki Kaisha Semiconductor device tape carrier, manufacturing method for semiconductor device, semiconductor device, and semiconductor module device
KR101273524B1 (ko) * 2011-10-12 2013-06-17 주식회사 루셈 반도체 칩 패키지 및 이를 이송하는 테이프 캐리어 패키지
JP2014011046A (ja) * 2012-06-29 2014-01-20 Murata Mfg Co Ltd 信号線路付き基材層の製造方法及び高周波信号線路の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
DE10162037A1 (de) * 2000-12-18 2002-09-12 Cubit Electronics Gmbh Anordnung zur Aufnahme elektrischer Bausteine und kontaktloser Transponder
US7173322B2 (en) * 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
US20050205972A1 (en) * 2002-03-13 2005-09-22 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and semiconductor device
JP3829939B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置
KR20050065688A (ko) * 2003-12-23 2005-06-30 이기종 Ｌｃｄ용 ｃｏｆ 본딩장치 및 본딩방법
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
JP4070135B2 (ja) * 2004-05-11 2008-04-02 沖電気工業株式会社 テープキャリア、半導体装置の製造方法および半導体装置
US11842972B2 (en) * 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP4109689B2 (ja) * 2004-09-29 2008-07-02 三井金属鉱業株式会社 Ｃｏｆ用フレキシブルプリント配線板の製造方法
KR101230617B1 (ko) * 2006-06-30 2013-02-06 서울반도체 주식회사 발광 다이오드 및 이의 제조 방법
KR100837281B1 (ko) * 2007-05-23 2008-06-11 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
US7745260B2 (en) * 2008-09-22 2010-06-29 Freescale Semiconductor, Inc. Method of forming semiconductor package
US20120314175A1 (en) * 2011-06-09 2012-12-13 Shenzhen China Star Oploelectronics Technology Co., Ltd. Cof, cof carrier tape and drive circuit of liquid crystal television
CN102237334A (zh) * 2011-06-09 2011-11-09 深圳市华星光电技术有限公司 Cof及cof载带
CN102332446A (zh) * 2011-06-17 2012-01-25 深圳市华星光电技术有限公司 Cof及其载带
US20120320003A1 (en) * 2011-06-17 2012-12-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Cof, cof carrier tape and drive circuit of liquid crystal television
US9041892B2 (en) * 2011-08-05 2015-05-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tape substrate for chip on film structure of liquid crystal panel
CN102323682B (zh) * 2011-08-05 2013-06-26 深圳市华星光电技术有限公司 液晶面板及软板上芯片构造的卷带基板
CN102368471B (zh) * 2011-09-14 2014-04-30 深圳市华星光电技术有限公司 Lcd驱动芯片的cof封装方法与结构
CN111788516A (zh) * 2018-03-16 2020-10-16 深圳市柔宇科技股份有限公司 Cof载带及其加工方法、cof载带加工设备
CN109300879B (zh) * 2018-09-18 2020-12-29 惠科股份有限公司 驱动芯片封装结构及其分离方法、分离设备
CN110621116A (zh) * 2019-09-25 2019-12-27 江苏上达电子有限公司 一种封装基板的制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551912A (en) 1983-06-30 1985-11-12 International Business Machines Corporation Highly integrated universal tape bonding
US4977441A (en) * 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH0625976Y2 (ja) 1987-04-21 1994-07-06 テルモ株式会社 電子回路用基板接続体
JPS6473628A (en) 1987-09-14 1989-03-17 Nec Corp Tab tape
US5032542A (en) 1988-11-18 1991-07-16 Sanyo Electric Co., Ltd. Method of mass-producing integrated circuit devices using strip lead frame
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
KR940006085B1 (ko) 1989-11-06 1994-07-06 마쯔시다덴기산교 가부시기가이샤 필름캐리어제조용 필름재
JP2809781B2 (ja) 1990-01-20 1998-10-15 株式会社東芝 インナリードボンディング装置およびインナリードボンディング方法
AU7954491A (en) 1990-05-14 1991-12-10 Richard Lee Schendelman Interdigitated trans-die lead construction and method of construction for maximizing population density of chip-on-board construction
US5075252A (en) 1990-05-14 1991-12-24 Richard Schendelman Interdigitated trans-die lead method of construction for maximizing population density of chip-on-board construction
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー
JPH0653273A (ja) 1992-07-29 1994-02-25 Nec Kansai Ltd Ｔａｂ式半導体装置とその特性検査装置
JPH077043A (ja) 1993-06-16 1995-01-10 Toshiba Corp インナ−リ−ドボンディング装置
JPH07161765A (ja) 1993-12-03 1995-06-23 Hitachi Cable Ltd フィルムキャリア型半導体装置
JP3270807B2 (ja) * 1995-06-29 2002-04-02 シャープ株式会社 テープキャリアパッケージ
DE19601388A1 (de) 1996-01-16 1997-07-24 Siemens Ag Leiterplatten-Trägervorrichtung
AU4321997A (en) * 1996-10-17 1998-05-15 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
JP3564970B2 (ja) * 1997-02-17 2004-09-15 セイコーエプソン株式会社 テープキャリアおよびこれを用いたテープキャリアデバイス
US6315156B1 (en) * 1998-01-26 2001-11-13 Gpax International, Inc. Tape-form packaging system and apparatus for effecting assembly and disassembly thereof
US6100112A (en) * 1998-05-28 2000-08-08 The Furukawa Electric Co., Ltd. Method of manufacturing a tape carrier with bump
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3523536B2 (ja) * 1999-08-06 2004-04-26 シャープ株式会社 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
JP3494940B2 (ja) * 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324814A (ja) * 2001-04-25 2002-11-08 Nec Corp Ｃｏｆ半導体パッケージの樹脂封止方法および装置
US7582976B2 (en) 2006-09-08 2009-09-01 Sharp Kabushiki Kaisha Semiconductor device tape carrier, manufacturing method for semiconductor device, semiconductor device, and semiconductor module device
KR101273524B1 (ko) * 2011-10-12 2013-06-17 주식회사 루셈 반도체 칩 패키지 및 이를 이송하는 테이프 캐리어 패키지
JP2014011046A (ja) * 2012-06-29 2014-01-20 Murata Mfg Co Ltd 信号線路付き基材層の製造方法及び高周波信号線路の製造方法

Also Published As

Publication number Publication date
CN1274173A (zh) 2000-11-22
US6911729B1 (en) 2005-06-28
TW595806U (en) 2004-06-21
SG98376A1 (en) 2003-09-19
KR20010049250A (ko) 2001-06-15
JP3558921B2 (ja) 2004-08-25
EP1052695A3 (en) 2002-02-27
CN1196192C (zh) 2005-04-06
EP1052695A2 (en) 2000-11-15

Similar Documents

Publication Publication Date Title
JP3558921B2 (ja) テープキャリア並びにテープキャリア型半導体装置の製造方法
KR100987479B1 (ko) 반도체 칩 및 이를 이용한 반도체 칩 패키지
JP3377001B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US5949142A (en) Chip size package and method of manufacturing the same
JP3536023B2 (ja) Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP2980046B2 (ja) 半導体装置の実装構造および実装方法
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
JP2001060758A (ja) 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
JPH05152375A (ja) フイルムキヤリア半導体装置及びその製造方法
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
KR20010011310A (ko) 적층 패키지의 제조 방법
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10233401A (ja) 半導体装置
JP2001250842A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3601455B2 (ja) 液晶表示装置
JPH08139126A (ja) 半導体装置
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3714388B2 (ja) 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器
JP2000286360A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH02134857A (ja) 半導体装置
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置
JP2504969Y2 (ja) 半導体の実装構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040519

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees