CN202523701U - 一种晶片封装结构 - Google Patents
一种晶片封装结构 Download PDFInfo
- Publication number
- CN202523701U CN202523701U CN 201120486631 CN201120486631U CN202523701U CN 202523701 U CN202523701 U CN 202523701U CN 201120486631 CN201120486631 CN 201120486631 CN 201120486631 U CN201120486631 U CN 201120486631U CN 202523701 U CN202523701 U CN 202523701U
- Authority
- CN
- China
- Prior art keywords
- substrate
- wafer
- lead frame
- connection pad
- connecting pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型公开了一种晶片封装结构，包括基板、晶片，胶体以及多个导线架引脚，所述的基板的上表面设有多个重配置线路层，所述的重配置线路层包括多个第一接垫、多条重配置导电迹线和多个第二接垫，且第一接垫与第二接垫分别配置于重配置导电迹线的两端；所述的晶片的下表面设有多个晶片焊垫，该些晶片焊垫通过设置于基板上的第一接垫上的导电凸块与第一接垫电性连接；所述的胶体覆盖晶片、导电凸块、导线架引脚以及至少一部分的基板，以保护上述结构免于受损及受潮。本实用新型结构简单，构思新颖，可适用于高脚数的导线架，具有广泛的市场前景和巨大的市场潜力。
Description
技术领域
本实用新型涉及半导体封装技术，尤其是一种晶片封装结构。
背景技术
在现今电子产品追求轻薄短小的趋势下，晶片的尺寸也需向小型化的方向发展。在晶片尺寸变小的情况下，若继续沿用现有的导线架以进行晶片封装，就是出现晶片与导线架的内引脚之间的距离变长的情况，进而，用以电性连接晶片与导线架的内引脚之间的导电凸块的长度也随之增长；当导电凸块的长度加长及其弧度加大时，导电凸块易因坍塌而造成电路短路，且容易在封胶时被灌入的胶体扯断而造成电性断路，均会降低晶片封装结构的良率。如果通过重新开模制作出适用于小型化晶片的导线架，则必然会增加整体的生产成本。
因此，现有技术有待于改善和提高。
发明内容
针对现有技术中存在的不足之处，本实用新型的目的是提供一种以解决小型化晶片在利用导线架进行封装时，可能出现的良率降低或生产增加问题的晶片封装结构。
为达到上述目的，本实用新型是通过以下技术手段来实现的：一种晶片封装结构，包括基板、晶片，胶体以及多个导线架引脚，所述的基板的上表面设有多个重配置线路层，所述的重配置线路层包括多个第一接垫、多条重配置导电迹线和多个第二接垫，且第一接垫与第二接垫分别配置于重配置导电迹线的两端；所述的晶片的下表面设有多个晶片焊垫，该些晶片焊垫通过设置于基板上的第一接垫上的导电凸块与第一接垫电性连接；所述的基板的上表面还设有多个导线架引脚，该导线架引脚具有多个环绕于晶片外侧的内引脚，所述该些内引脚通过设置于基板上的第二接垫上的导电层与第二接垫电性连接；所述的胶体覆盖晶片、导电凸块、导线架引脚以及至少一部分的基板，以保护上述结构免于受损及受潮。
与传统技术相比，本实用新型的有益效果是：由于采用上述结构，先将小型化的晶片配置于基板上，并与基板电性连接，再通过基板上的重配置线路层与导线架电性连接，即可以避免当晶片尺寸缩小时，用以电性连接晶片与导线架的内引脚之间的导电凸块的长度随之增长而衍生的导电凸块易坍塌，或是在封胶时被灌入的胶体扯断而造成的电性断路等问题，以提升其制作上的良率。本实用新型结构简单，构思新颖，可适用于高脚数的导线架，具有广泛的市场前景和巨大的市场潜力。
附图说明
附图1为本实用新型晶片封装结构的结构示意图。
图中各标号分别是：（1）基板，（2）晶片，（3）胶体，（4）导电凸块，（5）导线架引脚，（6）重配置线路层，（7）第一接垫，（8）重配置导电迹线，（9）第二接垫，（10）晶片焊垫，（11）内引脚，（12）导电层。
具体实施方式
下面结合附图对本实用新型作进一步的详细说明：
参看图1，本实用新型一种晶片封装结构，包括基板1、晶片2，胶体3以及多个导线架引脚5，所述的基板1的上表面设有多个重配置线路层6，所述的重配置线路层6包括多个第一接垫7、多条重配置导电迹线8和多个第二接垫9，且第一接垫7与第二接垫9分别配置于重配置导电迹线8的两端；所述的晶片2的下表面设有多个晶片焊垫10，该些晶片焊垫10通过设置于基板1上的第一接垫7上的导电凸块4与第一接垫7电性连接；所述的基板1的上表面还设有多个导线架引脚5，该导线架引脚5具有多个环绕于晶片2外侧的内引脚11，所述该些内引脚11通过设置于基板1上的第二接垫9上的导电层12与第二接垫9电性连接；所述的胶体3覆盖晶片2、导电凸块4、导线架引脚5以及至少一部分的基板1，以保护上述结构免于受损及受潮。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或修饰为等同变化的等效实施例，但是凡未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。
Claims (1)
1.一种晶片封装结构，包括基板、晶片，胶体以及多个导线架引脚，其特征在于：所述的基板的上表面设有多个重配置线路层，所述的重配置线路层包括多个第一接垫、多条重配置导电迹线和多个第二接垫，且第一接垫与第二接垫分别配置于重配置导电迹线的两端；所述的晶片的下表面设有多个晶片焊垫，该些晶片焊垫通过设置于基板上的第一接垫上的导电凸块与第一接垫电性连接；所述的基板的上表面还设有多个导线架引脚，该导线架引脚具有多个环绕于晶片外侧的内引脚，所述该些内引脚通过设置于基板上的第二接垫上的导电层与第二接垫电性连接；所述的胶体覆盖晶片、导电凸块、导线架引脚以及至少一部分的基板，以保护上述结构免于受损及受潮。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201120486631 CN202523701U (zh) | 2011-11-30 | 2011-11-30 | 一种晶片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201120486631 CN202523701U (zh) | 2011-11-30 | 2011-11-30 | 一种晶片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202523701U true CN202523701U (zh) | 2012-11-07 |
Family
ID=47106635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201120486631 Expired - Fee Related CN202523701U (zh) | 2011-11-30 | 2011-11-30 | 一种晶片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202523701U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864121A (zh) * | 2021-01-14 | 2021-05-28 | 长鑫存储技术有限公司 | 芯片结构、封装结构及其制作方法 |
-
2011
- 2011-11-30 CN CN 201120486631 patent/CN202523701U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864121A (zh) * | 2021-01-14 | 2021-05-28 | 长鑫存储技术有限公司 | 芯片结构、封装结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN201226592Y (zh) | 软性线路板封装的硅麦克风 | |
| CN103199075A (zh) | 具堆叠芯片的晶圆级半导体封装构造及其制造方法 | |
| CN202523701U (zh) | 一种晶片封装结构 | |
| CN202363446U (zh) | 晶片封装结构 | |
| CN104167403B (zh) | 多脚封装的引线框架 | |
| CN203055893U (zh) | 一种再布线热增强型fcqfn封装器件 | |
| CN202585395U (zh) | 一种dip双岛引线框结构 | |
| CN205303448U (zh) | 一种芯片封装结构 | |
| CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
| CN203085519U (zh) | 一种芯片引线框架 | |
| CN204271072U (zh) | 引线框架封装结构 | |
| CN103107098B (zh) | 方形扁平无引脚的封装方法及其封装结构 | |
| CN106847713B (zh) | 卷对卷制作扇出型封装结构的方法和扇出型封装结构 | |
| CN201584411U (zh) | 具有叠层封装预成型垂直结构的功率芯片 | |
| CN104779224A (zh) | 一种功率器件的qfn封装结构 | |
| CN101127332A (zh) | 晶片上引脚球格阵列封装构造 | |
| CN103887268B (zh) | 一种微型模塑封装手机卡用框架以及框架带 | |
| CN204361080U (zh) | 电路系统及其芯片封装 | |
| CN110600447A (zh) | 一种新型引线框架结构及封装结构 | |
| CN103337504A (zh) | 影像传感器封装方法 | |
| CN103400811A (zh) | 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺 | |
| CN204315564U (zh) | 引线框架和半导体封装体 | |
| CN204011407U (zh) | 芯片封装的新型sop结构 | |
| CN102376666B (zh) | 一种球栅阵列封装结构及其制造方法 | |
| CN102364680A (zh) | Dip封装引线框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121107 Termination date: 20131130 |