KR20130018489A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20130018489A
KR20130018489A KR1020120046194A KR20120046194A KR20130018489A KR 20130018489 A KR20130018489 A KR 20130018489A KR 1020120046194 A KR1020120046194 A KR 1020120046194A KR 20120046194 A KR20120046194 A KR 20120046194A KR 20130018489 A KR20130018489 A KR 20130018489A
Authority
KR
South Korea
Prior art keywords
substrate
driving chip
semiconductor package
driving
adhesive member
Prior art date
Application number
KR1020120046194A
Other languages
English (en)
Inventor
정영범
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US13/565,951 priority Critical patent/US20130037952A1/en
Publication of KR20130018489A publication Critical patent/KR20130018489A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지 및 그 제조방법이 개시되어 있다. 개시된 반도체 패키지는,기판; 상기 기판상에 적층된 다수의 구동 칩들을 포함하는 구동 칩 모듈;및 상기 기판상에 상기 구동 칩 모듈을 덮도록 반경화(B-stage) 상태의 시트 타입의 몰딩 부재를 압착하여 형성된 몰드부를 포함한다.

Description

반도체 패키지 및 그 제조방법{SEMICONDUCTOR PACKAGE AND METHOD FOR FABRICATIONG THE SAME}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 불량을 줄여 신뢰성 및 수율을 향상시키기에 적합한 반도체 패키지 및 그 제조방법에 관한 것이다.
전기/전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라 적층(Stack)에 대한 다양한 기술들이 개발되고 있다. 반도체 산업에서 말하는 "적층"이란 적어도 2개 이상의 반도체 칩 또는 반도체 패키지를 수직으로 쌓아 올리는 것으로서, 이러한 적층 기술을 이용하면 메모리 소자의 경우 반도체 집적 공정에서 구현 가능한 메모리 용량보다 2배 이상의 메모리 용량을 갖는 제품을 구현할 수 있다. 또한, 적층 반도체 패키지는 메모리 용량 증대는 물론 실장 밀도 및 실장 면적 사용의 효율성 측면에서 장점을 갖기 때문에 적층 반도체 패키지에 대한 연구 및 개발이 가속화되고 있다.
일반적으로, 적층 반도체 패키지에서 기판과 반도체 칩들간 전기적인 연결은 전도성 와이어 또는 관통 전극 등의 연결 부재에 의해 이루어진다. 한편, 적층된 반도체 칩들을 보호하기 위해서 몰딩 공정을 통해 적층된 반도체 칩들을 포함한 기판 상부면을 밀봉하는 몰드부를 형성하고 있다.
종래의 몰딩 공정은, 반도체 칩들이 적층된 기판에 금형틀을 장착시킨 상태에서 태블릿(tablet) 형태의 열경화성 수지로 이루어진 몰딩 부재를 녹여 유동성 갖도록 한 다음, 압력을 가하여 유동성 몰딩 부재를 금형틀 내부로 주입하여 금형틀을 채운 후에, 몰딩 부재를 경화시키는 방식으로 수행된다. 그런데, 적층된 반도체 칩들이 존재하는 부분과 그 이외의 부분에서 몰딩 부재의 흐름 속도(flow) 차이가 발생되고 이로 인하여 몰딩 부재 내부에 보이드(void)가 생성되는 문제가 있었다. 그리고, 몰딩 부재를 금형틀 내부로 주입하기 위해 사용된 압력에 의하여 반도체 칩들 사이에 들뜸 현상이 발생되는 문제가 있었다.
게다가, 연결 부재로 전도성 와이어를 사용하는 경우 몰딩 부재의 흐름을 따라서 전도성 와이어가 스위핑(sweeping)되어 인접한 전도성 와이어들이 서로 숏트되거나, 몰딩 부재에 의하여 전도성 와이어가 휘어지거나 쳐지게 되어 전도성 와이어와 반도체 칩이 숏트되는 등 전기적 특성이 저하되는 문제가 있었다.
본 발명은 불량을 줄여 신뢰성 및 수율을 향상시키기에 적합한 반도체 패키지 및 그의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 패키지는, 기판; 상기 기판상에 적층된 다수의 구동 칩들을 포함하는 구동 칩 모듈;및 상기 기판상에 상기 구동 칩 모듈을 덮도록 반경화(B-stage) 상태의 시트 타입의 몰딩 부재를 압착하여 형성된 몰드부를 포함한다.
상기 각각의 구동 칩들은 상기 기판과 마주하는 일면과 대향하는 타면에 형성된 본딩 패드를 더 포함하며, 상기 구동 칩들은 상기 본딩 패드가 노출되도록 지그재그의 계단식으로 적층될 수 있다.
상기 각 구동 칩들의 본딩 패드와 상기 기판을 전기적으로 연결하는 연결부재를 더 포함할 수 있다. 상기 연결부재는 전도성 와이어를 포함할 수 있다.
상기 연결부재는 전도성 와이어로 형성되고, 상기 반도체 패키지는 상기 구동 칩들 중에서 최상부 구동 칩 상에 형성되어 상기 최상부 구동 칩의 본딩 패드와 연결된 전도성 와이어를 고정하는 접착부재를 더 포함할 수도 있다.
상기 접착부재 상에 부착된 더미 칩을 더 포함할 수 있다.
상기 접착부재는 P-스페이서(Penetrate spacer) 테이프를 포함할 수 있고, 상기 몰드부는 EMC(Epoxy molding compound)를 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법은, 기판을 마련하는 단계; 상기 기판상에 다수의 구동 칩들을 적층하여 구동 칩 모듈을 형성하는 단계;및 상기 구동 칩 모듈을 포함한 상기 기판상에 반경화(B-stage) 상태의 시트 형태의 몰딩 부재를 압착하여 상기 구동 칩 모듈을 덮는 몰드부를 형성하는 단계를 포함한다.
상기 구동 칩 모듈을 형성하는 단계는 본딩 패드가 위치하는 상기 각 구동 칩들의 일면과 대향하는 타면이 상기 기판과 마주하도록 상기 구동 칩들을 적층하는 방식으로 수행될 수 있다.
상기 구동 칩 모듈을 형성하는 단계는 상기 각 구동 칩들의 본딩 패드가 노출되도록 상기 구동 칩들을 지그재그의 계단식으로 적층하는 방식으로 수행될 수 있다.
상기 구동 칩 모듈을 형성하는 단계 후, 상기 몰드부를 형성하기 전에, 상기 각 구동 칩들의 본딩 패드와 상기 기판을 전기적으로 연결하는 연결 부재를 형성하는 단계;및 상기 구동 칩 모듈 중 최상부 구동 칩 상에 접착 부재를 부착하는 단계를 더 포함할 수 있다.
상기 연결 부재는 전도성 와이어를 포함하며, 상기 접착 부재는 상기 최상부 구동 칩의 본딩 패드와 연결된 전도성 와이어를 고정할 수 있다.
상기 접착부재를 부착하는 단계에서, 상기 접착부재는 상기 구동 칩 모듈에 부착되는 상기 접착부재의 일측면과 대향하는 타측면에 더미 칩이 부착된 상태로 제공될 수 있다.
상기 접착부재는 P-스페이서(Penetrate spacer) 테이프를 포함할 수 있고, 상기 몰드부는 EMC(Epoxy molding compound)를 포함할 수 있다.
상기 몰드부를 형성하는 단계는, 장착 테이블과 압축 테이블을 포함하는 진공 라미네이션 장비를 이용하여 수행될 수 있다.
상기 몰드부를 형성하는 단계에서, 상기 장착 테이블은 상기 기판의 하부에 배치되고 상기 압축 테이블은 상기 몰드부의 상부에 배치될 수 있다.
본 발명은, 태블릿(tablet) 형태의 몰딩 부재를 녹여 유동성 있게 형성한 후에 압력을 가해 녹인 몰딩 부재를 금형틀 내부로 주입하여 몰드부를 형성하는 종래 기술과 달리, 반경화(B-stage) 상태의 시트 형태의 몰딩 부재를 진공 라미네이션 장비로, 열, 압축 및 진공을 이용하여 몰딩하기 때문에 몰드부의 미충진 문제, 반도체 칩의 들뜸 문제를 방지할 수 있다.
또한, 본 발명은 최상부 반도체 칩 상에 접착부재를 형성하여 최상부 구동 칩에 연결된 전도성 와이어를 안정적으로 고정시킬 수 있으므로, 전도성 와이어의 스위핑 및 전도성 와이어의 휨이 방지되어 전도성 와이어들간 숏트, 전도성 와이어와 반도체 칩들간 쇼트 전기적인 불량이 방지된다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2A 내지 도 2D는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 3은 본 발명에 따른 반도체 패키지를 구비한 전자 장치를 도시한 사시도이다.
도 4는 본 발명에 따른 반도체 패키지를 포함하는 전자 장치의 예를 보여주는 블럭도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지는, 기판(100), 구동 칩 모듈(108) 및 몰드부(114)를 포함한다. 그 외에, 접착부재(110) 더미 칩(112) 및 외부접속단자(105)를 더 포함한다.
상기 기판(100)은 일면 및 상기 일면에 대향하는 타면을 갖는다. 상기 기판(100)의 일면에는 본드핑거(102)가 형성되어 있고, 상기 기판(100)의 타면에는 볼랜드(103)가 형성되어 있다. 상기 기판(100)은, 예를 들어, 인쇄회로 기판일 수 있다. 상기 외부접속단자(105)는 상기 기판(100)의 볼랜드(103) 상에 장착된다. 외부접속단자(105)는 솔더볼을 포함할 수 있다.
상기 구동 칩 모듈(108)은 기판(100)의 일면 상에 형성되며, 적어도 2개 이상의 제1 및 제2구동 칩(A, B)들이 교대로 적층된 구조를 갖는다.
기판(100)과 구동 칩 모듈(108) 사이 및 제1 구동 칩(A)과 제2 구동 칩(B) 사이에 형성된 접착 부재(104)를 이용하여, 기판(100)과 구동 칩 모듈(108) 및 제1 구동 칩(A)과 제2 구동 칩(B)을 접착시킨다.
상기 제1구동 칩(A)은 기판(100)과 마주하는 일면, 일면과 대향하는 타면 및 상기 타면에 형성된 제1본딩패드(106A)를 갖는다.
상기 제2구동 칩(B)은 기판(100)과 마주하는 일면, 상기 일면과 대향하는 타면 및 상기 타면에 형성된 제2 본딩 패드(106B)를 갖는다.
상기 제2 본딩 패드(106B)는 상기 제1구동 칩(A)의 제1본딩패드(106A)와 반대되는 위치에 형성됨이 바람직하다. 다시 말해서, 단면상에서 보았을 때, 상기 제1본딩패드(106A)가 좌측에 형성될 경우, 상기 제2본딩패드(106B)는 우측에 형성됨이 바람직하다.
본 실시예에서, 제1 및 제2구동 칩(A, B)들은 제1 및 제2본딩패드(106A, 106B)들이 노출되도록 지그재그(Zigzag)의 계단식으로 적층된다.
상기 제1 및 제2구동 칩(A,B)들의 제1 및 제2 본딩패드(106A, 106B)들은, 예를 들어, 전도성 와이어와 같은 연결부재(W)를 이용하여 기판(100)의 본딩 핑거(102)와 전기적으로 연결된다.
상기 접착부재(110)는 구동 칩 모듈(108)에 포함된 구동 칩들 중에서 최상부에 위치하는 구동 칩(이하, '최상부 구동 칩'이라 함) 상에 최상부 구동 칩의 본딩 패드와 연결된 전도성 와이어의 일부분을 감싸도록 형성되어, 상기 전도성 와이어를 고정한다. 접착부재(110)는, 예를 들어, P-스페이서(Penetrate spacer) 테이프를 포함할 수 있다.
P-스페이서 테이프는, 칩과 칩 또는 칩과 기판 사이를 접착하는 접착제이며, 칩이나 기판 위에 단독으로 접착될 수도 있다. P-스페이서 테이프는 칩 또는 기판 위에 접착하는 과정에서 칩 또는 기판 위에 위치한 와이어가 테이프 안에 함몰된다. 테이프 안에 함몰된 와이어는 고정되어 제조 과정에서 발생할 수 있는 스위핑(sweeping)이 일어나지 않게 된다.
상기 더미 칩(112)은 상기 접착부재(110) 상에 부착된다.
상기 몰드부(114)는 기판(100)상에 구동 칩 모듈(108)을 덮도록 반경화(B-stage) 상태의 시트 타입의 몰딩 부재를 압착하여 형성된다. 몰드부(114)는 EMC(Epoxy Molding Compound)를 포함할 수 있다.
이하에서는 전술한 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 도 2A 내지 도 2D를 참고로 하여 간략하게 설명하도록 한다.
도 2A 내지 도 2D는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 단면도들이다.
먼저, 도 2A에 도시된 바와 같이, 일면 및 상기 일면에 대향하는 타면을 가지며 상기 일면 상에 본드 핑거(102)를 구비하고 상기 타면에 볼랜드(103)을 구비하는 기판(100)을 마련한 후, 기판(100)의 일면 상에 구동 칩 모듈(108)을 형성한다.
상기 구동 칩 모듈(108)은 접착부재(104)를 매개로 기판(100) 상에 적어도 둘 이상의 제1 및 제2구동 칩(A, B)들을 교대로 적층하여 형성할 수 있다.
상기 제1 구동 칩(A)은 일면 및 일면과 대향하는 타면을 가지며, 상기 타면에 제1본딩패드(106A)를 갖는다. 상기 제2 구동 칩(B)은 일면 및 일면과 대향하는 타면을 가지며, 상기 타면에 제2본딩패드(106B)를 갖는다.
상기 제1 및 제2구동 칩(A, B)들은 각각의 일면이 상기 기판(100)과 마주하도록 페이스 업 형태로 적층 및 상기 제1 및 제2본딩패드(106A, 106B)가 노출되도록 지그재그의 계단식으로 적층됨이 바람직하다.
계속해서, 상기 기판(100)의 본드핑거(102)와 상기 제1 및 제2구동 칩(A, B)들의 제1 및 제2본딩패드(106A, 106B)들을 전도성 와이어(W)를 이용하여 전기적으로 연결한다.
그 다음, 도 2B에 도시된 바와 같이, 상기 구동 칩 모듈(108)의 최상부 구동 칩 상에 접착부재(110)를 부착한다. 이때, 상기 접착부재(110)는 상기 구동 칩 모듈(108)에 부착되는 일측면과 대향하는 타측면에 더미 칩(112)이 부착된 상태로 제공된다. 도시하지 않았지만, 더미 칩(112)이 없이 접착부재(110)만 부착한 상태로 제작하는 것도 가능하다.
상기 접착부재(110)는 최상부 구동 칩의 본딩 패드와 연결된 전도성 와이어의 일부분을 감싸도록 형성되어, 전도성 와이어를 고정시킨다. 상기 접착부재(110)는, 예를 들어, P-스페이서 테이프를 포함할 수 있다.
이어서, 도 2C에 도시된 바와 같이, 구동 칩 모듈(108) 및 더미 칩(112)을 포함한 기판(100) 상에 반경화 상태의 시트 형태의 몰딩 부재를 압착하여 몰드부(114)를 형성한다. 이때, 몰딩 부재는 장착 테이블(116A)과 압축 테이블(116B)을 포함하는 진공 라미네이션 장비로, 열, 압축 및 진공을 이용하여 기판(100) 상에 압착되게 된다.
상기 장착 테이블(116A)은 상기 기판(100)의 하부에 배치되어 상기 기판(100)을 고정하는 역할을 할 뿐만 아니라 몰딩 부재를 압착시키는 역할을 한다. 그리고, 상기 압축 테이블(116B)은 상기 몰드부(114) 상부에 배치되어 상기 장착 테이블(116A)과 함께 몰딩 부재를 압착시키는 역할을 한다. 그리고, 도시하지 않았지만, 상기 장착 및 압축 테이블(116A, 116B)에는 이들을 상하로 이동시키는 이동 유닛이 장착되어 있다.
마직막으로, 도 2D에 도시된 바와 같이, 상기 기판(100)의 볼랜드(103) 상에 외부 접속단자(105)를 장착하여 본 발명의 일 실시예에 따른 반도체 패키지를 완성한다.
상술한 반도체 패키지는 다양한 전자 장치에 적용될 수 있다.
도 3은 본 발명에 따른 반도체 패키지를 구비한 전자 장치를 도시한 사시도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 패키지는 휴대폰과 같은 전자 장치(1000)에 응용될 수 있다. 본 실시예에 따른 반도체 패키지는 불량 개선의 장점을 가지므로, 전자 장치(1000)의 신뢰성 개선에 유리하다. 전자 장치는 도 3에 도시된 휴대폰에 한정되는 것이 아니며, 가령 모바일 전자 기기, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 포터블 멀티미디어 플레이어(PMP), 엠피쓰리(MP3) 플레이어, 캠코더, 웹 태블릿(web tablet), 무선 전화기, 네비게이션, 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant) 등 다양한 전자 기기를 포함할 수 있다.
도 4는 본 발명에 따른 반도체 패키지를 포함하는 전자 장치의 예를 보여주는 블럭도이다.
도 4를 참조하면, 전자 시스템(1300)은 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)를 포함할 수 있다. 상기 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)는 버스(1350, bus)를 통하여 결합될 수 있다. 상기 버스(1350)는 데이터들이 이동하는 통로라 할 수 있다. 예컨대, 상기 제어기(1310)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 동일한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 제어기(1310) 및 기억 장치(1330)는 본 발명에 따른 반도체 패키지를 포함할 수 있다. 상기 입출력 장치(1320)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(1330)는 데이터를 저장하는 장치이다. 상기 기억 장치(1330)는 데이터 및/또는 상기 제어기(1310)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(1330)는 휘발성 기억 소자 및/또는 비휘발성 기억 소자를 포함할 수 있다. 또는, 상기 기억 장치(1330)는 플래시 메모리로 형성될 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 기술이 적용된 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 SSD(Solid State Drive)로 구성될 수 있다. 이 경우 전자 시스템(1300)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다. 상기 전자 시스템(1300)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(1340)를 더 포함할 수 있다. 상기 인터페이스(1340)는 유무선 형태일 수 있다. 예컨대, 상기 인터페이스(1340)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 그리고, 도시되지 않았지만, 상기 전자 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIP), 그리고 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명은, 태블릿(tablet) 형태의 몰딩 부재를 녹여 유동성 있게 형성한 후에 압력을 가해 녹인 몰딩 부재를 금형틀 내부로 주입하여 몰드부를 형성하는 종래 기술과 달리, 반경화(B-stage) 상태의 시트 형태의 몰딩 부재를 진공 라미네이션 장비로, 열, 압축 및 진공을 이용하여 몰딩하기 때문에 몰드부의 미충진 문제, 반도체 칩의 들뜸 문제를 방지할 수 있다.
또한, 본 발명은 최상부 반도체 칩 상에 접착부재를 형성하여 최상부 구동 칩에 연결된 전도성 와이어를 안정적으로 고정시킬 수 있으므로, 전도성 와이어의 스위핑 및 전도성 와이어의 휨이 방지되어 전도성 와이어들간 숏트, 전도성 와이어와 반도체 칩들간 쇼트 전기적인 불량이 방지된다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
100 : 기판
108 : 구동 칩 모듈
110 : 접착부재
114 : 몰드부
112 : 더미 칩
105 : 외부접속단자

Claims (18)

  1. 기판;
    상기 기판상에 적층된 다수의 구동 칩들을 포함하는 구동 칩 모듈;및
    상기 기판상에 상기 구동 칩 모듈을 덮도록 반경화(B-stage) 상태의 시트 타입의 몰딩 부재를 압착하여 형성된 몰드부를 포함하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 각각의 구동 칩들은 상기 기판과 마주하는 일면과 대향하는 타면에 형성된 본딩 패드를 더 포함하며,
    상기 구동 칩들은 상기 본딩 패드가 노출되도록 지그재그의 계단식으로 적층된 것을 특징으로 하는 반도체 패키지.
  3. 제 2항에 있어서, 상기 각 구동 칩들의 본딩 패드와 상기 기판을 전기적으로 연결하는 연결부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서, 상기 연결부재는 전도성 와이어를 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제 3 항에 있어서, 상기 연결부재는 전도성 와이어로 형성되고,
    상기 반도체 패키지는 상기 구동 칩들 중에서 최상부 구동 칩 상에 형성되어 상기 최상부 구동 칩의 본딩 패드와 연결된 전도성 와이어를 고정하는 접착부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제 5항에 있어서, 상기 접착부재 상에 부착된 더미 칩을 더 포함하는 반도체 패키지.
  7. 제 6항에 있어서, 상기 접착부재는 P-스페이서(Penetrate spacer) 테이프를 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서, 상기 몰드부는 EMC(Epoxy molding compound)를 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 기판을 마련하는 단계;
    상기 기판상에 다수의 구동 칩들을 적층하여 구동 칩 모듈을 형성하는 단계;및
    상기 구동 칩 모듈을 포함한 상기 기판상에 반경화(B-stage) 상태의 시트 형태의 몰딩 부재를 압착하여 상기 구동 칩 모듈을 덮는 몰드부를 형성하는 단계를 포함하는 반도체 패키지의 제조방법.
  10. 제 9 항에 있어서, 상기 구동 칩 모듈을 형성하는 단계는 본딩 패드가 위치하는 상기 각 구동 칩들의 일면과 대향하는 타면이 상기 기판과 마주하도록 상기 구동 칩들을 적층하는 방식으로 수행되는 것을 특징으로 하는 반도체 패키지.
  11. 제 10항에 있어서, 상기 구동 칩 모듈을 형성하는 단계는 상기 각 구동 칩들의 본딩 패드가 노출되도록 상기 구동 칩들을 지그재그의 계단식으로 적층하는 방식으로 수행되는 것을 특징으로 하는 반도체 패키지.
  12. 제 11 항에 있어서, 상기 구동 칩 모듈을 형성하는 단계 후, 상기 몰드부를 형성하기 전에,
    상기 각 구동 칩들의 본딩 패드와 상기 기판을 전기적으로 연결하는 연결 부재를 형성하는 단계;및
    상기 구동 칩 모듈 중 최상부 구동 칩 상에 접착 부재를 부착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법
  13. 제 12 항에 있어서, 상기 연결 부재는 전도성 와이어를 포함하며, 상기 접착 부재는 상기 최상부 구동 칩의 본딩 패드와 연결된 전도성 와이어를 고정하는 것을 특징으로 하는 반도체 패키지 제조방법.
  14. 제 12 항에 있어서, 상기 접착부재를 부착하는 단계에서, 상기 접착부재는 상기 구동 칩 모듈에 부착되는 상기 접착부재의 일측면과 대향하는 타측면에 더미 칩이 부착된 상태로 제공되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  15. 제 12 항에 있어서, 상기 접착부재는 P-스페이서(Penetrate spacer) 테이프를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  16. 제 9 항에 있어서, 상기 몰드부는 EMC(Epoxy molding compound)를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  17. 제 9 항에 있어서, 상기 몰드부를 형성하는 단계는, 장착 테이블과 압축 테이블을 포함하는 진공 라미네이션 장비를 이용하여 수행되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  18. 제 17 항에 있어서, 상기 몰드부를 형성하는 단계에서, 상기 장착 테이블은 상기 기판의 하부에 배치되고 상기 압축 테이블은 상기 몰드부의 상부에 배치되는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020120046194A 2011-08-09 2012-05-02 반도체 패키지 및 그 제조방법 KR20130018489A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/565,951 US20130037952A1 (en) 2011-08-09 2012-08-03 Semiconductor package and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20110078850 2011-08-09
KR1020110078850 2011-08-09

Publications (1)

Publication Number Publication Date
KR20130018489A true KR20130018489A (ko) 2013-02-25

Family

ID=47897241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120046194A KR20130018489A (ko) 2011-08-09 2012-05-02 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130018489A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150045338A (ko) * 2013-10-18 2015-04-28 삼성전자주식회사 전자 장치
KR20170143124A (ko) * 2016-06-20 2017-12-29 삼성전자주식회사 반도체 패키지
KR20190099731A (ko) * 2018-02-19 2019-08-28 에스케이하이닉스 주식회사 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
KR20200007432A (ko) * 2018-07-13 2020-01-22 삼성전자주식회사 스트레스-균등화 칩을 갖는 반도체 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150045338A (ko) * 2013-10-18 2015-04-28 삼성전자주식회사 전자 장치
KR20170143124A (ko) * 2016-06-20 2017-12-29 삼성전자주식회사 반도체 패키지
KR20190099731A (ko) * 2018-02-19 2019-08-28 에스케이하이닉스 주식회사 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
KR20200007432A (ko) * 2018-07-13 2020-01-22 삼성전자주식회사 스트레스-균등화 칩을 갖는 반도체 패키지

Similar Documents

Publication Publication Date Title
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
US9165870B2 (en) Semiconductor storage device and manufacturing method thereof
US8674494B2 (en) Semiconductor package having supporting plate and method of forming the same
KR101542216B1 (ko) 패키지가 집적된 집적회로 패키지 시스템
KR101686553B1 (ko) 반도체 패키지 및 패키지 온 패키지
JP4509052B2 (ja) 回路装置
US20130277831A1 (en) Semiconductor package and method of fabricating the same
KR101695846B1 (ko) 적층형 반도체 패키지
KR101880173B1 (ko) 멀티 칩 패키지
KR101801945B1 (ko) 반도체 칩 및 이를 갖는 반도체 패키지
KR20090101116A (ko) 적층 가능한 소자용 집적회로 패키지 시스템 및 그 제조 방법
KR20100034564A (ko) 반도체 패키지 및 그 제조방법
KR101840447B1 (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
KR20100071522A (ko) 패키지 온 패키지 타입의 고용량 다기능 멀티 칩 패키지 구조
US20130015589A1 (en) Chip-on-package structure for multiple die stacks
KR20130018489A (ko) 반도체 패키지 및 그 제조방법
KR100621547B1 (ko) 멀티칩 패키지
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
KR102041502B1 (ko) 관통 전극 및 접착 층을 갖는 반도체 패키지
US20130037952A1 (en) Semiconductor package and method for manufacturing the same
KR101995891B1 (ko) 스택 패키지 및 그 제조방법
KR20120048841A (ko) 적층 반도체 패키지
US20090001613A1 (en) Integrated circuit package system with overhang die
KR20140045247A (ko) 집적회로 패키지
KR20080067891A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid