JPH10189835A - 半導体パッケージ及びその組み立て方法 - Google Patents

半導体パッケージ及びその組み立て方法

Info

Publication number
JPH10189835A
JPH10189835A JP9346154A JP34615497A JPH10189835A JP H10189835 A JPH10189835 A JP H10189835A JP 9346154 A JP9346154 A JP 9346154A JP 34615497 A JP34615497 A JP 34615497A JP H10189835 A JPH10189835 A JP H10189835A
Authority
JP
Japan
Prior art keywords
semiconductor chip
heat sink
lead
support
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9346154A
Other languages
English (en)
Other versions
JP2863155B2 (ja
Inventor
San I Won
ウォン・サン・イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JPH10189835A publication Critical patent/JPH10189835A/ja
Application granted granted Critical
Publication of JP2863155B2 publication Critical patent/JP2863155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 総外型サイズを小さくし、工程コストが安
く、修理が容易な積層型半導体パッケージ及びその組み
立て方法を提供する。 【解決手段】 中央にチップ１を配置するための開口部
を有する外箱を用意し、その底面に第２放熱板８を配置
するとともに、開口部にチップ１を配置する。そのチッ
プ１は表面に複数のワイヤボンディングパッドを備え、
リード４ａがそのワイヤボンディングパッドに電気的に
連結されて一方向に形成され、第１放熱板５が他のワイ
ヤボンディングに接続されて他の方向に導かれている。
その外箱の上にキャップ９を取り付け、そのキャップ９
と外箱との接合部でリードと第１放熱板を固定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に関し、特に積層型半導体パッケージ及びその組み立て
方法に関する。
【０００２】
【従来の技術】一般に、半導体パッケージはリード挿入
用パッケージと表面実装用パッケージとに分けられる。
リード挿入用パッケージとは、プリング配線板に挿入用
ホールが用意されており、そのホールにパッケージのリ
ード又はピンを挿入してはんだ付けする方法である。代
表的にはＤＩＰ(Dual Inline Package)、ＳＩＰ(Single
Inline Package)、ＰＧＡ(Pin Grid Array)等がある。
この際、ＤＩＰ、ＳＩＰはリードフレームタイプであ
り、ＰＧＡはピンタイプである。一方、表面実装用パッ
ケージとは、挿入用ホールを必要とせず、ＩＣを配線板
の表面に実装させる方法である。この方法は、配線板の
両面に実装可能で、パッケージ全体が小型軽量となり、
配線板の実装密度を大幅に改善した方法である。現在、
パッケージは表面実装用パッケージのＳＯＰ(Small Out
line Package )、ＴＳＯＰ(Thin Small Outline Packag
e )、ＳＯＪ(Small Outline Bonding)、ＴＱＦＰ(Thin
Quad Flat Package)タイプ等のような個別パッケージが
中心をなしている。そして、システムパッケージとして
ＴＡＢ(Tape Automated Bonding)、Ｃ−４、Ｂｅａｒ
Ｃｈｉｐ等がある。
【０００３】図１はメモリ素子において多く用いられる
パッケージの形態、大きさ、高さ等を比較した図表であ
り、図２はマルチチップモジュール（ＭＣＭ）の例を示
す図である。図１に示すように、各パッケージは、全体
的な外型サイズが非常に大きい。その上、各々のチップ
を別々にパッケージングしなければならない。そのた
め、ＭＣＭで多機能を有するチップを一パッケージに集
積することが提案されたが、制作が困難なセラミック基
板上にチップを取り付けるために多くの工程が必要であ
り、欠陥が発生する確率が高い。更に、欠陥発生時、ど
のチップに不良があるのかを見つけるのが困難であっ
た。これを防止するため、すでにパッケージされたチッ
プをセラミック基板上に取り付けたが、不必要な工程及
び費用の浪費をもたらした。
【０００４】
【発明が解決しようとする課題】従来の技術の半導体パ
ッケージにおいては以下のような問題点があった。個々
のチップをパッケージングする場合には、各チップをパ
ッケージ内に収納するため、全体的な外型サイズが非常
に大きい。また、マルチチップモジュールの場合には、
セラミック基板上にチップを取り付けるなければならな
いため、工程が複雑で、欠陥発生の確率が高く、工程コ
ストが高い。また、欠陥が発生したとき、欠陥を見つけ
て分離し、修理することが難しい。
【０００５】本発明は上記の問題点を解決するためのも
のであり、その目的は多数個のチップを積層して半導体
パッケージの面積を減少させ且つ組立を単純化した積層
型半導体パッケージ及びその組み立て方法を提供するこ
とにある。
【０００６】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上部表面上に複数のワイヤボンディングパッドを
有する半導体チップと、各ワイヤボンディングパッドに
電気的に連結されて一方向に形成されるリードと、所定
のワイヤボンディングパッドに連結されて半導体チップ
の熱を外部へ放出する第１放熱板と、半導体チップを中
央部に支持し、リードと第１放熱板とをそれぞれ相反す
る方向へ支持する支持体と、支持体内に形成され半導体
チップの熱を外部へ放出するように支持体の底面部に配
置された第２放熱板と、半導体チップの上部に位置して
リード及び第１放熱板とを支持し半導体チップを保護す
るキャップとを備えることを特徴とする。
【０００７】本発明の他の特徴は、上記した半導体パッ
ケージをキャップの上に他のパッケージの支持体の底、
すなわち第２放熱板を重ねるようにして複数のパッケー
ジを積み重ねたことを特徴とする積層形半導体パッケー
ジである。
【０００８】本発明の積層型半導体パッケージの組み立
て方法は、上部表面に接着剤を塗布した複数個のワイヤ
ボンディングパッドを有する半導体チップと、第２放熱
板を有し、半導体チップ、リード及び第１放熱板を固定
するため所定の位置に接着剤を塗布した支持体及びその
支持体を覆うキャップを用意し、半導体チップのワイヤ
ボンディングパッドに複数のリード及び第１放熱板を配
列し、そのリードと第１放熱板を配列させた半導体チッ
プを支持体内の所定の位置に配置し、リード及び第１放
熱板を所定の位置に導き、それらを覆うようにキャップ
を配置し、上記ステップを経て得られたものに熱を加え
て、半導体チップのワイヤボンディングパッドにリード
及び第１放熱板を、リード及び第１放熱板の上部にキャ
ップを記半導体チップの下部及びリードの下部に支持体
を同時に取り付けることを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明実施形態の積層型半
導体パッケージ及びその組み立て方法を添付図面に基づ
き説明する。図３、図４は本実施形態の積層型半導体パ
ッケージの一例を示す断面図及び斜視図であり、図５は
本発明実施形態の積層型半導体パッケージのリードが配
列される様子を示す図である。図３〜図５に示すよう
に、積層型半導体パッケージは、各半導体チップ１上の
ワイヤボンディングパッド２に伝導性エポキシ３にて連
結される内部リード４ａと、各内部リード４ａを延長し
て形成した外部リード４ｂとを備えている。本実施形態
は、内部リード、外部リードと同様にチップ１に伝導性
エポキシ３で連結された第１放熱板５を備えている。本
実施形態のチップ１は、第２放熱板８にエポキシ６で取
り付けられ、その第２放熱板８の上、エポキシ６の周辺
を支持体７で覆っている。すなわち、ほぼ矩形で中央部
に開口を有し、周辺部に壁を形成させた形状の支持体７
を第２放熱板８の上に載せ、支持体７の中央部開口内に
チップ１を配置してエポキシ６で固定した形状である。
本実施形態においては、リード４ａ、４ｂは図５に示す
ように一方向にのみ導くようにしている。そして、第１
放熱板５は、そのリードが出ている方向と１８０の方向
に突出させている。これらのリードと第１放熱板５とは
支持体７の上に被せられるキャップ９との間にエポキシ
６で固定される。上記エポキシは接着剤となるものであ
り、エポキシに限らない。熱を加えることで接着力を備
えているものならどのような材料でも良い。したがっ
て、本実施形態はキャップ９の上に第２放熱板８を重ね
るようにして複数の個々のパッケージを積層して一つの
パッケージとしている。
【００１０】その際、図５に示すように、内部リード４
ａ及び外部リード４ｂは一方向に配列され、リードフレ
ームである第１放熱板５は内部リード４ａ及び外部リー
ド４ｂの形成方向と反対方向に外部に突出するように形
成する。そして、第２放熱板８はリードと第１放熱板５
が突出する方向へ突出し、その方向と直交する方向では
支持体７の壁と面一とする。このように、本実施形態に
おいては、第１放熱板５がチップに直接接触されて外へ
出ており、また第２放熱板８がチップ積層にその間に挿
入さているので、熱放出を円滑にすることができる。そ
して、使用時には、図示のように積層された半導体パッ
ケージの向きを外部リード４ａが使用しようとするＰＣ
Ｂ基板の方向に向けて、予め用意されたホールに挿す
る。ホールを設けずに、表面実装形態に基板に取り付け
ても良いのはいうまでもない。このように、チップと平
行に出ているリードを下向きにして基板に取り付けるの
で、チップの長手方向を基板に垂直にして使用すること
ができるので、チップの占める空間を大幅に小さくする
ことができる。
【００１１】以下、かかる構造を有する本実施形態のパ
ッケージング方法、すなわち組み立て方法を説明する。
まず、半導体チップ１の熱を外部へ放出する第２放熱板
８が取り付けられた支持体７と、内部リード４ａを支持
し半導体チップ１を保護するキャップ９を製造する。支
持体７を予め製造する理由は、支持体７に装着されるい
ろんな種類の半導体チップ１のサイズを顧慮しなければ
ならないからである。すなわち、支持体の中央開口はチ
ップの大きさに合わせるようにすることが望ましい。
【００１２】次いで、支持体７の表面の中で半導体チッ
プ１装着領域にエポキシ６を塗り、支持体７及びキャッ
プ９の表面中の内部リード４ａと接触する領域にもエポ
キシ６を塗っておく。そして、半導体チップ１上のワイ
ヤボンディングパッド２は、それに連結されるリード４
ａ、４ｂが一方向のみに突出されるようにする。さら
に、半導体チップ１上のワイヤボンディングパッド２に
連結されて半導体チップ１の熱を外部へ放出させる第１
放熱板５を製造する。この第１放熱板５はリードフレー
ムを使用する。
【００１３】次いで、半導体チップ１上のワイヤボンデ
ィングパッド２に連結される内部リード４ａ及び第１放
熱板５の先端に伝導性エポキシ３を塗る。そして、半導
体チップ１の上側に複数の内部リード４ａ、その内部リ
ード４ａから延長される外部リード４ｂ、及び第１放熱
板５を配列させ、内部リード４ａの上側にはキャップ９
を配列し、半導体チップ１の下側には支持体７を配列す
る。ようするに、支持体７の所定の位置に半導体チップ
１を挿入させ、そのチップのワイヤボンディングパッド
２にリードと第１放熱板５の先端部を重ねて、それらを
支持体の所定の位置に配置する。その支持体７の上にキ
ャップ９を被せる。この際、多層にパッケージを制作し
たい場合には、キャップ９の上に同様に形成させたパッ
ケージの第２放熱板８を重ねるように、多数のパッケー
ジを積層すればよい。このように配列した後、最下端の
支持体７と最上端のキャップ９とに一定の力を加え且つ
約１６０〜１７０℃に熱を加えて、半導体チップ１のワ
イヤボンディングパッド２に内部リード４ａ及び第１放
熱板５を、内部リード４ａ上にキャップ９を、半導体チ
ップ１の下部及び内部リード４ａの下部に支持体７を同
時に取り付ける。
【００１４】すなわち、それぞれの構成要素間に塗った
エポキシが同時に融けながら一度に結合されるため、い
ろんな種類、さらにはいろいろの個数の半導体チップを
同時に組み立てて、多機能、高性能を有するマルチチッ
プＩＣを制作することができる。
【００１５】
【発明の効果】このようにして制作される本発明の積層
型半導体パッケージ及びその組み立て方法においては下
記のような効果がある。本発明は、チップを個々にパッ
ケージすることができるだけでなく、簡単に複数のチッ
プを積層することができる。その積層のとき、複雑なセ
ラミック基板を制作する必要なく、ＰＣＢ基板にいろん
な種類の半導体チップを装着して使用することができる
ため、総外型サイズを大幅に小さくすることができる。
また、一台の装備で一度に工程することができるため、
工程コストが極めて安い。さらに、各チップが隔離され
ているため、欠陥のある素子を容易に見つけることがで
きる。このため、修理が容易であり、また、必要があれ
ば半導体チップ別に分離することが可能である。
【図面の簡単な説明】
【図１】 メモリ素子において多く用いられるパッケー
ジの形態、大きさ、高さ等を比較した図表。
【図２】 多数のチップを一体化したパッケージの例を
示す図。
【図３】 本発明実施形態の積層型半導体パッケージの
一例を示す断面図。
【図４】 本発明実施形態の積層型半導体パッケージの
一例を示す斜視図。
【図５】 本発明の積層型半導体パッケージのリードが
配列される様子を示す図。
【符号の説明】
１ 半導体チップ、２ ワイヤボンディング、３ エポ
キシ、４ａ 内部リード、４ｂ 外部リード、５ 第１
放熱板、６ エポキシ、７ 支持体、８ 第２放熱板、
９ キャップ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 上部表面上に複数個のワイヤボンディ
    ングパッドを有する半導体チップと、 前記各ワイヤボンディングパッドに電気的に連結されて
    一方向に形成されるリードと、 前記所定のワイヤボンディングパッドに連結されて前記
    半導体チップの熱を外部へ放出する第１放熱板と、 前記半導体チップを中央部に支持し、リードと第１放熱
    板とをそれぞれ相反する方向へ支持する支持体と、 前記支持体内に形成され半導体チップの熱を外部へ放出
    するように支持体の底面部に配置された第２放熱板と、 前記半導体チップの上部に位置してリード及び第１放熱
    板とを支持し半導体チップを保護するキャップと、を備
    えることを特徴とする半導体パッケージ。
  2. 【請求項２】 半導体チップにリードと第１放熱板とが
    取り付けられ、それらが支持体に取り付けられてキャッ
    プで覆われている請求項１記載のパッケージを複数個積
    層させたことを特徴とする積層型半導体パッケージ。
  3. 【請求項３】 上部表面に接着剤を塗布した複数個のワ
    イヤボンディングパッドを有する半導体チップと、第２
    放熱板を有し、半導体チップ、リード及び第１放熱板を
    固定するため所定の位置に接着剤を塗布した支持体及び
    その支持体を覆うキャップを用意するステップと、 半導体チップのワイヤボンディングパッドに複数のリー
    ド及び第１放熱板を配列し、そのリードと第１放熱板を
    配列させた半導体チップを支持体内の所定の位置に配置
    し、リード及び第１放熱板を所定の位置に導き、それら
    を覆うようにキャップを配置するステップと、 上記ステップを経て得られたものに熱を加えて、半導体
    チップのワイヤボンディングパッドにリード及び第１放
    熱板を、リード及び第１放熱板の上部にキャップを記半
    導体チップの下部及びリードの下部に支持体を同時に取
    り付けるステップとを備えることを特徴とする半導体パ
    ッケージの組み立て方法。
JP9346154A 1996-12-16 1997-12-16 半導体パッケージ及びその組み立て方法 Expired - Fee Related JP2863155B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR66223/1996 1996-12-16
KR1019960066223A KR100236016B1 (ko) 1996-12-16 1996-12-16 적층형 반도체 패키지 및 그의 어셈블리 방법

Publications (2)

Publication Number Publication Date
JPH10189835A true JPH10189835A (ja) 1998-07-21
JP2863155B2 JP2863155B2 (ja) 1999-03-03

Family

ID=19488114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9346154A Expired - Fee Related JP2863155B2 (ja) 1996-12-16 1997-12-16 半導体パッケージ及びその組み立て方法

Country Status (3)

Country Link
US (1) US6091142A (ja)
JP (1) JP2863155B2 (ja)
KR (1) KR100236016B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155067A (en) * 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
FR2797348B1 (fr) * 1999-08-02 2001-10-19 Cit Alcatel Procede d'obtention d'un module, a haute densite, a partir de composants electroniques, modulaires, encapsules et module ainsi obtenu
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
KR100649869B1 (ko) * 2000-12-04 2006-11-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US7521788B2 (en) 2004-11-15 2009-04-21 Samsung Electronics Co., Ltd. Semiconductor module with conductive element between chip packages
KR100836645B1 (ko) * 2007-03-06 2008-06-10 삼성전기주식회사 전자 패키지 및 그 제조방법
US9337119B2 (en) 2014-07-14 2016-05-10 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
US9443744B2 (en) 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US9691746B2 (en) 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61270187A (ja) * 1985-05-24 1986-11-29 Fuji Photo Film Co Ltd 感圧記録シ−ト
JPH02138047A (ja) * 1988-11-15 1990-05-28 Mita Ind Co Ltd 給紙装置
JPH02181416A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd 縮小投影露光装置
JP2799408B2 (ja) * 1989-12-22 1998-09-17 株式会社日立製作所 半導体装置及びそれを実装した電子装置
JPH03295265A (ja) * 1990-04-13 1991-12-26 Hitachi Ltd マルチチツプ半導体装置
JP2954725B2 (ja) * 1991-03-19 1999-09-27 株式会社日立製作所 混成集積回路装置およびその製造に用いるリードフレームならびに混成集積回路装置の実装構造
JP2971637B2 (ja) * 1991-06-17 1999-11-08 富士通株式会社 半導体装置
US5773879A (en) * 1992-02-13 1998-06-30 Mitsubishi Denki Kabushiki Kaisha Cu/Mo/Cu clad mounting for high frequency devices
US5471011A (en) * 1994-05-26 1995-11-28 Ak Technology, Inc. Homogeneous thermoplastic semi-conductor chip carrier package
KR960006375A (ko) * 1994-07-22 1996-02-23 이형도 페이저 공중망을 이용한 홈 시큐리티 시스템의 메세지 변경방법
JP3054576B2 (ja) * 1995-04-26 2000-06-19 シャープ株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates

Also Published As

Publication number Publication date
KR100236016B1 (ko) 1999-12-15
JP2863155B2 (ja) 1999-03-03
KR19980047710A (ko) 1998-09-15
US6091142A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
US5620928A (en) Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
US5483024A (en) High density semiconductor package
US6458625B2 (en) Multi chip semiconductor package and method of construction
KR0179803B1 (ko) 리드노출형 반도체 패키지
US5933710A (en) Method of providing electrical connection between an integrated circuit die and a printed circuit board
US5397916A (en) Semiconductor device including stacked die
EP1989739B1 (en) Multiple die integrated circuit package and manufacturing method
KR100621991B1 (ko) 칩 스케일 적층 패키지
JP2863155B2 (ja) 半導体パッケージ及びその組み立て方法
JP2008226863A (ja) くりぬかれた基板を備えるスタック半導体パッケージアセンブリ
KR20040053902A (ko) 멀티 칩 패키지
US20070164403A1 (en) Semiconductor package structure and fabrication method thereof
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
US6190946B1 (en) Fabricating method of semiconductor package
EP0563264B1 (en) Leadless pad array chip carrier
JP4653383B2 (ja) パッケージ化半導体装置およびその製作方法
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
US8779566B2 (en) Flexible routing for high current module application
JP2000223649A (ja) マルチチップ用チップ・スケールｉｃパッケージ
KR0145641B1 (ko) 반도체 집적 회로 장치
KR100386892B1 (ko) 방열기능을갖는멀티스택반도체장치
JP3136274B2 (ja) 半導体装置
KR100788340B1 (ko) 반도체 패키지
KR100708050B1 (ko) 반도체패키지
JPH0936276A (ja) 半導体パッケージ用基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981110

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071211

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees