JP2954725B2 - 混成集積回路装置およびその製造に用いるリードフレームならびに混成集積回路装置の実装構造 - Google Patents

混成集積回路装置およびその製造に用いるリードフレームならびに混成集積回路装置の実装構造

Info

Publication number
JP2954725B2
JP2954725B2 JP5486191A JP5486191A JP2954725B2 JP 2954725 B2 JP2954725 B2 JP 2954725B2 JP 5486191 A JP5486191 A JP 5486191A JP 5486191 A JP5486191 A JP 5486191A JP 2954725 B2 JP2954725 B2 JP 2954725B2
Authority
JP
Japan
Prior art keywords
lead
integrated circuit
circuit device
hybrid integrated
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5486191A
Other languages
English (en)
Other versions
JPH04290466A (ja
Inventor
嘉洋 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP5486191A priority Critical patent/JP2954725B2/ja
Publication of JPH04290466A publication Critical patent/JPH04290466A/ja
Application granted granted Critical
Publication of JP2954725B2 publication Critical patent/JP2954725B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路装置および
その製造に用いるリードフレームならびに混成集積回路
装置の実装構造に関する。
【0002】
【従来の技術】混成集積回路装置は、複数のリードが接
合されたセラミック基板等からなる基板(配線基板)
に、半導体チップを始めとする各種の電子部品を搭載
し、かつ所定部をレジン等によるパッケージによって封
止した構造となっている。なお、混成集積回路装置につ
いては、工業調査会発行「電子材料」1986年5月
号、昭和61年5月1日発行、P34〜P39に記載さ
れている。また、前記配線基板に取り付けられるリード
として、たとえば、工業調査会発行「電子材料」198
5年12月号、昭和60年12月1日発行、広告頁27
3に記載されているように配線基板の縁をクランプする
構造を始めとして各種の構造が開示されている。
【0003】一方、電子機器の高性能化,多機能化に伴
い、電子機器に組み込まれる電子装置も高密度化,高集
積化,小型化が図られている。これら高密度化,高集積
化,小型化を図る高密度実装技術の一つとして、工業調
査会発行「電子材料」1988年9月号、昭和63年9
月1日発行、P22〜P28に記載されているように、
面実装技術(SMT)が紹介されている。この文献に
は、コンピュータ用の電子機器を液体や空気によって冷
却する技術が開示されている。また、基板の冷却対策と
しては、基板としてメタルコア基板,金属ベース基板を
使用することやヒートパイプを使用する等も記載されて
いる。また、工業調査会発行「電子材料」1984年8
月号、昭和59年8月1日発行、P80〜P88には、
セラミックパッケージの外壁にAlフィンを接着し、こ
れによって放熱効果を向上させた製品例が記載されてい
る。
【0004】他方、混成集積回路装置においては、セラ
ミック基板等の配線基板面に印刷抵抗やチップ抵抗が配
設される。これら抵抗は、配線基板の温度上昇によって
特性が低下する。たとえば、京セラ株式会社発行「カタ
ログ:厚膜チップ抵抗器:CAT/2T8306FT
M」には、厚膜チップ抵抗器の負荷軽減曲線が示されて
いて、高温での使用の場合は、負荷軽減曲線に従って印
加電力を軽減する必要がある旨記載されている。
【0005】
【発明が解決しようとする課題】混成集積回路装置も他
の電子装置と同様に高密度化,高集積化,小型化が希求
されている。これら高密度化,高集積化,小型化は熱放
散性を悪化させる傾向にある。混成集積回路装置は、パ
ッケージ内のセラミック基板(配線基板)に各種の電子
部品が搭載され、あるいは印刷抵抗等が形成されてい
る。したがって、混成集積回路装置はその動作時各所で
熱を発生するが、この熱は前記セラミック基板全体に広
がるとともに、接合されたリードを介して電子機器の配
線ボードに直接伝えられて熱放散されたり、あるいはレ
ジンからなるパッケージを伝わって空気中に放散され
る。混成集積回路装置の大型版とも言えるコンピュータ
用の電子機器(モジュール)では、前記文献にも記載さ
れているように、液冷や空冷等によって熱放散を効率的
に行うことができるが、単体製品となる混成集積回路装
置では、小型化の要請もあって、前記のような液冷や空
冷等による強制冷却構造は採用でき難い。また、放熱フ
ィン等の外付け構造も小型化に反するため採用し難い。
【0006】この結果、配線基板の熱放散性は悪くな
り、配線基板は温度上昇を来すことになる。配線基板の
温度上昇は組み込む電子部品の使用条件を厳しくする場
合がある。たとえば、配線基板の表面に形成する印刷抵
抗や搭載されるチップ抵抗は、熱放散性の低下による配
線基板の温度上昇によって印加電力を低くしなければな
らなくなり、所定の出力を得るためには、印刷抵抗の面
積をより大きくしたり、あるいはチップ抵抗を大きくす
る必要が生じ、配線基板が大型化し、混成集積回路装置
の小型化が妨げられることになる。
【0007】本発明の目的は混成集積回路装置の放熱性
向上を図ることにある。
【0008】本発明の他の目的は、小型かつ大出力の混
成集積回路装置を提供することにある。本発明の前記な
らびにそのほかの目的と新規な特徴は、本明細書の記述
および添付図面からあきらかになるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。一主面を有するとともにこの一主面
に導体層の配線パターンを有する絶縁物から成る配線基
板と、この配線基板の一主面に搭載された複数の電子部
品(能動部品および受動部品)と、前記配線基板周縁に
並んで接合された複数のリードと、前記配線基板の一主
および前記複数の電子部品ならびに前記複数のリード
の一部を覆う封止部とを有し、前記並んだ複数のリード
の一部は他のリードに比べて幅広の構造(幅広リード)
となっている。前記幅広構造のリードは電源用リードと
なり、かつ前記幅広構造のリードの前記封止部外に位置
する箇所に支持体に固定するための固定部が設けられて
いる。体的には、前記幅広リードのうちの1本は電源
リードのマイナスリードとなり固定用リードとなってい
る。この固定用リードは、他のリードよりも長く延在す
るとともにその先端部分に孔を有している。このような
混成集積回路装置は、電子機器の配線ボードの接続部、
すなわち取付孔に挿入されるとともに半田によって配線
ボードに機械的かつ電気的に接続される。また、配線ボ
ードの裏面に長く突出した前記固定用リードの先端の固
定部は、電子機器の框体あるいは前記框体内に配設され
たヒートシンクに前記孔を利用してネジ締め固定され
る。他の構成としては、電子機器内に配設された配線ボ
ードと、この配線ボードのリード接続部に混成集積回路
装置のリードを接続する実装構造であって、前記リード
の一部は前記電子機器の放熱体に固定される構成になっ
ている。前記電子機器の放熱体に固定されるリードは前
記混成集積回路装置の固定用リードである。前記電子機
器の放熱体に固定されるリードは前記混成集積回路装置
の幅広構造のリードである。他の構成としては、一主面
を有するとともにこの一主面に導体層の配線パターンを
有するセラミックからなる配線基板と、この配線基板に
搭載された能動部品および受動部品と、前記一主面の配
線パターンに電気的に接続される複数のリードと、前記
能動部品に電気的に接続して設けられ前記複数のリード
と同一列に配 置され、さらに前記複数のリードよりも幅
広構造のリードと、前記配線基板の一主面、前記能動部
品および受動部品を覆う封止部とから成る。 他の構成と
しては、細長のフレームと、このフレームの側面から並
んで延在する複数のリードとからなり、かつ前記リード
の先端部分に配線基板のリード接合パッドに接合可能な
接合部を有するリードフレームであって、前記複数のリ
ードの一部は他のリードに比べて幅広の構造となってい
る。
【0010】本発明の混成集積回路装置の製造に用いら
れるリードフレームは、細長のフレームと、このフレー
ムの一側から並んで延在する複数のリードとからなり、
かつ前記リードの先端部分は配線基板のリード接合パッ
ドに接合可能な一対のクランプ爪からなる接合部を構成
している。また、この種のリードフレームは、そのフレ
ーム部分にガイド用の孔が設けられるが、本発明のリー
ドフレームにあっては、前記幅広リードのうちの固定用
リードとなる幅広リードにおいては、この幅広リードの
延長上のフレーム部分に孔が設けられている。そして、
このようなリードフレームを用いて混成集積回路装置を
製造する場合、パッケージ後に前記リードとフレーム部
分は切断されるが、本発明の場合には、前記固定用リー
ド以外のリードはフレームとリードとの境界部分が切断
されるが、前記固定用リードにあっては固定用リードの
両側延長線に沿ってそれぞれを切断する結果、他のリー
ドよりも長くなるとともに、その先端部分には孔を有す
るようになる。
【0011】本発明の他の実施態様による混成集積回路
装置にあっては、前記幅広リードは、その先端の固定部
が発熱部に近い配線基板部分に固定されている。
【0012】
【作用】上記した本発明の混成集積回路装置の製造方法
によれば、電源リードが複数のリード配列位置に亘る幅
広構造となっているリードフレームを用いること、リー
ドとフレームとの切断にあっては、前記電源リードのマ
イナスリードは孔を有するフレーム部分が残留するよう
にフレームから切断されることから、一部に幅広リード
が得られるとともに、副広でかつ他のリードよりも長い
電源用マイナスリードとしての固定用リードが得られ
る。
【0013】本発明の混成集積回路装置は、電子機器の
配線ボードに組み込まれる際、各リードは配線ボードの
接続部に半田等を介して固定されるが、前記電源リード
はその幅が広くなっていることから、伝熱面積が増大
し、配線基板の熱放散性が高くなる。
【0014】本発明の混成集積回路装置は、電子機器の
配線ボードに組み込まれる際、固定用リードは配線ボー
ドの裏面側に長く突出し、先端固定部はネジによって電
子機器の框体あるいはヒートシンクに固定される結果、
配線基板の熱は框体やヒートシンクに迅速に伝達される
ため、さらに熱放散性が高くなる。
【0015】本発明の混成集積回路装置は、電源リード
が幅広となっていることから、電源インピーダンスの低
減を図ることができる。
【0016】本発明の混成集積回路装置は、幅広リード
の採用および一部の幅広リードの框体やヒートシンクへ
の固定によって配線基板の熱放散性を高めることができ
ることから、配線基板の温度を下げることが可能とな
り、高密度,高集積化が可能となる。
【0017】本発明の混成集積回路装置は、幅広リード
の採用および一部の幅広リードの框体やヒートシンクへ
の固定によって配線基板の熱放散性を高めることができ
ることから、配線基板の温度を下げることが可能とな
り、組み込んだ抵抗を所定出力下で動作させることがで
きる。したがって、本発明によれば抵抗の高出力化も達
成できる。
【0018】本発明の混成集積回路装置は、幅広リード
の採用および一部の幅広リードの框体やヒートシンクへ
の固定によって配線基板の熱放散性を高めることができ
ることから、配線基板の温度低下が可能となり、印刷抵
抗の面積低減あるいは小型のチップ抵抗の使用が可能と
なり、その分配線基板のサイズを小さくでき、混成集積
回路装置の小型化が達成できる。
【0019】本発明による幅広リードを発熱部に近い配
線基板部分に固定した構造の混成集積回路装置にあって
は、発熱部の熱を幅広リードによって迅速にパッケージ
外部に放散できることから熱放散性をさらに高めること
ができる。
【0020】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による混成集積回
路装置の概要を示す模式的平面図、図2は同じく混成集
積回路装置の実装におけるリードの固定状態を示す断面
図、図3は同じく幅広リードの固定状態を示す断面図、
図4は同じく幅広リードの他の固定状態を示す断面図、
図5は本発明の混成集積回路装置の製造に用いられるリ
ードフレームの平面図、図6は同じくリードフレームの
断面図、図7は本発明の混成集積回路装置の製造状態を
示す平面図である。
【0021】本発明の混成集積回路装置1は、外観的に
は図1に示すように、レジンからなる薄型矩形状のパッ
ケージ(封止部)2と、パッケージ2の一側から突出す
る複数のリード3とからなっている。リード3は一定ピ
ッチで配列される通常の細いリード4と、前記幅の広い
幅広リード5とからなっている。この実施例ではこの幅
広リード5は電源リードとなり、図の左方がプラス
(+)リード,右方がマイナス(−)リードとなってい
る。これら幅広リード5は一定ピッチで並ぶ少なくとも
隣接するリード配列位置(複数の配列位置)に亘る広い
幅となっている。また、前記幅広リード5のうちの電源
マイナスリードは他のリード3よりも長くなり、固定リ
ード6を構成する。そして、この長くなった部分には孔
7が設けられ固定部8が形成されている。この固定部8
は後述するがこの混成集積回路装置1の実装時に放熱体
に固定される部分となり、たとえば、前記孔7を利用し
てネジ止めされる。
【0022】一方、前記パッケージ2内にはセラミック
基板からなる配線基板10が配設されている。この配線
基板10はその表裏面(主面)にそれぞれ導体層11が
所望パターンに形成されるとともに、表裏の導体層11
は配線基板10を貫通して設けられたスルーホールに充
填された図示しない導体によって電気的に接続されてい
る。また、前記導体層11は配線基板10の一側にそれ
ぞれリード接合パッド12を形成し、これらリード接合
パッド12に幅広リード5を含む所定のリード3が接合
されている。これらリード3は図2および図6に示すよ
うに、接合端部はやや幅広となるとともに中央で分断さ
れて2本のクランプ爪13を形成している。このクラン
プ爪13は図6に示すように、相互に逆方向に階段状に
一段折り曲げられ、弾力的に前記配線基板10を挟むよ
うになっている。また、特に図示はしないが、前記クラ
ンプ爪13はリード接合パッド12に半田あるいは他の
鑞材によって固定されている。
【0023】他方、前記配線基板10にあっては、所定
の前記導体層11間にチップ抵抗14やチップコンデン
サ15等の単体の電子部品が搭載されるとともに、導体
層11で形成されたチップ用パッド16上には、IC等
を構成する半導体チップ17が固定されている。また、
前記半導体チップ17の図示しない電極と導体層11と
は導電性のワイヤ18で電気的に接続されている。
【0024】このような混成集積回路装置1は、各種電
子機器の配線ボード20に実装されると、前記リード各
部の固定状態は図2〜図4に示されるような構造とな
る。すなわち、図3は前記固定リード6の接続固定状態
を示すものである。固定リード6は電子機器の框体(支
持体)21内に配設された配線ボード20に設けられた
取付孔22に挿入されるとともに、半田23で配線ボー
ド20に固定される。配線ボード20は図示しないがそ
の表面に所望の配線パターンが形成され、前記半田23
によってリード3と前記配線パターンとを電気的に接続
する。また、前記固定リード6は他のリード3よりも長
く形成されているため、前記配線ボード20の裏面側に
長く突出する。そこで、この配線ボード20の裏面側に
突出した固定リード6の固定部8は、折り曲げられて前
記框体21にネジ24を利用して固定される。この框体
21は放熱体の役割を果たす。図4は固定リード6にお
ける固定部8の他の固定状態を示すものであり、この図
では固定リード6は折り曲げられることなく直接框体2
1内に配設されたヒートシンク(放熱体)25にネジ止
めされている。
【0025】他方、図2は固定リード6に比較して短い
細いリード4および幅広リード5の固定構造であり、図
3図および図4と同様に前記細いリード4および幅広リ
ード5は、配線ボード20の取付孔22に半田23を介
して機械的かつ電気的に接続されている。
【0026】つぎに、このような混成集積回路装置1の
製造(組立)について説明する。混成集積回路装置1の
組立においては、図5に示されるようなリードフレーム
30が用意される。このリードフレーム30は薄い熱伝
導性の優れた金属板をエッチングやプレスすることによ
って形成される。リードフレーム30は細長いフレーム
31と、このフレーム31の一側からフレーム31に直
交する方向に延在する複数のリード3とからなり、これ
が単位リードフレームとなり、単一の混成集積回路装置
1の組立に使用される。リード3は一定ピッチに延在す
る細いリード4と、この細いリード4よりは遙かに太い
(幅広)の幅広リード5とがある。この幅広リード5
は、複数のリード配列位置に亘る幅広構造となってい
て、図では隣合う2本の細いリード4の配列位置に亘っ
て設けられている。この例では、左側の幅広リード5が
電源用プラスリード、右側の幅広リード5が電源用マイ
ナスリードはして使用される。この結果、リード幅が広
いことから、電源インピーダンスの低減が図れるリード
となる。前記フレーム31には、リードフレーム30の
移送位置決め等の際利用される孔7が設けられている
が、このリードフレーム30にあっては、前記幅広リー
ド5が形成される部分に前記孔7が設けられている。そ
して、この孔7は前記電源用マイナスリードにあって
は、電源用マイナスリードが框体21や取付孔22等の
支持体に固定される際のネジ固定用のネジ孔として利用
されるようになっている。一方、前記リード3の先端
は、図5および図6に示すように、やや幅広となるとと
もに中央で分断されて2本のクランプ爪13となってい
る。このクランプ爪13は図6に示すように、相互に逆
方向に階段状に一段折り曲げられ、弾力的に前記配線基
板10を挟むようになっている。
【0027】混成集積回路装置1の組立においては、図
7に示されるような配線基板10が用意され、この配線
基板10に前記リードフレーム30が取り付けられる。
この配線基板10はその表裏面にそれぞれ導体層11が
所望パターンに形成されるとともに、表裏の導体層11
は配線基板10を貫通して設けられたスルーホールに充
填された図示しない導体によって電気的に接続されてい
る。また、前記導体層11は配線基板10の一側にそれ
ぞれリード接合パッド12を有している。そこで、前記
配線基板10の一側の各リード接合パッド12部分に、
リードフレーム30の各先端部をそれぞれ一対のクラン
プ爪13を利用して挟み込んで取り付ける。その後、リ
ード3の先端部分は半田や鑞材でリード接合パッド12
に固定される。
【0028】つぎに、前記導体層11の所定部には電子
部品が搭載固定される。すなわち、前記配線基板10に
あっては、所定の前記導体層11間にチップ抵抗14や
チップコンデンサ15等の単体の電子部品が搭載される
とともに、導体層11で形成されたチップ用パッド16
上には、IC等を構成する半導体チップ17が固定され
る。また、前記半導体チップ17の図示しない電極と導
体層11とは導電性のワイヤ18で電気的に接続され
る。
【0029】つぎに、前記リードフレーム30の所定
部、すなわち、配線基板10およびこの配線基板10に
固定された電子部品やリード3の配線基板10との接合
部分はレジンモールドによるパッケージ2によってパッ
ケージされる。
【0030】つぎに、前記リード3とフレーム31との
切断が行われる。このリード切断は、図7の一点鎖線で
示すようにリード3とフレーム31の境界部分で切断が
行われるが、前記電源用マイナスリード、すなわち図中
右側の幅広リード5だけは、図7の二点鎖線で示すよう
に、幅広リード5の両側縁の延長線部分で切断する。こ
の結果、右端の幅広リード5だけ他のリード3よりも長
くなる。また、このリード3の先端は前記孔7が設けら
れたフレーム部分によって形成されるため、先端部に孔
7を有する固定部8が形成されることになる。これによ
って図1に示されるような混成集積回路装置1が製造さ
れる。
【0031】このような実施例によれば、つぎのような
効果が得られる。 (1)本発明の混成集積回路装置は、電子機器の配線ボ
ードに組み込まれる際、各リードは配線ボードの接続部
に半田等を介して固定されるが、前記電源リードはその
幅が広くなっていることから、伝熱面積が増大し、配線
基板の熱放散性が高くなるという効果が得られる。
【0032】(2)本発明の混成集積回路装置は、電子
機器の配線ボードに組み込まれる際、固定用リードは配
線ボードの裏面側に長く突出し、先端固定部はネジによ
って電子機器の框体あるいはヒートシンクに固定される
結果、配線基板部分の熱は各リードを介して配線ボード
に伝達されるばかりでなく、電子機器の框体やヒートシ
ンクにも伝達されるため、さらに熱放散性が高くなると
いう効果が得られる。
【0033】(3)上記(2)により、本発明の混成集
積回路装置は、配線基板の熱放散性を高めることができ
ることから、配線基板の温度を下げることが可能とな
り、より多くの電子部品を搭載することができ、高密
度,高集積化が可能となるという効果が得られる。
【0034】(4)上記(2)により、本発明の混成集
積回路装置は、配線基板の熱放散性を高めることができ
ることから、配線基板の温度を下げることが可能とな
り、組み込んだ抵抗を所定出力下で動作させることがで
きるという効果が得られる。
【0035】(5)上記(2)により、本発明の混成集
積回路装置は、配線基板の温度の低減が達成できること
から、抵抗もより大きなものを組み込めることになり、
高出力化が達成できるという効果が得られる。
【0036】(6)上記(2)により、本発明の混成集
積回路装置は、配線基板の温度の低減が達成できること
から、組み込む印刷抵抗の面積低減あるいはチップ抵抗
の小型化が可能となり、その分配線基板に多くの電子部
品の搭載やチャンネル回路の形成が行え、高密度・高集
積化が達成できるという効果が得られる。
【0037】(7)上記(2)により、本発明の混成集
積回路装置は、配線基板の温度の低減が達成できること
から、組み込む印刷抵抗の面積低減あるいはチップ抵抗
の小型化が可能となり、その分配線基板のサイズを小さ
くでき、混成集積回路装置の小型化が達成できるという
効果が得られる。
【0038】本発明の混成集積回路装置は、電源リード
が幅広となっていることから、電源インピーダンスの低
減を図ることができるという効果が得られる。
【0039】(8)上記(1)〜(7)により、本発明
によれば熱放散性の高い電子装置を提供することができ
ることから、高出力で小型な混成集積回路装置を提供す
ることができるという相乗効果が得られる。
【0040】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
図8は発熱部となるチップ抵抗14や半導体チップ17
に近接させて幅広リード5を配設したものである。これ
により、混成集積回路装置の熱放散性の向上を図ること
ができる。
【0041】図9は本発明をデュアルライン型の混成集
積回路装置1に適用した例であり、前記実施例同様な効
果が得られる。この混成集積回路装置1のパッケージ2
は、特に図示はしてないが、配線基板を被うレジンと、
このレジンを被うプラスチックケースからなる二重構造
となっている。また、本発明は必ずしも単体の混成集積
回路装置に限定されるものではなく、モジュール等他の
電子装置にも適用できる。また、配線基板としては、セ
ラミック基板以外の配線基板でも前記実施例同様に適用
でき同様な効果が得られる。
【0042】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である混成集
積回路装置の製造技術に適用した場合について説明した
が、それに限定されるものではない。本発明は少なくと
も配線基板に複数の電子部品を搭載した電子装置には適
用できる。
【0043】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明の混成集積回路装置は、一部
のリードの幅が複数のリード配列位置に亘る幅広構造と
なっていることから、熱伝導面積が大きくなり、放熱特
性が向上する。また、前記幅広リードのうちの一つは放
熱体となる電子機器の框体やヒートシンクに固定される
ことから、さらに混成集積回路装置の熱放散性が高くな
る。
【図面の簡単な説明】
【図1】本発明の一実施例による混成集積回路装置の概
要を示す模式的平面図である。
【図2】本発明による混成集積回路装置の実装における
リードの固定状態を示す断面図である。
【図3】本発明による混成集積回路装置の実装における
幅広リードの固定状態を示す断面図である。
【図4】本発明による混成集積回路装置の実装における
幅広リードの他の固定状態を示す断面図である。
【図5】本発明の混成集積回路装置の製造に用いられる
リードフレームの平面図である。
【図6】本発明の混成集積回路装置の製造に用いられる
リードフレームの断面図である。
【図7】本発明の混成集積回路装置の製造状態を示す平
面図である。
【図8】本発明の他の実施例による混成集積回路装置の
概要を示す模式的平面図である。
【図9】本発明の他の実施例による混成集積回路装置を
示す斜視図である。
【符号の説明】
1…混成集積回路装置、2…パッケージ、3…リード
3、4…細いリード4、5…幅広リード5、6…固定リ
ード6、7…孔、8…固定部、10…配線基板、11…
導体層、12…リード接合パッド、13…クランプ爪、
14…チップ抵抗、15…チップコンデンサ、16…チ
ップ用パッド、17…半導体チップ、18…ワイヤ、2
0…配線ボード、21…框体、22…取付孔、23…半
田、24…ネジ、25…ヒートシンク、30…リードフ
レーム、31…フレーム。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 23/50 H01L 23/40

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 一主面を有するとともにこの一主面に導
    体層の配線パターンを有する絶縁物から成る配線基板
    と、この配線基板の一主面に搭載された複数の電子部品
    と、前記配線基板周縁に並んで接合された複数のリード
    と、前記配線基板の一主面および前記複数の電子部品
    らびに前記複数のリードの一部を覆う封止部とを有し、
    前記並んだ複数のリードの一部は他のリードに比べて幅
    広の構造となるとともに、前記幅広構造のリードは電源
    用リードとなり、かつ前記幅広構造のリードの前記封止
    部外に位置する箇所に支持体に固定するための固定部が
    設けられていることを特徴とする混成集積回路装置。
  2. 【請求項2】 電子機器内に配設された配線ボードと、
    この配線ボードのリード接続部に混成集積回路装置のリ
    ードを接続する実装構造であって、前記リードの一部は
    前記電子機器の放熱体に固定されることを特徴とする混
    成集積回路装置の実装構造。
  3. 【請求項3】 前記電子機器の放熱体に固定されるリー
    ドは前記混成集積回路装置の固定用リードであることを
    特徴とする請求項2に記載の混成集積回路装置の実装構
    造。
  4. 【請求項4】 前記電子機器の放熱体に固定されるリー
    ドは前記混成集積回路装置の幅広構造のリードであるこ
    とを特徴とする請求項2に記載の混成集積回路装置の実
    装構造。
  5. 【請求項5】 一主面を有するとともにこの一主面に導
    体層の配線パターンを有するセラミックからなる配線基
    板と、この配線基板に搭載された能動部品および受動部
    品と、前記一主面の配線パターンに電気的に接続される
    複数のリードと、前記能動部品に電気的に接続して設け
    られ前記複数のリードと同一列に配置され、さらに前記
    複数のリードよりも幅広構造のリードと、前記配線基板
    の一主面、前記能動部品および受動部品を覆う封止部と
    から成ることを特徴とする混成集積回路装置。
  6. 【請求項6】 細長のフレームと、このフレームの側面
    から並んで延在する複数のリードとからなり、かつ前記
    リードの先端部分に配線基板のリード接合パッドに接合
    可能な接合部を有するリードフレームであって、前記複
    数のリードの一部は他のリードに比べて幅広の構造とな
    っていることを特徴とするリードフレーム。
JP5486191A 1991-03-19 1991-03-19 混成集積回路装置およびその製造に用いるリードフレームならびに混成集積回路装置の実装構造 Expired - Fee Related JP2954725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5486191A JP2954725B2 (ja) 1991-03-19 1991-03-19 混成集積回路装置およびその製造に用いるリードフレームならびに混成集積回路装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5486191A JP2954725B2 (ja) 1991-03-19 1991-03-19 混成集積回路装置およびその製造に用いるリードフレームならびに混成集積回路装置の実装構造

Publications (2)

Publication Number Publication Date
JPH04290466A JPH04290466A (ja) 1992-10-15
JP2954725B2 true JP2954725B2 (ja) 1999-09-27

Family

ID=12982373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5486191A Expired - Fee Related JP2954725B2 (ja) 1991-03-19 1991-03-19 混成集積回路装置およびその製造に用いるリードフレームならびに混成集積回路装置の実装構造

Country Status (1)

Country Link
JP (1) JP2954725B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236016B1 (ko) * 1996-12-16 1999-12-15 구자홍 적층형 반도체 패키지 및 그의 어셈블리 방법
US5834837A (en) * 1997-01-03 1998-11-10 Lg Semicon Co., Ltd. Semiconductor package having leads with step-shaped dimples
JP2015156423A (ja) * 2014-02-20 2015-08-27 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPH04290466A (ja) 1992-10-15

Similar Documents

Publication Publication Date Title
JP4037589B2 (ja) 樹脂封止形電力用半導体装置
KR100208053B1 (ko) 집적회로장치
JP3281220B2 (ja) 回路モジュールの冷却装置
JP2744685B2 (ja) 半導体装置
JPH09139461A (ja) 半導体パワーモジュール
JP3603354B2 (ja) 混成集積回路装置
JP2001284524A (ja) 電力用半導体モジュール
JP2954725B2 (ja) 混成集積回路装置およびその製造に用いるリードフレームならびに混成集積回路装置の実装構造
JPH04171994A (ja) 駆動部品
JP2801810B2 (ja) 樹脂封止型半導体装置
EP0509732A2 (en) Semiconductor device attached on a substrate
JPH06252573A (ja) 回路基板の筐体取付構造、および回路基板
JP2812014B2 (ja) 半導体装置
JP6961902B2 (ja) 部品実装体及び電子機器
JP3253154B2 (ja) 半導体装置用パッケージ及び半導体装置
US5031071A (en) Heat spreading device for component leads
JPH10247702A (ja) ボールグリッドアレイパッケージ及びプリントボード
JP2736161B2 (ja) 半導体装置
JPH0922970A (ja) 電子部品
JP2002151634A (ja) 基板放熱装置
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JPH11220074A (ja) 半導体装置
JPH03238852A (ja) モールド型半導体集積回路
JP3959839B2 (ja) 半導体装置の製造方法
JPS6329413B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees