JPH04363901A - 高周波、マイクロ波用混成集積回路及びその製造方法 - Google Patents
高周波、マイクロ波用混成集積回路及びその製造方法Info
- Publication number
- JPH04363901A JPH04363901A JP2317919A JP31791990A JPH04363901A JP H04363901 A JPH04363901 A JP H04363901A JP 2317919 A JP2317919 A JP 2317919A JP 31791990 A JP31791990 A JP 31791990A JP H04363901 A JPH04363901 A JP H04363901A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- base material
- conductor
- transmission line
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004020 conductor Substances 0.000 claims abstract description 46
- 230000005540 biological transmission Effects 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 15
- 238000007789 sealing Methods 0.000 claims description 11
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高周波、マイクロ波に適用される混成集積
回路及びその製造方法に関するものである。
回路及びその製造方法に関するものである。
従来、この種の混成集積回路は第９図、第１０図に示
すものがある。これは、誘電体のセラミックからなる基
材１の裏面に接地用導体２を付してマイクロストリップ
ライン等の伝送線路部（以下単に伝送線路部と略称する
）３が形成されている。
すものがある。これは、誘電体のセラミックからなる基
材１の裏面に接地用導体２を付してマイクロストリップ
ライン等の伝送線路部（以下単に伝送線路部と略称する
）３が形成されている。
この基材３の表面には導体４、ビアホール５が形成され
ている。そして、伝送線路部３の表面には複数個の高周
波又はマイクロ波用の回路チップ６が配され、導体４、
ビアホール５にリード線７で接続されている。一方、こ
の伝送線路部３は主基板（図示せず）に接合され接地用
導体２が接地されるようになっている。
ている。そして、伝送線路部３の表面には複数個の高周
波又はマイクロ波用の回路チップ６が配され、導体４、
ビアホール５にリード線７で接続されている。一方、こ
の伝送線路部３は主基板（図示せず）に接合され接地用
導体２が接地されるようになっている。
ここで、一般に伝送線路部３にマイクロストリップライ
ンを形成する場合、特性インピーダンスは第１１図で示
すように導体４のライン幅Ｗ、基材１の厚さｔ、基材１
の誘電率εで決まる。
ンを形成する場合、特性インピーダンスは第１１図で示
すように導体４のライン幅Ｗ、基材１の厚さｔ、基材１
の誘電率εで決まる。
そこで、特性インピーダンスを同一として装置を小型化
にする場合は、ライン幅Ｗを細くし、且つ基材１の厚さ
をを薄くすればよい。
にする場合は、ライン幅Ｗを細くし、且つ基材１の厚さ
をを薄くすればよい。
しかしながら、上述の従来例にあっては、混成集積回路
全体の小型化の要望に応えるために基材１の厚さｔを薄
くしようとすると、すでに従前の厚さｔが一般に０．５
〜０．６３５ｍｍであるため、機械的強度の低下をもた
らす。即ち、セラミック等の基材１は厚さが薄くなると
機械的強度が低下し取扱いが困難となり、小型化が不可
能であるという問題点があった。
全体の小型化の要望に応えるために基材１の厚さｔを薄
くしようとすると、すでに従前の厚さｔが一般に０．５
〜０．６３５ｍｍであるため、機械的強度の低下をもた
らす。即ち、セラミック等の基材１は厚さが薄くなると
機械的強度が低下し取扱いが困難となり、小型化が不可
能であるという問題点があった。
そこで、本発明は、上記問題点に鑑みなされたものであ
り、全体的に小型化可能な高周波、マイクロ波用混成集
積回路及びその製造方法を提供することを目的とする。
り、全体的に小型化可能な高周波、マイクロ波用混成集
積回路及びその製造方法を提供することを目的とする。
本発明における上記目的を達成させるための手段は、
マイクロストリップライン等の伝送線路部と半導体や集
積回路のチップ及び接地用導体とを配し、前記半導体や
集積回路のチップを前記マイクロストリップライン等の
伝送線路部の導体及び、接地用導体に接続して成る高周
波、マイクロ波用混成集積回路において、前記マイクロ
ストリップライン等の伝送線路部は前記接地用導体を基
材と薄い基材とで挟んで形成し、前記薄い基材には前記
接地用導体が露出する凹部を形成し、前記凹部に前記回
路チップを配して構成したものであり、薄く基材上に導
体を形成する工程と、前記薄く基材を接地用導体を挟ん
で基材と一体にする工程と、前記薄く基材上に凹部を形
成する工程と、前記凹部に半導体や集積回路のチップを
配する工程と、前記半導体や集積回路のチップと前記導
体、前記接地用導体とを電気的に接続する工程と、気密
封止する工程とからなる高周波、マイクロ波用混成集積
回路の製造方法としたものである。
マイクロストリップライン等の伝送線路部と半導体や集
積回路のチップ及び接地用導体とを配し、前記半導体や
集積回路のチップを前記マイクロストリップライン等の
伝送線路部の導体及び、接地用導体に接続して成る高周
波、マイクロ波用混成集積回路において、前記マイクロ
ストリップライン等の伝送線路部は前記接地用導体を基
材と薄い基材とで挟んで形成し、前記薄い基材には前記
接地用導体が露出する凹部を形成し、前記凹部に前記回
路チップを配して構成したものであり、薄く基材上に導
体を形成する工程と、前記薄く基材を接地用導体を挟ん
で基材と一体にする工程と、前記薄く基材上に凹部を形
成する工程と、前記凹部に半導体や集積回路のチップを
配する工程と、前記半導体や集積回路のチップと前記導
体、前記接地用導体とを電気的に接続する工程と、気密
封止する工程とからなる高周波、マイクロ波用混成集積
回路の製造方法としたものである。
本発明では、マイクロストリップライン等の伝送線路
部が接地用導体を基材と薄い基材で挟んで形成されるこ
とにより導体を小さくすることを図っている。また、薄
く基材に接地用導体が露出する凹部を形成し、この凹部
に半導体や集積回路のチップを配し、回路チップ、リー
ド線のマイクロストリップライン等の伝送線路部におけ
る基板最上層上方への突出量の減少を図っている。
部が接地用導体を基材と薄い基材で挟んで形成されるこ
とにより導体を小さくすることを図っている。また、薄
く基材に接地用導体が露出する凹部を形成し、この凹部
に半導体や集積回路のチップを配し、回路チップ、リー
ド線のマイクロストリップライン等の伝送線路部におけ
る基板最上層上方への突出量の減少を図っている。
以下、本発明の一実施例を図面に基づいて説明する。
第１図、第２図は混成集積回路の要部を示す。
伝送線路部３は薄い基材８と比較的厚い基材９とで接地
用導体２を挟むことにより形成されている。
用導体２を挟むことにより形成されている。
この伝送線路部３は、第３図で示すように、厚さｔ′が
０．０２ｍｍ〜０．２ｍｍの薄い基材８を選定できる。
０．０２ｍｍ〜０．２ｍｍの薄い基材８を選定できる。
一方、導体４は同一インピーダンス特性を維持するため
に狭い幅Ｗ′のものとなる。
に狭い幅Ｗ′のものとなる。
上記伝送線路部３の表面には、接地用導体２が露出する
凹部１０が形成されている。この凹部１０には半導体や
集積回路（ＩＣ）のチップ（以下単にチップと略称する
）６が配されている。またマイクロストリップライン等
の伝送線路部３の基板最上層には、ビアホール５が形成
されている。そして、回路チップ６は、導体４、ビアホ
ール５及び接地用導体２とリード線７によって接続され
ている。接地用導体２は基材３を主基板に接合すること
によって接地される。
凹部１０が形成されている。この凹部１０には半導体や
集積回路（ＩＣ）のチップ（以下単にチップと略称する
）６が配されている。またマイクロストリップライン等
の伝送線路部３の基板最上層には、ビアホール５が形成
されている。そして、回路チップ６は、導体４、ビアホ
ール５及び接地用導体２とリード線７によって接続され
ている。接地用導体２は基材３を主基板に接合すること
によって接地される。
次に、その製造方法の一実施例を第４図によって説明す
る。
る。
ステップ２０において、マイクロストリップライン等の
回路パターンを形成したアルミナフィルムグリーンシー
トを用意し、ステップ２１において金型打ち抜きを行な
い、ステップ２２において回路パターンを形成し、ステ
ップ２３において回路パターンを薄い基材８に張り合せ
、ステップ２４において焼結し、ステップ２５において
ビアホール５、凹部１０をレーザ加工で形成する。その
後、ステップ２６で薄膜法、厚膜法等で導体４等の回路
パターンを形成し、ステップ２７において基材８と基材
９とをガラス、有機接着剤又は半田等により接合し、ス
テップ２８において薄膜法、厚膜法等により凹部１０に
チップ６を配する。ステップ２９においてダンボンディ
ングワイヤーボンデングにより回路チップ６と１体４、
ビアホール５、接地用導体２とをリード線で接続し、ス
テップ３０で容器への気密封止を行い完成させる。
回路パターンを形成したアルミナフィルムグリーンシー
トを用意し、ステップ２１において金型打ち抜きを行な
い、ステップ２２において回路パターンを形成し、ステ
ップ２３において回路パターンを薄い基材８に張り合せ
、ステップ２４において焼結し、ステップ２５において
ビアホール５、凹部１０をレーザ加工で形成する。その
後、ステップ２６で薄膜法、厚膜法等で導体４等の回路
パターンを形成し、ステップ２７において基材８と基材
９とをガラス、有機接着剤又は半田等により接合し、ス
テップ２８において薄膜法、厚膜法等により凹部１０に
チップ６を配する。ステップ２９においてダンボンディ
ングワイヤーボンデングにより回路チップ６と１体４、
ビアホール５、接地用導体２とをリード線で接続し、ス
テップ３０で容器への気密封止を行い完成させる。
尚、上記製造方法においては、ステップ２１の金型打ち
抜き工程から直接ステップ２４の焼結工程に移行しても
よく、また、ステップ２３の張り合わせ工程から直接ス
テップ２５のレーザ加工工程に移行してもよい。
抜き工程から直接ステップ２４の焼結工程に移行しても
よく、また、ステップ２３の張り合わせ工程から直接ス
テップ２５のレーザ加工工程に移行してもよい。
第５図、第６図は本発明における気密封止の第１の例を
示す。これは、伝送線路部３上に誘電体の基材３１から
なり上面に接地用導体２′が付された基枠３２を有する
ものである。この基枠３２上には金属キャップ３３が付
され、気密封止されるようになっている。この封止は、
パラレルシーム、有機接着剤、半田、ガラス等によって
行う。
示す。これは、伝送線路部３上に誘電体の基材３１から
なり上面に接地用導体２′が付された基枠３２を有する
ものである。この基枠３２上には金属キャップ３３が付
され、気密封止されるようになっている。この封止は、
パラレルシーム、有機接着剤、半田、ガラス等によって
行う。
第７図は本発明における気密封止の第２の例を示す。こ
れは、金属製封止用容器４０を用意し、これに端子４１
を設け、この端子４１と導体４とを接続したものである
。
れは、金属製封止用容器４０を用意し、これに端子４１
を設け、この端子４１と導体４とを接続したものである
。
第８図は本発明における気密封止の第３の例を示す。こ
れは第８図（Ａ）で示すようにセラミック製のキャップ
５０を用意し、第８図（Ｂ）で示すようにキャップ５０
で伝送線路部３上を気密封止したものである。この封止
はガラス、有機接着剤等によって行う。
れは第８図（Ａ）で示すようにセラミック製のキャップ
５０を用意し、第８図（Ｂ）で示すようにキャップ５０
で伝送線路部３上を気密封止したものである。この封止
はガラス、有機接着剤等によって行う。
このようにして伝送線路部３の基材８が薄くなり、導体
４を小さくできる。一方、基材８は薄くても別途基材９
と一体化されているため、伝送線路部３自体の機械的強
度の劣化を生じない。
４を小さくできる。一方、基材８は薄くても別途基材９
と一体化されているため、伝送線路部３自体の機械的強
度の劣化を生じない。
チップ６は凹部１０内に配され、その伝送線路部３の基
板最上層上方への突出量が少ない。また、リード線７は
ループ状になるが、その突出高さ、長さも少ない。
板最上層上方への突出量が少ない。また、リード線７は
ループ状になるが、その突出高さ、長さも少ない。
上述した本発明によれば、特性インピーダンスを所定
の値に維持した状態で導体を小さくでき、また、半導体
や集積回路のチップ、リード線のマイクロストリップラ
イン等の伝送線路からの突出量を減少せしめることがで
きるため、全体的に小型の高周波、マイクロ波用混成集
積回路を得ることができる。また、その製造に当り薄い
基材の加工が容易であり、しかも不良率の少ない製造方
法が得られる。
の値に維持した状態で導体を小さくでき、また、半導体
や集積回路のチップ、リード線のマイクロストリップラ
イン等の伝送線路からの突出量を減少せしめることがで
きるため、全体的に小型の高周波、マイクロ波用混成集
積回路を得ることができる。また、その製造に当り薄い
基材の加工が容易であり、しかも不良率の少ない製造方
法が得られる。
第１図は本発明の混成集積回路の要部を示す斜視図、
第２図は第１図のＡ−Ａ線断面図、第３図は本発明にお
けるマイクロストリップライン等の伝送線路部の説明図
、第４図は本発明における混成集積回路の製造方法の一
例を示す工程図、第５図は本発明の混成集積回路の気密
封止の第１の例を示す斜視図、第６図は第５図における
完成された混成集積回路の断面図、第６図は同じく本発
明の混成集積回路の気密封止の第２の例を示す一部を切
断した斜視図、第８図（Ａ）、（Ｂ）は同じく本発明の
混成集積回路の気密封止の第３の例を示す斜視図、第９
図は従来の混成集積回路の要部を示す斜視図、第１０図
は第９図のＡ−Ａ線断面図、第１１図は従来のマイクロ
ストリップライン等の伝送線路部の説明図である。 ２……接地用導体、３……マイクロストリップライン等
の伝送線路部、４……導体、６……半導体や集積回路の
チップ、７……リード線、８……薄い基材、９……基材
、１０……凹部。
第２図は第１図のＡ−Ａ線断面図、第３図は本発明にお
けるマイクロストリップライン等の伝送線路部の説明図
、第４図は本発明における混成集積回路の製造方法の一
例を示す工程図、第５図は本発明の混成集積回路の気密
封止の第１の例を示す斜視図、第６図は第５図における
完成された混成集積回路の断面図、第６図は同じく本発
明の混成集積回路の気密封止の第２の例を示す一部を切
断した斜視図、第８図（Ａ）、（Ｂ）は同じく本発明の
混成集積回路の気密封止の第３の例を示す斜視図、第９
図は従来の混成集積回路の要部を示す斜視図、第１０図
は第９図のＡ−Ａ線断面図、第１１図は従来のマイクロ
ストリップライン等の伝送線路部の説明図である。 ２……接地用導体、３……マイクロストリップライン等
の伝送線路部、４……導体、６……半導体や集積回路の
チップ、７……リード線、８……薄い基材、９……基材
、１０……凹部。
Claims (2)
- 【請求項１】マイクロストリップライン等の伝送線路部
と 半導体や集積回路のチップ及び接地用導体とを配し、前
記半導体や集積回路のチップを前記マイクロストリップ
ライン等の伝送線路部の導体及び、接地用導体に接続し
て成る高周波、マイクロ波用混成集積回路において、前
記マイクロストリップライン等の伝送線路部は前記接地
用導体を基材と薄い基材とで挟んで形成し、前記薄い基
材には前記接地用導体が露出する凹部を形成し、前記凹
部に前記半導体や集積回路のチップを配して構成したこ
とを特徴とする高周波、マイクロ波用混成集積回路。 - 【請求項２】薄い基材上に導体を形成する工程と、前記
薄 い基材を接地用導体を挟んで基材と一体にする工程と、
前記薄い基材上に凹部を形成する工程と、前記凹部に半
導体や集積回路のチップを配する工程と、前記半導体や
集積回路のチップと前記導体、前記接地用導体とを電気
的に接続する工程と、気密封止する工程とからなること
を特徴とする高周波、マイクロ波用混成集積回路の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317919A JPH04363901A (ja) | 1990-11-26 | 1990-11-26 | 高周波、マイクロ波用混成集積回路及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317919A JPH04363901A (ja) | 1990-11-26 | 1990-11-26 | 高周波、マイクロ波用混成集積回路及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04363901A true JPH04363901A (ja) | 1992-12-16 |
Family
ID=18093512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317919A Pending JPH04363901A (ja) | 1990-11-26 | 1990-11-26 | 高周波、マイクロ波用混成集積回路及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04363901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008111391A1 (ja) * | 2007-03-14 | 2008-09-18 | Mitsubishi Electric Corporation | 高周波パッケージ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318802A (ja) * | 1987-06-22 | 1988-12-27 | Sumitomo Electric Ind Ltd | 集積回路パツケ−ジ |
| JPH01314403A (ja) * | 1988-06-15 | 1989-12-19 | Fujitsu Ltd | マイクロ波・ミリ波モジュール |
| JPH0262064A (ja) * | 1988-08-29 | 1990-03-01 | Fujitsu Ltd | セラミックパッケージ |
-
1990
- 1990-11-26 JP JP2317919A patent/JPH04363901A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318802A (ja) * | 1987-06-22 | 1988-12-27 | Sumitomo Electric Ind Ltd | 集積回路パツケ−ジ |
| JPH01314403A (ja) * | 1988-06-15 | 1989-12-19 | Fujitsu Ltd | マイクロ波・ミリ波モジュール |
| JPH0262064A (ja) * | 1988-08-29 | 1990-03-01 | Fujitsu Ltd | セラミックパッケージ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008111391A1 (ja) * | 2007-03-14 | 2008-09-18 | Mitsubishi Electric Corporation | 高周波パッケージ |
| JPWO2008111391A1 (ja) * | 2007-03-14 | 2010-06-24 | 三菱電機株式会社 | 高周波パッケージ |
| US8130513B2 (en) | 2007-03-14 | 2012-03-06 | Mitsubishi Electric Corporation | Radio-frequency package |
| JP4990353B2 (ja) * | 2007-03-14 | 2012-08-01 | 三菱電機株式会社 | 高周波パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5252882A (en) | Surface acoustic wave device and its manufacturing method | |
| US4609892A (en) | Stripline filter apparatus and method of making the same | |
| US6424233B1 (en) | Complex electronic component with a first multilayer filter having a cavity in which a second filter is mounted | |
| EP1094538A2 (en) | Multilayered ceramic RF device | |
| US5602421A (en) | Microwave monolithic integrated circuit package with improved RF ports | |
| JPS6325710B2 (ja) | ||
| JPH05206356A (ja) | 集積回路用パッケージ | |
| JP2000151283A (ja) | 表面実装型水晶発振器 | |
| US20040207059A1 (en) | Package structure with a cavity | |
| US6531775B1 (en) | High-frequency module | |
| JP3406852B2 (ja) | 水晶発振器 | |
| US5326932A (en) | Semiconductor package | |
| JP2763446B2 (ja) | 半導体素子収納用パッケージ | |
| US6404100B1 (en) | Surface acoustic wave apparatus and method of manufacturing the same | |
| JP4014967B2 (ja) | 表面実装用の水晶発振器 | |
| JPH04363901A (ja) | 高周波、マイクロ波用混成集積回路及びその製造方法 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPS60137107A (ja) | マイクロ波固体発振器 | |
| JP5024317B2 (ja) | 電子部品および電子部品の製造方法 | |
| JPH06104641A (ja) | 表面実装型発振器 | |
| JP2001110943A (ja) | Ｉｃパッケージ | |
| JP2920066B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06196577A (ja) | 電子素子収納用パッケージ | |
| JP2775678B2 (ja) | 高周波半導体集積回路装置 | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ |