CN220569668U - 电子器件 - Google Patents
电子器件 Download PDFInfo
- Publication number
- CN220569668U CN220569668U CN202322004040.0U CN202322004040U CN220569668U CN 220569668 U CN220569668 U CN 220569668U CN 202322004040 U CN202322004040 U CN 202322004040U CN 220569668 U CN220569668 U CN 220569668U
- Authority
- CN
- China
- Prior art keywords
- wafer
- antenna
- electronic device
- heat dissipation
- conductive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000017525 heat dissipation Effects 0.000 claims abstract description 40
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 235000012431 wafers Nutrition 0.000 claims description 103
- 239000010410 layer Substances 0.000 description 60
- 239000002184 metal Substances 0.000 description 36
- 229910052751 metal Inorganic materials 0.000 description 36
- 239000008393 encapsulating agent Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000010304 firing Methods 0.000 description 8
- 239000000565 sealant Substances 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Landscapes
- Details Of Aerials (AREA)
Abstract
本申请的一些实施例提供了一种电子器件，包括：晶片堆叠结构，包括第一晶片、第二晶片以及设置在第一晶片和第二晶片之间的散热层；以及第一天线和第二天线，第一天线和第二天线分别设置在晶片堆叠结构的相对两端，其中，散热层用以分散第一晶片和第二晶片产生的热并且提供第一天线和第二天线之间的隔离度。本申请提供的电子器件可提升第一天线和第二天线之间的隔离度，并且可应用于改善电子器件的散热问题。
Description
技术领域
本申请的实施例涉及电子器件。
背景技术
在目前的mmWave AiP(毫米波封装天线)技术大多是将RFIC(射频集成电路)与PMIC(电源管理集成电路)以并排(side by side)的方式排列于封装天线(AiP)背面。具体地，如图1A所示，图1A示出了现有技术中的封装天线1的X-Y截面的截面图。从图1A中可以看出，天线3并排布置在AiP的基板4的正面4F上并且通过裸露在空气中的散热方式去达到散热(如图1A所示)，而诸如RF(射频)收发器的有源器件2则布置在与基板4的正面4F相对的背面4S上。此外，该封装天线1通过焊球5连接至印刷电路板6。在该封装天线1中，电磁波在空气中衰减随着频率越高衰减越大，毫米波/次太赫兹频率的空气中衰减远远大于sub-6GHz(低于等于6G的频段)，如图1D所示，图1D示出了封装天线1随着频率的衰减，其中，图1D示出的为mmWave光谱，其中，W-BAND表示W带宽，V-BAND表示V带宽。
对于上述问题，现有解决方法为增加天线数量和提高PA(功率放大器)输出功率，参见图1B，图1B示出了现有技术中的封装天线10的X-Y截面的截面图，如图1B所示，RFIC 12与PMIC 11以并排的方式布置在封装天线10的基板14的背面14S上，而多个天线13同样通过并排的方式布置在与基板14的背面14S相对的正面14F上，并且在空气中或通过基板14进行散热，因此，散热问题在毫米波/次太赫兹频率日趋重要。此外，在图1B所示的封装天线中，RFIC 12与PMIC 11以并排方式排列在封装天线10的背面将增加封装面积，使得封装天线10所在的封装件10’(如图1C所示)在X-Y截面中的尺寸无法缩小。具体地，如图1C所示，图1C示出了由图1B中的封装天线10形成的封装件10’，在封装件10’中，诸如PMIC 11、RFIC 12和介电钝化件15等并排设置在基板14’的背面14S’处，而天线13’并排设置在基板14’的正面14F’处并且由焊料抗蚀剂16覆盖。图1E示出了天线13’之间的信号传输，如图1E所示，R表示天线13’之间的距离，T表示天线13’之间的数据传输，基于该天线13’的布置方式，天线13’之间的数据传输损失(Tran.Loss)如下：
Pt＝Pr+Gt+Gr+Tran.Loss...(2)
其中，Pt表示发射功率(Power transmit)、Pr表示接收功率(Power receiver)、Gt表示发射增益(gain of transmit)、Gr接收增益(gain of receiver)、R表示距离(distance)、f表示频率(frequency)以及C表示光速。
此外，在该封装件10’中，天线13’可以在空气中去达到散热或通过基板14’进行散热。从图1C中可以看出，诸如PMIC 11、RFIC 12和介电钝化件15等并排设置在封装天线10所在的封装件10’的背面14S’处将增加封装件1～2倍的面积(在X-Y截面中)，并且在空气中去达到散热或者使用基板散热也无法满足B5G(Beyond(超过)5G)/6G更高频率的需求。因此，如何能够在减少封装件在X-Y截面中的尺寸的情况下又能够满足B5G/6G更高频率的散热需求，是目前需要克服的问题。
实用新型内容
为了解决上述问题，本申请的一些实施例提供了一种电子器件，包括：晶片堆叠结构，包括第一晶片、第二晶片以及设置在所述第一晶片和所述第二晶片之间的散热层；以及第一天线和第二天线，所述第一天线和所述第二天线分别设置在所述晶片堆叠结构的相对两端，其中，所述散热层用以分散所述第一晶片和所述第二晶片产生的热并且提供所述第一天线和所述第二天线之间的隔离度。
在一些实施例中，该电子器件还包括：热元件，设置在所述第二晶片的侧处并且连接至所述散热层。
在一些实施例中，所述热元件围绕所述第二晶片。
在一些实施例中，所述热元件包括彼此间隔开的多个部分。
在一些实施例中，该电子器件还包括：导电元件，设置在所述晶片堆叠结构周围并且包括设置在所述第一晶片周围的第一导电元件和设置在所述第二晶片周围的第二导电元件。
在一些实施例中，所述第二导电元件比所述热元件更远离所述第二晶片。
在一些实施例中，所述第二导电元件包括彼此间隔开的多个部分并且围绕所述热元件，其中，所述热元件用以阻隔所述第二晶片与所述第二导电元件之间的干扰。
在一些实施例中，在所述俯视图中，所述第一晶片和所述第二晶片的投影在所述散热层的投影的范围内。
在一些实施例中，在所述俯视图中，所述热元件的投影在所述散热层的投影的范围内并且离散地设置在所述第一晶片或所述第二晶片周围。
在一些实施例中，该电子器件还包括：电路结构，与所述散热层相邻并且与所述散热层间隔开，其中，所述导电元件连接至所述电路结构。
在一些实施例中，在俯视图中，所述电路结构为连续的环形形状并且包围所述散热层，其中，在俯视图中，所述导电元件的投影离散地设置在所述电路结构的投影的范围内。
在一些实施例中，所述第一晶片的背面附接至所述散热层，并且所述第一晶片通过所述接合引线电连接至所述电路结构。
在一些实施例中，所述第二晶片的背面附接至所述散热层，并且所述第二晶片通过所述接合引线电连接至所述电路结构。
在一些实施例中，所述第一晶片和所述第一天线设置在所述散热层的一侧，其中，所述电子器件还包括：信号线，设置在所述第一天线周围，其中，在俯视图中，所述信号线从所述第一晶片延伸横跨所述散热层延伸至所述电路结构。
在一些实施例中，所述信号线连接至所述第一晶片周围的第一导电元件。
在一些实施例中，所述第二晶片和所述第二天线设置在所述散热层的一侧，其中，所述电子器件还包括：信号线，设置在所述第二天线周围，其中，在俯视图中，所述信号线从所述第二晶片延伸横跨所述散热层延伸至所述电路结构。
在一些实施例中，所述信号线连接至所述第二晶片周围的第二导电元件。
在一些实施例中，所述第一晶片为电源管理集成电路。
在一些实施例中，述第二晶片为射频集成电路。
在一些实施例中，所述第一天线包括端射天线。
本实用新型通过将晶片堆叠结构以3D垂直整合方式排列并且连接在较厚且大的金属层的相对表面上，利用金属易导热的效果，通过热通孔将热分散至封装件之外。此外，由于较厚且大的金属层可提升第一天线和第二天线之间的隔离度，第二晶片也可经由热元件达到好的屏蔽/隔离效果，从而减少干扰/被干扰的问题。综上，本申请提供的电子器件可应用于改善B5G/6G的散热问题。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本实用新型的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A至图1E示出了根据现有技术的实施例的电子器件。
图2A至图2B以及图3A至图3D以及图4示出了根据本申请的一些实施例的电子器件。
图5至图13示出了根据本申请的一些实施例的形成电子器件的方法。
具体实施方式
以下公开内容提供了许多用于实现本实用新型的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本实用新型。当然，这些仅仅是实例，而不旨在限制本实用新型。
本实用新型通过将晶片堆叠结构(诸如RFIC和PMIC)以3D垂直整合方式排列并且连接在较厚且大的金属层的相对表面上，利用金属易导热的效果，通过热通孔将热分散至封装件之外，再导向其它部件(诸如PCB(印刷电路板))进行散热。此外，由于较厚且大的金属层可以提高天线之间的隔离度，相应的晶片(诸如RFIC)也可经由热通孔达到较好的屏蔽/隔离效果，从而减少干扰/被干扰的问题。
本申请的一些实施例提供了一种电子器件1000，参见图2A，包括：晶片堆叠结构100，该晶片堆叠结构100包括第一晶片101、第二晶片102以及设置在第一晶片101和第二晶片102之间的散热层104；以及分别设置在晶片堆叠结构100的相对两端的第一天线103-1和第二天线103-2。在本申请的实施例中，该散热层104用以分散第一晶片101和第二晶片102产生的热并且提供第一天线103-1和第二天线103-2之间的隔离度。在一些实施例中，第一晶片101为PMIC(电源管理集成电路)。在一些实施例中，第二晶片102为RFIC(射频集成电路)。在一些实施例中，第一天线103-1或第二天线103-2包括端射天线。在一些其它实施例中，第一天线103-1或第二天线103-2包括边射天线。在一些实施例中，散热层104包括诸如金属、金属合金等的金属层，诸如但不限于铜层。
在一实施例中，该电子器件1000还包括设置在第二晶片102的侧处并且连接至散热层104的热元件104T。进一步地，参见图2A和图2B，其中，图2B示出了沿着图2A的线A-A的俯视图，结合图2A和图2B可以看出，热元件104T围绕第二晶片102(参见图2A)，并且包括彼此间隔开的多个部分104T1、104T2……。进一步地，在如图2B所示的俯视图中，热元件104T的投影范围被包含在散热层104的投影的范围内，进一步地，热元件104T在散热层104的投影的范围内并且离散地设置在第一晶片101或第二晶片102周围。在一些实施例中，热元件104T由金属或金属膏制成，诸如但不限于铜、铜焊膏等。
此外，该电子器件1000还包括：导电元件105V，该导电元件105V设置在晶片堆叠结构100周围并且包括设置在第一晶片101周围的第一导电元件105V1和设置在第二晶片102周围的第二导电元件105V2。在一些实施例中，进一步从图2A至图2B中可以看出，第二导电元件105V2比热元件104T更远离第二晶片102。在进一步一些实施例中，参见图2B，第二导电元件105V2包括彼此间隔开的多个部分105V21、105V22……并且围绕热元件104T。在该实施例中，热元件104T设置在第二晶片102与第二导电元件105V2之间，用以阻隔第二晶片102与第二导电元件105V2之间的相互干扰，并且环绕该第二晶片102。在该实施例中，虽然在图2B中未示出第一导电元件105V1，但是应该理解，第一导电元件105V1的分布与第二导电元件105V2相同或类似，即，第一导电元件105V1也可以包括彼此间隔开的多个部分105V11、105V12……(见图3C)。在一些实施例中，第一导电元件105V1的分布与第二导电元件105V2分别用于传输信号至第一晶片101或第一天线103-1或者第二晶片102或第二天线103-2。另外，在一些实施例中，该电子器件1000还包括电路结构105，从图2A至图2B中可以看出，电路结构105与散热层104相邻并且与散热层104间隔开，进一步地，导电元件105V连接至电路结构105。在如图2B所示的实施例中，电路结构105的投影是正方形环形形状，但是在其它实施例中，电路结构105的投影可以是任何合适的环形形状，诸如长方形、圆形环形形状等。继续参照图2B，在图2B所示的俯视图中，电路结构105为连续的环形形状并且包围散热层104，并且从该图2B的俯视图中还可以看出，导电元件105V的投影离散地设置在电路结构105的投影的范围内。在一些实施例中，导电元件105V(包括第一导电元件105V1和第二导电元件105V2)由金属或金属膏制成，诸如但不限于铜、铜焊膏等。
继续参见图2A和图2B，从图2A以及俯视图2B中可以看出，第一晶片101和第二晶片102的投影范围被包含在散热层104的投影的范围内。在如图2B所示的实施例中，散热层104的投影是正方形，并且第一晶片101和第二晶片102的投影是长方形，但是在其它实施例中，散热层104、第一晶片101和第二晶片102的投影可以是任何合适的形状，诸如长方形、圆形等。
参见图2A，第一晶片101的背面101s附接至散热层104，并且第一晶片101通过其正面101f处的接合引线101w电连接至电路结构105。在一些其它实施例中，第二晶片102也通过接合引线102w电连接至电路结构105(如图3D所示，图3D是沿着图3A的线B-B的另一俯视图)。在一些实施例中，第一晶片101通过第一粘合层106附接至散热层104，在该实施例中，第一晶片101通过管芯附接的方式附接至散热层104，因此，可以提升第一晶片101的散热效果，通过导热效果较好的粘合层106和散热层104将热导出至电子器件1000之外，诸如导向印刷电路板(PCB)。在进一步实施例中，第二晶片102的背面102s附接至散热层，在一些实施例中，通过第二粘合层107附接至散热层104。在一些实施例中，该第二晶片102通过其正面102f处的通孔102V连接至第二天线103-2。在上述实施例中，第一粘合层106和第二粘合层107包括但不限于管芯附接膜、胶带等。
在一些实施例中，第一晶片101以及其周围的第一导电元件105V1由第一密封剂108密封，而第二晶片102以及其周围的热元件104T和第二导电元件105V2由第二密封剂109密封。在一些实施例中，第一密封剂108和第二密封剂109可以选自由模塑料、底部填充物组成的组。
在上述实施例中，第一晶片101和第一天线103-1设置在散热层104的一侧，并且第二晶片102和第二天线103-2设置在散热层104的另一侧，但是本申请不限于此，第一晶片101可以与第二天线103-2设置在同一侧，而第二晶片102可以与第一天线103-1设置另一侧，这可以根据实际需求进行设置。在其它实施例中，该电子器件1000还包括设置在热元件104T上的焊球111，以用于外部连接至其它器件。
接下来，参见图3A至图3C，其中，图3B是沿着图3A的线B-B的顶视图，图3C是沿着图3A的线C-C的俯视图。根据本申请的一些其它实施例，图3A至图3C所示的电子器件2000与图2A和图2B所示的电子器件1000类似，不同的是，在图3A至图3C所示的电子器件2000中，第一晶片101和第一天线103-1设置在散热层104的一侧，并且第二晶片102和第二天线103-2设置在散热层104的另一侧，在该实施例中，参见图3C，该电子器件2000还包括设置在第一天线103-1周围的信号线110A，并且从图3C的俯视图中可以看出，信号线110A从第一晶片101延伸横跨散热层104延伸至电路结构105，具体地，同时参见图3A与图3C，连接至第一晶片101周围的电路结构105的第一导电元件105V1，在本实施例中，第一导电元件105V1的至少与信号线110A连接的部分导电元件是信号元件。在该实施例中，参见图3B，该电子器件2000还包括设置在第二天线103-2周围的信号线110B，并且从图3B的俯视图中可以看出，信号线110B从第二晶片102延伸横跨散热层104延伸至电路结构105，具体地，连接至第一晶片102周围的电路结构105的第二导电元件105V2，在本实施例中，第二导电元件105V2的至少与信号线110B连接的部分导电元件是信号元件。在一些实施例中，信号线110A和信号线110B可以由金属或金属膏制成，诸如但不限于铜、铜焊膏等。
在其它实施例中，如图4所示，其示出了根据本申请的其它实施例的另一电子器件3000。根据本申请的实施例，图4所示的电子器件3000与图2A和图2B所示的电子器件1000类似，不同的是，图4中省略了电路结构105及相关的第一导电元件105V1，然而重要的是，在图4所示的电子器件3000中，第一晶片101通过位于其正面101f上方的通孔101V以及相应的衬垫或凸块下金属结构(未示出)来形成至外部的电连接，诸如电连接至第一天线103-1，而不是通过图2A和图2B所示的电子器件1000中的接合引线101w来进行外部电连接。此外，在第一晶片101周围也形成连接至散热层104的热元件104T，值得注意的是，在本实施例中，热元件104T在散热层104的投影的范围内并且离散地设置在第一晶片101和第二晶片102周围。在其他各个方面，该热元件104T与先前讨论的热元件104T相同，此处不再重复描述。
在上述电子器件1000/2000/3000中，第一天线103-1和第二天线103-2的频带可以相同或不同。在一些实施例中，第一天线103-1和第二天线103-2是频带相同的边射天线。在一些实施例中，第一天线103-1和第二天线103-2可以是频带不同的边射天线。在一些实施例中，第一天线103-1和第二天线103-2可以分别是频带相同的边射天线和端射天线。在一些实施例中，第一天线103-1和第二天线103-2可以分别是频带不同的边射天线和端射天线。值得注意的是，第一天线103-1和第二天线103-2的频带为sub-6GHz/mmWave/B5G/T-Hz。
接下来，以电子器件3000为例来介绍本申请的电子器件的具体形成工艺。
参见图5，首先，在载体1001上形成第二天线103-2。在本实施例中，该第二天线103-2是端射天线。在形成第二天线103-2之后，在第二天线103-2上方形成凸块下金属102U、热元件104T和第二导电元件105V2，诸如通过化学镀、电镀等的镀的方法利用诸如铜的金属来形成。在一些实施例中，载体1001可以是硅基底、玻璃载体或不锈钢载体等，以提供支撑。
接下来，参见图6，将第二晶片102通过底部连接件附接至第二天线103-2上的凸块下金属102U，从而在第二晶片102下方形成连接的通孔102V，在本实施例中，该第二晶片102为RFIC。在附接第二晶片102之后，使用第二密封剂109密封该第二晶片102，在本实施例中，第二密封剂109为模塑料，并且可以诸如通过化学气相沉积、物理气相沉积或转移模制等的方法来形成第二密封剂109。在形成第二密封剂109之后，可通过诸如化学机械平坦化等的研磨工艺来平坦化第二密封剂109的顶面，从而使得第二晶片102的背面102s从第二密封剂109的顶面露出，并且使得第二晶片102的背面102与第二密封剂109的顶面齐平。
之后，参见图7，在图6所得的结构上方形成金属层104，诸如铜层。在一些实施例中，可以通过化学气相沉积、物理气相沉积、印刷、电镀或化学镀等的方法来形成金属层104。
参见图8，在形成金属层104之后，在金属层104上方形成金属柱，以作为第一晶片101周围的热元件104T，诸如通过化学镀、电镀等的镀的方法利用诸如铜的金属来形成。之后，参见图9，通过管芯附接膜106将第一晶片101的背面101s附接至金属层104，并且附接在金属层104上方的热元件104T之间的空间，从而形成晶片堆叠结构100。在附接第一晶片101从而形成晶片堆叠结构100之后，在第一晶片101上方形成通孔101V，同样诸如通过化学镀、电镀等的镀的方法利用诸如铜的金属来形成。在形成通孔101V之后，使用第一密封剂108密封第一晶片101、热元件104T和通孔101V。应该理解，第一密封剂108和第二密封剂109使用相同或类似的方法以及相同或类似的材料形成，因此，此处不再详细描述。在形成第一密封剂108之后，可通过诸如化学机械平坦化等的研磨工艺来平坦化第一密封剂108的顶面，从而使得第一晶片101周围的热元件104T以及第一晶片101上方的通孔101V从第一密封剂108的顶面露出。
进一步，参见图10，将第一天线103-1连接至第一晶片101周围的热元件104T、第一晶片101上方的通孔101V以及第一密封剂108的平坦的表面上，从而形成电子器件3000，应该理解，图10所示的电子器件3000与图4所示的电子器件3000相同。在一些实施例中，该第一天线103-1可以是边射天线。
参见图11，通过载体剥离工艺将载体1001去除，并且在第一天线103-1上方形成载体1002，诸如玻璃载体或硅载体等。之后，将结构翻转并且在第二天线上方形成焊球111。在一些实施例中，可以通过诸如球植等方法来形成焊球111。
在形成焊球111之后，如图12所示，在焊球111上方形成凸块下金属层1003以及载体1004，以保护焊球111不被损坏。载体1004可以是玻璃载体或硅载体等。在一些实施例中，凸块下金属层1003可以是任何合适的金属层，只要可以保护焊球111不被损坏即可。
在形成凸块下金属层1003和载体1004之后，将结构翻转并且通过载体剥离工艺将载体1002去除，如图12所示。进一步参见图12，在去除载体1002之后，通过管芯附接膜1005将玻璃载体1006附接在第一天线103-1上方，并且可以在玻璃载体1006上方形成其它天线103-3，诸如边射天线或端射天线等。通过这种方法，可以根据实际需要附接任何数量的天线。
最后，参见图13，通过蚀刻或剥离等方法去除凸块下金属层1003和载体1004。在去除凸块下金属层1003和载体1004之后，使用刀片等实施锯切，从而形成包括电子器件3000的封装件3000’。
综上，通过本申请提供的电子器件1000-3000，可以实现以下优势：
1)本申请将第一晶片101和第二晶片102(诸如PMIC和RFIC)分别附接于较厚且大的金属层(例如，铜层)的上、下面上，利用金属易导热的效果，透过热元件(热通孔)104T将热散出电子器件1000-3000之外或电子器件1000-3000所形成的封装件之外，再导向PCB进行散热。
2)第一晶片101或第二晶片102(诸如PMIC或RFIC)的电源线/接地线和信号连接则可以通过接合引线进行连接，信号连接可经由走线进行连接至第一天线103-1或第二天线103-2的天线端。
3)第一晶片101和第二晶片102(诸如PMIC和RFIC)以3D垂直整合方式排列于AiP的背面将减少封装面积，具体地，将减少1.5倍封装面积。
4)由于较厚且大的金属层可提升第一天线103-1和第二天线103-2之间的隔离度，第二晶片102(RFIC)也可经由热元件(热通孔)104T达到好的屏蔽/隔离效果，减少干扰/被干扰的问题。
5)可应用于改善B5G/6G的散热问题。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本实用新型的方面。本领域人员应该理解，它们可以容易地使用本实用新型作为基础来设计或修改用于实施与本文所说明实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本实用新型的精神和范围，并且在不背离本实用新型的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。
Claims (10)
1.一种电子器件，其特征在于，包括：
晶片堆叠结构，包括第一晶片、第二晶片以及设置在所述第一晶片和所述第二晶片之间的散热层；以及
第一天线和第二天线，所述第一天线和所述第二天线分别设置在所述晶片堆叠结构的相对两端，
其中，所述散热层用以分散所述第一晶片和所述第二晶片产生的热并且提供所述第一天线和所述第二天线之间的隔离度。
2.根据权利要求1所述的电子器件，其特征在于，还包括：
热元件，设置在所述第二晶片的侧处并且连接至所述散热层。
3.根据权利要求2所述的电子器件，其特征在于，所述热元件围绕所述第二晶片。
4.根据权利要求3所述的电子器件，其特征在于，所述热元件包括彼此间隔开的多个部分。
5.根据权利要求2所述的电子器件，其特征在于，还包括：
导电元件，设置在所述晶片堆叠结构周围并且包括设置在所述第一晶片周围的第一导电元件和设置在所述第二晶片周围的第二导电元件。
6.根据权利要求5所述的电子器件，其特征在于，所述第二导电元件比所述热元件更远离所述第二晶片。
7.根据权利要求6所述的电子器件，其特征在于，所述第二导电元件包括彼此间隔开的多个部分并且围绕所述热元件，其中，所述热元件用以阻隔所述第二晶片与所述第二导电元件之间的干扰。
8.根据权利要求1所述的电子器件，其特征在于，在俯视时，所述第一晶片和所述第二晶片的投影在所述散热层的投影的范围内。
9.根据权利要求2所述的电子器件，其特征在于，在俯视时，所述热元件的投影在所述散热层的投影的范围内并且离散地设置在所述第一晶片或所述第二晶片周围。
10.根据权利要求5所述的电子器件，其特征在于，还包括：
电路结构，与所述散热层相邻并且与所述散热层间隔开，
其中，所述导电元件连接至所述电路结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322004040.0U CN220569668U (zh) | 2023-07-27 | 2023-07-27 | 电子器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322004040.0U CN220569668U (zh) | 2023-07-27 | 2023-07-27 | 电子器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220569668U true CN220569668U (zh) | 2024-03-08 |
Family
ID=90093333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322004040.0U Active CN220569668U (zh) | 2023-07-27 | 2023-07-27 | 电子器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220569668U (zh) |
-
2023
- 2023-07-27 CN CN202322004040.0U patent/CN220569668U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8648454B2 (en) | Wafer-scale package structures with integrated antennas | |
| US6856007B2 (en) | High-frequency chip packages | |
| US10163824B2 (en) | Integrated fan-out package and method of fabricating the same | |
| US6770955B1 (en) | Shielded antenna in a semiconductor package | |
| US8067814B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20060276157A1 (en) | Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications | |
| US20200091031A1 (en) | Semiconductor package, semiconductor device and method for packaging semiconductor device | |
| US10483618B2 (en) | Semiconductor package and manufacturing method thereof | |
| US20200203248A1 (en) | Electronic package arrangements and related methods | |
| US11600932B2 (en) | Antenna-on-package including multiple types of antenna | |
| US11303009B2 (en) | Packages for advanced antenna systems | |
| TW202207414A (zh) | 半導體元件 | |
| KR20050002659A (ko) | 혼성집적회로 | |
| CN114388480A (zh) | 包括顶侧终端的无引线功率放大器封装和其制造方法 | |
| US20060286711A1 (en) | Signal isolation in a package substrate | |
| US6417576B1 (en) | Method and apparatus for attaching multiple metal components to integrated circuit modules | |
| CN220569668U (zh) | 电子器件 | |
| EP4160668A1 (en) | Leadless power amplifier package including topside termination arrangements | |
| KR102038602B1 (ko) | 고방열 팬아웃 패키지 및 그 제조방법 | |
| US20220209391A1 (en) | Antenna in package having antenna on package substrate | |
| JP6952913B2 (ja) | 半導体装置及びアンテナ装置 | |
| JP2005209770A (ja) | 半導体装置 | |
| GB2307596A (en) | Radio communications module | |
| US11837775B2 (en) | Microelectronic device package including antenna and semiconductor device | |
| US20240113413A1 (en) | Microelectronic device package including antenna and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |