JP5352551B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5352551B2
JP5352551B2 JP2010199745A JP2010199745A JP5352551B2 JP 5352551 B2 JP5352551 B2 JP 5352551B2 JP 2010199745 A JP2010199745 A JP 2010199745A JP 2010199745 A JP2010199745 A JP 2010199745A JP 5352551 B2 JP5352551 B2 JP 5352551B2
Authority
JP
Japan
Prior art keywords
gnd
bonding electrode
semiconductor device
electrically connected
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010199745A
Other languages
English (en)
Other versions
JP2011009776A (ja
Inventor
忠敏 団野
徹 長峰
博志 森
吏 市ノ瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010199745A priority Critical patent/JP5352551B2/ja
Publication of JP2011009776A publication Critical patent/JP2011009776A/ja
Application granted granted Critical
Publication of JP5352551B2 publication Critical patent/JP5352551B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、半導体装置に関し、特に、半導体装置の小型化に適用して有効な技術に関する。
従来の集積回路パッケージ（半導体装置）では、パッケージに実装された集積回路によって引き起こされる電磁妨害（ＥＭＩ）を低減するため、集積回路に供給される電源線とアース線との少なくとも一方にフィルタ装置が結合される。一実施例においては、複数のフィルタ・キャパシタがパッケージのキャビティの中または近くで電源線とアース線との間に結合される（例えば、特許文献１参照）。
特開平１１−３１２７７６号公報（図２）
ＥＭＩなどの対策を行う際に、共通リードを配置する半導体装置の一例として、前記特許文献１に示す構造のように、半導体チップと接続パッドとの間にリング状の共通リードを配置して電源線およびアース線とする構造が知られている。すなわち、リング状の共通リードをＧＮＤあるいは電源線としてこの共通リードにワイヤボンディングを行って共通化を図るものである。
このような構造の半導体装置では、全てのＧＮＤおよび電源を共通化するため、共通インピーダンスを保有してノイズが発生するという問題が起こる。
また、リング状の共通リードを配置すると、チップ下部に外部端子であるバンプを設けることができず、半導体装置の本体が大型になるという問題が起こる。
本発明の目的は、小型化を図ることができる半導体装置を提供することにある。
また、本発明の他の目的は、特性の向上を図ることができる半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、主面を有する配線基板と、前記配線基板の前記主面上に搭載され、前記配線基板と電気的に接続された半導体チップと、を有する半導体装置であって、前記半導体チップは、第１の外部より入力された信号を増幅する複数の低雑音増幅器により構成された第１の回路部と、前記第１の回路部から供給された信号の周波数を変換する第２の回路部と、前記第１の外部とは異なる第２の外部より供給された信号の周波数を変換する第３の回路部と、を有し、前記配線基板は、前記第１の回路部と電気的に接続されて前記第１の回路部にＧＮＤ電位を供給する第１共通導体部と、前記第２の回路部と前記第３の回路部とに電気的に接続されて前記第２の回路部と前記第３の回路部とにＧＮＤ電位を供給するプレーン状導体部と、を有し、前記第１共通導体部と前記プレーン状導体部とは、電気的に分離されているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
配線基板においてチップ内の第１の回路部にＧＮＤ電位を供給する第１の共通導体部と、チップ内の第２の回路部にＧＮＤ電位を供給する第２の共通導体部とが設けられており、第１の共通導体部と第２の共通導体部とが分離されていることにより、各回路ブロックごとに共通ＧＮＤを持ちながらも共通インピーダンスを持たないようにすることができる。したがって、ＧＮＤの共通化により、半導体装置の小型化を図ることができる。さらに、回路ブロックごとにＧＮＤを分けることにより、共通インピーダンスを小さくして特性の向上を図ることができる。
本発明の実施の形態１の半導体装置の構造の一例を示す斜視図である。 図１に示す半導体装置の裏面の端子配列の一例を示す斜視図である。 図１に示す半導体装置に搭載される半導体チップの回路ブロックの構成の一例とボンディング電極との接続状態の一例を示す平面図である。 図１に示す半導体装置に組み込まれる配線基板の表層の配線層における共通ＧＮＤパターンの一例を示す平面図である。 図４に示す配線基板の裏面の配線層における配線パターンの一例を示す裏面図である。 図１に示す半導体装置の外部端子の配列の一例を示す裏面図である。 図１に示す半導体装置が搭載された無線通信装置における回路構成の一例を示す回路ブロック図である。 図１に示す半導体装置が実装される実装基板の配線パターンの一例を示す配線図である。 図８に示す実施の形態１の実装基板に対する比較例の実装基板の配線パターンを示す配線図である。 図１に示す半導体装置を簡略化して実装基板へ実装した際の実装構造の一例を示す断面図である。 本発明の実施の形態２の半導体装置に組み込まれる配線基板の表層の配線層における配線パターンの一例を示す平面図である。 図１１に示す配線パターンを用いた変形例の半導体装置の実装構造を示す断面図とプレーン状導体部の平面図である。 図１２に示す変形例の半導体装置における外部端子の配列を示す裏面図である。 図１２に示す変形例の半導体装置の電流リーク無しの状態の一例を示す回路図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す斜視図、図２は図１に示す半導体装置の裏面の端子配列の一例を示す斜視図、図３は図１に示す半導体装置に搭載される半導体チップの回路ブロックの構成の一例とボンディング電極との接続状態の一例を示す平面図、図４は図１に示す半導体装置に組み込まれる配線基板の表層の配線層における共通ＧＮＤパターンの一例を示す平面図、図５は図４に示す配線基板の裏面の配線層における配線パターンの一例を示す裏面図、図６は図１に示す半導体装置の外部端子の配列の一例を示す裏面図、図７は図１に示す半導体装置が搭載された無線通信装置における回路構成の一例を示す回路ブロック図、図８は図１に示す半導体装置が実装される実装基板の配線パターンの一例を示す配線図、図９は図８に示す本実施の形態１の実装基板に対する比較例の実装基板の配線パターンを示す配線図、図１０は図１に示す半導体装置を簡略化して実装基板へ実装した際の実装構造の一例を示す断面図である。
図１および図２に示す本実施の形態１の半導体装置は、図３に示すように配線基板であるパッケージ基板５の主面５ａ上に半導体チップ１が搭載され、図２に示すようにパッケージ基板５の裏面５ｂに複数の外部端子であるボール電極８が整列して設けられたＢＧＡ（Ball Grid Array)型の高周波パワーモジュール４である。
高周波パワーモジュール４の内部には、図３に示すように、半導体チップ１が組み込まれており、半導体チップ１の主面１ａの周縁部に設けられた表面電極であるパッド１ｃと、これに対応するパッケージ基板５の主面５ａの周縁部に設けられたボンディング電極５ｉとが導電性のワイヤ６によって電気的に接続されている。さらに、これらのボンディング電極５ｉがパッケージ基板５の裏面５ｂに設けられたボール電極８と電気的に接続されており、半導体チップ１が、外部端子であるボール電極８を介して外部との信号のやり取りを行って動作する。
また、半導体チップ１と複数のワイヤ６は、図１に示すように、封止用樹脂によって形成された封止体７によって覆われて封止されている。
なお、半導体チップ１は、例えば、シリコンによって形成されたものであり、また、導電性のワイヤ６は、例えば、金線である。さらに、封止体７は、例えば、エポキシ系樹脂を熱硬化させたものである。また、パッケージ基板５は、例えば、樹脂性の基板に銅箔などによって複数の配線（導体部）を形成したものであり、さらに、ボール電極８は、例えば、半田などによって形成されたものである。ただし、これらの部材は、前記材質のものに限定されるものではなく、その材質や大きさなどは、種々変更可能なものである。
本実施の形態１の高周波パワーモジュール４は、例えば、携帯型の無線通信装置などに搭載される半導体パッケージであり、したがって、小型化が要求されるものである。
そこで、高周波パワーモジュール４は、半導体チップ１のパッド１ｃの数に対して、設けられる外部端子であるボール電極８の数を少なくして高周波パワーモジュール４の小型化を図るとともに、半導体チップ１が有する複数の回路に対してその回路ブロックごとパッケージ基板５上でＧＮＤ（グランド）を分けて高周波パワーモジュール４の特性の向上を図るものである。
次に、高周波パワーモジュール４に搭載される半導体チップ１の回路構成について説明する。図３は、半導体チップ１における各回路部の模式的な配置と、これら回路部とパッケージ基板５のボンディング電極５ｉとのワイヤ６による接続状態を示すものである。
半導体チップ１の主面１ａには、各辺に沿って表面電極である複数のパッド１ｃが配置されている。そして、これらパッド１ｃの内側に領域を分けて各回路部が配置されている。図３に示すように半導体チップ１のほぼ中央には、制御用論理回路部であるＰＧＡ１ｍが配置され、その左側にはＭＩＸｅｒ（ミキサ）１ｉと４個の第１の回路部であるＬＮＡ（Low Noise Amplifier ：低雑音増幅器）１ｄ，１ｅ，１ｆ，１ｇが並び、上側には、ＲＦＶＣＯ（第２の回路部）１ｊが位置し、右側には上から下にかけてＲＦＳｙｎｔｈｓｉｓｅｒ１ｋ、ＤＣ／ＶＣＸＯ１ｔ、ＣｏｎｔｒｏｌＬｏｇｉｃ１ｕ、ＩＦＳｙｎｔｈｓｉｓｅｒ１ｖ、ＩＦＶＣＯ１ｗが並び、下側にはＴＸＶＣＯ（第３の回路部）１ｑとＬＰＦ１ｓが位置している。
なお、本実施の形態１の高周波パワーモジュール４は、例えば、通信方式（システム）の異なる複数の通信装置間での通信を可能にするようにデュアルバンド通信方式に対応した機能を有している。
すなわち、例えば、４種類のバンドで送受信可能なように４種類の周波数帯にそれぞれ対応した４つのＬＮＡ１ｄ，１ｅ，１ｆ，１ｇが半導体チップ１に設けられている。１つめのＬＮＡ１ｄは、ＰＣＳ（Personal Communications Services) 方式であり、例えば、１９３０〜１９９０ＭＨｚの周波数帯を使用している。２つめのＬＮＡ１ｅは、ＤＣＳ（Digital Communication System）方式であり、例えば、１８０５〜１８８０ＭＨｚの周波数帯を使用している。３つめのＬＮＡ１ｆは、ＧＳＭ（Global System for Mobile Communications)９０方式であり、例えば、９２５〜９６０ＭＨｚの周波数帯を使用している。４つめのＬＮＡ１ｇは、ＧＳＭ（Global System for Mobile Communications)８５方式であり、例えば、８６９〜８９４ＭＨｚの周波数帯を使用している。
このように４種類のバンドで送受信可能なような回路構成となっている。
次に、本実施の形態１の高周波パワーモジュール４の特徴部分について説明する。高周波パワーモジュール４では、そのパッケージ基板５上のＧＮＤが半導体チップ１の回路ブロックごとに分けて設けられている。ただし、各回路ブロック内では共通のＧＮＤを有している。
例えば、図４は、その一例を示したものであり、パッケージ基板５の表層配線の配線パターンの一例を示しており、ＬＮＡ用回路ブロックと、ＲＦＶＣＯ用回路ブロックと、ＩＦＶＣＯ用回路ブロックとでＧＮＤ配線を分けているとともに、各ブロック内の主回路部はそのブロック内での共通のＧＮＤ配線で囲まれた状態となっている。
すなわち、パッケージ基板５において、第１の回路部であるＬＮＡ１ｄ，１ｅ，１ｆ，１ｇそれぞれと電気的に接続して第１の回路部にＧＮＤ電位を供給する第１の共通ＧＮＤ配線（第１の共通導体部）５ｃと、第２の回路部である入力側のＲＦＶＣＯ１ｊと電気的に接続してＲＦＶＣＯ１ｊにＧＮＤ電位を供給する第２の共通ＧＮＤ配線（第２の共通導体部）５ｄと、第３の回路部である出力側のＩＦＶＣＯ１ｗと電気的に接続してＩＦＶＣＯ１ｗにＧＮＤ電位を供給する第３の共通ＧＮＤ配線（第３の共通導体部）５ｅとがそれぞれ設けられており、第１の共通ＧＮＤ配線５ｃと、第２の共通ＧＮＤ配線５ｄと、第３の共通ＧＮＤ配線５ｅとがそれぞれ分離されている。なお、各回路ブロック内においてはそれぞれのＧＮＤ配線が共通のＧＮＤ配線となっている。
ここで、第１の回路部であるＬＮＡ１ｄ，１ｅ，１ｆ，１ｇは、それぞれ高い周波数で入力された微弱な信号を増幅するものであり、また、第２の回路部である入力側のＲＦＶＣＯ１ｊは、ＬＮＡ１ｄ，１ｅ，１ｆ，１ｇのいずれかから供給された信号の高い周波数を低い周波数に変換するものであり、さらに、第３の回路部である出力側のＩＦＶＣＯ１ｗは、図７に示すベースバンド１ｎから供給された信号の低い周波数を高い周波数に変換するものである。
したがって、各回路ブロックのＧＮＤが分かれておらず、共通化された状態で、ＬＮＡ１ｄ，１ｅ，１ｆ，１ｇの近傍で、周波数変換のためＲＦＶＣＯ１ｊやＩＦＶＣＯ１ｗが活発に動作していると、ＬＮＡ１ｄ，１ｅ，１ｆ，１ｇのＧＮＤが揺れてこのＧＮＤの安定化を図ることができないが、本実施の形態１のように、各回路ブロックごとにＧＮＤが分かれていることにより、共通インピーダンスを保有しない構造とすることができるため、回路ブロックのＧＮＤの安定化を図ることができる。すなわち、共通インピーダンスを小さくして高周波パワーモジュール４の特性の向上を図ることができる。
また、図４に示すように、それぞれのＬＮＡ１ｄ，１ｅ，１ｆ，１ｇに対応して設けられた複数の配線部５ｆのうち、隣接する配線部５ｆ間それぞれに第１の共通ＧＮＤ配線（第１の共通導体部）５ｃが配置されていることにより、バンド間で発生するノイズをシールドして隣接するバンドの配線部５ｆへのノイズの影響を低減することができる。
なお、それぞれのＬＮＡ１ｄ，１ｅ，１ｆ，１ｇに対応して設けられた複数の配線部５ｆは、第１の共通ＧＮＤ配線５ｃによって囲まれていることにより、バンド間で発生するノイズの隣接するバンドの配線部５ｆへの影響を確実に低減することができる。
また、高周波パワーモジュール４のパッケージ基板５では、各回路ブロック内においてはそれぞれのＧＮＤ配線が共通のＧＮＤ配線となっている。さらに、半導体チップ１のＬＮＡ１ｄ，１ｅ，１ｆ，１ｇの各ＧＮＤ用のパッド１ｃとワイヤ６を介して接続される各ボンディング電極５ｉが、パッケージ基板５上で第１の共通ＧＮＤ配線５ｃと接続され、かつ半導体チップ１のＲＦＶＣＯ１ｊのＧＮＤ用のパッド１ｃとワイヤ６を介して接続される各ボンディング電極５ｉが、同じくパッケージ基板５上で第２の共通ＧＮＤ配線５ｄと接続されており、さらに半導体チップ１のＩＦＶＣＯ１ｗのＧＮＤ用のパッド１ｃとワイヤ６を介して接続される各ボンディング電極５ｉが、同じくパッケージ基板５上で第３の共通ＧＮＤ配線５ｅと接続されており、加えて、第１の共通ＧＮＤ配線５ｃ、第２の共通ＧＮＤ配線５ｄおよび第３の共通ＧＮＤ配線５ｅそれぞれが、パッケージ基板５の裏面５ｂのそれぞれに対応するバンプランド５ｈ（ボール電極８）に接続されている。
したがって、図４に示す表層配線と、これにスルーホール配線５ｇを介して接続する図５に示す裏面側配線とで、図４に示すボンディング電極５ｉの数と、図５に示す裏面側配線部５ｊに接続するバンプランド５ｈの数とでは、各回路ブロック内においてそれぞれのＧＮＤ配線が共通のＧＮＤ配線となっているため、裏面５ｂ側のバンプランド５ｈの数の方が、表層側のボンディング電極５ｉの数より少なくなっている。
すなわち、バンプランド５ｈに取り付けられる図６に示す外部端子であるボール電極８の数は、パッケージ基板５の半導体チップ１のパッド１ｃとワイヤ６で接続されるボンディング電極５ｉの数より少なくなっており、その結果、外部端子の数を少なくして高周波パワーモジュール４の小型化を図ることができる。
図３に示すように、本実施の形態１の高周波パワーモジュール４では、半導体チップ１の各パッド１ｃとパッケージ基板５の主面５ａのボンディング電極５ｉとは、ワイヤ６によって結線されて電気的に接続されているが、その際、パッケージ基板５上の複数のボンディング電極５ｉのうちのＧＮＤ用のボンディング電極５ｉの一部は、１つのボンディング電極５ｉが２つのＧＮＤ用のパッド１ｃとワイヤ６で接続されている。
これにより、半導体チップ１上のパッド１ｃの数より、パッケージ基板５上のボンディング電極５ｉの数の方が少ないことに対応している。
逆に言うと、半導体チップ１のパッド１ｃの数は、パッケージ基板５のボンディング電極５ｉの数より多く、半導体チップ１におけるパッドレイアウトの設計を容易にすることもできる。
本実施の形態１の高周波パワーモジュール４の場合、一例として、図３に示すように、半導体チップ１のパッド１ｃの数は６８個であり、パッケージ基板５のボンディング電極５ｉの数は６１個であり、さらに図６に示すように外部端子であるボール電極８の数は５７個であり、半導体チップ１のパッド１ｃの数＞パッケージ基板５のボンディング電極５ｉの数＞ボール電極８の数となっている。
次に、図７を用いて、高周波パワーモジュール４の回路の動作について説明する。
なお、図７は図１に示す高周波パワーモジュール４が搭載された無線通信装置における回路ブロック図の一例である。
まず、受信時には、（Ａ部）アンテナ２から受信した音声データ（例えば、５０ｋＨｚ）およびキャリア（バンドによる）を有する微弱信号を、（Ｂ部）ＲＦフィルタ（Ｆｉｌｔｅｒ）１ｈにて雑音を除去し、この微弱信号を（Ｃ部）ＬＮＡ１ｄ，１ｅ，１ｆ，１ｇで増幅する。さらに、（Ｆ部）ＲＦＳｙｎｔｈｓｉｓｅｒ１ｋにてコントロールされる基準となる周波数を、（Ｅ部）ＲＦＶＣＯ１ｊから（Ｄ部）ＭＩＸｅｒ１ｉに供給し、このＭＩＸｅｒ１ｉにてＬＮＡ１ｄ，１ｅ，１ｆ，１ｇから供給される信号から、キャリアを落とす（周波数を下げる）。
その後、音声データのみを（Ｇ部）ＰＧＡ１ｍに供給し、このＰＧＡ１ｍにて利得（Ｇａｉｎ）を制御して（Ｈ部）ベースバンド１ｎに供給し、スピーカを介して声を聞き取る。
一方、送信時には、マイクを介して声（音声データ）を発し、（Ｉ部）ＭＩＸｅｒ１ｐおよび（Ｊ部）ＩＦＶＣＯ１ｗにて送信するバンドに応じて周波数を上げる（キャリアをのせる）。その後、（Ｋ部）ＰＡ（パワーアンプ）１ｒにて微弱信号を増幅し、再び（Ａ部）アンテナ２から音声データおよびキャリアを有する信号を出力する。
本実施の形態１の高周波パワーモジュール４では、このように信号が流れる中で、ＬＮＡ１ｄ，１ｅ，１ｆ，１ｇにＧＮＤ電位を供給する第１の共通ＧＮＤ配線５ｃと、ＲＦＶＣＯ１ｊにＧＮＤ電位を供給する第２の共通ＧＮＤ配線５ｄと、ＩＦＶＣＯ１ｗにＧＮＤ電位を供給する第３の共通ＧＮＤ配線５ｅとがそれぞれ分離されているため、各回路ブロックごとに共通のＧＮＤを持ちながらも共通インピーダンスを持たないようにすることができる。
したがって、回路ブロックごとにＧＮＤを分けているため、共通インピーダンスを小さくして高周波パワーモジュール４の特性の向上を図ることができる。
さらに、各回路ブロック内におけるＧＮＤ配線の共通化により、高周波パワーモジュール４の小型化を図ることができる。
その結果、高周波パワーモジュール４の小型化と特性の向上の両立を実現することができる。
次に、本実施の形態１の高周波パワーモジュール４の実装基板への実装構造について説明する。
図１０は、高周波パワーモジュール４の実装基板３への実装構造の一例を示す模式的な図である。図１０に示す実装基板３は、多層配線構造の基板であり、その表層配線には、高周波パワーモジュール４の第１の回路部であるＬＮＡ１ｄ，１ｅ，１ｆ，１ｇに電気的に接続する第１の基板側共通配線（第１の基板側共通導体部）３ａと、第２の回路部であるＲＦＶＣＯ１ｊに電気的に接続する第２の基板側共通配線３ｂが設けられており、第１の基板側共通配線３ａは、ＬＮＡ用ＧＮＤボール電極８ａを介して高周波パワーモジュール４と電気的に接続され、さらに、第２の基板側共通配線３ｂは、ＶＣＯ用ＧＮＤボール電極８ｂを介して高周波パワーモジュール４と電気的に接続されている。
この実装基板３において、少なくとも高周波パワーモジュール４本体の下部に対応した領域の表層配線では第１の基板側共通配線３ａと第２の基板側共通配線３ｂは分離されている。これは、表層配線は高周波パワーモジュール４のボール電極８と直接電気的に接続される配線なので、ノイズの影響を特に受け易いことから、図１０に示すように分離することが好ましい。
図８は実装基板３の表層配線の配線パターンを示すものであるが、高周波パワーモジュール４のボール電極８の配列に応じてこれらと電気的に接続する複数の端子３ｅが設けられており、高周波パワーモジュール４本体の下部に対応した領域で第１の基板側共通配線３ａと第２の基板側共通配線３ｂは分離されている。
つまり、本実施の形態１の高周波パワーモジュール４の実装構造では、その実装基板３において、ＬＮＡ用の共通ＧＮＤ配線と、ＲＦＶＣＯ１ｊやＩＦＶＣＯ１ｗまたは出力あるいはシンセサイザなどの他の回路部のＧＮＤ配線とが分離されていることにより、それぞれのＧＮＤ配線が他のＧＮＤ配線からノイズの影響を受けることを低減できる。
これによって、それぞれのＧＮＤの安定化を図ることができる。
なお、表層配線の第１の基板側共通配線３ａおよび第２の基板側共通配線３ｂは、スルーホール配線３ｄを介して内層のＧＮＤ用の内部配線３ｃと電気的に接続されているが、これらの内部配線３ｃも、図１０に示すように、高周波パワーモジュール４本体の下部に対応した領域では分離されていることが好ましい。ただし、実装基板３において、高周波パワーモジュール４が実装される領域から離れた箇所で第１の基板側共通配線３ａと第２の基板側共通配線３ｂは電気的に接続されており、共通のＧＮＤ用の配線に接続されている。
このように、実装基板３における高周波パワーモジュール４の下部の領域で第１の基板側共通配線３ａと、第２の基板側共通配線３ｂなどの他の回路部のＧＮＤ用の配線とが分離されていることにより、図９の比較例に示すような高周波パワーモジュール実装領域で第１の基板側共通配線３ａと、他の回路部である第２の基板側共通配線３ｂとが接続された基板構造に比較して、それぞれのＧＮＤ配線が他のＧＮＤ配線からノイズの影響を受けることを低減できる。したがって、それぞれのＧＮＤの安定化を図ることができる。
その結果、高周波パワーモジュール４が実装基板３に実装された構造であっても、共通インピーダンスを小さくして高周波パワーモジュール４の特性の向上を図ることができる。
（実施の形態２）
図１１は本発明の実施の形態２の半導体装置に組み込まれる配線基板の表層の配線層における配線パターンの一例を示す平面図、図１２は図１１に示す配線パターンを用いた変形例の半導体装置の実装構造を示す断面図とプレーン状導体部の平面図、図１３は図１２に示す変形例の半導体装置における外部端子の配列を示す裏面図、図１４は図１２に示す変形例の半導体装置の電流リーク無しの状態の一例を示す回路図である。
本実施の形態２の半導体装置は、実施の形態１の高周波パワーモジュール４と同じ半導体パッケージであり、半導体チップ１の回路ブロックごとにＧＮＤ共通配線を分離するものであるが、そのパッケージ基板５において、半導体チップ１の第１の回路部であるＬＮＡ１ｄ，１ｅ，１ｆ，１ｇにＧＮＤ電位を供給する第１の共通ＧＮＤ配線（第１の共通導体部）５ｃと、ＬＮＡ１ｄ，１ｅ，１ｆ，１ｇと分離された複数の他の回路部（ＲＦＶＣＯ１ｊやＩＦＶＣＯ１ｗおよびシンセサイザなどの回路部）それぞれにＧＮＤ電位を供給する第４の共通ＧＮＤ配線（他の共通導体部）５ｋとが分離して設けられている。さらに、パッケージ基板５の主面５ａのほぼ中央部にプレーン状導体部であるプレーン状ＧＮＤ配線５ｍが形成されており、複数の他の回路部それぞれのＧＮＤ用配線がこのプレーン状ＧＮＤ配線５ｍと第４の共通ＧＮＤ配線５ｋを介して接続されている。
すなわち、半導体チップ１の回路ブロックごとにＧＮＤ共通配線を分離する際に、第１の回路部であるＬＮＡ１ｄ，１ｅ，１ｆ，１ｇとそれ以外の他の回路部とに分離し、したがって、ＧＮＤ用配線を、ＬＮＡ用の共通ＧＮＤ配線である第１の共通ＧＮＤ配線５ｃと、その他の回路部用の共通ＧＮＤ配線である第４の共通ＧＮＤ配線５ｋとの２種類に分けている。さらに、他の回路部それぞれの第４の共通ＧＮＤ配線５ｋをプレーン状ＧＮＤ配線５ｍに接続して他の回路部内でのＧＮＤ配線の共通化を図っている。
なお、図１１に示すようにパッケージ基板５のＬＮＡ側では、実施の形態１の高周波パワーモジュール４のパッケージ基板５と同様に、それぞれのＬＮＡ１ｄ，１ｅ，１ｆ，１ｇに対応して設けられた複数の配線部５ｆのうち、隣接する配線部５ｆ間それぞれに第１の共通ＧＮＤ配線５ｃが配置されている。
このようなパッケージ基板５を用いて本実施の形態２の高周波パワーモジュール４では、図１２および図１３に示すように、プレーン状ＧＮＤ配線５ｍと電気的に接続された複数のボール電極８が、パッケージ基板５の裏面５ｂのプレーン状ＧＮＤ配線５ｍに対応した箇所に設けられている。
すなわち、プレーン状ＧＮＤ配線５ｍと電気的に接続されたボール電極８である共通ＧＮＤ用ボール電極８ｃが複数個プレーン状ＧＮＤ配線５ｍの直下に配置されている。これにより、図１２のＱ部の電流の流れに示すように、ＬＮＡ側および他の回路部側とも電流リークを引き起こすことなく（図１４に示す電源９の電位をＰ部に示すリーク無しの状態で）パッケージ基板５のＧＮＤに落とすことができる。
したがって、ＬＮＡ以外の他の回路部のＧＮＤ配線を共通化しているため、実施の形態１の高周波パワーモジュール４に比較して回路ごとのシールド効果は弱まるものの、本実施の形態２の高周波パワーモジュール４においてもＧＮＤの安定化を図って特性を向上させることができる。さらに、プレーン状ＧＮＤ配線５ｍによってＬＮＡ以外の他の回路部内でのＧＮＤ配線の共通化を行うため、高周波パワーモジュール４の外部端子数を減らすことができる。
なお、図１２に示すように、半導体チップ１は、パッケージ基板５の主面５ａ上において、プレーン状ＧＮＤ配線５ｍの上方の位置にダイボンディング材１０と半導体チップ１の裏面１ｂとが接続された状態で搭載されている。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態１，２では、４種類の周波数に対応する低雑音増幅器（ＬＮＡ）が設けられた４バンドの高周波パワーモジュール４について説明したが、高周波パワーモジュール４のバンド数は特に限定されるものではない。
また、前記実施の形態１，２では、半導体装置が、外部端子としてボール電極８を有したＢＧＡ型の場合を例に取り上げて説明したが、前記半導体装置は、配線基板上に半導体チップ１が搭載され、半導体チップ１に組み込まれた少なくとも２種類の回路部に対して、これらの回路部用のＧＮＤ配線が前記配線基板において分離して設けられているものであれば、前記外部端子はボール電極８以外のものであってもよく、例えば、前記半導体装置は、ＬＧＡ（Land Grid Array)型のものであってもよい。
本発明は、電子装置および半導体装置に好適である。
１ 半導体チップ
１ａ 主面
１ｂ 裏面
１ｃ パッド（表面電極）
１ｄ，１ｅ，１ｆ，１ｇ ＬＮＡ（第１の回路部）
１ｈ ＲＦフィルタ
１ｉ ＭＩＸｅｒ
１ｊ ＲＦＶＣＯ（第２の回路部）
１ｋ ＲＦＳｙｎｔｈｓｉｓｅｒ
１ｍ ＰＧＡ
１ｎ ベースバンド
１ｐ ＭＩＸｅｒ
１ｑ ＴＸＶＣＯ（第３の回路部）
１ｒ ＰＡ
１ｓ ＬＰＦ
１ｔ ＤＣ／ＶＣＸＯ
１ｕ ＣｏｎｔｒｏｌＬｏｇｉｃ
１ｖ ＩＦＳｙｎｔｈｓｉｓｅｒ
１ｗ ＩＦＶＣＯ
２ アンテナ
３ 実装基板
３ａ 第１の基板側共通配線（第１の基板側共通導体部）
３ｂ 第２の基板側共通配線（第２の基板側共通導体部）
３ｃ 内部配線
３ｄ スルーホール配線
３ｅ 端子
４ 高周波パワーモジュール（半導体装置）
５ パッケージ基板（配線基板）
５ａ 主面
５ｂ 裏面
５ｃ 第１の共通ＧＮＤ配線（第１の共通導体部）
５ｄ 第２の共通ＧＮＤ配線（第２の共通導体部）
５ｅ 第３の共通ＧＮＤ配線（第３の共通導体部）
５ｆ 配線部
５ｇ スルーホール配線
５ｈ バンプランド
５ｉ ボンディング電極
５ｊ 裏面側配線部
５ｋ 第４の共通ＧＮＤ配線（他の共通導体部）
５ｍ プレーン状ＧＮＤ配線（プレーン状導体部）
６ ワイヤ
７ 封止体
８ ボール電極（外部端子）
８ａ ＬＮＡ用ＧＮＤボール電極
８ｂ ＶＣＯ用ＧＮＤボール電極
８ｃ 共通ＧＮＤ用ボール電極
９ 電源
１０ ダイボンディング材

Claims (15)

  1. 複数の低雑音増幅器を含む第１回路と前記第１回路とは機能が異なる第２回路とを備え、複数のパッドが配置された主面を有する半導体チップと、
    前記半導体チップが搭載された上面と前記上面とは反対側の下面とを有する配線基板と、を有し、
    前記半導体チップの前記複数のパッドは、第１パッドと第２パッドとを含み、
    前記半導体チップの前記第１回路の前記複数の低雑音増幅器は、入力信号を増幅する第１低雑音増幅器と第２低雑音増幅器とを含み、
    前記第１パッドは、前記半導体チップ内において前記第１低雑音増幅器と電気的に接続され、
    前記第２パッドは、前記半導体チップ内において前記第２低雑音増幅器と電気的に接続され、
    前記配線基板の前記上面には、複数のボンディング電極と、前記複数のボンディング電極の一部のボンディング電極と電気的に接続された第１導電パターンと、が配置され、
    前記複数のボンディング電極は、第１ボンディング電極、第２ボンディング電極、第１ＧＮＤボンディング電極、第２ＧＮＤボンディング電極、および第３ＧＮＤボンディング電極を含み、
    前記第１導電パターンは、第１部分と第２部分とを有し、
    前記半導体チップの前記第１パッドは、前記配線基板の前記第１ボンディング電極と第１導電部材を介して電気的に接続され、
    前記半導体チップの前記第２パッドは、前記配線基板の前記第２ボンディング電極と第２導電部材を介して電気的に接続され、
    前記第１および第２ボンディング電極は、前記第１ＧＮＤボンディング電極と前記第２ＧＮＤボンディング電極との間に配置され、
    前記第３ＧＮＤボンディング電極は、前記第１および第２ボンディング電極との間に配置され、
    平面視において、前記第１導電パターンは、前記第１および第２ボンディング電極、および第１、第２、および第３ＧＮＤボンディング電極よりも前記配線基板の内側に配置され、
    前記第１導電パターンの前記第１部分は、前記第１および第２ＧＮＤボンディング電極に電気的に接続され、
    前記第１導電パターンの前記第２部分は、前記第３ＧＮＤボンディング電極と前記第１導電パターンの前記第１部分とに電気的に接続され、
    前記第１ボンディング電極は、前記第１ＧＮＤボンディング電極、前記第１導電パターンの前記第１および第２部分、および前記第３ＧＮＤボンディング電極とで囲まれる領域内に配置され、
    前記第２ボンディング電極は、前記第２ＧＮＤボンディング電極、前記第１導電パターンの前記第１および第２部分、および前記第３ＧＮＤボンディング電極とで囲まれる領域内に配置され、
    前記第１導電パターンは、前記第２回路のＧＮＤパターンとは離間して配置され、かつ電気的に分離されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記半導体チップの前記第２回路は、前記第１回路から供給された信号の周波数を変換するＲＦＶＣＯを備え、
    前記半導体チップは、前記第２回路の前記ＲＦＶＣＯと前記半導体チップ内で電気的に接続され、前記主面に配置された第３パッドを有し、
    前記配線基板の前記上面には、第２導電パターンが配置され、かつ前記第１ボンディング電極、前記第２ボンディング電極、前記第１ＧＮＤボンディング電極、前記第２ＧＮＤボンディング電極、および前記第３ＧＮＤボンディング電極が配置された辺とは異なる辺に沿って第３ボンディング電極、第４ＧＮＤボンディング電極、および第５ＧＮＤボンディング電極が配置され、
    前記第３パッドは、前記第３ボンディング電極と第３導電部材を介して電気的に接続され、
    前記第３ボンディング電極は、前記第４および第５ＧＮＤボンディング電極との間に配置され、
    平面視において、前記第２導電パターンは、前記第３ボンディング電極、および前記第４および第５ＧＮＤボンディング電極よりも前記配線基板の内側に配置され、かつ前記第４および第５ＧＮＤボンディング電極に電気的に接続され、
    前記第３ボンディング電極は、前記第４ＧＮＤボンディング電極、前記第２導電パターン、および前記第５ＧＮＤボンディング電極とで囲まれる領域内に配置され、
    前記第２導電パターンは、前記第１導電パターンとは電気的に分離されている。
  3. 請求項２に記載の半導体装置において、
    前記第１および第２導電パターンは、それぞれ外部からＧＮＤ電位が供給されるパターンである。
  4. 請求項３に記載の半導体装置において、
    前記配線基板の前記下面には、複数の外部端子が配置され、
    前記第１導電パターンは、前記複数の外部端子のうちの第１外部端子と電気的に接続され、
    前記第２導電パターンは、前記複数の外部端子のうち、前記第１外部端子とは異なる第２外部端子と電気的に接続されている。
  5. 請求項１に記載の半導体装置において、
    前記配線基板の前記下面には、複数の外部端子が配置され、
    前記第１導電パターンは、前記複数の外部端子のうちの第１外部端子とスルーホール配線を介して電気的に接続されている。
  6. 請求項１に記載の半導体装置において、
    前記半導体チップの前記主面には、前記第１低雑音増幅器と電気的に接続された第１ＧＮＤパッドと、前記第２低雑音増幅器と電気的に接続された第２ＧＮＤパッドとが配置され、
    前記第１および第２ＧＮＤパッドは、第４導電部材を介して前記第３ＧＮＤボンディング電極と電気的に接続されている。
  7. 請求項２に記載の半導体装置において、
    前記半導体チップの前記主面には、前記ＲＦＶＣＯと電気的に接続された第３ＧＮＤパッドが配置され、
    前記第３ＧＮＤパッドは、第５導電部材を介して前記第４ＧＮＤボンディング電極と電気的に接続されている。
  8. 請求項１に記載の半導体装置において、
    前記半導体チップ、前記第１導電部材、前記第２導電部材、および前記配線基板の前記複数のボンディング電極は、モールドレジンにより封止されている。
  9. 請求項４もしくは請求項５に記載の半導体装置において、
    前記配線基板の前記複数の外部端子のそれぞれには半田ボールが形成されている。
  10. 請求項１に記載の半導体装置において、
    前記第１回路は、前記第１回路に入力された信号を増幅する回路である。
  11. 請求項６に記載の半導体装置において、
    前記配線基板の前記複数のボンディング電極の数は、前記半導体チップの前記複数のパッドの数よりも少ない。
  12. 請求項４に記載の半導体装置において、
    前記配線基板の前記複数の外部端子の数は、前記配線基板の前記複数のボンディング電極の数よりも少ない。
  13. 請求項９に記載の半導体装置において、
    前記半導体装置は、ＢＧＡ型のパッケージ形態である。
  14. 請求項１に記載の半導体装置において、
    前記第１および第２導電部材は、それぞれ金線である。
  15. 請求項１に記載の半導体装置において、
    前記配線基板は、樹脂で構成され、前記複数のボンディング電極、および前記第１導電パターンは、銅箔で構成されている。
JP2010199745A 2010-09-07 2010-09-07 半導体装置 Active JP5352551B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010199745A JP5352551B2 (ja) 2010-09-07 2010-09-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010199745A JP5352551B2 (ja) 2010-09-07 2010-09-07 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004161300A Division JP2005340741A (ja) 2004-05-31 2004-05-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2011009776A JP2011009776A (ja) 2011-01-13
JP5352551B2 true JP5352551B2 (ja) 2013-11-27

Family

ID=43565985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010199745A Active JP5352551B2 (ja) 2010-09-07 2010-09-07 半導体装置

Country Status (1)

Country Link
JP (1) JP5352551B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5855913B2 (ja) * 2011-11-14 2016-02-09 ルネサスエレクトロニクス株式会社 半導体装置
EP3125285B1 (en) * 2014-03-24 2019-09-18 Photonics Electronics Technology Research Association Pad-array structure on substrate for mounting ic chip on substrate, and optical module having said pad-array structure
JP2017200183A (ja) * 2016-04-29 2017-11-02 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 遮蔽されたダイバーシティ受信モジュール
JP7462089B1 (ja) 2023-03-13 2024-04-04 株式会社フジクラ 半導体パッケージ及びフェーズドアレイアンテナモジュール
JP7462088B1 (ja) 2023-03-13 2024-04-04 株式会社フジクラ 高周波モジュール及びフェーズドアレイアンテナモジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067551B2 (ja) * 1985-04-10 1994-01-26 富士通株式会社 半導体装置
JP2001230342A (ja) * 2000-02-14 2001-08-24 Kyocera Corp 高周波回路部品搭載用基板の実装構造
KR100993277B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
WO2004010497A1 (ja) * 2002-07-24 2004-01-29 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP2011009776A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
US8471379B2 (en) Semiconductor device
US7919858B2 (en) Semiconductor device having lands disposed inward and outward of an area of a wiring board where electrodes are disposed
KR100993277B1 (ko) 반도체장치 및 전자 장치
KR100891763B1 (ko) 반도체 장치
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
JP5352551B2 (ja) 半導体装置
KR100993579B1 (ko) 반도체장치 및 전자 장치
JP5086817B2 (ja) 半導体装置
JP4527570B2 (ja) 高周波モジュ−ル及びそれを搭載した無線通信装置
JP4137059B2 (ja) 電子装置および半導体装置
US20080061415A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
JP2005235825A (ja) 電子回路モジュール
JP2006332096A (ja) 半導体装置
JP2008112776A (ja) 半導体装置
JP2004260217A (ja) 半導体装置
JP2004320047A (ja) 半導体装置
JP2009212211A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Ref document number: 5352551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350