CN205016516U - 半导体装置和电子设备 - Google Patents

半导体装置和电子设备 Download PDF

Info

Publication number
CN205016516U
CN205016516U CN201520636512.7U CN201520636512U CN205016516U CN 205016516 U CN205016516 U CN 205016516U CN 201520636512 U CN201520636512 U CN 201520636512U CN 205016516 U CN205016516 U CN 205016516U
Authority
CN
China
Prior art keywords
nude film
semiconductor device
pad
die attach
stud bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520636512.7U
Other languages
English (en)
Inventor
栾竟恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
STMicroelectronics Pte Ltd
Original Assignee
STMicroelectronics Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Pte Ltd filed Critical STMicroelectronics Pte Ltd
Priority to CN201520636512.7U priority Critical patent/CN205016516U/zh
Application granted granted Critical
Publication of CN205016516U publication Critical patent/CN205016516U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

本公开的实施例涉及半导体装置和电子设备。所述半导体装置包括：裸片附接焊盘；钉头凸点，位于所述裸片附接焊盘上并且与所述裸片附接焊盘直接接触；第一裸片，位于所述钉头凸点上并且与所述钉头凸点电耦合；以及导电附接材料，位于所述裸片附接焊盘和所述第一裸片之间。

Description

半导体装置和电子设备
技术领域
本公开涉及半导体技术领域，更具体而言，涉及半导体装置和包含半导体装置的电子设备。
背景技术
在堆叠半导体装置中，通常需要在堆叠的半导体器件之间进行互连来实现电信号的传输。半导体器件通常使用金属接合焊盘来实现电路之间的连接，其中适用于接合焊盘的金属通常主要是铝，并且可能继续是铝，这是因为其可靠的沉积和图案化特性。然而，与其它金属(诸如铜)相比，铝具有相对高的电阻率并且在制造过程中容易被氧化，这继而导致结合处的电阻不稳定，甚至可能导致间歇性故障。
已经提出了一些技术来替代，例如焊盘上金属化(overpadmetallization)技术，其通常使用诸如钯、镍、金之类的贵金属，这使得半导体器件的制造成本飞升。
实用新型内容
鉴于上述问题，本公开的实施例提出一种新的解决方案。
根据本公开的第一方面，提供了一种半导体装置，包括：裸片附接焊盘；钉头凸点，位于所述裸片附接焊盘上并且与所述裸片附接焊盘直接接触；第一裸片，位于所述钉头凸点上并且与所述钉头凸点电耦合；以及导电附接材料，位于所述裸片附接焊盘和所述第一裸片之间。
可选地，该半导体装置还包括：基板，所述裸片附接焊盘位于所述基板上。
可选地，该半导体装置还包括：第二裸片，所述裸片附接焊盘位于所述第二裸片上并且与所述第二裸片电耦合。
可选地，该半导体装置还包括：基板，所述第二裸片位于所述基板上。
可选地，该半导体装置还包括：树脂，所述树脂包封所述第一裸片、所述导电附接材料和所述基板或者包封所述第一裸片、所述第二裸片、所述导电附接材料和所述基板。
可选地，该半导体装置还包括：引线框架，所述裸片附接焊盘耦合至所述引线框架。
可选地，该半导体装置还包括：树脂，所述树脂包封所述第一裸片、所述导电附接材料和所述引线框架。
可选地，通过超声波处理来实现所述钉头凸点与所述裸片附接焊盘的直接接触。
根据本公开的另一方面，提供一种电子设备，包括上述项中任一项所述的半导体装置。
通过使用根据本公开的实施例的制造半导体装置的方法，可以显著减小制造成本。
附图说明
通过结合附图对本公开示例性实施方式进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施方式中，相同的参考标号通常代表相同部件。
图1是一种常规堆叠半导体装置的示意图；
图2是根据本公开的一个实施例的半导体装置的示意图；
图3是根据本公开的另一实施例的半导体装置的示意图；以及
图4是根据本公开的又一实施例的半导体装置的示意图。
具体实施方式
现在下文描述中阐述某些具体细节以便提供对本公开的主题内容的各种方面的透彻理解。然而在不具有这些具体细节的情形下仍然可以实现本公开的主题内容。
除非上下文另有要求，否则在说明书和所附权利要求书全文中，词语“包括”将解释成开放式包含意义，也就是说，解释为“包括但不限于”。
在本说明书全文中引用“一个实施例”或者“实施例”意味着结合该实施例描述的特定特征、结构或者特性包含于至少一个实施例中。因此，在本说明书全文中各处出现表达“在一个实施例中”或者“在实施例中”未必都是指相同方面。另外，可以在本公开内容的一个或者多个方面中以任何适当方式组合特定特征、结构或者特性。
参见图1，图1示出了一种常规的堆叠半导体装置100的示意图。在半导体装置100中，具有基板/引线框架101，其中基板/引线框架101可以是印刷电路板、玻璃、陶瓷、金属等材料制成的用于支撑和/或传输电学信号的平板。可选地，基板材料具有优良的导热性能以将芯片中产生的热量传导至外部环境/装置。在基板/引线框架101上，其中集成了电路的第二或底部裸片103通过裸片附接材料102被附接至基板/引线框架101。裸片附接材料诸如是焊料、粘着剂、导电胶等，并且可以根据实际需要而为导电或非导电的。在图1的示例中，底部芯片103的上表面具有键合焊盘105和顶部附接焊盘104。在图1中，键合焊盘105经由接线107键合至基板或引线框架101。第一或顶部裸片108经由顶部炉盘附接材料106被附接至底部芯片103的顶表面上的裸片附接焊盘104。由于需要在顶部芯片和底部芯片之间传输电学信号或功率，因此，附接材料106是导电的，诸如导电焊接、导电粘着剂或导电胶等。顶部芯片108的上表面上也具有键合焊盘，该键合焊盘同样经由接线被键合至底部芯片103上的焊盘。
在实际制造过程中，通常使用铝来制作顶部附接焊盘104，但是铝焊盘的表面容易被氧化，形成氧化铝的膜。由于氧化铝的绝缘性，这容易导致接合电阻不稳以及电学性能的故障。现有的解决技术方案例如通过使用焊盘上金属化技术方案。参见中国专利申请CN102754203，其公开了一种多层焊盘上金属化的接合焊盘及形成方法。这种方法通常使用钯、镍之类的贵金属来金属化，并且需要多个掩膜来图案化，这导致半导体装置的制造成本急剧上升。
本公开的实施例构思了一种新的技术方案来解决该技术问题。参见图2，其示出了根据本公开的一个实施例的半导体装置。图2与图1相似的部件以相似的附图标记示出，并且不再赘述。在图2的实施例中，底部裸片203通过裸片接合材料202接合至衬底/引线框架201，并且通过接线203电耦合至衬底/引线框架201。在底部裸片203的上表面上具有键合焊盘205和附接焊盘204。在附接焊盘204上，设置了钉头凸点210。图中示出了4个钉头凸点，但是可以理解，可以具有一个或其它多个钉头凸点。优选地，为了保持顶部裸片的稳定，设置多个钉头凸点，例如，3个或4个钉头凸点。钉头凸点210与附接焊盘204直接接触，钉头凸点210的周围是裸片附接材料206，顶部裸片208位于定钉头凸点210和裸片附接材料206上，并且与钉头凸点210和附接材料206电耦合。此外，顶部裸片208也通过接线电耦合至底部裸片203。
如前针对图1所述，由于裸片附接焊盘204上容易生长的诸如氧化物(例如氧化铝)之类的绝缘膜导致的间歇性故障，因此有必要破坏氧化物膜，使得顶部裸片208和焊盘204之间形成性能良好的电连接。通过研究发现，相比于现有技术中的焊盘上金属化的技术方案，根据本实用新型的实施例的技术方案，可以实现在顶部裸片208和焊盘204之间形成性能良好的电连接，而无需显著增加制造成本。
通过研究发现，可以在焊盘204上焊接钉头凸点(例如由金制成的钉头凸点)，使用超声波能量来破坏焊盘204表面上的薄的氧化层，从而实现钉头凸点210与焊盘204的直接接触。超声波能量使得钉头凸点210与焊盘表面的薄氧化层摩擦，从而破坏氧化层并且实现钉头凸点与金属焊盘204的直接接触。本领域技术人员可以理解，超声波仅是示例，可以使用其它技术手段来实现钉头凸点与金属焊盘的直接连接。例如，在真空环境下或在还原气氛中制造焊盘204并且施加钉头凸点。
图3是根据本公开的另一实施例。图3与图2相似的部件以相似的附图标记示出，并且不再赘述。在图3的示例中，去除了底部裸片。换言之，在图3的实施例中，半导体装置300仅具有一个裸片，即裸片308。但是本领域技术人员可以理解，图3仅是示例，可以有其它布置，例如3个或更多个堆叠的半导体裸片，其中，裸片之间的电耦合方式与前面针对图2描述的耦合方式相似，在此也不再赘述。
在图3的示例中，钉头凸点310直接设置在有机基板301的上表面上的铝焊盘上，并且在钉头凸点310的周围涂覆导电胶306，裸片308继而通过导电胶电耦合至接合焊盘。裸片308上可以具有些键合焊盘，并且通过接线电耦合至有机基板301，在有机基板301中，具有一些电路部件，与裸片308电耦合。在图3的示例中，也通过诸如超声波之类的手段破坏钉头凸点310与焊盘之间的薄的氧化层，使得钉头凸点310与焊盘直接电耦合。最终通过树脂密封该半导体装置。此外，钉头凸点帮助维持裸片平整，减少倾斜，维持导电胶306的厚度。使半导体装置达到最好的性能。
图4示出了根据本公开的又一示例，图4与图2相似的部件以相似的附图标记示出，并且不再赘述。在图4的示例中，在引线框架上提供裸片附接焊盘404，在附接焊盘404上提供钉头凸点410，并且在钉头凸点周围具有焊料/导电胶406。裸片408在钉头凸点410和导电胶406上，并且经由钉头凸点410和导电胶406电耦合至附接焊盘404。在图4的示例中，在裸片408的上表面上也可以具有键合焊盘，并且经由接线电耦合至引线框架。半导体装置400由树脂409密封。此外，钉头凸点帮助维持裸片平整，减少倾斜，维持导电胶406的厚度。使半导体装置达到最好的性能。
下面说明本公开的实施例的半导体装置的制造方法。在根据本公开的一个实施例中，以矩阵阵列的形式，提供多个基板或引线框架，在多个基板或引线框架中的每个基板或引线框架上提供裸片接合材料，并且通过该接合材料接合底部裸片。继而，在底部裸片上提供裸片附接焊盘；在裸片附接焊盘上提供钉头凸点，在所述裸片附接焊盘上在钉头凸点周围提供导电附接材料；以及在所述钉头凸点和所述导电附接材料上提供顶部裸片，使得顶部裸片接合至导电附接材料和钉头凸点。随后执行接线键合工艺，并且在该工艺过程中使用超声波能量破坏钉头凸点下的薄的氧化膜。然后，使用树脂密封。最后将具有多个半导体装置的晶片切割为单个的半导体装置芯片。
本领域技术人员可以理解，上述方法的执行顺序只是示例说明而非限定，可以有其它执行顺序。
概括而言，根据本公开的第一方面，提供了一种半导体装置，包括：裸片附接焊盘；钉头凸点，位于所述裸片附接焊盘上并且与所述裸片附接焊盘直接接触；第一裸片，位于所述钉头凸点上并且与所述钉头凸点电耦合；以及导电附接材料，位于所述裸片附接焊盘和所述第一裸片之间。
可选地，该半导体装置还包括：基板，所述裸片附接焊盘位于所述基板上。
可选地，该半导体装置还包括：第二裸片，所述裸片附接焊盘位于所述第二裸片上并且与所述第二裸片电耦合。
可选地，该半导体装置还包括：基板，所述第二裸片位于所述基板上。
可选地，该半导体装置还包括：树脂，所述树脂包封所述第一裸片、所述导电附接材料和所述基板或者包封所述第一裸片、所述第二裸片、所述导电附接材料和所述基板。
可选地，该半导体装置还包括：引线框架，所述裸片附接焊盘耦合至所述引线框架。
可选地，该半导体装置还包括：树脂，所述树脂包封所述第一裸片、所述导电附接材料和所述引线框架。
可选地，通过超声波处理来实现所述钉头凸点与所述裸片附接焊盘的直接接触。
根据本公开的另一方面，提供一种电子设备，包括上述项中任一项所述的半导体装置。
根据本公开的又一方面，提供一种制造半导体装置的方法，包括：提供裸片附接焊盘；在所述裸片附接焊盘上提供钉头凸点，使得所述裸片附接焊盘与所述钉头凸点直接接触；在所述裸片附接焊盘上提供导电附接材料；以及在所述钉头凸点和所述导电附接材料上提供第一裸片。
可选地，提供裸片所述附接焊盘包括在基板上提供所述裸片附接焊盘。
可选地，提供裸片所述附接焊盘包括在第二裸片上提供所述裸片附接焊盘，使得所述裸片附接焊盘与所述第二裸片电耦合。
可选地，该方法还包括提供基板，使得所述第二裸片位于所述基板上。
可选地，该方法还包括：使用树脂包封所述第一裸片、所述导电附接材料和所述基板或者包封所述第一裸片、所述第二裸片、所述导电附接材料和所述基板。
可选地，该方法还包括：提供引线框架，使得所述裸片附接焊盘耦合至所述引线框架。
可选地，该方法还包括：使用树脂包封所述第一裸片、所述导电附接材料和所述引线框架。
可选地，使用超声波对所述半导体装置进行处理，使得至少去除所述裸片附接焊盘表面上的部分金属氧化物层，从而实现所述裸片附接焊盘与所述钉头凸点的直接接触。
此外，尽管在附图中以特定顺序描述了本公开的实施例的方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。相反，流程图中描绘的步骤可以改变执行顺序。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。
虽然已经参考若干具体实施方式描述了本公开的实施例，但是应该理解，本公开的实施例并不限于所公开的具体实施方式。本实用新型旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。所附权利要求的范围符合最宽泛的解释，从而包含所有这样的修改及等同结构和功能。

Claims (9)

1.一种半导体装置，其特征在于，包括：
裸片附接焊盘；
钉头凸点，位于所述裸片附接焊盘上并且与所述裸片附接焊盘直接接触；
第一裸片，位于所述钉头凸点上并且与所述钉头凸点电耦合；以及
导电附接材料，位于所述裸片附接焊盘和所述第一裸片之间。
2.根据权利要求1所述的半导体装置，其特征在于，还包括：
基板，所述裸片附接焊盘位于所述基板上。
3.根据权利要求1所述的半导体装置，其特征在于，还包括：
第二裸片，所述裸片附接焊盘位于所述第二裸片上并且与所述第二裸片电耦合。
4.根据权利要求3所述的半导体装置，其特征在于，还包括：
基板，所述第二裸片位于所述基板上。
5.根据权利要求2或4所述的半导体装置，其特征在于，还包括：
树脂，所述树脂包封所述第一裸片、所述导电附接材料和所述基板或者包封所述第一裸片、所述第二裸片、所述导电附接材料和所述基板。
6.根据权利要求1所述的半导体装置，其特征在于，还包括：
引线框架，所述裸片附接焊盘耦合至所述引线框架。
7.根据权利要求6所述的半导体装置，其特征在于，还包括：
树脂，所述树脂包封所述第一裸片、所述导电附接材料和所述引线框架。
8.根据权利要求1-7中任一项所述的半导体装置，其特征在于，通过超声波处理来实现所述钉头凸点与所述裸片附接焊盘的直接接触。
9.一种电子设备，其特征在于，包括根据权利要求1-8中任一项所述的半导体装置。
CN201520636512.7U 2015-08-21 2015-08-21 半导体装置和电子设备 Active CN205016516U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520636512.7U CN205016516U (zh) 2015-08-21 2015-08-21 半导体装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520636512.7U CN205016516U (zh) 2015-08-21 2015-08-21 半导体装置和电子设备

Publications (1)

Publication Number Publication Date
CN205016516U true CN205016516U (zh) 2016-02-03

Family

ID=55215104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520636512.7U Active CN205016516U (zh) 2015-08-21 2015-08-21 半导体装置和电子设备

Country Status (1)

Country Link
CN (1) CN205016516U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469699A (zh) * 2015-08-21 2017-03-01 意法半导体有限公司 半导体装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469699A (zh) * 2015-08-21 2017-03-01 意法半导体有限公司 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
US20200185349A1 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
TWI294757B (en) Circuit board with a through hole wire, and forming method thereof
CN100365804C (zh) 封装集成电路元件及其制造方法
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US8004070B1 (en) Wire-free chip module and method
WO2006030671A1 (ja) Ｌｅｄ用反射板およびｌｅｄ装置
TWI419272B (zh) 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體
TWI425599B (zh) 具有凸柱／基座之散熱座及基板之半導體晶片組體
CN103493610A (zh) 刚性柔性基板及其制造方法
CN103367313A (zh) 电子装置及制造电子装置的方法
TW200504952A (en) Method of manufacturing semiconductor package and method of manufacturing semiconductor device
JP2008258547A (ja) 半導体装置およびその製造方法
JP5755622B2 (ja) 電力モジュールパッケージ及びその製造方法
JP6422736B2 (ja) パワーモジュール
CN205016516U (zh) 半导体装置和电子设备
TW201241978A (en) Flip chip device
CN209882211U (zh) Hdi高密度积层线路板
CN102437133A (zh) 半导体器件
CN106469699A (zh) 半导体装置及其制造方法
JP2011077164A (ja) 半導体発光装置
CN102117801B (zh) 高功率型发光二极管模块结构制作方法
JP2006310583A (ja) 複合基板およびその製造方法
CN220400571U (zh) 一种散热型功率模块封装结构
WO2022170775A1 (zh) 一种功率结构体和制备方法以及设备
TW571413B (en) Method of manufacturing BGA substrate with high performance of heat dissipating structure

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant