JP2018116987A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2018116987A
JP2018116987A JP2017005498A JP2017005498A JP2018116987A JP 2018116987 A JP2018116987 A JP 2018116987A JP 2017005498 A JP2017005498 A JP 2017005498A JP 2017005498 A JP2017005498 A JP 2017005498A JP 2018116987 A JP2018116987 A JP 2018116987A
Authority
JP
Japan
Prior art keywords
terminal
strength
substrate
low
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017005498A
Other languages
English (en)
Other versions
JP6787144B2 (ja
Inventor
宗彦 増谷
Munehiko Masutani
宗彦 増谷
繁和 東元
Shigekazu Higashimoto
繁和 東元
和伸 神谷
Kazunobu Kamiya
和伸 神谷
義弘 杉山
Yoshihiro Sugiyama
義弘 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2017005498A priority Critical patent/JP6787144B2/ja
Publication of JP2018116987A publication Critical patent/JP2018116987A/ja
Application granted granted Critical
Publication of JP6787144B2 publication Critical patent/JP6787144B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】第1端子部の延出部と端子板の第2端子部とを確実に接合させることが可能な半導体モジュールの提供にある。【解決手段】配線パターン12が形成された基板11と、配線パターン12に配置された半導体素子13と、半導体素子13に電気的に接続される基端部18と基板11とは反対方向に延びる延出部19とを有する第1端子部17と、基板11と半導体素子13と第1端子部17の基端部18側とを封止する樹脂部15と、基板11に対し半導体素子13側に配置され、平板部23と平板部23の一部を基板11とは反対方向に曲げることにより形成された第2端子部24とを有する端子板22Aと、を備え、第1端子部17の延出部19と第2端子部24は対向して接触するように配置されると共に、接合されている半導体モジュール10において、第1端子部17は、樹脂部15から露出する部分に変形可能な低強度部20を有する。【選択図】図3

Description

本発明は、半導体モジュールに関する。
半導体モジュールの従来技術としては、例えば、特許文献1に開示された半導体装置が知られている。特許文献1に開示された半導体装置は、半導体素子が実装された実装基板と、実装基板上に配置される積層体とを備えている。半導体装置は、半導体素子と電気的に接続される電極接合板とを有している。電極接合板は薄板状であるとともに、半導体素子と電気的に接続される基端部と、積層体の積層方向における実装基板とは反対側に延びている延出部とを有している。実装基板、半導体素子及び電極接合板の基端部は、樹脂により封止されている。一方、積層体は、各半導体素子に電気的に接続される正極端子板及び負極端子板が絶縁層を介して積層された構造を有している。各端子板には、積層体の積層方向における実装基板とは反対側に一体的に延びる複数の端子部が突設されている。樹脂により封止された実装基板上に積層体が実装され、電極接合板の延出部と、各端子板の端子部とは対向し接触するように配置されている。そして、延出部と端子部とは金属接合されている。
特開2016−6834号公報
しかし、特許文献1に開示された半導体装置では、電極接合板の延出部と各端子板の端子部とは、製造時における寸法ばらつきにより、接触しない状態になる虞がある。接触しない状態の場合には、延出部と端子部との接合が不十分となり延出部と端子部とを確実に接合させることが困難となる虞がある。
本発明は、第1端子部の延出部と各端子板の端子部とを確実に接合させることが可能な半導体モジュールの提供にある。
上記の課題を解決するために、請求項1記載の発明は、配線パターンが形成された基板と、前記配線パターンに配置された半導体素子と、前記半導体素子に電気的に接続される基端部と前記基板とは反対方向に延びる延出部とを有する第1端子部と、前記基板と前記半導体素子と前記第1端子部の基端部側とを封止する樹脂部と、前記基板に対し前記半導体素子側に配置され、平板部と前記平板部の一部を前記基板とは反対方向に曲げることにより形成された第2端子部とを有する端子板と、を備え、前記第1端子部の延出部と前記第2端子部は対向して接触するように配置されると共に、接合されている半導体モジュールにおいて、前記第1端子部は、前記樹脂部から露出する部分に変形可能な低強度部を有することを特徴とする。
請求項1記載の発明によれば、基板に対し半導体素子側に端子板を配置したとき、第1端子部の延出部と第2端子部との重なりの状態に応じて延出部は低強度部で変形し、第2端子部に沿って接触する。よって、第1端子部の延出部と端子板の第2端子部とを確実に接合させることが可能である。
請求項2記載の発明は、請求項1に記載の半導体モジュールにおいて、前記第1端子部は、前記低強度部より基端部側に前記低強度部よりも高強度な高強度部を有することを特徴とする。
請求項2記載の発明によれば、第1端子部の延出部と第2端子部とが接触し、第1端子部の延出部に押圧力が作用しても、第1端子部の延出部は高強度部が低強度部よりも先に変形することがなく低強度部で確実に変形させることが可能である。
請求項3記載の発明は、請求項2に記載の半導体モジュールにおいて、前記高強度部は、前記第1端子部の一部を折り曲げることにより形成され、前記樹脂部に一部が埋没し前記樹脂部との界面に曲面を有することを特徴とする。
請求項3記載の発明によれば、高強度部は第1端子部の一部を折り曲げることにより形成されているので、加工が容易である。また、高強度部は樹脂部に一部が埋没し樹脂部との界面に曲面を有しているので、曲面と接する樹脂部の界面には角部が存在せず、樹脂部との界面にクラックが発生しにくい。
請求項4記載の発明は、請求項1〜3のいずれか一項に記載の半導体モジュールにおいて、前記低強度部は、溝により形成されていることを特徴とする。
請求項4記載の発明によれば、低強度部は溝により形成されているので、加工が容易であると共に、変形する部位を特定できる。
請求項5記載の発明は、請求項1〜3のいずれか一項に記載の半導体モジュールにおいて、前記低強度部は、孔により形成されていることを特徴とする。
請求項5記載の発明によれば、低強度部は孔により形成されているので、加工が容易であると共に、変形する部位を特定できる。また、孔の大きさを調整することにより変形のしやすさを調整可能である。
請求項6記載の発明は、請求項1〜3のいずれか一項に記載の半導体モジュールにおいて、前記低強度部は、切欠きにより形成されていることを特徴とする。
請求項6記載の発明によれば、低強度部は切欠きにより形成されているので、加工が容易であると共に、変形する部位を特定できる。また、切欠きの大きさを調整することにより変形のしやすさを調整可能である。
本発明によれば、第1端子部の延出部と端子板の第2端子部とを確実に接合させることが可能である。
本発明に係る半導体モジュールの概略構成を示す斜視図である。 図1のA−A線断面図である。 図2の要部拡大図である。 第1端子部の斜視図である。 第1端子部の側面図である。 第1端子部の正面図である。 図3のB−B線断面図である。 第1端子部の延出部と第2端子部の接触状態を説明するための模式図である。(a)延出部と第2端子部との接触面積が最大の状態を示し、(b)延出部と第2端子部との接触面積が標準的な状態を示し、(c)延出部と第2端子部との接触面積が最小の状態を示す。 比較例に係る半導体モジュールの図7に対応する断面図である。 別例1に係る側面図である。 別例2に係る側面図である。
本発明の実施形態を図1〜図9に基づいて説明する。図1、図2に示す半導体モジュール10は、スイッチング電源用半導体モジュールに適用している。半導体モジュール10は、金属製の配線パターン12が形成されたセラミック製の基板11と、配線パターン12上に配置された複数の半導体素子13と、を備えている。半導体素子13は、電極板としての第1端子部17を有し、第1端子部17は半導体素子13に接合されている。基板11は矩形枠状のケース14の枠内に配置され、樹脂部15(ポッティング樹脂)により封止されている。ケース14は樹脂製でアルミ製のヒートシンク16に接着され一体化されている。基板11の半導体素子13が搭載されている面の反対面にはヒートシンク16がロウ付けで接合されている。半導体モジュール10の使用により発生する熱は、基板11を介してヒートシンク16に伝達され、ヒートシンク16によって冷却される。基板11に対し半導体素子13側には、端子板22が配置されている。端子板22は複数の第2端子部24を有している。
なお、図1に示すように端子板22は正極用の端子板22Aと負極用の端子板22Bとから構成され、絶縁層28を介して並列に配置された構造を有している。端子板22A及び端子板22Bは同等の形状を有し、半導体素子13に接合された第1端子部17との配置構造は同等なので、以下に正極用の端子板22Aと第1端子部17との配置構造を説明し、負極用の端子板22Bと第1端子部17との配置構造については省略する。
図1及び図2に示すように、端子板22Aは、平板部23と、平板部23の一部を基板11とは反対方向に曲げることにより形成された第2端子部24と、平板部23に連設されケース14外に突出する突出端子25とを有している。端子板22Aは、導電性の厚板で形成されている。端子板22Aの材料は銅板である。図3に示すように、平板部23と第2端子部24とのなす角度αは、鈍角となるように形成されている。すなわち、第2端子部24は平板部23と直交する方向に対して傾斜している。また、平板部23には第2端子部24に連続して開口27が形成されている。開口27は、端子板22Aを基板11に対し半導体素子13側に配置したときの第1端子部17の延出部19を挿通させるための貫通孔である。図1に示すように、第2端子部24の幅方向の長さは、延出部19の幅方向の長さと同等に形成されている。なお、突出端子25は図示しない電源の正極端子に接続される。端子板22Bに形成された突出端子25は図示しない電源の負極端子に接続される。
第1端子部17は、図4〜図6に示すように、所定の幅を有し厚さの薄い導電性の板材で形成されている。第1端子部17の材料は、銅板であり、この銅板にはニッケルメッキが施されている。第1端子部17は、半導体素子13に電気的に接続される基端部18と、基端部18から延在し、基板11とは反対方向に延びる延出部19とを有している。基端部18はコの字状に屈曲して形成されている。延出部19は基端部18に連設され、延出部19の先端側は第2端子部24に対向し接触するよう配置され、根本側に低強度部20及び高強度部21が設けられている。なお、低強度部とは、後述する溝20A、孔20B、切欠き20C、折り曲げ部21A、21Bなどが形成されていない状態よりも曲げ強度が低い部分であり、高強度部とは、後述する溝20A、孔20B、切欠き20C、折り曲げ部21A、21Bなどが形成されていない状態よりも曲げ強度が高い部分を指す。
基端部18は、延出部19に連設され延出部19に対して直角に折り曲げられた第1平面部18Aと、第1平面部18Aに平行に形成された第2平面部18Bと、第1平面部18Aと第2平面部18Bとを連結する連結部18Cとを備えている。図3に示すように、第2平面部18Bは、半導体素子13の電極に半田26で接合されている。
低強度部20は、溝20Aと孔20Bと切欠き20Cにより形成されている。幅方向の全域にわたり溝20Aが形成され、溝20Aが形成された幅方向の中心部に矩形の孔20Bが形成されている。また、溝20Aが形成された幅方向の両端部に切欠き20Cが形成されている。溝20Aは断面V字状であり、第2端子部24に対向する面19Aと反対側の面19Bに形成されている。第1端子部17は低強度部20において変形可能であり、低強度部20は延出部19に延出部19と直交する方向より押圧力が作用したとき、変形を容易にするために設けられている。
高強度部21は、延出部19における低強度部20より基端部18側に形成されている。高強度部21は、第1端子部17の一部を折り曲げることにより形成され、幅方向の両端部側より中心部側に向かってそれぞれ折り曲げられた折り曲げ部21A、21Bを有している。折り曲げ部21A、21Bは、延出部19における溝20Aの形成された面19B側に折り曲げられている。折り曲げ部21A、21Bと延出部19とが重なることより、高強度部21が構成されている。図4に示すように、折り曲げ部21A、21Bは、曲面21C、21Dを有している。
図2及び図3に示すように、基板11と半導体素子13と第1端子部17の基端部18と高強度部21の一部とは、樹脂部15により封止されている。第1端子部17における樹脂部15から露出する部分に高強度部21の他部、低強度部20及び延出部19の先端側の部位が設けられている。樹脂部15の材料としては、熱硬化性のエポキシ樹脂が使用されている。高強度部21の一部は、樹脂部15に埋没し、図7に示すように、高強度部21は樹脂部15との界面に曲面21C、21Dを有している。
図2及び図3に示すように、第1端子部17の延出部19と第2端子部24とは対向し、先端側で接触するように配置されている。図2及び図3に一点鎖線でしめす延出部19の位置は、端子板22Aが配置される前の状態を示している。端子板22Aが配置される前の状態では、延出部19と端子板22Aが配置されたときの第2端子部24とは重なった状態にある。端子板22が配置されることにより、延出部19は低強度部20で変形し、延出部19の先端側の部位が第2端子部24と接触する。
図8には、第1端子部17の延出部19と第2端子部24との位置関係を表している。第2端子部24における延出部19と対向する面24Aと、平板部23の基板11側の面23Aとが交差する交差部を交差部Pとする。そして、交差部Pと延出部19における第2端子部24と対向する面19A間の距離をdとする。図8(a)は、d=d1で、延出部19と第2端子部24との重なりがもっと大きく、延出部19が低強度部20で変形したとき、延出部19と第2端子部24との接触面積が最大の状態を示している。図8(c)は、d=d3で、延出部19と第2端子部24との重なりがもっと小さく、延出部19は低強度部20でほとんど変形せず、延出部19と第2端子部24とは先端部でのみ接触し接触面積が最小の状態を示している。図8(b)は、d=d2で、延出部19と第2端子部24との重なりが標準的な状態にあり、延出部19が低強度部20で変形したとき、延出部19と第2端子部24との接触面積が標準的な状態を示している。距離dは、公差に基づく製造時のばらつきを考慮して、d1より大きくd3より小さく(d1≦d≦d3)なるように設定されている。なお、一点鎖線で示す延出部19の位置は変形する前の状態を示し、実線でしめす延出部19の位置は変形した後の状態を示す。
このように、第1端子部17の延出部19と第2端子部24とは先端側で接触しているが、図2及び図3に示すように、この接触している部分に溶接が施され延出部19と第2端子部24とは接合されている。なお、図1及び図2に示す状態は、延出部19と第2端子部24との重なりが最も大きい状態(d=d1)にあり、延出部19と第2端子部24との接触面積が最大の状態を示している。
次に、半導体モジュール10の製造手順について説明する。
まず、基板11を用意し、半導体素子13が実装される面と反対面にヒートシンク16をロウ付けする。なお、必要に応じてパンチングメタルなどの応力緩和部材を介在させてもよい。そして、複数の半導体素子13およびその他の電子部品を基板11に実装すると共に、半導体素子13上に第1端子部17を接合する。第1端子部17は、基端部18を半導体素子13側に向け、延出部19を半導体素子13とは遠ざかる方向に向けて、基端部18の第2平面部18Bを半導体素子13に半田26で接合する。同時に、その他の信号端子等を接合し、必要な個所にワイヤーボンディングを施す。
次に、半導体素子13上に第1端子部17が実装された基板11をケース14内部に配置されるようにヒートシンク16とケース14とを接着剤で接着させる。次に、ケース14内部に樹脂を充填し、半導体素子13を樹脂部15で封止する。この状態では、基板11と半導体素子13と第1端子部17の基端部18と高強度部21の一部は樹脂部15に埋没した状態にあり、高強度部21の他部と低強度部20及び延出部19の先端側の部位が樹脂部15から露出した状態にある。
次に、樹脂部15で封止された基板11上に端子板22A、22Bを配置する。端子板22A、22Bは、平板部23を基板11側に向け、第2端子部24を基板11から遠ざかる方向にむけて、端子板22A、22Bの開口27に第1端子部17の露出している部分を挿通させて第2端子部24と第1端子部17の延出部19とが接触するように配置する。そして、端子板22A、22Bは、図示しない固定手段によりケース14に固定される。
次に、第2端子部24と延出部19の接触している部分に溶接をほどこし、接合させる。以上により半導体モジュール10の製造を完了する。
以上の構成を有する半導体モジュール10の作用について説明する。
図8(a)〜図8(c)に示すように、端子板22Aが配置される前の状態では、延出部19と端子板22Aが配置されたときの第2端子部24とは重なった状態にある。端子板22Aが配置されることにより、第1端子部17の延出部19は第2端子部24から押圧力F(F1〜F3)を受ける。延出部19に作用する押圧力Fにより、延出部19は低強度部20で変形し、延出部19の先端側の部位が第2端子部24に沿って接触する。これは、第1端子部17の板厚は第2端子部24の板厚よりも薄く、且つ、第1端子部17は低強度部20を有していることにより、第2端子部24からの押圧力Fを受けて延出部19の低強度部20に応力集中が起こり変形しやすいことによる。
図8(a)で示すd=d1(重なりが最も大きい状態)のとき、押圧力F1が最も大きくなることにより延出部19は最も大きく変形し、延出部19と第2端子部24との接触面積が最大となる。図8(c)で示すd=d3(重なりが最も小さい状態)のとき、押圧力F3が最も小さくなることにより延出部19はほとんど変形せず、延出部19と第2端子部24との接触面積が最小となり、延出部19と第2端子部24とは先端部でのみ接触している。図8(b)で示すd=d2(重なりが標準的な状態)のとき、押圧力F2が標準的な大きさとなることにより延出部19は先端側の部位が少し変形し、延出部19と第2端子部24との接触面積が標準的な大きさとなる。このように、F1が最も大きく、F3が最も小さく、F2はF1とF3の中間の大きさである(F1>F2>F3)。
第1端子部17は、樹脂部15から露出する部分に低強度部20を有しているので、第1端子部17の延出部19に押圧力Fが作用した場合には、高強度部21よりも先に低強度部20が変形する。また、第1端子部17は、低強度部20より基端部18側に高強度部21を有し、高強度部21の一部は樹脂部15に埋没した状態にあるので、樹脂部15に埋没した高強度部21の一部と基端部18とにより第1端子部17をしっかり固定する。
図7に示すように、高強度部21は、樹脂部15に一部が埋没し、樹脂部15との界面に曲面21C、21Dを有しているため、曲面21C、21Dと接する樹脂部15の界面には角部が存在せず、樹脂部15の界面は第1端子部17から受ける応力を分散し易い。よって、樹脂部15との界面にクラックが発生しにくい。比較例として示す図9のように、第1端子部29における樹脂部15との界面に曲面21C、21Dが形成されていない場合には、角部を起点としてクラックCRが発生しやすい。
低強度部20は、溝20Aと孔20Bと切欠き20Cにより形成されている。溝20Aを有していることにより、延出部19に押圧力Fが作用したとき、溝20Aの部分への応力集中により折れ曲がり変形する。このとき、延出部19は谷折り側である溝20A側に変形する。なお、谷折り側とは溝20Aが形成されている面19B側を指し、山折り側とは溝20Aが形成されている面と反対側の面19A側を指す。また、孔20B及び切欠き20Cを有していることにより、溝20Aの部分で確実に変形するように孔20B又は切欠き20Cの大きさが調整される。例えば、図7に示すように、第1端子部17に押圧力Fが作用したときに、溝20Aのみでは、溝20Aが変形せず第1端子部17と樹脂部15との間に隙間ができる虞があるが、孔20B又は切欠き20Cの大きさを調整して溝20Aの部分で確実に変形させ、第1端子部17と樹脂部15との間に隙間ができないようにする。
本発明の実施形態に係る半導体モジュール10によれば以下の効果を奏する。
(1)樹脂部15で封止された基板11上に端子板22A、22Bを配置したとき、第1端子部17の延出部19と第2端子部24との重なりの状態に応じて延出部19は高強度部21よりも先に低強度部20で変形し、第2端子部24に沿って接触する。よって、第1端子部17の延出部19と端子板22A、22Bの第2端子部24とを確実に接合させることが可能である。
(2)第1端子部17は、低強度部20より基端部18側に高強度部21を有しているので、第1端子部17の延出部19と第2端子部24とが接触し、第1端子部17の延出部19に押圧力Fが作用しても、延出部19は高強度部21が低強度部20よりも先に変形することがなく低強度部20で確実に変形させることが可能である。
(3)高強度部21は第1端子部17の一部を折り曲げることにより形成されているので、加工が容易である。また、高強度部21は樹脂部15に一部が埋没し樹脂部15との界面に曲面21C、21Dを有しているため、曲面21C、21Dと接する樹脂部15の界面には角部が存在せず、樹脂部15の界面は第1端子部17から受ける応力を分散し易い。よって、樹脂部15との界面にクラックが発生しにくい。
(4)低強度部20は、溝20Aと孔20Bと切欠き20Cにより形成されているので、加工が容易であると共に、低強度部20で確実に変形させることが可能である。溝20Aが設けられていることにより、変形する部位(折れ曲がる部位)を特定できる。また、孔20B又は切欠き20Cの大きさを調整することにより溝20Aの部分での変形のしやすさを調整することが可能である。
(5)第2端子部24は傾斜し角度αが鈍角となっているので、製造時における第2端子部24と第1端子部17間に位置ばらつきがあったとしても、第2端子部24と第1端子部17とを確実に接触させることが可能である。すなわち、距離dは公差に基づく製造時のばらつきを考慮して、d1より大きくd3より小さく(d1≦d≦d3)なるように設定されているので、第2端子部24と延出部19の先端側の部位とは確実に接触する。
(6)第1端子部17は、高強度部21の一部と高強度部21に連設されコの字状に屈曲した基端部18とが樹脂部15に埋没し固定された状態にあるので、樹脂部15との接触面積を増大することができ、第1端子部17の樹脂部15による接合の強度を高めることが可能である。
(7)第1端子部17における低強度部20を構成する溝20Aは、延出部19における第2端子部24と対向する面19Aの反対側の面19Bに形成されているので、第2端子部24からの押圧力Fに対して、谷折り側である溝20A側に変形させることが可能である。
(8)第1端子部17における高強度部21の折り曲げ部21A、21Bは、第2端子部24とは反対側に折り曲げることにより形成されているので、第1端子部17の樹脂部15との接合の強度を一層高めることが可能である。
なお、本発明は、上記の実施形態に限定されるものではなく発明の趣旨の範囲内で種々の変更が可能であり、例えば、次のように変更しても良い。
○ 上記の実施形態では、高強度部21は第1端子部17の一部を折り曲げることにより形成されているとして説明したが、図10に示す別例1のように、第1端子部40における高強度部41は他の部位よりも板厚を厚くすることにより形成してもよい。この場合には、折り曲げ加工の必要がなく加工工数を削減可能である。
○ 上記の実施形態では、低強度部20の溝20Aは延出部19における第2端子部24と対向する面19Aの反対側の面19Bに形成(谷折り側に形成)するとして説明したが、図11に示す別例2のようにしてもよい。すなわち、第1端子部50における低強度部51の溝51Aは、第2端子部と対向する面に形成(山折り側に形成)してもよい。
○ 上記の実施形態では、低強度部20は溝20Aと孔20Bと切欠き20Cにより形成されているとして説明したが、溝20Aだけでもよいし、溝20Aと孔20Bだけでもよいし、溝20Aと切欠き20Cだけでもよい。
○ 上記の実施形態では、低強度部20の溝20Aは、延出部19における片面に形成されているとして説明したが、両面に形成されていてもよい。
○ 上記の実施形態では、低強度部20の溝20Aは、V溝により形成されているとしたが、断面円弧状に窪んだ形状を有していてもよい。
○ 上記の実施形態では、第1端子部17はコの字状に屈曲した基端部18を有するとして説明したが、必ずしも屈曲している必要はなく、例えば、平面状に形成されていてもよい。この場合には、樹脂部15との接合の強度を確保するために平面部の面積を大きくすることが好ましい。
○ 上記の実施形態では、正極用の端子板22Aと負極用の端子板22Bとは絶縁層28を介して並列に配置されているとして説明したが、正極用の端子板22Aと負極用の端子板22Bとは絶縁層を介して積層されていてもよい。
○ 本発明の実施形態では、スイッチング電源用半導体モジュールとして説明したが、インバータ又はコンバータに適用してもよい。
○ 上記の実施形態では、第1端子部17は半導体素子13の電極に直接接合されていたが、この形態に限らない。例えば、基板11上の配線パターンに第1端子部17が接合され、半導体素子13の電極と配線パターンとがワイヤーボンディングされていてもよい。
10 半導体モジュール
11 基板
12 配線パターン
13 半導体素子
15 樹脂部
17、40、50 第1端子部
18 基端部
19 延出部
20、51 低強度部
20A、51A 溝
20B 孔
20C 切欠き
21、41 高強度部
21A、21B 折り曲げ部
21C、21D 曲面
22(22A、22B) 端子板
23 平板部
24 第2端子部
F 押圧力

Claims (6)

  1. 配線パターンが形成された基板と、
    前記配線パターンに配置された半導体素子と、
    前記半導体素子に電気的に接続される基端部と前記基板とは反対方向に延びる延出部とを有する第1端子部と、
    前記基板と前記半導体素子と前記第1端子部の基端部側とを封止する樹脂部と、
    前記基板に対し前記半導体素子側に配置され、平板部と前記平板部の一部を前記基板とは反対方向に曲げることにより形成された第2端子部とを有する端子板と、を備え、
    前記第1端子部の延出部と前記第2端子部は対向して接触するように配置されると共に、接合されている半導体モジュールにおいて、
    前記第1端子部は、前記樹脂部から露出する部分に変形可能な低強度部を有することを特徴とする半導体モジュール。
  2. 前記第1端子部は、前記低強度部より基端部側に前記低強度部よりも高強度な高強度部を有することを特徴とする請求項1に記載の半導体モジュール。
  3. 前記高強度部は、前記第1端子部の一部を折り曲げることにより形成され、前記樹脂部に一部が埋没し前記樹脂部との界面に曲面を有することを特徴とする請求項2に記載の半導体モジュール。
  4. 前記低強度部は、溝により形成されていることを特徴とする請求項1〜3のいずれか一項に記載の半導体モジュール。
  5. 前記低強度部は、孔により形成されていることを特徴とする請求項1〜3のいずれか一項に記載の半導体モジュール。
  6. 前記低強度部は、切欠きにより形成されていることを特徴とする請求項1〜3のいずれか一項に記載の半導体モジュール。
JP2017005498A 2017-01-17 2017-01-17 半導体モジュール Expired - Fee Related JP6787144B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017005498A JP6787144B2 (ja) 2017-01-17 2017-01-17 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017005498A JP6787144B2 (ja) 2017-01-17 2017-01-17 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2018116987A true JP2018116987A (ja) 2018-07-26
JP6787144B2 JP6787144B2 (ja) 2020-11-18

Family

ID=62985357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017005498A Expired - Fee Related JP6787144B2 (ja) 2017-01-17 2017-01-17 半導体モジュール

Country Status (1)

Country Link
JP (1) JP6787144B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215061A (ja) * 1982-06-09 1983-12-14 Hitachi Ltd 半導体装置およびその製造方法
JP2009142000A (ja) * 2007-12-04 2009-06-25 Denso Corp 電力変換装置
JP2011024355A (ja) * 2009-07-16 2011-02-03 Denso Corp 電力変換装置
JP2011238725A (ja) * 2010-05-10 2011-11-24 Toshiba Corp 半導体装置及び電力用半導体装置
JP2013033901A (ja) * 2011-06-29 2013-02-14 Nissan Motor Co Ltd 半導体装置
JP2015090960A (ja) * 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ
JP2016006834A (ja) * 2014-06-20 2016-01-14 株式会社豊田自動織機 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215061A (ja) * 1982-06-09 1983-12-14 Hitachi Ltd 半導体装置およびその製造方法
JP2009142000A (ja) * 2007-12-04 2009-06-25 Denso Corp 電力変換装置
JP2011024355A (ja) * 2009-07-16 2011-02-03 Denso Corp 電力変換装置
JP2011238725A (ja) * 2010-05-10 2011-11-24 Toshiba Corp 半導体装置及び電力用半導体装置
JP2013033901A (ja) * 2011-06-29 2013-02-14 Nissan Motor Co Ltd 半導体装置
JP2015090960A (ja) * 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ
JP2016006834A (ja) * 2014-06-20 2016-01-14 株式会社豊田自動織機 半導体装置

Also Published As

Publication number Publication date
JP6787144B2 (ja) 2020-11-18

Similar Documents

Publication Publication Date Title
CN106171049B (zh) 电子设备
JP5660263B1 (ja) 電子部品、電子部品の製造方法、および、回路基板
US7331799B1 (en) Stacked electronic component and fastening device thereof
JP4270095B2 (ja) 電子装置
US20100038758A1 (en) Semiconductor module with two cooling surfaces and method
TW201301320A (zh) 電子零件
JP5011562B2 (ja) 半導体装置およびその製造方法
JP2018046071A (ja) 電子部品
JP3198019U (ja) 半導体装置
JP2019153752A (ja) 半導体装置
JP2007329431A (ja) 圧電型エキサイタ
CN110999545B (zh) 柔性印刷电路板
JP2015046479A (ja) 回路構成体
JP2012094701A (ja) 半導体素子収納用パッケージおよびこれを備えたモジュール
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
JP2015015513A (ja) Fpc基板及びその接続方法、ならびに電子部品収納用パッケージ
JP2018116987A (ja) 半導体モジュール
JP2014225504A (ja) 樹脂多層基板の製造方法
JPH06283836A (ja) プリント基板の接続構造および接続方法
US7750448B2 (en) Semiconductor package and method for manufacturing the same
JP2004343146A (ja) 熱電モジュール
CN114026785A (zh) 电子部件收纳用封装件、电子装置以及电子模块
JP2012227320A (ja) 半導体装置
JP7475944B2 (ja) コンデンサデバイス、パワーユニット及びコンデンサデバイスの製造方法
JP2012049195A (ja) 半導体装置及びリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R151 Written notification of patent or utility model registration

Ref document number: 6787144

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees