JP5516787B2 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP5516787B2
JP5516787B2 JP2013071431A JP2013071431A JP5516787B2 JP 5516787 B2 JP5516787 B2 JP 5516787B2 JP 2013071431 A JP2013071431 A JP 2013071431A JP 2013071431 A JP2013071431 A JP 2013071431A JP 5516787 B2 JP5516787 B2 JP 5516787B2
Authority
JP
Japan
Prior art keywords
circuit board
conductor
axis direction
external electrode
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013071431A
Other languages
English (en)
Other versions
JP2013131777A (ja
Inventor
登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013071431A priority Critical patent/JP5516787B2/ja
Publication of JP2013131777A publication Critical patent/JP2013131777A/ja
Application granted granted Critical
Publication of JP5516787B2 publication Critical patent/JP5516787B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、回路基板に関し、より特定的には、電子部品が実装される回路基板に関する。
従来の一般的な回路基板としては、セラミック層が積層されてなる回路基板が知られている。図１０は、従来の回路基板５００がプリント配線基板６００上に実装された様子を示した図である。また、回路基板５００には、電子部品７００が実装されている。
回路基板５００は、図１０に示すように、本体５０１及び外部電極５０２，５０３により構成されている。本体５０１は、セラミック層が積層されて構成されており、硬質基板である。外部電極５０２，５０３はそれぞれ、本体５０１の上面及び下面に設けられている。
また、プリント配線基板６００は、例えば、携帯電話等の電子装置に搭載されているマザーボードであり、図１０に示すように、本体６０１及び外部電極６０２を備えている。本体６０１は、樹脂等からなる硬質基板である。外部電極６０２は、本体６０１の上面に設けられている。
また、電子部品７００は、例えば、半導体集積回路であり、本体７０１及び外部電極７０２を備えている。本体７０１は、半導体基板である。外部電極７０２は、本体７０１の下面に設けられている。
回路基板５００は、図１０に示すように、プリント配線基板６００上に実装される。具体的には、回路基板５００は、外部電極５０２と外部電極６０２とがはんだにより接続されることにより実装されている。
電子部品７００は、図１０に示すように、回路基板５００上に実装される。具体的には、電子部品７００は、外部電極５０３と外部電極７０２とがはんだにより接続されることにより実装されている。以上のような、回路基板５００、プリント配線基板６００及び電子部品７００は、携帯電話等の電子装置に搭載される。
ところで、従来の回路基板５００は、プリント配線基板６００から外れるおそれがあるという問題を有している。より詳細には、回路基板５００及びプリント配線基板６００が搭載された電子装置が落下した際の衝撃により、プリント配線基板６００に撓みが発生する場合がある。プリント配線基板６００に撓みが発生しても、回路基板５００は、硬質基板であるので、プリント配線基板６００の撓みに追従して大きく変形できない。そのため、外部電極５０２と外部電極６０２とを接続しているはんだに負荷がかかる。その結果、はんだが破損して、回路基板５００がプリント配線基板６００から外れてしまう場合がある。
このような問題を解決する方法としては、可撓性材料からなるシートを積層することにより、回路基板５００を作製することが挙げられる。このような可撓性材料からなるシートが積層されてなる回路基板としては、例えば、特許文献１に記載のプリント基板が知られている。なお、プリント基板８００の構成については、図１０を援用する。
特許文献１に記載のプリント基板８００は、図１０に示すように、本体８０１及び外部電極（ランド）８０２，８０３を備えている。本体８０１は、熱可塑性樹脂からなるシートが積層されて構成されている。外部電極８０２，８０３はそれぞれ、本体８０１の上面及び下面に設けられている。プリント基板８００は、回路基板５００と同様に、下面の外部電極８０２を介してプリント配線基板６００に実装される。また、電子部品７００は、回路基板５００と同様に、上面の外部電極８０３を介してプリント基板８００に実装される。
しかしながら、特許文献１に記載のプリント基板８００では、電子部品７００が外れるおそれがある。より詳細には、プリント基板８００は、可撓性材料からなるシートにより構成されているので、撓むことができる。そのため、プリント配線基板６００が撓んだとしても、プリント基板８００は、プリント配線基板６００の撓みに伴って撓むことができる。よって、外部電極６０２と外部電極８０２とを接続するはんだが破損して、プリント基板８００がプリント配線基板６００から外れることは抑制される。
ところで、プリント基板８００は、全面にわたって可撓性を有しているので、全面にわたって撓んでしまう。一方、電子部品７００は、半導体基板により構成されているので、大きく撓むことができない。よって、外部電極７０２，８０３及びこれらを接続するはんだに負荷がかかる。その結果、はんだが破損したり、外部電極７０２，８０３が本体７０１，８０１から剥離したりする。すなわち、電子部品７００とプリント基板８００との接続が外れてしまう。
なお、図１０では、プリント基板８００は、外部電極８０２によりプリント配線基板６００に取り付けられている。ただし、プリント基板８００が接着剤などによって筐体に取り付けられている場合においても、電子部品７００とプリント基板８００との接続が外れるという問題は発生しうる。
特開２００６−９３４３８号公報
そこで、本発明の目的は、回路基板から電子部品が外れることを抑制できる回路基板を提供することである。
本発明の一形態に係る回路基板は、可撓性材料からなる複数の絶縁体層が積層されることにより構成された可撓性を有する積層体と、前記積層体の内部に設けられたビアホール導体と、前記ビアホール導体の下側において、該ビアホール導体には接続されておらず、該ビアホール導体に前記絶縁体層を介して対向配置されており、かつ、積層方向から平面視したときに、前記ビアホール導体を内含するように設けられた膜状の導体と、前記積層体の上面に設けられ、かつ、電子部品が実装される第１の外部電極と、を備えており、前記ビアホール導体と重なっている領域において、前記膜状の導体と前記ビアホール導体との間に配置された前記絶縁体層に対してずれが発生し得るように、前記膜状の導体が前記絶縁体層と化学結合していないこと、を特徴とする。
本発明によれば、回路基板から電子部品が外れることを抑制できる。
本発明の一実施形態に係る回路基板の外観斜視図である。 図１の回路基板の分解斜視図である。 図１の回路基板のＡ−Ａにおける断面構造図である。 図１の回路基板を積層方向から透視した図である。 図１の回路基板を備えたモジュールの構成図である。 第１の変形例に係る回路基板の分解斜視図である。 第２の変形例に係る回路基板の分解斜視図である。 第３の変形例に係る回路基板の分解斜視図である。 第４の変形例に係る回路基板の分解斜視図である。 従来の回路基板がプリント配線基板上に実装された様子を示した図である。
以下に、本発明の実施形態に係る回路基板について図面を参照しながら説明する。
（回路基板の構成）
以下に、本発明の一実施形態に係る回路基板の構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る回路基板１０の外観斜視図である。図２は、図１の回路基板１０の分解斜視図である。図３は、図１の回路基板１０のＡ−Ａにおける断面構造図である。図４は、図１の回路基板１０を積層方向から透視した図である。図１ないし図４において、回路基板１０の作製時に、絶縁体層が積層される方向を積層方向と定義する。そして、この積層方向をｚ軸方向とし、回路基板１０の長辺に沿った方向をｘ軸方向とし、回路基板１０の短辺に沿った方向をｙ軸方向とする。また、回路基板１０において、ｚ軸方向の正方向側の面を上面と称し、ｚ軸方向の負方向側の面を下面と称し、その他の面を側面と称す。
回路基板１０は、図１及び図２に示すように、積層体１１、外部電極１２（１２ａ〜１２ｄ），１４（１４ａ〜１４ｆ）、内部導体１８（１８ａ〜１８ｄ），２０（２０ａ〜２０ｆ），２２（２２ａ，２２ｂ）及びビアホール導体ｂ１〜ｂ１１を備えている。積層体１１は、図２に示すように、可撓性材料（例えば、液晶ポリマー等の熱可塑性樹脂）からなる長方形状の絶縁体層１６ａ〜１６ｈが積層されて構成されている。これにより、積層体１１は、直方体状をなしている。以下では、絶縁体層１６の表面とは、ｚ軸方向の正方向側の主面を指し、絶縁体層１６の裏面とは、ｚ軸方向の負方向側の主面を指すものとする。
外部電極１２は、導電性材料（例えば、銅）からなる層であって、図１に示すように、積層体１１の上面に設けられている。より詳細には、外部電極１２は、ｚ軸方向の最も正方向側に設けられている絶縁体層１６ａの表面の中央（対角線の交点）近傍に設けられている。外部電極１２ａ，１２ｂは、ｙ軸方向に並ぶように設けられている。外部電極１２ｃ，１２ｄは、外部電極１２ａ，１２ｂよりもｘ軸方向の正方向側において、ｙ軸方向に並ぶように設けられている。また、外部電極１２は、２つのグループ（グループＧ１，Ｇ２）に分けられている。具体的には、外部電極１２ａ，１２ｂは、グループＧ１に属している。外部電極１２ｃ，１２ｄは、グループＧ２に属している。外部電極１２は、積層体１１の上面に実装される電子部品との接続に用いられる。
内部導体１８は、導電性材料（例えば、銅）からなる配線層であって、図２に示すように、積層体１１に内蔵されている。具体的には、内部導体１８は、絶縁体層１６ｂの表面に設けられている。内部導体１８ａ〜１８ｄはそれぞれ、ｚ軸方向から平面視したときに、外部電極１２ａ〜１２ｄと重なっている。なお、図２において、内部導体１８は、外部電極１２と重なっている部分近傍のみが示され、それ以外の部分については省略されている。
内部導体２０は、導電性材料（例えば、銅）からなるコンデンサ導体又はグランド導体等の大面積を有する膜状の導体であり、積層体１１に内蔵されている。内部導体２０は、複数の絶縁体層１６に設けられている。具体的には、内部導体２０ａ，２０ｂは、絶縁体層１６ｃの表面においてｘ軸方向に並ぶように設けられている。内部導体２０ｃ，２０ｄは、絶縁体層１６ｄの表面においてｘ軸方向に設けられている。内部導体２０ｅ，２０ｆは、絶縁体層１６ｅの表面においてｘ軸方向に設けられている。
更に、内部導体２０ａ，２０ｃ，２０ｅは、図４に示すように、ｚ軸方向から平面視したときに、互いに一致した状態で重なっていると共に、グループＧ１に属する外部電極１２ａ，１２ｂと重なっている。これにより、外部電極１２ａ，１２ｂは、ｚ軸方向から平面視したときに、複数の内部導体２０と重なっている。また、内部導体２０ａ，２０ｃ，２０ｅは、ｚ軸方向から平面視したときに、外部電極１２ａ，１２ｂと重なっている領域においてビアホール導体によって互いに接続されていない。
また、内部導体２０ｂ，２０ｄ，２０ｆは、ｚ軸方向から平面視したときに、互いに一致した状態で重なっていると共に、グループＧ２に属する外部電極１２ｃ，１２ｄと重なっている。これにより、外部電極１２ｃ，１２ｄは、ｚ軸方向から平面視したときに、複数の内部導体２０と重なっている。また、内部導体２０ｂ，２０ｄ，２０ｆは、ｚ軸方向から平面視したときに、外部電極１２ｃ，１２ｄと重なっている領域においてビアホール導体によって互いに接続されていない。
内部導体２２は、導電性材料（例えば、銅）からなる配線層であって、図２に示すように、積層体１１に内蔵されている。具体的には、内部導体２２ａ，２２ｂはそれぞれ、絶縁体層１６ｆ，１６ｇの表面に設けられている。なお、図２において、内部導体２２は、端部近傍のみが示され、それ以外の部分については省略されている。
外部電極１４は、導電性材料（例えば、銅）からなる層であって、図１に示すように、積層体１１の下面に設けられている。すなわち、外部電極１４は、ｚ軸方向の最も負方向側に設けられている絶縁体層１６ｈの裏面に設けられている。更に、外部電極１４ａ〜１４ｃは、積層体１１の下面のｘ軸方向の負方向側に位置する短辺に沿って設けられている。また、外部電極１４ｄ〜１４ｆは、積層体１１の下面のｘ軸方向の正方向側に位置する短辺に沿って設けられている。これにより、図４に示すように、外部電極１２と外部電極１４とは、ｚ軸方向から平面視したときに重なっていない。外部電極１４は、積層体１１の下面に実装されるプリント配線基板との接続に用いられる。
また、積層体１１は、図３に示すように、コイル（回路素子）Ｌ及びコンデンサ（回路素子）Ｃを内蔵している。コイルＬは、絶縁体層１６ｄ〜１６ｇの表面に設けられた内部導体（図２では省略）及びビアホール導体（図示せず）により構成されている。コンデンサＣは、絶縁体層１６ｆ，１６ｇの表面に設けられた内部導体（図２では省略）により構成されている。また、図３に示すように、内部導体２０ａ，２０ｃ，２０ｅ及び内部導体２０ｂ，２０ｄ，２０ｆは、積層体１１のｚ軸方向に関する中心面よりも上面側に設けられている。
ビアホール導体ｂ１〜ｂ１１は、外部電極１２，１４、内部導体１８，２０，２２及びコイルＬ及びコンデンサＣを接続し、絶縁体層１６をｚ軸方向に貫通するように設けられている。具体的には、ビアホール導体ｂ１〜ｂ４はそれぞれ、図２に示すように、絶縁体層１６ａをｚ軸方向に貫通しており、外部電極１２ａ〜１２ｄと内部導体１８ａ〜１８ｄとを接続している。
ビアホール導体ｂ５は、図２に示すように、絶縁体層１６ｆをｚ軸方向に貫通しており、ｚ軸方向から平面視したときに、外部電極１２とは重なっていない。また、ビアホール導体ｂ５は、内部導体２２ａと内部導体２２ｂとを接続している。なお、図２では、内部導体２２同士を接続するビアホールとして、ビアホール導体ｂ５のみを記載したが、ビアホール導体ｂ５以外にも内部導体２２同士を接続するビアホール導体が存在していてもよい。ただし、内部導体２２同士を接続するビアホール導体は、外部電極１２と重なっていない。
ビアホール導体ｂ６〜ｂ１１は、図２に示すように、絶縁体層１６ｈをｚ軸方向に貫通しており、ｚ軸方向から平面視したときに、外部電極１２とは重なっていない。ビアホール導体ｂ６〜ｂ１１はそれぞれ、絶縁体層１６ｆ，１６ｇに設けられている内部導体２２と外部電極１４ａ〜１４ｆとを接続している。
以上のように構成された絶縁体層１６ａ〜１６ｈが積層されることにより、図１に示すような回路基板１０が得られる。
図５は、回路基板１０を備えたモジュール１５０の構成図である。モジュール１５０は、回路基板１０、電子部品５０及びプリント配線基板１００を備えている。
電子部品５０は、図５に示すように、回路基板１０に実装される半導体集積回路等の素子である。電子部品５０は、本体５２及び外部電極５４（５４ａ〜５４ｄ）を有している。本体５２は、例えば、半導体基板により構成される硬質基板である。外部電極５４は、本体５２のｚ軸方向の負方向側の主面（下面）に設けられている。そして、外部電極５４ａ〜５４ｄはそれぞれ、外部電極１２ａ〜１２ｄに対してはんだ６０により接続されている。これにより、電子部品５０は、回路基板１０の上面に実装されている。
プリント配線基板１００は、本体１０２及び外部電極１０４（１０４ａ〜１０４ｆ）を有している。本体１０２は、例えば、樹脂等からなる硬質基板である。外部電極１０４は、本体１０２のｚ軸方向の正方向側の主面（上面）に設けられている。そして、外部電極１０４ａ〜１０４ｆはそれぞれ、外部電極１４ａ〜１４ｆに対してはんだ７０のような接合材により接続されている。これにより、回路基板１０は、下面を介してプリント配線基板１００に実装されている。以上のような、モジュール１５０は、携帯電話等の電子装置に搭載される。
（回路基板の製造方法）
以下に、回路基板１０の製造方法について図面を参照しながら説明する。まず、一方の主面の全面に銅箔が形成された絶縁体層１６を準備する。ここで、絶縁体層１６ａ〜１６ｇでは、銅箔が形成された主面を表面とする。一方、絶縁体層１６ｈでは、銅箔が形成された主面を裏面とする。
次に、絶縁体層１６ａ，１６ｆのビアホール導体ｂ１〜ｂ５が形成される位置（図２参照）に対して、裏面側からレーザービームを照射して、ビアホールを形成する。また、絶縁体層１６ｈのビアホール導体ｂ６〜ｂ１１が形成される位置（図２参照）に対して、表面側からレーザービームを照射して、ビアホールを形成する。また、絶縁体層１６ｂ〜１６ｅ，１６ｇに対しても、必要に応じて、ビアホールを形成する。
次に、フォトリソグラフィ工程により、図２に示す外部電極１２を絶縁体層１６ａの表面に形成する。具体的には、絶縁体層１６ａの銅箔上に、図２に示す外部電極１２と同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジストを除去する。これにより、図２に示すような、外部電極１２が絶縁体層１６ａの表面に形成される。
次に、フォトリソグラフィ工程により、図２に示す内部導体１８を絶縁体層１６ｂの表面に形成する。また、フォトリソグラフィ工程により、図２に示す内部導体２０を絶縁体層１６ｃ〜１６ｅの表面に形成する。また、フォトリソグラフィ工程により、図２に示す内部導体２２を絶縁体層１６ｆ，１６ｇの表面に形成する。また、フォトリソグラフィ工程により、図３のコイルＬ及びコンデンサＣとなる内部導体（図２には図示せず）を絶縁体層１６ｄ〜１６ｇの表面に形成する。また、フォトリソグラフィ工程により、図２に示す外部電極１４を絶縁体層１６ｈの裏面に形成する。なお、これらのフォトリソグラフィ工程は、外部電極１２を形成する際のフォトリソグラフィ工程と同様であるので、説明を省略する。
次に、絶縁体層１６ａ，１６ｆ，１６ｈに形成したビアホールに対して、銅を主成分とする導電性ペーストを充填し、図２に示すビアホール導体ｂ１〜ｂ１１を形成する。また、絶縁体層１６ｂ〜１６ｅ，１６ｇにビアホールを形成した場合には、該ビアホールに対しても、導電性ペーストを充填する。
次に、絶縁体層１６ａ〜１６ｈをこの順に積み重ねる。そして、絶縁体層１６ａ〜１６ｈに対して積層方向の上下方向から力を加えることにより、絶縁体層１６ａ〜１６ｈを圧着する。これにより、図１に示す回路基板１０が得られる。
（効果）
回路基板１０では、以下に説明するように、プリント配線基板１００が変形したとしても、回路基板１０がプリント配線基板１００から外れることを抑制できる。より詳細には、図１０に示す従来の回路基板５００及びプリント配線基板６００が搭載された電子装置が落下した際の衝撃により、プリント配線基板６００に撓みが発生する場合がある。プリント配線基板６００に撓みが発生しても、回路基板５００は、硬質基板であるので、プリント配線基板６００の撓みに追従して大きく変形できない。そのため、外部電極５０２と外部電極６０２とを接続しているはんだに負荷がかかる。その結果、はんだが破損して、回路基板５００がプリント配線基板６００から外れてしまうことがある。
そこで、回路基板１０では、積層体１１は、可撓性材料からなる絶縁体層１６が積層されることにより構成されている。したがって、回路基板１０は、回路基板５００に比べて容易に撓むことができる。したがって、図５に示すモジュール１５０が搭載された電子装置が落下したことによって、プリント配線基板１００が撓んで外部電極１０４の間隔が変化したとしても、回路基板１０が変形することによって、外部電極１４の間隔も変化するようになる。その結果、外部電極１４と外部電極１０４とを接続するはんだに負荷がかかることが抑制され、回路基板１０がプリント配線基板１００から外れることが抑制される。
更に、回路基板１０では、以下に説明するように、電子部品５０が回路基板１０から外れることを抑制できる。より詳細には、図１０に示す特許文献１に記載のプリント基板８００は、全面にわたって可撓性を有しているので、全面にわたって撓んでしまう。これにより、外部電極８０３の間隔が変化してしまう。一方、電子部品７００は、半導体基板により構成されているので、大きくたわむことができない。よって、外部電極７０２，８０３及びこれらを接続するはんだに負荷がかかる。その結果、はんだが破損したり、外部電極７０２，８０３が本体７０１，８０１から剥離したりする。すなわち、電子部品７００とプリント基板８００との接続が外れてしまう。
そこで、回路基板１０では、ｚ軸方向から平面視したときに、内部導体１８，２０，２２の内の１以上の内部導体２０を外部電極１２と重ねることにより、電子部品５０が回路基板１０から外れることを抑制している。より詳細には、プリント配線基板１００が凸状に撓むと、外部電極１０４には、図５に示すように、矢印Ｂの方向に応力がかかる。外部電極１０４は、外部電極１４とはんだ７０を介して接続されている。更に、積層体１１は可撓性を有している。よって、外部電極１４は、外部電極１０４の変位に伴って、矢印Ｂの方向に応力を受ける。その結果、絶縁体層１６ｅ〜１６ｈには、ｘ軸方向において引っ張り応力α１が発生する。
ここで、内部導体２０は、例えば、銅などの金属箔により作製され、絶縁体層１６は、液晶ポリマー等の熱可塑性樹脂により作製されている。絶縁体層１６と内部導体２０とは、圧着されているだけであるので、絶縁体層１６と内部導体２０との間には化学結合などは存在しない。よって、絶縁体層１６と内部導体２０とは、互いにずれることができる。そのため、絶縁体層１６ｅ〜１６ｈに引っ張り応力が発生した場合には、絶縁体層１６ｄと内部導体２０ｅ，２０ｆとの間でずれが発生する。同様に、絶縁体層１６ｃと内部導体２０ｃ，２０ｄとの間でずれが発生する。同様に、絶縁体層１６ｂと内部導体２０ａ，２０ｂとの間でずれが発生する。
上記のように、絶縁体層１６と内部導体２０との間でずれが発生すると、ｚ軸方向の負方向側の絶縁体層１６からｚ軸方向の正方向側の絶縁体層１６へと力が伝達されなくなる。これにより、絶縁体層１６ｄ，１６ｃ，１６ｂに発生する引っ張り応力α２〜α４が、絶縁体層１６ｅ〜１６ｈに発生する引っ張り応力α１よりも小さくなる。より詳細には、引っ張り応力α１から引っ張り応力α４へといくにしたがって、大きさが小さくなっていく。したがって、絶縁体層１６ａ〜１６ｈに発生するｘ軸方向の伸びは、ｚ軸方向の負方向側から正方向側にいくにしたがって小さくなっていく。よって、絶縁体層１６ａの表面に設けられている外部電極１２ａ，１２ｂは、殆ど変位しない。その結果、回路基板１０では、電子部品５０が回路基板１０から外れることを抑制できる。なお、絶縁体層１６ｄと内部導体２０ｅ、絶縁体層１６ｃと内部導体２０ｃのように、内部導体の一方主面側と絶縁体層の一方主面側とが例えばアンカー効果により強固に接合されている場合であっても、内部導体が複数層存在すれば、内部導体の他方主面側にずれを発生させ、応力αを緩和させることができる。
特に、回路基板１０では、複数の内部導体２０が、ｚ軸方向から平面視したときに、外部電極１２と重なっている。そのため、絶縁体層１６に発生する引っ張り応力がより効果的に緩和される。その結果、電子部品５０が回路基板１０から外れることがより効果的に抑制される。
更に、回路基板１０では、プリント配線基板１００にｚ軸方向の負方向側から正方向側へと衝撃が加わった際に、該衝撃が外部電極１２に伝わることが抑制される。より詳細には、ビアホール導体は、導電性材料により構成されているので、絶縁体層１６よりも硬い。そのため、内部導体１８，２０，２２を接続するビアホール導体と外部電極１２とが、ｚ軸方向から平面視したときに重なっていると、衝撃は、ビアホール導体を介して外部電極１２へと伝わってしまう。
そこで、回路基板１０では、内部導体２２同士を接続しているビアホール導体ｂ５は、ｚ軸方向から平面視したときに、外部電極１２と重なっておらず、内部導体２０同士は、ｚ軸方向から平面視したときに、外部電極１２と重なる領域において、互いに接続されていない。すなわち、外部電極１２は、ｚ軸方向から平面視したときに、ビアホール導体ｂ１〜ｂ４以外のビアホール導体と重なっていない。そのため、プリント配線基板１００に衝撃が加わった際に、衝撃は、ビアホール導体を介して外部電極１２へと伝わることがない。その結果、プリント配線基板１００にｚ軸方向の負方向側から正方向側へと衝撃が加わった際に、該衝撃が外部電極１２に伝わることが抑制される。
更に、回路基板１０では、以下に説明する理由によっても、プリント配線基板１００にｚ軸方向の負方向側から正方向側へと衝撃が加わった際に、該衝撃が外部電極１２に伝わることが抑制される。より詳細には、プリント配線基板１００からの衝撃は、外部電極１０４、はんだ７０及び外部電極１４を介して積層体１１に伝わる。そのため、外部電極１２と外部電極１４とは、できるだけ離れて設けられていることが望ましい。そこで、回路基板１０では、外部電極１２は、ｚ軸方向から平面視したときに外部電極１４と重ならないように設けられている。これにより、プリント配線基板１００にｚ軸方向の負方向側から正方向側へと衝撃が加わった際に、該衝撃が外部電極１２に伝わることが抑制される。また、上述した効果をより享受するためには、内部導体は、外部電極１２に近ければ近いほど好ましい。
（変形例）
以下に、第１の変形例に係る回路基板１０ａについて図面を参照しながら説明する。図６は、第１の変形例に係る回路基板１０ａの分解斜視図である。
回路基板１０ａは、内部導体（補助導体）２４（２４ａ〜２４ｃ）を備えている点において、回路基板１０と異なっている。より詳細には、内部導体２４ａは、内部導体２０ａ，２０ｂが設けられている絶縁体層１６ｃの表面において、内部導体２０ａ，２０ｂが並んでいる方向（すなわち、ｘ軸方向）に沿って設けられている。同様に、内部導体２４ｂは、内部導体２０ｃ，２０ｄが設けられている絶縁体層１６ｄの表面において、内部導体２０ｃ，２０ｄが並んでいる方向（すなわち、ｘ軸方向）に沿って設けられている。同様に、内部導体２４ｃは、内部導体２０ｅ，２０ｆが設けられている絶縁体層１６ｅの表面において、内部導体２０ｅ，２０ｆが並んでいる方向（すなわち、ｘ軸方向）に沿って設けられている。
以上のような内部導体２４が設けられることにより、絶縁体層１６は、内部導体２０が並ぶ方向（ｘ軸方向）に延びにくくなる。その結果、プリント配線基板１００が変形したとしても、絶縁体層１６ａの表面に設けられている外部電極１２ａ，１２ｂは、殆ど変位しなくなる。その結果、回路基板１０ａでは、電子部品５０が回路基板１０ａから外れることをより効果的に抑制できる。
以下に、第２の変形例に係る回路基板１０ｂについて図面を参照しながら説明する。図７は、第２の変形例に係る回路基板１０ｂの分解斜視図である。
回路基板１０ｂは、外部導体２６（２６ａ〜２６ｄ）を備えている点において、回路基板１０と異なっている。より詳細には、外部導体２６ａ〜２６ｄはそれぞれ、外部電極１２ａ〜１２ｄに接続されている。そして、ビアホール導体ｂ１〜ｂ４はそれぞれ、外部導体２６ａ〜２６ｄに接続されている。これにより、外部電極１２ａ〜１２ｄは、ｚ軸方向から平面視したときに、ビアホール導体ｂ１〜ｂ４と重ならないようになる。その結果、プリント配線基板１００にｚ軸方向の負方向側から正方向側へと衝撃が加わった際に、該衝撃が外部電極１２に伝わることがより効果的に抑制される。
以下に、第３の変形例に係る回路基板１０ｃについて図面を参照しながら説明する。図８は、第３の変形例に係る回路基板１０ｃの分解斜視図である。
回路基板１０ｃは、内部導体２０ａ〜２０ｆの代わりに、内部導体２８ａ〜２８ｃが設けられている点において、回路基板１０と異なっている。より詳細には、内部導体２８ａは、絶縁体層１６ｃの表面に設けられ、ｚ軸方向から平面視したときに、外部電極１２ａ〜１２ｄと重なっている。同様に、内部導体２８ｂは、絶縁体層１６ｄの表面に設けられ、ｚ軸方向から平面視したときに、外部電極１２ａ〜１２ｄと重なっている。内部導体２８ｃは、絶縁体層１６ｅの表面に設けられ、ｚ軸方向から平面視したときに、外部電極１２ａ〜１２ｄと重なっている。以上のような構成を有する回路基板１０ｃにおいても、回路基板１０と同様に、回路基板１０ｃから電子部品５０が外れることを抑制できる。
以下に、第４の変形例に係る回路基板１０ｄについて図面を参照しながら説明する。図９は、第４の変形例に係る回路基板１０ｄの分解斜視図である。図９では、絶縁体層１６ａ〜１６ｅが示されている。回路基板１０ｄの絶縁体層１６ｆ〜１６ｈについては、図２に示した回路基板１０の絶縁体層１６ｆ〜１６ｈと同じであるので説明を省略する。
回路基板１０ｄは、内部導体２０ａ〜２０ｆの代わりに、内部導体３０ａ〜３０ｆ及びビアホール導体ｂ１２〜ｂ１７が設けられている点において、回路基板１０と異なっている。より詳細には、内部導体３０ａ，３０ｂは、絶縁体層１６ｃの表面に設けられ、７／８ターンのコイル導体を構成している。更に、内部導体３０ａは、ｚ軸方向から平面視したときに、外部電極１２ａ，１２ｂと重なっている。内部導体３０ｂは、ｚ軸方向から平面視したときに、外部電極１２ｃ，１２ｄと重なっている。内部導体３０ｃ，３０ｄは、絶縁体層１６ｄの表面に設けられ、７／８ターンのコイル導体を構成している。更に、内部導体３０ｃは、ｚ軸方向から平面視したときに、外部電極１２ａ，１２ｂと重なっている。内部導体３０ｄは、ｚ軸方向から平面視したときに、外部電極１２ｃ，１２ｄと重なっている。内部導体３０ｅ，３０ｆは、絶縁体層１６ｅの表面に設けられ、７／８ターンのコイル導体を構成している。更に、内部導体３０ｅは、ｚ軸方向から平面視したときに、外部電極１２ａ，１２ｂと重なっている。内部導体３０ｆは、ｚ軸方向から平面視したときに、外部電極１２ｃ，１２ｄと重なっている。
ビアホール導体ｂ１２，ｂ１３はそれぞれ、絶縁体層１６ｃをｚ軸方向に貫通しており、内部導体３０ａ，３０ｂの端部と内部導体３０ｃ，３０ｄの端部とを接続している。同様に、ビアホール導体ｂ１４，ｂ１５はそれぞれ、絶縁体層１６ｄをｚ軸方向に貫通しており、内部導体３０ｃ，３０ｄの端部と内部導体３０ｅ，３０ｆの端部とを接続している。ビアホール導体ｂ１６，ｂ１７はそれぞれ、絶縁体層１６ｅをｚ軸方向に貫通しており、内部導体３０ｅ，３０ｆの端部に接続されている。これにより、内部導体３０ａ，３０ｃ，３０ｅ及びビアホール導体ｂ１２，ｂ１４，ｂ１６は、コイルＬ１を構成している。また、内部導体３０ｂ，３０ｄ，３０ｆ及びビアホール導体ｂ１３，ｂ１５，ｂ１７は、コイルＬ２を構成している。
以上のように、コンデンサ導体又はグランド導体である内部導体２０の代わりに、コイル導体である内部導体３０が用いられることによっても、回路基板１０と同様に、回路基板１０ｄから電子部品５０が外れることを抑制できる。なお、内部導体３０は、コイル導体であるとしたが、例えば、コイルを構成しない単なる配線導体であってもよい。
なお、回路基板１０，１０ａ〜１０ｄでは、外部電極１４は、積層体１１の下面に設けられているが、例えば、側面に設けられていてもよい。
なお、回路基板１０，１０ａ〜１０ｄにおいて、外部電極１４は必ずしも設けられていなくてもよい。具体的には、回路基板１０，１０ａ〜１０ｄは、プリント配線基板１００に実装されるのではなく、筐体等に接着される場合がある。この場合には、外部電極１４は、回路基板１０，１０ａ〜１０ｄにおいて不要である。
本発明は、回路基板に有用であり、特に、回路基板から電子部品が外れることを抑制できる点において優れている。
Ｃ コンデンサ
Ｇ１，Ｇ２ グループ
Ｌ，Ｌ１，Ｌ２ コイル
ｂ１〜ｂ１７ ビアホール導体
１０，１０ａ〜１０ｄ 回路基板
１１ 積層体
１２ａ〜１２ｄ，１４ａ〜１４ｆ 外部電極
１６ａ〜１６ｈ 絶縁体層
１８ａ〜１８ｄ，２０ａ〜２０ｆ，２２ａ，２２ｂ，２４ａ〜２４ｃ，２８ａ〜２８ｃ，３０ａ〜３０ｆ 内部導体
２６ａ〜２６ｄ 外部導体

Claims (2)

  1. 可撓性材料からなる複数の絶縁体層が積層されることにより構成された可撓性を有する積層体と、
    前記積層体の内部に設けられたビアホール導体と、
    前記ビアホール導体の下側において、該ビアホール導体には接続されておらず、該ビアホール導体に前記絶縁体層を介して対向配置されており、かつ、積層方向から平面視したときに、前記ビアホール導体を内含するように設けられた膜状の導体と、
    前記積層体の上面に設けられ、かつ、電子部品が実装される第１の外部電極と、
    を備えており、
    前記ビアホール導体と重なっている領域において、前記膜状の導体と前記ビアホール導体との間に配置された前記絶縁体層に対してずれが発生し得るように、前記膜状の導体が前記絶縁体層と化学結合していないこと、
    を特徴とする回路基板。
  2. 前記複数の膜状の導体は、前記積層体の積層方向に関する中心面よりも、前記上面側に設けられていること、
    を特徴とする請求項１に記載の回路基板。
JP2013071431A 2009-04-02 2013-03-29 回路基板 Expired - Fee Related JP5516787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013071431A JP5516787B2 (ja) 2009-04-02 2013-03-29 回路基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009089897 2009-04-02
JP2009089897 2009-04-02
JP2013071431A JP5516787B2 (ja) 2009-04-02 2013-03-29 回路基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010525957A Division JP5240293B2 (ja) 2009-04-02 2010-02-03 回路基板

Publications (2)

Publication Number Publication Date
JP2013131777A JP2013131777A (ja) 2013-07-04
JP5516787B2 true JP5516787B2 (ja) 2014-06-11

Family

ID=42827843

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010525957A Expired - Fee Related JP5240293B2 (ja) 2009-04-02 2010-02-03 回路基板
JP2013071431A Expired - Fee Related JP5516787B2 (ja) 2009-04-02 2013-03-29 回路基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010525957A Expired - Fee Related JP5240293B2 (ja) 2009-04-02 2010-02-03 回路基板

Country Status (6)

Country Link
US (2) US9136212B2 (ja)
EP (1) EP2416355B1 (ja)
JP (2) JP5240293B2 (ja)
KR (1) KR101473267B1 (ja)
CN (1) CN102369600B (ja)
WO (1) WO2010113539A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2778670B1 (en) * 2011-11-07 2019-12-18 Nissan Motor Co., Ltd. Magnetic body evaluation method
JP6004078B2 (ja) 2013-02-15 2016-10-05 株式会社村田製作所 積層回路基板、積層回路基板の製造方法
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
CN105474762B (zh) * 2014-02-26 2018-05-11 株式会社村田制作所 多层基板的制造方法及多层基板
USD776070S1 (en) * 2014-03-18 2017-01-10 Sony Corporation Non-contact type data carrier
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
CN208016129U (zh) * 2015-09-02 2018-10-26 株式会社村田制作所 树脂电路基板、部件搭载树脂电路基板
JP6516023B2 (ja) * 2016-01-07 2019-05-22 株式会社村田製作所 多層基板、電子機器及び多層基板の製造方法
CN208258200U (zh) * 2016-02-04 2018-12-18 株式会社村田制作所 树脂多层基板
US10462901B1 (en) 2018-07-26 2019-10-29 International Business Machines Corporation Implementing embedded wire repair for PCB constructs

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JP2551123Y2 (ja) 1991-07-12 1997-10-22 アルプス電気株式会社 フレキシブル回路板
US6011684A (en) * 1992-10-21 2000-01-04 Devoe; Alan D. Monolithic integrated multiple electronic components internally interconnected and externally connected by conductive side castellations to the monolith that are of varying width particularly monolithic multiple capacitors
US5347258A (en) * 1993-04-07 1994-09-13 Zycon Corporation Annular resistor coupled with printed circuit board through-hole
US5603847A (en) * 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US20070228110A1 (en) * 1993-11-16 2007-10-04 Formfactor, Inc. Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out
JPH07263867A (ja) 1994-03-18 1995-10-13 Fujitsu General Ltd 多層配線基板
US6727579B1 (en) * 1994-11-16 2004-04-27 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JPH09223758A (ja) * 1996-02-19 1997-08-26 Hitachi Ltd 半導体装置
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
JPH10261874A (ja) * 1997-03-19 1998-09-29 Murata Mfg Co Ltd 多層回路基板
KR100371877B1 (ko) * 1997-04-16 2003-02-11 가부시끼가이샤 도시바 배선기판과 배선기판의 제조방법 및 반도체 패키지
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
MY128333A (en) * 1998-09-14 2007-01-31 Ibiden Co Ltd Printed wiring board and its manufacturing method
JP2003506891A (ja) * 1999-08-11 2003-02-18 テッセラ・インコーポレーテッド 気相接続技術
EP1100295B1 (en) * 1999-11-12 2012-03-28 Panasonic Corporation Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP2001320168A (ja) * 2000-03-02 2001-11-16 Murata Mfg Co Ltd 配線基板およびその製造方法、ならびにそれを用いた電子装置
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US6600219B2 (en) * 2000-05-12 2003-07-29 Dainippon Printing Co., Ltd Non-contact data carrier
JP2001332860A (ja) * 2000-05-18 2001-11-30 Hitachi Cable Ltd 多層配線基板、半導体装置、電子装置及びそれらの製造方法
US6812048B1 (en) * 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
JP4905749B2 (ja) * 2001-03-02 2012-03-28 日立化成工業株式会社 配線板とその製造方法とその配線板を用いた半導体搭載用基板とその製造方法と半導体パッケージ並びにその製造方法
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP4034046B2 (ja) * 2001-06-07 2008-01-16 日本碍子株式会社 高精度な貫通孔を有する多層板、及び、回路基板
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2003023248A (ja) * 2001-07-05 2003-01-24 Nitto Denko Corp 多層フレキシブル配線回路基板およびその製造方法
WO2003009655A1 (en) * 2001-07-18 2003-01-30 Ajinomoto Co., Inc. Film for circuit board
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
US6664864B2 (en) * 2001-10-31 2003-12-16 Cts Corporation Cavity design printed circuit board for a temperature compensated crystal oscillator and a temperature compensated crystal oscillator employing the same
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
US7705826B2 (en) * 2002-02-09 2010-04-27 New Visual Media Group, L.L.C. Flexible video displays and their manufacture
JP3820415B2 (ja) * 2002-03-07 2006-09-13 株式会社デンソー プリント基板の製造方法及びプリント基板の構造
JP2004079773A (ja) * 2002-08-19 2004-03-11 Taiyo Yuden Co Ltd 多層プリント配線板及びその製造方法
JP2004153000A (ja) 2002-10-30 2004-05-27 Denso Corp プリント基板の製造方法およびそれにより製造されるプリント基板
US20040099958A1 (en) * 2002-11-21 2004-05-27 Schildgen William R. Crack resistant interconnect module
US20040140571A1 (en) * 2003-01-17 2004-07-22 Matsushita Electric Industrial Co., Ltd. Mounting structure of electronic device
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
US7081650B2 (en) * 2003-03-31 2006-07-25 Intel Corporation Interposer with signal and power supply through vias
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
US20070029109A1 (en) * 2003-08-07 2007-02-08 Masashi Miyazaki Multilayer printed wiring board and production method therefor
JP2005150248A (ja) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US7517065B2 (en) * 2004-01-23 2009-04-14 Brother Kogyo Kabushiki Kaisha Injet printhead having externally-connected terminations structured to be resistant to damage
JP2005327932A (ja) * 2004-05-14 2005-11-24 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP4258432B2 (ja) * 2004-05-21 2009-04-30 パナソニック株式会社 基板接合部材ならびにそれを用いた三次元接続構造体
US20060000641A1 (en) * 2004-06-30 2006-01-05 Salama Islam A Laser metallization for ceramic device
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
ATE400987T1 (de) * 2004-09-08 2008-07-15 Murata Manufacturing Co Zusammengesetztes keramisches substrat
JP2006093438A (ja) 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
US7384856B2 (en) * 2005-01-10 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
US7449381B2 (en) * 2005-07-05 2008-11-11 Endicott Interconect Technologies, Inc. Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
JP2006260205A (ja) 2005-03-17 2006-09-28 Fujitsu Ltd Ｒｆｉｄタグ、モジュール部品、およびｒｆｉｄタグ製造方法
JP4237726B2 (ja) * 2005-04-25 2009-03-11 パナソニック電工株式会社 フレキシブルプリント配線板用基材入り接着シート及びその製造方法、多層フレキシブルプリント配線板、フレックスリジッドプリント配線板
US7579220B2 (en) * 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
US7429510B2 (en) * 2005-07-05 2008-09-30 Endicott Interconnect Technologies, Inc. Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
JP2007073737A (ja) 2005-09-07 2007-03-22 Toyo Ink Mfg Co Ltd 複数の導電性回路層を有するプリント配線板並びにその製造方法
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US8089147B2 (en) * 2005-11-02 2012-01-03 International Rectifier Corporation IMS formed as can for semiconductor housing
JP3983786B2 (ja) * 2005-11-15 2007-09-26 シャープ株式会社 プリント配線基板
TWI305119B (en) * 2005-12-22 2009-01-01 Phoenix Prec Technology Corp Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same
DE102006007381A1 (de) * 2006-02-15 2007-08-23 Infineon Technologies Ag Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
KR101019067B1 (ko) * 2006-03-29 2011-03-07 가부시키가이샤 무라타 세이사쿠쇼 복합 기판 및 복합 기판의 제조 방법
KR100754080B1 (ko) * 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP2008047776A (ja) 2006-08-18 2008-02-28 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20080172867A1 (en) * 2006-09-07 2008-07-24 Fujikura Ltd. Method of manufacturing multi-layered flexible printed circuit board
JP4829062B2 (ja) 2006-09-28 2011-11-30 京セラ株式会社 配線基板およびそれを用いた半導体素子の実装構造体
WO2008108350A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 容量素子、プリント配線基板、半導体パッケージ及び半導体回路
US7830311B2 (en) * 2007-07-18 2010-11-09 Murata Manufacturing Co., Ltd. Wireless IC device and electronic device
US20090021352A1 (en) * 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. Radio frequency ic device and electronic apparatus
WO2009028110A1 (ja) * 2007-08-24 2009-03-05 Sumitomo Bakelite Co., Ltd. 多層配線基板および半導体装置
EP2096709B1 (en) * 2007-12-20 2012-04-25 Murata Manufacturing Co., Ltd. Radio ic device
JP4610633B2 (ja) * 2008-05-14 2011-01-12 富士通株式会社 配線基板の製造方法
GB2510500B8 (en) * 2011-11-10 2017-03-15 Murata Manufacturing Co High frequency signal line and electronic device provided with same
JP5472552B2 (ja) * 2011-12-29 2014-04-16 株式会社村田製作所 高周波信号線路及び電子機器

Also Published As

Publication number Publication date
EP2416355A4 (en) 2012-12-05
CN102369600A (zh) 2012-03-07
US9986641B2 (en) 2018-05-29
CN102369600B (zh) 2014-09-10
US9136212B2 (en) 2015-09-15
JPWO2010113539A1 (ja) 2012-10-04
EP2416355A1 (en) 2012-02-08
EP2416355B1 (en) 2016-12-21
KR20110132413A (ko) 2011-12-07
JP5240293B2 (ja) 2013-07-17
US20150342048A1 (en) 2015-11-26
US20120012369A1 (en) 2012-01-19
WO2010113539A1 (ja) 2010-10-07
KR101473267B1 (ko) 2014-12-16
JP2013131777A (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
JP5516787B2 (ja) 回路基板
JP5360223B2 (ja) 回路基板
JP3183322U (ja) 回路基板
JP5333577B2 (ja) 回路基板及びマザー積層体
WO2020122180A1 (ja) 樹脂多層基板および電子機器
JP5641072B2 (ja) 回路基板
JP5344036B2 (ja) 回路基板及びその製造方法
JP2011171579A (ja) プリント配線基板
WO2017077837A1 (ja) 部品実装基板
JP5574068B2 (ja) 部品内蔵基板
JP2019083240A (ja) 回路素子および電子機器
JP5583815B1 (ja) 多層配線基板及びその製造方法
JP2011071442A (ja) 回路基板
JP6477894B2 (ja) 樹脂回路基板、部品搭載樹脂回路基板
JP6102157B2 (ja) 部品内蔵配線基板及びその製造方法
JP2011243796A (ja) 電子装置および電子装置の取付構造
JP2017204490A (ja) 部品実装基板、および、部品実装基板の製造方法
JP2013038230A (ja) 部品内蔵基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5516787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees