KR20110132413A - 회로 기판 - Google Patents

회로 기판 Download PDF

Info

Publication number
KR20110132413A
KR20110132413A KR1020117022762A KR20117022762A KR20110132413A KR 20110132413 A KR20110132413 A KR 20110132413A KR 1020117022762 A KR1020117022762 A KR 1020117022762A KR 20117022762 A KR20117022762 A KR 20117022762A KR 20110132413 A KR20110132413 A KR 20110132413A
Authority
KR
South Korea
Prior art keywords
circuit board
external electrode
conductors
inner conductor
conductor
Prior art date
Application number
KR1020117022762A
Other languages
English (en)
Other versions
KR101473267B1 (ko
Inventor
노보루 가토
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20110132413A publication Critical patent/KR20110132413A/ko
Application granted granted Critical
Publication of KR101473267B1 publication Critical patent/KR101473267B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

회로 기판으로부터 전자부품이 분리되는 것을 억제할 수 있는 회로 기판을 제공하는 것이다. 적층체(11)는 가요성 재료로 이루어진 복수의 절연체층(16)이 적층됨으로써 구성되어 있다. 외부전극(12)은 적층체(11)의 상면에 형성된다. 상기 외부전극(12)에는 전자부품이 실장된다. 복수의 내부도체(20)는 z축 방향으로부터 평면으로 보았을 때에 외부전극(12)과 겹쳐져 있는 복수의 내부도체(20)이며, 외부전극(12)과 겹쳐져 있는 영역에 있어서 비어 홀 도체에 의해 서로 접속되어 있지 않다.

Description

회로 기판{CIRCUIT BOARD}
본 발명은 회로 기판에 관한 것으로서, 보다 특정적으로는 전자부품이 실장되는 회로 기판에 관한 것이다.
종래의 일반적인 회로 기판으로서는 세라믹층이 적층되어 이루어지는 회로 기판이 알려져 있다. 도 10은 종래의 회로 기판(500)이 프린트 배선 기판(600) 상에 실장된 모양을 나타낸 도면이다. 또한, 회로 기판(500)에는 전자부품(700)이 실장되어 있다.
회로 기판(500)은, 도 10에 나타나 있는 바와 같이 본체(501) 및 외부전극(502, 503)에 의해 구성되어 있다. 본체(501)는 세라믹층이 적층되어 구성되어 있고, 경질 기판이다. 외부전극(502, 503)은 각각 본체(501)의 상면 및 하면에 형성되어 있다.
또한, 프린트 배선 기판(600)은, 예를 들면 휴대 전화 등의 전자장치에 탑재되어 있는 마더보드이며, 도 10에 나타나 있는 바와 같이 본체(601) 및 외부전극(602)을 구비하고 있다. 본체(601)는 수지 등으로 이루어진 경질 기판이다. 외부전극(602)은 본체(601)의 상면에 형성되어 있다.
또한 전자부품(700)은, 예를 들면 반도체 집적 회로이며, 본체(701) 및 외부전극(702)을 구비하고 있다. 본체(701)는 반도체 기판이다. 외부전극(702)은 본체(701)의 하면에 형성되어 있다.
회로 기판(500)은 도 10에 나타나 있는 바와 같이 프린트 배선 기판(600) 상에 실장된다. 구체적으로는 회로 기판(500)은 외부전극(502)과 외부전극(602)이 땜납에 의하여 접속됨으로써 실장되어 있다.
전자부품(700)은 도 10에 나타나 있는 바와 같이 회로 기판(500) 상에 실장된다. 구체적으로는, 전자부품(700)은 외부전극(503)과 외부전극(702)이 땜납에 의하여 접속됨으로써 실장되어 있다. 이상과 같은 회로 기판(500), 프린트 배선 기판(600) 및 전자부품(700)은 휴대 전화 등의 전자장치에 탑재된다.
그러나, 종래의 회로 기판(500)은 프린트 배선 기판(600)으로부터 분리될 우려가 있다는 문제를 갖고 있다. 보다 상세하게는 회로 기판(500) 및 프린트 배선 기판(600)이 탑재된 전자장치가 낙하했을 때의 충격에 의해 프린트 배선 기판(600)에 휨이 발생하는 경우가 있다. 프린트 배선 기판(600)에 휨이 발생해도 회로 기판(500)은 경질 기판이므로 프린트 배선 기판(600)이 휘는 것에 추종해서 크게 변형될 수 없다. 그 때문에, 외부전극(502)과 외부전극(602)을 접속하고 있는 땜납에 부하가 걸린다. 그 결과, 땜납이 파손되어 회로 기판(500)이 프린트 배선 기판(600)으로부터 분리되어 버리는 경우가 있다.
이러한 문제를 해결하는 방법으로서는, 가요성 재료로 이루어진 시트를 적층 함으로써 회로 기판(500)을 제작하는 것을 들 수 있다. 이러한 가요성 재료로 이루어진 시트가 적층되어서 이루어지는 회로 기판으로서는, 예를 들면 특허문헌 1에 기재된 프린트 기판이 알려져 있다. 또한, 프린트 기판(800)의 구성에 대해서는 도 10을 원용한다.
특허문헌 1에 기재된 프린트 기판(800)은 도 10에 나타나 있는 바와 같이 본체(801) 및 외부전극(랜드)(802, 803)을 구비하고 있다. 본체(801)는 열가소성 수지로 이루어진 시트가 적층되어 구성되어 있다. 외부전극(802, 803)은 각각 본체(801)의 상면 및 하면에 형성되어 있다. 프린트 기판(800)은 회로 기판(500)과 마찬가지로 하면의 외부전극(802)을 통해 프린트 배선 기판(600)에 실장된다. 또한, 전자부품(700)은 회로 기판(500)과 마찬가지로 상면의 외부전극(803)을 통해 프린트 기판(800)에 실장된다.
그러나, 특허문헌 1에 기재된 프린트 기판(800)에서는 전자부품(700)이 분리될 우려가 있다. 보다 상세하게는, 프린트 기판(800)은 가요성 재료로 이루어진 시트에 의해 구성되어 있으므로 휠 수 있다. 그 때문에, 프린트 배선 기판(600)이 휜다고 해도 프린트 기판(800)은 프린트 배선 기판(600)이 휘는 것에 따라 휠 수 있다. 따라서, 외부전극(602)과 외부전극(802)을 접속하는 땜납이 파손되어 프린트 기판(800)이 프린트 배선 기판(600)으로부터 분리되는 것은 억제된다.
그런데, 프린트 기판(800)은 전면에 걸쳐 가요성을 갖고 있으므로 전면에 걸쳐 휘어버린다. 한편, 전자부품(700)은 반도체 기판에 의해 구성되어 있으므로 크게 휠 수 없다. 따라서, 외부전극(702, 803) 및 이것들을 접속하는 땜납에 부하가 걸린다. 그 결과, 땜납이 파손되거나, 외부전극(702, 803)이 본체(701, 801)로부터 박리되거나 한다. 즉, 전자부품(700)과 프린트 기판(800)의 접속이 분리되어 버린다.
또한 도 10에서는, 프린트 기판(800)은 외부전극(802)에 의해 프린트 배선 기판(600)에 부착되어 있다. 다만 프린트 기판(800)이 접착제 등에 의해 케이스에 부착되어 있을 경우에 있어서도 전자부품(700)과 프린트 기판(800)의 접속이 분리되는 문제는 발생할 수 있다.
일본 특허 공개 2006-93438호 공보
그래서, 본 발명의 목적은 회로 기판으로부터 전자부품이 분리되는 것을 억제할 수 있는 회로 기판을 제공하는 것이다.
본 발명의 일형태에 의한 회로 기판은 가요성 재료로 이루어진 복수의 절연체층이 적층됨으로써 구성되어 있는 적층체와, 상기 적층체의 상면에 형성되고 또한 전자부품이 실장되는 제 1 외부전극과, 적층방향으로부터 평면으로 보았을 때에 상기 제 1 외부전극과 겹쳐져 있는 복수의 내부도체로서 상기 제 1 외부전극과 겹쳐져 있는 영역에 있어서 비어 홀 도체에 의해 서로 접속되어 있지 않은 복수의 내부도체를 구비하고 있는 것을 특징으로 한다.
(발명의 효과)
본 발명에 의하면 회로 기판으로부터 전자부품이 분리되는 것을 억제할 수 있다.
도 1은 본 발명의 일실시형태에 의한 회로 기판의 외관 사시도이다.
도 2는 도 1의 회로 기판의 분해 사시도이다.
도 3은 도 1의 회로 기판의 A-A에 있어서의 단면 구조도이다.
도 4는 도 1의 회로 기판을 적층방향으로부터 투시한 도면이다.
도 5는 도 1의 회로 기판을 구비한 모듈의 구성도이다.
도 6은 제 1 변형예에 의한 회로 기판의 분해 사시도이다.
도 7은 제 2 변형예에 의한 회로 기판의 분해 사시도이다.
도 8은 제 3 변형예에 의한 회로 기판의 분해 사시도이다.
도 9는 제 4 변형예에 의한 회로 기판의 분해 사시도이다.
도 10은 종래의 회로 기판이 프린트 배선 기판 상에 실장된 모양을 나타낸 도이다.
이하에, 본 발명의 실시형태에 의한 회로 기판에 대해서 도면을 참조하면서 설명한다.
(회로 기판의 구성)
이하에, 본 발명의 일실시형태에 의한 회로 기판의 구성에 대해서 도면을 참조하면서 설명한다. 도 1은 본 발명의 일실시형태에 의한 회로 기판(10)의 외관 사시도이다. 도 2는 도 1의 회로 기판(10)의 분해 사시도이다. 도 3은 도 1의 회로 기판(10)의 A-A에 있어서의 단면 구조도이다. 도 4는 도 1의 회로 기판(10)을 적층방향으로부터 투시한 도면이다. 도 1 내지 도 4에 있어서 회로 기판(10)의 제작시에 절연체층이 적층되는 방향을 적층방향이라고 정의한다. 그리고, 이 적층방향을 z축 방향이라고 하고, 회로 기판(10)의 긴 변을 따르는 방향을 x축 방향이라고 하고, 회로 기판(10)의 짧은 변을 따르는 방향을 y축 방향이라고 한다. 또한 회로 기판(10)에 있어서 z축 방향의 정방향측의 면을 상면이라고 칭하고, z축 방향의 부방향측의 면을 하면이라고 칭하고, 그 밖의 면을 측면이라고 칭한다.
회로 기판(10)은 도 1 및 도 2에 나타나 있는 바와 같이 적층체(11), 외부전극[12(12a∼12d), 14(14a∼14f)], 내부도체[18(18a∼18d), 20(20a∼20f), 22(22a, 22b)] 및 비어 홀 도체(b1∼b11)를 구비하고 있다. 적층체(11)는 도 2에 나타나 있는 바와 같이 가요성 재료(예를 들면, 액정 폴리머 등의 열가소성 수지)로 이루어진 장방형상의 절연체층(16a∼16h)이 적층되어서 구성되어 있다. 이에 따라 적층체(11)는 직육면체 형상을 하고 있다. 이하에서는, 절연체층(16)의 표면이라는 것은 z축 방향의 정방향측의 주면을 가리키고, 절연체층(16)의 이면이라는 것은 z축 방향의 부방향측의 주면을 가리키는 것으로 한다.
외부전극(12)은 도전성 재료(예를 들면 구리)로 이루어진 층이며, 도 1에 나타나 있는 바와 같이 적층체(11)의 상면에 형성되어 있다. 보다 상세하게는, 외부전극(12)은 z축 방향의 가장 정방향측에 형성되어 있는 절연체층(16a)의 표면의 중앙(대각선의 교점) 근방에 형성되어 있다. 외부전극(12a, 12b)은 y축 방향으로 배열되도록 형성되어 있다. 외부전극(12c, 12d)은 외부전극(12a, 12b)보다 x축 방향의 정방향측에 있어서 y축 방향으로 배열되도록 형성되어 있다. 또한, 외부전극(12)은 2개의 그룹(그룹 G1, G2)으로 나누어져 있다. 구체적으로는, 외부전극(12a, 12b)은 그룹(G1)에 속해 있다. 외부전극(12c, 12d)은 그룹(G2)에 속해 있다. 외부전극(12)은 적층체(11)의 상면에 실장되는 전자부품과의 접속에 사용된다.
내부도체(18)는 도전성 재료(예를 들면 구리)로 이루어진 배선층이며, 도 2에 나타나 있는 바와 같이 적층체(11)에 내장되어 있다. 구체적으로는, 내부도체(18)는 절연체층(16b)의 표면에 형성되어 있다. 내부도체(18a∼18d)는 각각 z축 방향으로부터 평면으로 보았을 때에 외부전극(12a∼12d)과 겹쳐져 있다. 또한, 도 2에 있어서 내부도체(18)는 외부전극(12)과 겹쳐져 있는 부분 근방만이 나타내어지고, 그 이외의 부분에 대해서는 생략되어 있다.
내부도체(20)는 도전성 재료(예를 들면 구리)로 이루어진 콘덴서 도체 또는 그라운드 도체 등의 대면적을 갖는 막 형상의 도체이며, 적층체(11)에 내장되어 있다. 내부도체(20)는 복수의 절연체층(16)에 형성되어 있다. 구체적으로는, 내부도체(20a, 20b)는 절연체층(16c)의 표면에 있어서 x축 방향으로 배열되도록 형성되어 있다. 내부도체(20c, 20d)는 절연체층(16d)의 표면에 있어서 x축 방향으로 형성되어 있다. 내부도체(20e, 20f)는 절연체층(16e)의 표면에 있어서 x축 방향으로 형성되어 있다.
또한, 내부도체(20a, 20c, 20e)는 도 4에 나타나 있는 바와 같이 z축 방향으로부터 평면으로 보았을 때에 서로 일치한 상태에서 겹쳐져 있음과 아울러 그룹(G1)에 속하는 외부전극(12a, 12b)과 겹쳐져 있다. 이에 따라 외부전극(12a, 12b)은 z축 방향으로부터 평면으로 보았을 때에 복수의 내부도체(20)와 겹쳐져 있다. 또한, 내부도체(20a, 20c, 20e)는 z축 방향으로부터 평면으로 보았을 때에 외부전극(12a, 12b)과 겹쳐져 있는 영역에 있어서 비어 홀 도체에 의해 서로 접속되어 있지 않다.
또한, 내부도체(20b, 20d, 20f)는 z축 방향으로부터 평면으로 보았을 때에 서로 일치한 상태에서 겹쳐져 있음과 아울러 그룹(G2)에 속하는 외부전극(12c, 12d)과 겹쳐져 있다. 이에 따라 외부전극(12c, 12d)은 z축 방향으로부터 평면으로 보았을 때에 복수의 내부도체(20)와 겹쳐져 있다. 또한, 내부도체(20b, 20d, 20f)는 z축 방향으로부터 평면으로 보았을 때에 외부전극(12c, 12d)과 겹쳐져 있는 영역에 있어 비어 홀 도체에 의해 서로 접속되어 있지 않다.
내부도체(22)는 도전성 재료(예를 들면 구리)로 이루어진 배선층이며, 도 2에 나타나 있는 바와 같이 적층체(11)에 내장되어 있다. 구체적으로는, 내부도체(22a, 22b)는 각각 절연체층(16f, 16g)의 표면에 형성되어 있다. 또한, 도 2에 있어서 내부도체(22)는 단부 근방만이 나타내어지고, 그 이외의 부분에 대해서는 생략되어 있다.
외부전극(14)은 도전성 재료(예를 들면 구리)로 이루어진 층이며, 도 1에 나타나 있는 바와 같이 적층체(11)의 하면에 형성되어 있다. 즉, 외부전극(14)은 z축 방향의 가장 부방향측에 형성되어 있는 절연체층(16h)의 이면에 형성되어 있다. 또한, 외부전극(14a∼14c)은 적층체(11)의 하면의 x축 방향의 부방향측에 위치한 짧은 변을 따라 형성되어 있다. 또한, 외부전극(14d∼14f)은 적층체(11)의 하면의 x축 방향의 정방향측에 위치한 짧은 변을 따라 형성되어 있다. 이에 따라 도 4에 나타나 있는 바와 같이, 외부전극(12)과 외부전극(14)은 z축 방향으로부터 평면으로 보았을 때에 겹쳐져 있지 않다. 외부전극(14)은 적층체(11)의 하면에 실장된 프린트 배선 기판과의 접속에 사용된다.
또한, 적층체(11)는 도 3에 나타나 있는 바와 같이 코일(회로소자)(L) 및 콘덴서(회로소자)(C)를 내장하고 있다. 코일(L)은 절연체층(16d∼16g)의 표면에 형성된 내부도체(도 2에서는 생략) 및 비어 홀 도체(도시 생략)에 의해 구성되어 있다. 콘덴서(C)는 절연체층(16f, 16g)의 표면에 형성된 내부도체(도 2에서는 생략)에 의해 구성되어 있다. 또한, 도 3에 나타나 있는 바와 같이 내부도체(20a, 20c, 20e) 및 내부도체(20b, 20d, 20f)는 적층체(11)의 z축 방향에 관한 중심면보다 상면측에 형성되어 있다.
비어 홀 도체(b1∼b11)는 외부전극(12, 14), 내부도체(18, 20, 22) 및 코일(L) 및 콘덴서(C)를 접속하고, 절연체층(16)을 z축 방향으로 관통하도록 형성되어 있다. 구체적으로는, 비어 홀 도체(b1∼b4)는 각각 도 2에 나타나 있는 바와 같이 절연체층(16a)을 z축 방향으로 관통하고 있고, 외부전극(12a∼12d)과 내부도체(18a∼18d)를 접속하고 있다.
비어 홀 도체(b5)는 도 2에 나타나 있는 바와 같이 절연체층(16f)을 z축 방향으로 관통하고 있고, z축 방향으로부터 평면으로 보았을 때에 외부전극(12)과는 겹쳐져 있지 않다. 또한, 비어 홀 도체(b5)는 내부도체(22a)와 내부도체(22b)를 접속하고 있다. 또한, 도 2에서는 내부도체(22)끼리를 접속하는 비어 홀로써 비어 홀 도체(b5)만을 기재했지만, 비어 홀 도체(b5) 이외에도 내부도체(22)끼리를 접속하는 비어 홀 도체가 존재해도 된다. 단, 내부도체(22)끼리를 접속하는 비어 홀 도체는 외부전극(12)과 겹쳐져 있지 않다.
비어 홀 도체(b6∼b11)는 도 2에 나타나 있는 바와 같이 절연체층(16h)을 z축 방향으로 관통하고 있고, z축 방향으로부터 평면으로 보았을 때에 외부전극(12)과는 겹쳐져 있지 않다. 비어 홀 도체(b6∼b11)는 각각 절연체층(16f, 16g)에 형성되어 있는 내부도체(22)와 외부전극(14a∼14f)을 접속하고 있다.
이상과 같이 구성된 절연체층(16a∼16h)이 적층됨으로써 도 1에 나타나 있는 바와 같은 회로 기판(10)이 얻어진다.
도 5는 회로 기판(10)을 구비한 모듈(150)의 구성도이다. 모듈(150)은 회로 기판(10), 전자부품(50) 및 프린트 배선 기판(100)을 구비하고 있다.
전자부품(50)은, 도 5에 나타나 있는 바와 같이 회로 기판(10)에 실장되는 반도체 집적 회로 등의 소자이다. 전자부품(50)은 본체(52) 및 외부전극[54(54a∼54d)]을 갖고 있다. 본체(52)는 예를 들면 반도체 기판에 의해 구성되는 경질 기판이다. 외부전극(54)은 본체(52)의 z축 방향의 부방향측의 주면(하면)에 형성되어 있다. 그리고 외부전극(54a∼54d)은 각각 외부전극(12a∼12d)에 대하여 땜납(60)에 의해 접속되어 있다. 이에 따라 전자부품(50)은 회로 기판(10)의 상면에 실장되어 있다.
프린트 배선 기판(100)은 본체(102) 및 외부전극[104(104a∼104f)]을 갖고 있다. 본체(102)는, 예를 들면 수지 등으로 이루어진 경질 기판이다. 외부전극(104)은 본체(102)의 z축 방향의 정방향측의 주면(상면)에 형성되어 있다. 그리고 외부전극(104a∼104f)은 각각 외부전극(14a∼14f)에 대하여 땜납(70)과 같은 접합재에 의해 접속되어 있다. 이에 따라 회로 기판(10)은 하면을 통해서 프린트 배선 기판(100)에 실장되어 있다. 이상과 같은 모듈(150)은 휴대 전화 등의 전자장치에 탑재된다.
(회로 기판의 제조 방법)
이하에 회로 기판(10)의 제조 방법에 대해서 도면을 참조하면서 설명한다. 우선, 한 쪽 주면의 전면에 동박이 형성된 절연체층(16)을 준비한다. 여기에서, 절연체층(16a∼16g)에서는 동박이 형성된 주면을 표면이라고 한다. 한편, 절연체층(16h)에서는 동박이 형성된 주면을 이면이라고 한다.
다음에, 절연체층(16a, 16f)의 비어 홀 도체(b1∼b5)가 형성되는 위치(도 2 참조)에 대하여 이면측에서 레이저 빔을 조사하여 비어 홀을 형성한다. 또한, 절연체층(16h)의 비어 홀 도체(b6∼b11)가 형성되는 위치(도 2참조)에 대하여 표면측에서 레이저 빔을 조사하여 비어 홀을 형성한다. 또한, 절연체층(16b∼16e, 16g)에 대해서도 필요에 따라서 비어 홀을 형성한다.
다음에, 포토리소그래피 공정에 의해 도 2에 나타내는 외부전극(12)을 절연체층(16a)의 표면에 형성한다. 구체적으로는, 절연체층(16a)의 동박 상에 도 2에 나타내는 외부전극(12)과 같은 형상의 레지스트를 인쇄한다. 그리고, 동박에 대하여 에칭 처리를 실시함으로써 레지스트에 의해 피복되어 있지 않은 부분의 동박을 제거한다. 그 후에 레지스트를 제거한다. 이에 따라, 도 2에 나타나 있는 바와 같이 외부전극(12)이 절연체층(16a)의 표면에 형성된다.
다음에, 포토리소그래피 공정에 의해 도 2에 나타내는 내부도체(18)를 절연체층(16b)의 표면에 형성한다. 또한 포토리소그래피 공정에 의해 도 2에 나타내는 내부도체(20)을 절연체층(16c∼16e)의 표면에 형성한다. 또한 포토리소그래피 공정에 의해 도 2에 나타내는 내부도체(22)를 절연체층(16f, 16g)의 표면에 형성한다. 또한, 포토리소그래피 공정에 의해 도 3의 코일(L) 및 콘덴서(C)가 되는 내부도체(도 2에는 도시 생략)를 절연체층(16d∼16g)의 표면에 형성한다. 또한, 포토리소그래피 공정에 의해 도 2에 나타내는 외부전극(14)을 절연체층(16h)의 이면에 형성한다. 또한, 이들 포토리소그래피 공정은 외부전극(12)을 형성할 때의 포토리소그래피 공정과 같으므로 설명을 생략한다.
다음에, 절연체층(16a, 16f, 16h)에 형성한 비어 홀에 대하여 구리를 주성분으로 하는 도전성 페이스트를 충전하고, 도 2에 나타내는 비어 홀 도체(b1∼b11)를 형성한다. 또한, 절연체층(16b∼16e, 16g)에 비어 홀을 형성했을 경우에는 그 비어 홀에 대해서도 도전성 페이스트를 충전한다.
다음에, 절연체층(16a∼16h)을 이 순서로 적층한다. 그리고, 절연체층(16a∼16h)에 대하여 적층방향의 상하방향으로부터 힘을 가함으로써 절연체층(16a∼16h)을 압착한다. 이에 따라 도 1에 나타내는 회로 기판(10)이 얻어진다.
(효과)
회로 기판(10)에서는, 이하에 설명한 바와 같이 프린트 배선 기판(100)이 변형되었다고 해도 회로 기판(10)이 프린트 배선 기판(100)으로부터 분리되는 것을 억제할 수 있다. 보다 상세하게는 도 10에 나타내는 종래의 회로 기판(500) 및 프린트 배선 기판(600)이 탑재된 전자장치가 낙하했을 때의 충격에 의해 프린트 배선 기판(600)에 휨이 발생하는 경우가 있다. 프린트 배선 기판(600)에 휨이 발생해도 회로 기판(500)은 경질 기판이므로 프린트 배선 기판(600)의 휨에 추종해서 크게 변형될 수 없다. 그 때문에, 외부전극(502)과 외부전극(602)을 접속하고 있는 땜납에 부하가 걸린다. 그 결과, 땜납이 파손되어 회로 기판(500)이 프린트 배선 기판(600)으로부터 분리되어 버릴 경우가 있다.
그래서, 회로 기판(10)에서는, 적층체(11)는 가요성 재료로 이루어진 절연체층(16)이 적층됨으로써 구성되어 있다. 따라서, 회로 기판(10)은 회로 기판(500)에 비해서 용이하게 휠 수 있다. 따라서, 도 5에 나타내는 모듈(150)이 탑재된 전자장치가 낙하함으로써 프린트 배선 기판(100)이 휘어서 외부전극(104)의 간격이 변화했다고 해도, 회로 기판(10)이 변형됨으로써 외부전극(14)의 간격도 변화되게 된다. 그 결과, 외부전극(14)과 외부전극(104)을 접속하는 땜납에 부하가 걸리는 것이 억제되어, 회로 기판(10)이 프린트 배선 기판(100)으로부터 분리되는 것이 억제된다.
또한, 회로 기판(10)에서는 이하에 설명한 바와 같이 전자부품(50)이 회로 기판(10)으로부터 분리되는 것을 억제할 수 있다. 보다 상세하게는, 도 10에 나타내는 특허문헌 1에 기재된 프린트 기판(800)은 전면에 걸쳐 가요성을 갖고 있으므로 전면에 걸쳐 휘어버린다. 이에 따라 외부전극(803)의 간격이 변화해버린다. 한편, 전자부품(700)은 반도체 기판에 의해 구성되어 있으므로 크게 휠 수 없다. 따라서 외부전극(702, 803) 및 이것들을 접속하는 땜납에 부하가 걸린다. 그 결과, 땜납이 파손되거나 외부전극(702, 803)이 본체(701, 801)로부터 박리되거나 한다. 즉, 전자부품(700)과 프린트 기판(800)의 접속이 분리되어 버린다.
그래서, 회로 기판(10)에서는 z축 방향으로부터 평면으로 보았을 때에 내부도체(18, 20, 22) 중의 1개 이상의 내부도체(20)를 외부전극(12)과 겹침으로써 전자부품(50)이 회로 기판(10)으로부터 분리되는 것을 억제하고 있다. 보다 상세하게는 프린트 배선 기판(100)이 볼록 형상으로 휘면, 외부전극(104)에는 도 5에 나타나 있는 바와 같이 화살표B의 방향으로 응력이 작용한다. 외부전극(104)은 외부전극(14)과 땜납(70)을 통해서 접속되어 있다. 또한, 적층체(11)는 가요성을 갖고 있다. 따라서, 외부전극(14)은 외부전극(104)의 변위에 따라 화살표B의 방향으로 응력을 받는다. 그 결과, 절연체층(16e∼16h)에는 x축 방향에 있어서 인장 응력(α1)이 발생한다.
여기에서, 내부도체(20)는 예를 들면 구리 등의 금속박에 의해 제작되고, 절연체층(16)은 액정 폴리머 등의 열가소성 수지에 의해 제작되어 있다. 절연체층(16)과 내부도체(20)는 압착되어 있을 뿐이므로 절연체층(16)과 내부도체(20) 사이에는 화학 결합 등은 존재하지 않는다. 따라서, 절연체층(16)과 내부도체(20)는 서로 어긋날 수 있다. 그 때문에, 절연체층(16e∼16h)에 인장 응력이 발생했을 경우에는 절연체층(16d)과 내부도체(20e, 20f) 사이에서 어긋남이 발생한다. 마찬가지로, 절연체층(16c)과 내부도체(20c, 20d) 사이에서 어긋남이 발생한다. 마찬가지로, 절연체층(16b)과 내부도체(20a, 20b) 사이에서 어긋남이 발생한다.
상기와 같이, 절연체층(16)과 내부도체(20)의 사이에서 어긋남이 발생하면 z축 방향의 부방향측의 절연체층(16)으로부터 z축 방향의 정방향측의 절연체층(16)으로 힘이 전달되지 않게 된다. 이에 따라 절연체층(16d, 16c, 16b)에 발생하는 인장 응력(α2∼α4)이 절연체층(16e∼16h)에 발생하는 인장 응력(α1)보다 작아진다. 보다 상세하게는, 인장 응력(α1)으로부터 인장 응력(α4)으로 감에 따라서 크기가 작아져 간다. 따라서, 절연체층(16a∼16h)에 발생하는 x축 방향의 신장은 z축 방향의 부방향측에서 정방향측으로 감에 따라서 작아져 간다. 따라서, 절연체층(16a)의 표면에 형성되어 있는 외부전극(12a, 12b)은 거의 변위되지 않는다. 그 결과, 회로 기판(10)에서는 전자부품(50)이 회로 기판(10)으로부터 분리되는 것을 억제할 수 있다. 또한, 절연체층(16d)과 내부도체(20e), 절연체층(16c)과 내부도체(20c)와 같이 내부도체의 한쪽 주면측과 절연체층의 한쪽 주면측이, 예를 들면 앵커 효과에 의해 강고하게 접합되어 있는 경우에도 내부도체가 복수층 존재하면 내부도체의 다른쪽 주면측에 어긋남을 발생시켜 응력(α)을 완화시킬 수 있다.
특히, 회로 기판(10)에서는 복수의 내부도체(20)가 z축 방향으로부터 평면으로 보았을 때에 외부전극(12)과 겹쳐져 있다. 그 때문에, 절연체층(16)에 발생하는 인장 응력이 보다 효과적으로 완화된다. 그 결과, 전자부품(50)이 회로 기판(10)으로부터 분리되는 것이 보다 효과적으로 억제된다.
또한, 회로 기판(10)에서는 프린트 배선 기판(100)에 z축 방향의 부방향측에서 정방향측으로 충격이 가해졌을 때에 그 충격이 외부전극(12)에 전달되는 것이 억제된다. 보다 상세하게는, 비어 홀 도체는 도전성 재료에 의해 구성되어 있으므로 절연체층(16)보다 단단하다. 그 때문에, 내부도체(18, 20, 22)를 접속하는 비어 홀 도체와 외부전극(12)이 z축 방향으로부터 평면으로 보았을 때에 겹쳐져 있으면, 충격은 비어 홀 도체를 통해서 외부전극(12)에 전달되어 버린다.
그래서, 회로 기판(10)에서는 내부도체(22)끼리를 접속하고 있는 비어 홀 도체(b5)는 z축 방향으로부터 평면으로 보았을 때에 외부전극(12)과 겹쳐져 있지 않고, 내부도체(20)끼리는 z축 방향으로부터 평면으로 보았을 때에 외부전극(12)과 겹치는 영역에 있어서 서로 접속되어 있지 않다. 즉, 외부전극(12)은 z축 방향으로부터 평면으로 보았을 때에 비어 홀 도체(b1∼b4) 이외의 비어 홀 도체와 겹쳐져 있지 않다. 그 때문에, 프린트 배선 기판(100)에 충격이 가해졌을 때에 충격은 비어 홀 도체를 통해서 외부전극(12)으로 전달될 일이 없다. 그 결과, 프린트 배선 기판(100)에 z축 방향의 부방향측에서 정방향측으로 충격이 가해졌을 때에 그 충격이 외부전극(12)에 전달되는 것이 억제된다.
또한, 회로 기판(10)에서는 이하에 설명하는 이유에 의해서도 프린트 배선 기판(100)에 z축 방향의 부방향측에서 정방향측으로 충격이 가해졌을 때에 그 충격이 외부전극(12)에 전달되는 것이 억제된다. 보다 상세하게는, 프린트 배선 기판(100)으로부터의 충격은 외부전극(104), 땜납(70) 및 외부전극(14)을 통해서 적층체(11)로 전달된다. 그 때문에, 외부전극(12)과 외부전극(14)은 가능한 한 떨어져 형성되어 있는 것이 바람직하다. 그래서, 회로 기판(10)에서는 외부전극(12)은 z축 방향으로부터 평면으로 보았을 때에 외부전극(14)과 겹쳐지지 않도록 형성되어 있다. 이에 따라, 프린트 배선 기판(100)에 z축 방향의 부방향측에서 정방향측으로 충격이 가해졌을 때에 그 충격이 외부전극(12)으로 전달되는 것이 억제된다. 또한, 상술한 효과를 보다 향수하기 위해서는, 내부도체는 외부전극(12)에 가까우면 가까울수록 바람직하다.
(변형예)
이하에 제 1 변형예에 의한 회로 기판(10a)에 대해서 도면을 참조하면서 설명한다. 도 6은 제 1 변형예에 의한 회로 기판(10a)의 분해 사시도이다.
회로 기판(10a)은 내부도체(보조 도체)[24(24a∼24c)]를 구비하고 있는 점에 있어서 회로 기판(10)과 다르다. 보다 상세하게는, 내부도체(24a)는 내부도체(20a, 20b)가 형성되어 있는 절연체층(16c)의 표면에 있어서 내부도체(20a, 20b)가 배열되어 있는 방향(즉, x축 방향)을 따라 형성되어 있다. 마찬가지로, 내부도체(24b)는 내부도체(20c, 20d)가 형성되어 있는 절연체층(16d)의 표면에 있어서 내부도체(20c, 20d)가 배열되어 있는 방향(즉, x축 방향)을 따라 형성되어 있다. 마찬가지로, 내부도체(24c)는 내부도체(20e, 20f)가 형성되어 있는 절연체층(16e)의 표면에 있어서 내부도체(20e, 20f)가 배열되어 있는 방향(즉, x축 방향)을 따라 형성되어 있다.
이상과 같은 내부도체(24)가 형성됨으로써 절연체층(16)은 내부도체(20)가 배열되는 방향(x축 방향)으로 연장되기 어려워진다. 그 결과, 프린트 배선 기판(100)이 변형했다고 해도 절연체층(16a)의 표면에 형성되어 있는 외부전극(12a, 12b)은 거의 변위하지 않게 된다. 그 결과, 회로 기판(10a)에서는 전자부품(50)이 회로 기판(10a)으로부터 분리되는 것을 보다 효과적으로 억제할 수 있다.
이하에, 제 2 변형예에 의한 회로 기판(10b)에 대해서 도면을 참조하면서 설명한다. 도 7은 제 2 변형예에 의한 회로 기판(10b)의 분해 사시도이다.
회로 기판(10b)은 외부도체[26(26a∼26d)]를 구비하고 있는 점에 있어서 회로 기판(10)과 다르다. 보다 상세하게는, 외부도체(26a∼26d)는 각각 외부전극(12a∼12d)에 접속되어 있다. 그리고, 비어 홀 도체(b1∼b4)는 각각 외부도체(26a∼26d)에 접속되어 있다. 이에 따라 외부전극(12a∼12d)은 z축 방향으로부터 평면으로 보았을 때에 비어 홀 도체(b1∼b4)와 겹쳐지지 않게 된다. 그 결과, 프린트 배선 기판(100)에 z축 방향의 부방향측에서 정방향측으로 충격이 가해졌을 때에 그 충격이 외부전극(12)에 전달되는 것이 보다 효과적으로 억제된다.
이하에, 제 3 변형예에 의한 회로 기판(10c)에 대해서 도면을 참조하면서 설명한다. 도 8은 제 3 변형예에 의한 회로 기판(10c)의 분해 사시도이다.
회로 기판(10c)은 내부도체(20a∼20f) 대신에 내부도체(28a∼28c)가 형성되어 있는 점에 있어서 회로 기판(10)과 다르다. 보다 상세하게는, 내부도체(28a)는 절연체층(16c)의 표면에 형성되고, z축 방향으로부터 평면으로 보았을 때에 외부전극(12a∼12d)과 겹쳐져 있다. 마찬가지로, 내부도체(28b)는 절연체층(16d)의 표면에 형성되고, z축 방향으로부터 평면으로 보았을 때에 외부전극(12a∼12d)과 겹쳐져 있다. 내부도체(28c)는 절연체층(16e)의 표면에 형성되고, z축 방향으로부터 평면으로 보았을 때에 외부전극(12a∼12d)과 겹쳐져 있다. 이상과 같은 구성을 갖는 회로 기판(10c)에 있어서도 회로 기판(10)과 마찬가지로 회로 기판(10c)으로부터 전자부품(50)이 분리되는 것을 억제할 수 있다.
이하에, 제 4 변형예에 의한 회로 기판(10d)에 대해서 도면을 참조하면서 설명한다. 도 9는 제 4 변형예에 의한 회로 기판(10d)의 분해 사시도이다. 도 9에서는 절연체층(16a∼16e)이 나타내어져 있다. 회로 기판(10d)의 절연체층(16f∼16h)에 대해서는, 도 2에 나타낸 회로 기판(10)의 절연체층(16f∼16h)과 같으므로 설명을 생략한다.
회로 기판(10d)은 내부도체(20a∼20f) 대신에 내부도체(30a∼30f) 및 비어 홀 도체(b12∼b17)가 형성되어 있는 점에 있어서 회로 기판(10)과 다르다. 보다 상세하게는, 내부도체(30a, 30b)는 절연체층(16c)의 표면에 형성되고, 7/8턴의 코일 도체를 구성하고 있다. 또한, 내부도체(30a)는 z축 방향으로부터 평면으로 보았을 때에 외부전극(12a, 12b)과 겹쳐져 있다. 내부도체(30b)는 z축 방향으로부터 평면으로 보았을 때에 외부전극(12c, 12d)과 겹쳐져 있다. 내부도체(30c, 30d)는 절연체층(16d)의 표면에 형성되고, 7/8턴의 코일 도체를 구성하고 있다. 또한, 내부도체(30c)는 z축 방향으로부터 평면으로 보았을 때에 외부전극(12a, 12b)과 겹쳐져 있다. 내부도체(30d)는 z축 방향으로부터 평면으로 보았을 때에 외부전극(12c, 12d)과 겹쳐져 있다. 내부도체(30e, 30f)는 절연체층(16e)의 표면에 형성되고, 7/8턴의 코일 도체를 구성하고 있다. 또한, 내부도체(30e)는 z축 방향으로부터 평면으로 보았을 때에 외부전극(12a, 12b)과 겹쳐져 있다. 내부도체(30f)는 z축 방향으로부터 평면으로 보았을 때에 외부전극(12c, 12d)과 겹쳐져 있다.
비어 홀 도체(b12, b13)는 각각 절연체층(16c)을 z축 방향으로 관통하고 있고, 내부도체(30a, 30b)의 단부와 내부도체(30c, 30d)의 단부를 접속하고 있다. 마찬가지로, 비어 홀 도체(b14, b15)는 각각 절연체층(16d)을 z축 방향으로 관통하고 있고, 내부도체(30c, 30d)의 단부와 내부도체(30e, 30f)의 단부를 접속하고 있다. 비어 홀 도체(b16, b17)는 각각 절연체층(16e)을 z축 방향으로 관통하고 있고, 내부도체(30e, 30f)의 단부에 접속되어 있다. 이에 따라, 내부도체(30a, 30c, 30e) 및 비어 홀 도체(b12, b14, b16)는 코일(L1)을 구성하고 있다. 또한, 내부도체(30b, 30d, 30f) 및 비어 홀 도체(b13, b15, b17)는 코일(L2)를 구성하고 있다.
이상과 같이, 콘덴서 도체 또는 그라운드 도체인 내부도체(20) 대신에 코일 도체인 내부도체(30)가 사용되는 것에 의해서도 회로 기판(10)과 마찬가지로 회로 기판(10d)으로부터 전자부품(50)이 분리되는 것을 억제할 수 있다. 또한, 내부도체(30)는 코일 도체로 했지만, 예를 들면 코일을 구성하지 않는 단순한 배선 도체이어도 된다.
또한, 회로 기판(10, 10a∼10d)에서는 외부전극(14)은 적층체(11)의 하면에 형성되어 있지만, 예를 들면 측면에 형성되어 있어도 된다.
또한, 회로 기판(10, 10a∼10d)에 있어서 외부전극(14)은 반드시 형성되어 있지 않아도 된다. 구체적으로는, 회로 기판(10, 10a∼10d)은 프린트 배선 기판(100)에 실장되는 것이 아니라 케이스 등에 접착되는 경우가 있다. 이 경우에는 외부전극(14)은 회로 기판(10, 10a∼10d)에 있어서 불필요하다.
(산업상의 이용 가능성)
본 발명은 회로 기판에 유용하며, 특히 회로 기판으로부터 전자부품이 분리되는 것을 억제할 수 있는 점에 있어서 뛰어나다.
C : 콘덴서 G1, G2 : 그룹
L, L1, L2 : 코일 b1∼b17 : 비어 홀 도체
10, 10a∼10d : 회로 기판 11 : 적층체
12a∼12d, 14a∼14f : 외부전극 16a∼16h : 절연체층
18a∼18d, 20a∼20f, 22a, 22b, 24a∼24c, 28a∼28c, 30a∼30f : 내부도체
26a∼26d : 외부도체

Claims (8)

  1. 가요성 재료로 이루어진 복수의 절연체층이 적층됨으로써 구성되어 있는 적층체와,
    상기 적층체의 상면에 형성되고 또한 전자부품이 실장되는 제 1 외부전극과,
    적층방향으로부터 평면으로 보았을 때에 상기 제 1 외부전극과 겹쳐져 있는 복수의 내부도체로서 상기 제 1 외부전극과 겹쳐져 있는 영역에 있어서 비어 홀 도체에 의해 서로 접속되어 있지 않은 복수의 내부도체를 구비하고 있는 것을 특징으로 하는 회로 기판.
  2. 제 1 항에 있어서,
    상기 복수의 내부도체는 상기 적층체의 적층방향에 관한 중심면보다 상기 상면측에 형성되어 있는 것을 특징으로 하는 회로 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 적층체의 하면 또는 측면에 형성되어 있는 제 2 외부전극을 더 구비하고,
    상기 제 2 외부전극에 접속되고 또한 적층방향으로부터 평면으로 보았을 때에 상기 제 1 외부전극과 겹쳐져 있지 않은 비어 홀 도체를 더 구비하고 있는 것을 특징으로 하는 회로 기판.
  4. 제 3 항에 있어서,
    상기 제 1 외부전극은 상기 상면에 실장되는 상기 전자부품과의 접속에 사용되며,
    상기 제 2 외부전극은 상기 하면에 실장되는 배선 기판과의 접속에 사용되는 것을 특징으로 하는 회로 기판.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제 2 외부전극은 적층방향으로부터 평면으로 보았을 때에 상기 제 1 외부전극과 겹쳐져 있지 않은 것을 특징으로 하는 회로 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 외부전극은 복수 형성되어 있음과 아울러 제 1 그룹 및 제 2 그룹으로 나누어져 있고,
    상기 제 1 그룹에 속하는 상기 제 1 외부전극은 적층방향으로부터 평면으로 보았을 때에 상기 복수의 내부도체 중의 제 1 내부도체와 겹쳐져 있고,
    상기 제 2 그룹에 속하는 상기 제 1 외부전극은 적층방향으로부터 평면으로 보았을 때에 상기 복수의 내부도체 중의 제 2 내부도체로서 상기 제 1 내부도체와 동일한 상기 절연체층 상에 형성되어 있는 제 2 내부도체와 겹쳐져 있는 것을 특징으로 하는 회로 기판.
  7. 제 6 항에 있어서,
    상기 제 1 내부도체 및 상기 제 2 내부도체가 형성되어 있는 상기 절연체층상에 있어서 상기 제 1 내부도체 및 상기 제 2 내부도체가 배열되어 있는 방향을 따라 형성되어 있는 보조 도체를 더 구비하고 있는 것을 특징으로 하는 회로 기판.
  8. 제 7 항에 있어서,
    상기 제 1 내부도체 및 상기 제 2 내부도체는 복수의 상기 절연체층에 형성되어 있고,
    상기 보조 도체는 상기 제 1 내부도체 및 상기 제 2 내부도체가 형성되어 있는 복수의 절연체층의 각각에 형성되어 있는 것을 특징으로 하는 회로 기판.
KR1020117022762A 2009-04-02 2010-02-03 회로 기판 KR101473267B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009089897 2009-04-02
JPJP-P-2009-089897 2009-04-02
PCT/JP2010/051488 WO2010113539A1 (ja) 2009-04-02 2010-02-03 回路基板

Publications (2)

Publication Number Publication Date
KR20110132413A true KR20110132413A (ko) 2011-12-07
KR101473267B1 KR101473267B1 (ko) 2014-12-16

Family

ID=42827843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117022762A KR101473267B1 (ko) 2009-04-02 2010-02-03 회로 기판

Country Status (6)

Country Link
US (2) US9136212B2 (ko)
EP (1) EP2416355B1 (ko)
JP (2) JP5240293B2 (ko)
KR (1) KR101473267B1 (ko)
CN (1) CN102369600B (ko)
WO (1) WO2010113539A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2778670B1 (en) * 2011-11-07 2019-12-18 Nissan Motor Co., Ltd. Magnetic body evaluation method
JP6004078B2 (ja) 2013-02-15 2016-10-05 株式会社村田製作所 積層回路基板、積層回路基板の製造方法
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
JP5880802B1 (ja) * 2014-02-26 2016-03-09 株式会社村田製作所 多層基板の製造方法、及び多層基板
USD776070S1 (en) * 2014-03-18 2017-01-10 Sony Corporation Non-contact type data carrier
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
JP6477894B2 (ja) * 2015-09-02 2019-03-06 株式会社村田製作所 樹脂回路基板、部品搭載樹脂回路基板
CN208597204U (zh) * 2016-01-07 2019-03-12 株式会社村田制作所 多层基板以及电子设备
CN208258200U (zh) * 2016-02-04 2018-12-18 株式会社村田制作所 树脂多层基板
US10462901B1 (en) 2018-07-26 2019-10-29 International Business Machines Corporation Implementing embedded wire repair for PCB constructs

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JP2551123Y2 (ja) 1991-07-12 1997-10-22 アルプス電気株式会社 フレキシブル回路板
US6011684A (en) * 1992-10-21 2000-01-04 Devoe; Alan D. Monolithic integrated multiple electronic components internally interconnected and externally connected by conductive side castellations to the monolith that are of varying width particularly monolithic multiple capacitors
US5603847A (en) * 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
US5347258A (en) * 1993-04-07 1994-09-13 Zycon Corporation Annular resistor coupled with printed circuit board through-hole
US20070228110A1 (en) * 1993-11-16 2007-10-04 Formfactor, Inc. Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
JPH07263867A (ja) 1994-03-18 1995-10-13 Fujitsu General Ltd 多層配線基板
US6727579B1 (en) * 1994-11-16 2004-04-27 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JPH09223758A (ja) * 1996-02-19 1997-08-26 Hitachi Ltd 半導体装置
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
JPH10261874A (ja) * 1997-03-19 1998-09-29 Murata Mfg Co Ltd 多層回路基板
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP2003506891A (ja) * 1999-08-11 2003-02-18 テッセラ・インコーポレーテッド 気相接続技術
EP1100295B1 (en) * 1999-11-12 2012-03-28 Panasonic Corporation Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP2001320168A (ja) * 2000-03-02 2001-11-16 Murata Mfg Co Ltd 配線基板およびその製造方法、ならびにそれを用いた電子装置
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
DE60123004T2 (de) 2000-05-12 2006-12-21 Dai Nippon Printing Co., Ltd. Kontaktloser datenträger
JP2001332860A (ja) * 2000-05-18 2001-11-30 Hitachi Cable Ltd 多層配線基板、半導体装置、電子装置及びそれらの製造方法
US6812048B1 (en) * 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
JP4905749B2 (ja) * 2001-03-02 2012-03-28 日立化成工業株式会社 配線板とその製造方法とその配線板を用いた半導体搭載用基板とその製造方法と半導体パッケージ並びにその製造方法
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
JP4034046B2 (ja) * 2001-06-07 2008-01-16 日本碍子株式会社 高精度な貫通孔を有する多層板、及び、回路基板
JP2003023248A (ja) * 2001-07-05 2003-01-24 Nitto Denko Corp 多層フレキシブル配線回路基板およびその製造方法
EP1453364A4 (en) * 2001-07-18 2007-01-17 Ajinomoto Kk FILM FOR CIRCUIT BOARD
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
US6664864B2 (en) * 2001-10-31 2003-12-16 Cts Corporation Cavity design printed circuit board for a temperature compensated crystal oscillator and a temperature compensated crystal oscillator employing the same
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
AU2003215117A1 (en) * 2002-02-09 2003-09-04 Display Science, Inc. Flexible video displays and their manufacture
JP3820415B2 (ja) * 2002-03-07 2006-09-13 株式会社デンソー プリント基板の製造方法及びプリント基板の構造
JP2004079773A (ja) * 2002-08-19 2004-03-11 Taiyo Yuden Co Ltd 多層プリント配線板及びその製造方法
JP2004153000A (ja) 2002-10-30 2004-05-27 Denso Corp プリント基板の製造方法およびそれにより製造されるプリント基板
US20040099958A1 (en) * 2002-11-21 2004-05-27 Schildgen William R. Crack resistant interconnect module
US20040140571A1 (en) * 2003-01-17 2004-07-22 Matsushita Electric Industrial Co., Ltd. Mounting structure of electronic device
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
US7081650B2 (en) * 2003-03-31 2006-07-25 Intel Corporation Interposer with signal and power supply through vias
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
US20070029109A1 (en) * 2003-08-07 2007-02-08 Masashi Miyazaki Multilayer printed wiring board and production method therefor
JP2005150248A (ja) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US7517065B2 (en) * 2004-01-23 2009-04-14 Brother Kogyo Kabushiki Kaisha Injet printhead having externally-connected terminations structured to be resistant to damage
JP2005327932A (ja) * 2004-05-14 2005-11-24 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP4258432B2 (ja) * 2004-05-21 2009-04-30 パナソニック株式会社 基板接合部材ならびにそれを用いた三次元接続構造体
US20060000641A1 (en) * 2004-06-30 2006-01-05 Salama Islam A Laser metallization for ceramic device
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
DE602005008008D1 (de) * 2004-09-08 2008-08-21 Murata Manufacturing Co Zusammengesetztes keramisches substrat
JP2006093438A (ja) 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
US7384856B2 (en) * 2005-01-10 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
US7449381B2 (en) * 2005-07-05 2008-11-11 Endicott Interconect Technologies, Inc. Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
JP2006260205A (ja) 2005-03-17 2006-09-28 Fujitsu Ltd Ｒｆｉｄタグ、モジュール部品、およびｒｆｉｄタグ製造方法
JP4237726B2 (ja) * 2005-04-25 2009-03-11 パナソニック電工株式会社 フレキシブルプリント配線板用基材入り接着シート及びその製造方法、多層フレキシブルプリント配線板、フレックスリジッドプリント配線板
US7579220B2 (en) * 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
US7429510B2 (en) * 2005-07-05 2008-09-30 Endicott Interconnect Technologies, Inc. Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
JP2007073737A (ja) 2005-09-07 2007-03-22 Toyo Ink Mfg Co Ltd 複数の導電性回路層を有するプリント配線板並びにその製造方法
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US8089147B2 (en) * 2005-11-02 2012-01-03 International Rectifier Corporation IMS formed as can for semiconductor housing
JP3983786B2 (ja) * 2005-11-15 2007-09-26 シャープ株式会社 プリント配線基板
TWI305119B (en) * 2005-12-22 2009-01-01 Phoenix Prec Technology Corp Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same
DE102006007381A1 (de) * 2006-02-15 2007-08-23 Infineon Technologies Ag Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
KR101019067B1 (ko) * 2006-03-29 2011-03-07 가부시키가이샤 무라타 세이사쿠쇼 복합 기판 및 복합 기판의 제조 방법
KR100754080B1 (ko) * 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP2008047776A (ja) 2006-08-18 2008-02-28 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20080172867A1 (en) * 2006-09-07 2008-07-24 Fujikura Ltd. Method of manufacturing multi-layered flexible printed circuit board
JP4829062B2 (ja) 2006-09-28 2011-11-30 京セラ株式会社 配線基板およびそれを用いた半導体素子の実装構造体
US8441774B2 (en) * 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
US7830311B2 (en) * 2007-07-18 2010-11-09 Murata Manufacturing Co., Ltd. Wireless IC device and electronic device
US20090021352A1 (en) * 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. Radio frequency ic device and electronic apparatus
WO2009028110A1 (ja) * 2007-08-24 2009-03-05 Sumitomo Bakelite Co., Ltd. 多層配線基板および半導体装置
ATE555518T1 (de) * 2007-12-20 2012-05-15 Murata Manufacturing Co Ic-radiogerät
JP4610633B2 (ja) * 2008-05-14 2011-01-12 富士通株式会社 配線基板の製造方法
WO2013069763A1 (ja) * 2011-11-10 2013-05-16 株式会社村田製作所 高周波信号線路及びこれを備えた電子機器
CN203968484U (zh) * 2011-12-29 2014-11-26 株式会社村田制作所 高频信号线路及电子设备

Also Published As

Publication number Publication date
US9986641B2 (en) 2018-05-29
JP2013131777A (ja) 2013-07-04
US20120012369A1 (en) 2012-01-19
JP5240293B2 (ja) 2013-07-17
CN102369600B (zh) 2014-09-10
US9136212B2 (en) 2015-09-15
EP2416355B1 (en) 2016-12-21
WO2010113539A1 (ja) 2010-10-07
EP2416355A1 (en) 2012-02-08
CN102369600A (zh) 2012-03-07
JPWO2010113539A1 (ja) 2012-10-04
JP5516787B2 (ja) 2014-06-11
US20150342048A1 (en) 2015-11-26
KR101473267B1 (ko) 2014-12-16
EP2416355A4 (en) 2012-12-05

Similar Documents

Publication Publication Date Title
JP5516787B2 (ja) 回路基板
JP5201270B2 (ja) 回路基板及びその製造方法
US10617012B2 (en) Methods of manufacturing flexible printed circuit boards
JP5360223B2 (ja) 回路基板
JP2007053360A (ja) 半導体素子埋め込み支持板の積層構造
JP5610105B1 (ja) 電子部品内蔵モジュール
JP5333577B2 (ja) 回路基板及びマザー積層体
JP6742682B2 (ja) 多層配線基板
JP5641072B2 (ja) 回路基板
JP5344036B2 (ja) 回路基板及びその製造方法
US9907189B2 (en) Multi-layer wiring board and method of manufacturing the same
JP5800076B2 (ja) 電子装置および電子装置の取付構造
JP2011243796A (ja) 電子装置および電子装置の取付構造
KR20190009499A (ko) 연성코일과 그 제조방법 및 이를 포함하는 전자부품

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 4