JP6004078B2 - 積層回路基板、積層回路基板の製造方法 - Google Patents

積層回路基板、積層回路基板の製造方法 Download PDF

Info

Publication number
JP6004078B2
JP6004078B2 JP2015500170A JP2015500170A JP6004078B2 JP 6004078 B2 JP6004078 B2 JP 6004078B2 JP 2015500170 A JP2015500170 A JP 2015500170A JP 2015500170 A JP2015500170 A JP 2015500170A JP 6004078 B2 JP6004078 B2 JP 6004078B2
Authority
JP
Japan
Prior art keywords
main surface
conductor pattern
thermoplastic resin
circuit board
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015500170A
Other languages
English (en)
Other versions
JPWO2014125894A1 (ja
Inventor
邦明 用水
邦明 用水
真大 小澤
真大 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6004078B2 publication Critical patent/JP6004078B2/ja
Publication of JPWO2014125894A1 publication Critical patent/JPWO2014125894A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Description

本発明は、複数の熱可塑性樹脂層を積層して構成される積層回路基板、及びこの積層回路基板の製造方法に関するものである。
特許文献１には、スマートフォンや携帯電話などの通信機器に実装される積層回路基板が開示されている。
特許文献１の積層回路基板は、次のように製造されている。まず、片面に金属膜が貼付されているシートに対して金属膜のエッチングを行う。これにより、コンデンサの導体パターン及びコイルの導体パターンを形成する。シートは、熱可塑性樹脂からなる。そして、複数のシートを積層し、加熱した状態で積層方向の上下方向から圧着する。このようにして、特許文献１では、コンデンサ及びコイルを内部に備える積層回路基板が製造されている。
国際公開第２０１０／１１３５３９号パンフレット
しかしながら、熱可塑性樹脂は、熱圧着時の熱と圧力によって軟化し流動する。そのため、特許文献１の積層回路基板では熱圧着時、コンデンサやコイルを構成する導体パターン間の熱可塑性樹脂が導体パターン間の外側へ多量に流動し、熱可塑性樹脂層を挟んで互いに対向する導体パターン間の距離が変位してしまうことがある。
例えばコンデンサの場合、コンデンサを構成する導体パターン間の距離が変化すると、導体パターン間の容量が変化する。また、コイルの場合、コイルを構成する導体パターン間の距離が変化すると、導体パターン間の線間容量が変化する。そのため、熱圧着時に導体パターン間にかかる温度や圧力が変化すると、これらの素子値（キャパシタンス、インダクタンス）は容易に変化してしまう。
したがって、熱可塑性樹脂層を積層し、熱圧着して製造する特許文献１の積層回路基板では、素子値の個体差が小さい、高精度の素子値を有するコンデンサやコイルを形成することが難しいという問題がある。
そこで本発明の目的は、熱可塑性樹脂層を積層し、熱圧着することにより積層回路基板を製造する場合でも、素子値の変化を抑制できる積層回路基板、及びこの積層回路基板の製造方法を提供することにある。
本発明の積層回路基板は、前記課題を解決するために以下の構成を備えている。
（１）複数の熱可塑性樹脂層を積層した積層回路基板であって、
前記複数の熱可塑性樹脂層は、平面状の第１導体パターン及び第３導体パターンが一方主面に形成され、他方主面に平面状の導体パターンが形成されていない第１熱可塑性樹脂層と、平面状の第２導体パターン及び第４導体パターンが一方主面に形成され、他方主面に平面状の導体パターンが形成されていない第２熱可塑性樹脂層と、を含み、
前記第１熱可塑性樹脂層は、一方側が前記第１熱可塑性樹脂層の前記他方主面に露出し、他方側が前記第３導体パターンに接続されている第１ビアホール導体を有し、
前記第２熱可塑性樹脂層は、一方側が前記第２熱可塑性樹脂層の前記他方主面に露出し、他方側が前記第４導体パターンに接続されている第２ビアホール導体を有し、
前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層は、それぞれの前記他方主面が接するように、かつ、前記第１ビアホール導体及び前記第２ビアホール導体が接続されるように、積層され、
前記第１導体パターン及び前記第２導体パターンは、前記第１熱可塑性樹脂層及び第２熱可塑性樹脂層を挟んで互いに対向することによりコンデンサを構成し、
前記第１導体パターンにおいて前記第２導体パターンに対向する第１主面、及び前記第２導体パターンにおいて前記第１導体パターンに対向する第２主面には、粗化処理が施され、
前記第１導体パターンにおいて前記第２導体パターンとは逆側の第３主面、及び前記第２導体パターンにおいて前記第１導体パターンとは逆側の第４主面には、前記粗化処理が施されていない、積層回路基板。
この構成において第１、第２導体パターンは、例えばコンデンサやコイルを構成する。この構成では、第１主面と第２主面が粗いため、熱可塑性樹脂層を積層し、熱圧着したとき、第１、第２導体パターン間の樹脂の流動が第１主面と第２主面によって妨げられる。そのため、この熱圧着時、第１、第２導体パターン間の樹脂が、第１、第２導体パターン間の外側へ余り流動しない。
よって、例えばコンデンサの場合、コンデンサを構成する第１、第２導体パターン間の距離が変化することを抑制できるため、第１、第２導体パターン間の容量が容易に変化しない。また、例えばコイルの場合、コイルを構成する第１、第２導体パターン間の距離が変化することを抑制できるため、各導体パターン間の浮遊容量または線間容量が容易に変化しない。
そのため、熱圧着時に第１、第２導体パターン間にかかる温度や圧力が多少変化しても、これらの素子値（キャパシタンス、インダクタンス）は容易に変化しない。
したがって、この構成によれば、熱可塑性樹脂層を積層し、熱圧着することにより積層回路基板を製造する場合でも、素子値の変化を抑制できる。そのため、この構成によれば、素子値の個体差が少ない、高精度の素子値を有するコンデンサやコイルを容易に形成することができる。
（２）前記第１主面の表面粗さは、前記第３主面の表面粗さより大きいことが好ましい。
この構成では、第１主面付近の樹脂の流動量が、第３主面付近の樹脂の流動量より小さくなる。そのため、熱圧着時、第１主面付近の樹脂の流動量がさらに小さくなり第１導体パターンが第２導体パターンへ近づくことをさらに抑制できる。すなわち、第１、第２導体パターン間の距離が変化し、素子値が変化してしまうことをさらに抑制できる。
（３）前記第２主面の表面粗さは、前記第４主面の表面粗さより大きいことが好ましい。
この構成では、第２主面付近の樹脂の流動量が、第４主面付近の樹脂の流動量より小さくなる。そのため、熱圧着時、第２主面付近の樹脂の流動量がさらに小さくなり第２導体パターンが第１導体パターンへ近づくことをさらに抑制できる。すなわち、第１、第２導体パターン間の距離が変化し、素子値が変化してしまうことをさらに抑制できる。
（４）前記第１、第２導体パターンのそれぞれは、前記熱可塑性樹脂層の表面に設けられた金属膜をパターニングしたものであることが好ましい。
（５）前記第１主面の表面粗さは、前記第２主面の表面粗さと実質的に同じであることが好ましい。
この構成では、第１主面付近の樹脂の流動量と第２主面付近の樹脂の流動量とが同じになる。そのため、熱圧着時、第１、第２導体パターンのいずれか一方が他方へ近づくことを抑制できる。すなわち、第１、第２導体パターン間の距離が変化し、素子値が変化してしまうことをより抑制できる。
（６）前記第１主面の面積は、前記第２主面の面積と実質的に同じであることが好ましい。
第２主面の面積が第１主面の面積より大きい場合、第２導体パターンにおいて第１導体パターンに対向しない領域ができる。反対に、第１主面の面積が第２主面の面積より大きい場合、第１導体パターンにおいて第２導体パターンに対向しない領域ができる。第１、第２導体パターンのいずれか一方の前記対向しない領域は、熱圧着時、第１、第２導体パターン間にかかる温度や圧力によっては、樹脂の流動により他方側へ変位することも考えられる。
この構成では、第１、第２主面の面積が同じであるため、前記対向しない領域ができない。そのため、熱圧着時、第１、第２導体パターンのいずれか一方の前記対向しない領域が樹脂の流動によって他方側へ変位することを抑制できる。すなわち、第１、第２導体パターン間の距離が変化し、素子値が変化してしまうことをより抑制できる。
なお、この構成において第１、第２導体パターンは例えばコンデンサを構成する。
（７）前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層における前記第１導体パターン及び前記第２導体パターン間の周囲に、前記第１ビアホール導体及び前記第２ビアホール導体が形成されていることが好ましい。
この構成では、熱可塑性樹脂層を積層し、熱圧着したとき、第１、第２導体パターン間の樹脂の流動がビアホール導体によって妨げられる。そのため、熱圧着時、第１、第２導体パターンのいずれか一方が他方へ近づくことを抑制できる。すなわち、第１、第２導体パターン間の距離が変化し、素子値が変化してしまうことをより抑制できる。
本発明の積層回路基板の製造方法は、前記課題を解決するために以下の構成を備えている。
（８）複数の熱可塑性樹脂層を積層してなる積層回路基板の製造方法であって、
平面状の第１導体パターン及び第３導体パターンが一方主面に形成され、他方主面に平面状の導体パターンが形成されていない第１熱可塑性樹脂層と、平面状の第２導体パターン及び第４導体パターンが一方主面に形成され、他方主面に平面状の導体パターンが形成されていない第２熱可塑性樹脂層と、を含む複数の熱可塑性樹脂層を用意する工程と、
前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層が、それぞれの前記他方主面が接するように、前記複数の熱可塑性樹脂層を積層する工程と、
を含み、
前記第１導体パターン及び前記第２導体パターンは、前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層を挟んで互いに対向することによりコンデンサを構成し、
前記複数の熱可塑性樹脂層を用意する工程において、前記第１導体パターンにおいて前記第２導体パターンに対向する第１主面、及び前記第２導体パターンにおいて前記第１導体パターンに対向する第２主面には、粗化処理が施され、
前記第１熱可塑性樹脂層は、一方側が前記第１熱可塑性樹脂層の前記他方主面に露出し、他方側が前記第３導体パターンに接続されている第１ビアホール導体を有し、
前記第２熱可塑性樹脂層は、一方側が前記第２熱可塑性樹脂層の前記他方主面に露出し、他方側が前記第４導体パターンに接続されている第２ビアホール導体を有し、
前記複数の熱可塑性樹脂層を積層する工程において、前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層は、前記第１ビアホール導体及び前記第２ビアホール導体が接続されるように、積層される、
積層回路基板の製造方法。
（９）前記積層回路基板の製造方法において、前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層における前記第１導体パターン及び前記第２導体パターン間の周囲に、前記第１ビアホール導体及び前記第２ビアホール導体が形成されている。
この発明によれば、熱可塑性樹脂層を積層し、熱圧着することにより積層回路基板を製造する場合でも、素子値の変化を抑制できる。
本発明の第１実施形態に係る積層回路基板１０１の外観図である。 図１のＰ−Ｐ線における断面図である。 図１に示す積層回路基板１０１の製造方法を示す断面図である。 図１に示す積層回路基板１０１の製造方法を示す断面図である。 図５（Ａ）は、図３（Ｂ）に示すコンデンサＣ１となる部分の拡大断面図である。図５（Ｂ）は、そのコンデンサＣ１となる部分が熱圧着される様子を示す拡大断面図である。 本発明の第２実施形態に係る積層回路基板２０１の製造方法を示す断面図である。 図７（Ａ）は、図６に示すコンデンサＣ２となる部分の拡大断面図である。図７（Ｂ）は、そのコンデンサＣ２となる部分が熱圧着される様子を示す拡大断面図である。 図８（Ａ）は、図６に示すコンデンサＣ２の変形例に係るコンデンサＣ３となる部分の拡大断面図である。図８（Ｂ）は、そのコンデンサＣ３となる部分が熱圧着される様子を示す拡大断面図である。 本発明の第３実施形態に係る積層回路基板３０１の製造方法を示す断面図である。 図９に示すシート１３の主要部の正面図である。 図９に示すシート１２の主要部の正面図である。 図１２（Ａ）は、図９に示すコンデンサＣ１となる部分の拡大断面図である。図１２（Ｂ）は、図９に示すコンデンサＣ１となる部分が熱圧着される様子を示す拡大断面図である。 本発明の第４実施形態に係る積層回路基板４０１の製造方法を示す断面図である。 図１４（Ａ）は、図１３に示すコイルＬ２となる部分の拡大断面図である。図１４（Ｂ）は、そのコイルＬ２となる部分が熱圧着される様子を示す拡大断面図である。 本発明の第５実施形態に係る積層回路基板５０１に含まれる第１導体パターン３２Ｂ及びコイルＬ３の外観斜視図である。 図１６（Ａ）は、図１５に示すコイルＬ３となる部分の拡大断面図である。図１６（Ｂ）は、そのコイルＬ３となる部分が熱圧着される様子を示す拡大断面図である。 本発明の第６実施形態に係る積層回路基板６０１に含まれる第１導体パターン３２Ｂ及びコイルＬ４の外観斜視図である。 図１８（Ａ）は、図１７に示すコイルＬ４となる部分の拡大断面図である。図１８（Ｂ）は、そのコイルＬ４となる部分が熱圧着される様子を示す拡大断面図である。
《本発明の第１実施形態》
以下、本発明の第１実施形態に係る積層回路基板１０１について説明する。
図１は、本発明の第１実施形態に係る積層回路基板１０１の外観図である。図２は、図１のＰ−Ｐ線における断面図である。なお、以下の説明では、積層回路基板１０１をプリント配線基板（不図示）に実装する際に、積層回路基板１０１に実装する面を主面Ｚ１と称する。また、積層回路基板１０１の主面Ｚ１とは反対側の面を主面Ｚ２と称する。
積層回路基板１０１は、コンデンサＣ１と、コイルＬ１と、実装用ランド１２１、１２２、１３１、１３２、１３３と、外部接続端子３１Ａ、３１Ｂと、を備えている。積層回路基板１０１は表面実装型の構成となっている。積層回路基板１０１は、導体パターンが形成された複数の熱可塑性樹脂製のシート１１〜１５を積層してなる積層体である。シート１１〜１５のそれぞれは、所定の誘電率を有する。
コンデンサＣ１は、平面状の第１導体パターン３２Ａと平面状の第２導体パターン３３Ａによって構成されている。また、コイルＬ１は、線状の導体パターン３３Ｂ、３３Ｃ、３３Ｄ、３３Ｅ、３４Ａ、３４Ｂ、３４Ｃ、３４Ｄ及びビアホール導体４４によって構成されている。導体パターン３３Ｂ、３３Ｃ、３３Ｄ、３３Ｅ、３４Ａ、３４Ｂ、３４Ｃ、３４Ｄは、積層回路基板１０１の積層方向から視て、ループ状に重なるように設けられている。また、コイルＬ１の導体パターン３３Ｃは、ビアホール導体４３，４２を介して導体パターン３２Ｂに接続されている。
外部接続端子３１Ａ、３１Ｂは、積層回路基板１０１の主面Ｚ１に形成されている。外部接続端子３１Ａ，３１Ｂは、図示していないプリント配線基板等の電極に接続される。
実装用ランド１２１、１２２、１３１、１３２、１３３は、積層回路基板１０１の主面Ｚ２に形成されている。実装用ランド１２１、１２２の上には、実装部品１２０が実装されている。実装用ランド１３１、１３２、１３３の上には、実装部品１３０が実装されている。
なお、実装用ランドとしては、実装用ランド１３１、１３２、１３３の３つのみを図示したが、これ以上の数の実装用ランドが主面Ｚ２に配置されていてもよい。
以下、積層回路基板１０１の製造方法について説明する。
図３、図４は、図１に示す積層回路基板１０１の製造方法を示す断面図である。図５（Ａ）は、図３（Ｂ）に示すコンデンサＣ１となる部分の拡大断面図である。図５（Ｂ）は、図３（Ｂ）に示すコンデンサＣ１となる部分が熱圧着される様子を示す拡大断面図である。
なお、図３、図４では、単一の積層回路基板１０１となる部分のみを図中に示している。すなわち、実際には、シートに多数の積層回路基板１０１となる部分を設け、複数の積層回路基板１０１を一度に形成した後、各積層回路基板１０１を切り出すことにより、積層回路基板１０１は製造される。
まず、図３（Ａ）に示すように、シート１１〜１５を用意する。シート１１〜１５のそれぞれに関して、積層方向から正面視した外形は、矩形状である。
シート１１は、熱可塑性樹脂層２１と、金属膜３１とを備えている。金属膜３１は、熱可塑性樹脂層２１の主面Ｚ１側の主面に貼付されている。シート１２は、熱可塑性樹脂層２２と、金属膜３２とを備えている。金属膜３２は、熱可塑性樹脂層２２の主面Ｚ１側の主面に貼付されている。
シート１３は、熱可塑性樹脂層２３と、金属膜３３とを備えている。金属膜３３は、熱可塑性樹脂層２３の主面Ｚ２側の主面に貼付されている。シート１４は、熱可塑性樹脂層２４と、金属膜３４とを備えている。金属膜３４は、熱可塑性樹脂層２４の主面Ｚ２側の主面に貼付されている。シート１５は、熱可塑性樹脂層２５と、金属膜３５とを備えている。金属膜３５は、熱可塑性樹脂層２５の主面Ｚ２側の主面に貼付されている。
なお、各シートにおいて、金属膜はアンカー効果によって固着されている。すなわち金属膜の両主面のうち、シートへの固着面が粗化処理面（マット面）であり、その反対面が光沢面（シャイニー面）である。
熱可塑性樹脂層２１〜２５の材料は、例えば液晶ポリマーである。金属膜３１〜３５の材料は、例えば金属箔である銅である。なお、熱可塑性樹脂層２１〜２５としては、液晶ポリマーの他、熱可塑性ポリイミド等の耐熱性および可撓性のある熱可塑性樹脂を用いることができる。金属膜３１〜３５としては銅の他、銀等の金属箔を用いることができる。
なお、詳細は後述するが、シート１２は、金属膜３２における主面Ｚ２側の主面に粗化処理が予め施されたシートを用いる。金属膜３２における主面Ｚ２側の主面は、後述の第１主面９１を含む面である。同様に、シート１３は、金属膜３３における主面Ｚ１側の主面に粗化処理が予め施されたシートを用いる。金属膜３３における主面Ｚ１側の主面は、後述の第２主面９２を含む面である。
次に、図３（Ｂ）に示すように、シート１１〜１５の金属膜３１〜３５をエッチング等によりパターニングする。これにより、実装用ランド１２１、１２２、１３１、１３２、１３３と、外部接続端子３１Ａ、３１Ｂと、コンデンサＣ１となる第１導体パターン３２Ａ及び第２導体パターン３３Ａと、コイルＬ１となる導体パターン３３Ｂ、３３Ｃ、３３Ｄ、３３Ｅ、３４Ａ、３４Ｂ、３４Ｃ、３４Ｄと、が形成される。
また、これらの導体パターン３２Ａ、３３Ａ、３３Ｂ、３３Ｃ、３３Ｄ、３３Ｅ、３４Ａ、３４Ｂ、３４Ｃ、３４Ｄを接続するためのその他の配線導体（図示せず）も同時に形成される。ここで、第１導体パターン３２Ａにおいて第２導体パターン３３Ａに対向する第１主面９１の面積は、第２導体パターン３３Ａにおいて第１導体パターン３２Ａに対向する第２主面９２の面積と同じ又は実質的に同じである。
さらに、図３（Ｂ）に示すように、シート１２〜１４の熱可塑性樹脂層２２〜２４にレーザー等により金属膜３２〜３４は貫通しないが熱可塑性樹脂層２２〜２４は貫通する貫通孔を形成した後、その貫通孔の内部に銀およびスズを主成分とする導電性ペーストなどの導電材を充填する。
次に、図４（Ａ）に示すように、シート１１〜１５を積層し、積層方向の上下方向からプレス板等の治具９０を用いて例えば３００℃の温度で加熱しながら圧着する。これにより、各シート１１〜１５が軟化流動して一体化されるとともに、貫通孔に充填した導電性ペーストが金属化（焼結）する。これにより、図４（Ｂ）に示すように、コンデンサＣ１及びコイルＬ１を内部に備える積層回路基板１０１が製造される。このコンデンサＣ１は、熱可塑性樹脂層２２、２３を挟んで互いに対向する第１導体パターン３２Ａ及び第２導体パターン３３Ａによって構成されている。
その後、積層回路基板１０１の実装用ランド１２１、１２２、１３１、１３２、１３３上に実装部品１２０、１３０が実装される（図１、図２参照）。そして、積層回路基板１０１は図示していないプリント配線基板に実装され、外部接続端子３１Ａ，３１Ｂがプリント配線基板の電極に接続される。
ここで、シート１１〜１５の熱可塑性樹脂は、熱圧着時の熱と圧力によって軟化、流動し、ボンディングシートやプリプレグのような接着剤層を利用することなく一体化する。そのため、積層回路基板１０１においても、熱圧着時、コンデンサＣ１を構成する第１導体パターン３２Ａ及び第２導体パターン３３Ａ間の熱可塑性樹脂が第１導体パターン３２Ａ及び第２導体パターン３３Ａ間の外側へ流動する。
しかし、積層回路基板１０１では、第１導体パターン３２Ａにおいて第２導体パターン３３Ａに対向する第１主面９１に、粗化処理が施されている（図５（Ａ）参照）。また、積層回路基板１０１では、第２導体パターン３３Ａにおいて第１導体パターン３２Ａに対向する第２主面９２にも、粗化処理が施されている（図５（Ａ）参照）。粗化処理は例えばエッチングである。
この粗化処理により、第１主面９１の表面粗さは、第１導体パターン３２Ａにおいて第２導体パターン３３Ａとは逆側の第３主面９３の表面粗さより大きくなっている。また、第２主面９２の表面粗さも、第２導体パターン３３Ａにおいて第１導体パターン３２Ａとは逆側の第４主面９４の表面粗さより大きくなっている。
なお、第１主面９１の表面粗さは、例えば１．３〜１５μｍ程度であり、本実施形態では２．７μｍである。第１主面９１の表面粗さは、第２主面９２の表面粗さと同じまたは実質的に同じである。なお、本実施形態における表面粗さとしては、［ＪＩＳ Ｂ ０６０１−２００１］で規格が定められている最大高さ粗さ［Ｒｚ］を採用する。また、第３主面９３，第４主面９４の表面粗さは例えば０．１〜３μｍ程度であり、本実施形態は１．５μｍである。
積層回路基板１０１では、第１主面９１と第２主面９２が粗いため、シート１１〜１５を積層し、熱圧着したとき、第１、第２導体パターン３２Ａ、３３Ａ間の樹脂の流動が第１主面９１と第２主面９２によって妨げられる。そのため、この熱圧着時、第１、第２導体パターン３２Ａ、３３Ａ間の樹脂が、第１、第２導体パターン３２Ａ、３３Ａ間の外側（図５（Ｂ）の矢印参照）へ余り流動しない。
そして、第１主面９１の表面粗さは第３主面９３の表面粗さより大きいため、第１主面９１付近の樹脂の流動量は、第３主面９３付近の樹脂の流動量より小さい。また、第２主面９２の表面粗さも第４主面９４の表面粗さより大きいため、第２主面９２付近の樹脂の流動量は、第４主面９４付近の樹脂の流動量より小さい。図５（Ｂ）に示す矢印の大きさは、樹脂の流動量を表している。
第３主面９３付近の樹脂および第４主面９４付近の樹脂の流動量が、第１主面９１付近の樹脂および第２主面９２付近の樹脂の流動量より大きいため、第１主面９１付近の樹脂および第２主面９２付近の樹脂は第１、第２導体パターン３２Ａ、３３Ａ間の外側にさらに流動しにくくなる。
よって、コンデンサＣ１を構成する第１、第２導体パターン３２Ａ、３３Ａ間の距離Ｇが変化することを抑制できるため、第１、第２導体パターン３２Ａ、３３Ａ間の容量が容易に変化しない。すなわち、熱圧着により積層回路基板１０１を製造する際、設計した第１、第２導体パターン３２Ａ、３３Ａ間の距離Ｇ及び容量をほとんど正確に実現することができる。
そのため、熱圧着時に第１、第２導体パターン３２Ａ、３３Ａ間にかかる温度や圧力が多少変化しても、コンデンサＣ１の素子値（この実施形態ではキャパシタンス）は容易に変化しない。
したがって、積層回路基板１０１によれば、シート１１〜１５を積層し、熱圧着することにより積層回路基板１０１を製造しても、素子値の変化を抑制できる。そのため、積層回路基板１０１によれば、素子値の個体差が少ない、高精度の素子値（この実施形態ではキャパシタンス）を有するコンデンサＣ１を容易に形成することができる。
また、前述したように、第１主面９１の表面粗さは、第２主面９２の表面粗さと同じである。そのため、第１主面９１付近の樹脂の流動量と第２主面９２付近の樹脂の流動量とが同じになる。そのため、熱圧着時、第１、第２導体パターン３２Ａ、３３Ａのいずれか一方の導体パターンの端部が、端部の内側に位置する中央部より他方の導体パターンへ近づくことを抑制できる。すなわち、第１、第２導体パターン３２Ａ、３３Ａ間の距離が変化し、素子値が変化してしまうことをより抑制できる。
ここで、第２主面９２の面積が第１主面９１の面積より大きい場合、第２導体パターンにおいて第１導体パターン３２Ａに対向しない領域ができる。反対に、第１主面９１の面積が第２主面９２の面積より大きい場合、第１導体パターン３２Ａにおいて第２導体パターン３３Ａに対向しない領域ができる。第１、第２導体パターン３２Ａ、３３Ａのいずれか一方の前記対向しない領域は、熱圧着時、第１、第２導体パターン３２Ａ、３３Ａ間にかかる温度や圧力によっては、樹脂の流動により他方側へ変位することも考えられる。
積層回路基板１０１では、前述したように第１、第２主面９１、９２の面積が同じであるため、前記対向しない領域ができない。そのため、熱圧着時、第１、第２導体パターン３２Ａ、３３Ａのいずれか一方の前記対向しない領域が樹脂の流動によって他方側へ変位することを抑制できる。すなわち、第１、第２導体パターン３２Ａ、３３Ａ間の距離Ｇが変化し、素子値が変化してしまうことをより抑制できる。
《本発明の第２実施形態》
以下、本発明の第２実施形態に係る積層回路基板２０１について説明する。
図６は、本発明の第２実施形態に係る積層回路基板２０１の製造方法を示す断面図である。図７（Ａ）は、図６に示すコンデンサＣ２となる部分の拡大断面図である。図７（Ｂ）は、そのコンデンサＣ２となる部分が熱圧着される様子を示す拡大断面図である。
第２実施形態に係る積層回路基板２０１が第１実施形態に係る積層回路基板１０１と相違する点は、コンデンサＣ１及びシート１１〜１４の代わりにコンデンサＣ２及びシート２１１、２１２、２１４を備える点である。シート２１２には、シート１２、１３のビアホール導体４２、４３の代わりに、ビアホール導体２４２が設けられている。その他の積層回路基板２０１の構成については積層回路基板１０１と同じであるため、説明を省略する。積層回路基板２０１の製造方法についても、積層回路基板１０１の製造方法と同じであるため、説明を省略する。
詳述すると、積層回路基板２０１でも、第１導体パターン２３２Ａにおいて第２導体パターン２３３Ａに対向する第１主面９１に、粗化処理が施されている（図７（Ａ）参照）。また、第２導体パターン２３３Ａにおいて第１導体パターン２３２Ａに対向する第２主面９２にも、粗化処理が施されている（図７（Ａ）参照）。
積層回路基板２０１ではさらに、第１導体パターン２３２Ａにおいて第２導体パターン２３３Ａとは逆側の第３主面２９３に、粗化処理が施されている（図７（Ａ）参照）。また、積層回路基板２０１では、第２導体パターン２３３Ａにおいて第１導体パターン２３２Ａとは逆側の第４主面２９４に、粗化処理が施されている（図７（Ａ）参照）。
ただし、第１主面９１の表面粗さは、第１導体パターン２３２Ａにおいて第２導体パターン２３３Ａとは逆側の第３主面２９３の表面粗さより大きい。また、第２主面９２の表面粗さも、第２導体パターン２３３Ａにおいて第１導体パターン２３２Ａとは逆側の第４主面２９４の表面粗さより大きい。
なお、第１主面９１及び第２主面９２の表面粗さは、例えば１．３〜１５μｍ程度の面である。第３主面２９３及び第４主面２９４の表面粗さは、例えば０．１〜３μｍ程度の面である。
そのため、積層回路基板２０１においても、第１主面９１と第２主面９２が粗いため、シート２１１、２１２、２１４、１５を積層し、熱圧着したとき、第１、第２導体パターン２３２Ａ、２３３Ａ間の樹脂の流動が第１主面９１と第２主面９２によって妨げられる。そのため、この熱圧着時、第１、第２導体パターン２３２Ａ、２３３Ａ間の樹脂が、第１、第２導体パターン２３２Ａ、２３３Ａ間の外側へ余り流動しない（図７（Ｂ）の矢印参照）。
そして、第１主面９１の表面粗さは第３主面２９３の表面粗さより大きいため、第１主面９１付近の樹脂の流動量は、第３主面２９３付近の樹脂の流動量より小さい。また、第２主面９２の表面粗さも第４主面２９４の表面粗さより大きいため、第２主面９２付近の樹脂の流動量は、第４主面２９４付近の樹脂の流動量より小さい。図７（Ｂ）に示す矢印の大きさは、樹脂の流動量を表している。
ただし、第３主面２９３の表面粗さは図５に示した第３主面９３の表面粗さより大きいため、第３主面２９３付近の樹脂の流動量は、第３主面９３付近の樹脂の流動量より小さい。また、第４主面２９４の表面粗さも図５に示した第４主面９４の表面粗さより大きいため、第４主面２９４付近の樹脂の流動量は、第４主面９４付近の樹脂の流動量より小さい。第３主面２９３付近の樹脂および第４主面２９４付近の樹脂の流動量が、第１主面２９１付近の樹脂および第２主面２９２付近の樹脂の流動量より大きいため、第１主面２９１付近の樹脂および第２主面２９２付近の樹脂は第１、第２導体パターン２３２Ａ、２３３Ａ間の外側にさらに流動しにくくなる。
以上より、積層回路基板２０１においても、コンデンサＣ２を構成する第１、第２導体パターン２３２Ａ、２３３Ａ間の距離Ｇが変化することを抑制できるため、第１、第２導体パターン２３２Ａ、２３３Ａ間の容量が容易に変化しない。すなわち、熱圧着により積層回路基板２０１を製造する際、設計した第１、第２導体パターン２３２Ａ、２３３Ａ間の距離Ｇ及び容量をほとんど正確に実現することができる。
そのため、熱圧着時に第１、第２導体パターン２３２Ａ、２３３Ａ間にかかる温度や圧力が多少変化しても、コンデンサＣ２の素子値（この実施形態ではキャパシタンス）は容易に変化しない。
したがって、積層回路基板２０１によれば、積層回路基板１０１とほぼ同様の効果を奏する。
なお、第１、第２実施形態において、第１主面９１の面積は、第２主面９２の面積と同じであるが、これに限るものではない。例えば図８に示すように、第１主面９１の面積が、第２主面９２の面積より小さい導体パターン２８２Ａをシート２１１に形成しても構わない。
《本発明の第３実施形態》
以下、本発明の第３実施形態に係る積層回路基板３０１について説明する。
図９は、本発明の第３実施形態に係る積層回路基板３０１の製造方法を示す断面図である。図１０は、図９に示すシート１３の主要部のみを主面Ｚ２側から正面視したシート１３の正面図である。図１１は、図９に示すシート１２の主要部のみを主面Ｚ１側から正面視したシート１２の正面図である。図１２（Ａ）は、図９に示すコンデンサＣ１となる部分の拡大断面図である。図１２（Ｂ）は、図９に示すコンデンサＣ１となる部分が熱圧着される様子を示す拡大断面図である。
第３実施形態に係る積層回路基板３０１が第１実施形態に係る積層回路基板１０１と相違する点は、シート１２、１３におけるコンデンサＣ１の周囲にビアホール導体３４２Ａ〜３４２Ｊ、３４３Ａ〜３４３Ｊ及び導体パターン３３２Ａ〜３３２Ｊ、３３３Ａ〜３３３Ｊを備える点である。その他の積層回路基板３０１の構成については積層回路基板１０１と同じであるため、説明を省略する。また、積層回路基板３０１の製造方法についても積層回路基板１０１の製造方法と同じであるため、説明を省略する。
積層回路基板３０１では、シート１１〜１５を積層し、熱圧着したとき、第１、第２導体パターン３２Ａ、３３Ｂ間の樹脂の流動がビアホール導体３４２Ａ〜３４２Ｊ、３４３Ａ〜３４３Ｊによって妨げられる。そのため、熱圧着時、第１、第２導体パターン３２Ａ、３３Ｂのいずれか一方が他方へ近づくことを抑制できる。すなわち、第１、第２導体パターン３２Ａ、３３Ｂ間の距離が変化し、素子値が変化してしまうことをより抑制できる。
《本発明の第４実施形態》
以下、本発明の第４実施形態に係る積層回路基板４０１について説明する。
図１３は、本発明の第４実施形態に係る積層回路基板４０１の製造方法を示す断面図である。図１４（Ａ）は、図１３に示すコイルＬ２となる部分の拡大断面図である。図１４（Ｂ）は、そのコイルＬ２となる部分が熱圧着される様子を示す拡大断面図である。
第４実施形態に係る積層回路基板４０１が第１実施形態に係る積層回路基板１０１と相違する点は、コイルＬ１及びシート１２〜１４の代わりにコイルＬ２及びシート４１２〜４１４を備える点である。シート４１２には、シート１２、１３のビアホール導体４２、４３の代わりに、ビアホール導体４４２が設けられている。その他の積層回路基板４０１の構成については積層回路基板１０１と同じであるため、説明を省略する。また、積層回路基板４０１の製造方法についても積層回路基板１０１の製造方法と同じであるため、説明を省略する。
コイルＬ２は、導体パターン３４Ａ、３４Ｂ、３３Ｂ、３３Ｃ、ビアホール導体４４２〜４４４、及び第１、第２導体パターン４３３Ｄ、４３３Ｅ、４３４Ｃ、４３４Ｄによって構成されている。
そして、積層回路基板４０１では、第１導体パターン４３３Ｄ、４３３Ｅにおいて第２導体パターン４３４Ｃ、４３４Ｄに対向する第１主面４９１Ａ、４９１Ｂに、粗化処理が施されている（図１４（Ａ）参照）。また、積層回路基板４０１では、第２導体パターン４３４Ｃ、４３４Ｄにおいて第１導体パターン４３３Ｄ、４３３Ｅに対向する第２主面４９２Ａ、４９２Ｂにも、粗化処理が施されている（図１４（Ａ）参照）。
この粗化処理により、第１主面４９１Ａ、４９１Ｂの表面粗さは、第１導体パターン４３３Ｄ、４３３Ｅにおいて第２導体パターン４３４Ｃ、４３４Ｄとは逆側の第３主面４９３Ａ、４９３Ｂの表面粗さより大きくなっている。また、第２主面４９２Ａ、４９２Ｂの表面粗さも、第２導体パターン４３４Ｃ、４３４Ｄにおいて第１導体パターン４３３Ｄ、４３３Ｅとは逆側の第４主面４９４Ａ、４９４Ｂの表面粗さより大きくなっている。
そのため、積層回路基板４０１においても、第１主面４９１Ａと第２主面４９２Ａが粗いため、シート１１、４１２〜４１４、１５を積層し、熱圧着したとき、第１、第２導体パターン４３３Ｄ、４３４Ｃ間の樹脂の流動が第１主面４９１Ａと第２主面４９２Ａによって妨げられる。同様に、第１主面４９１Ｂと第２主面４９２Ｂが粗いため、シート１１、４１２〜４１４、１５を積層し、熱圧着したとき、第１、第２導体パターン４３３Ｅ、４３４Ｄ間の樹脂の流動が第１主面４９１Ｂと第２主面４９２Ｂによって妨げられる。
そのため、この熱圧着時、第１、第２導体パターン４３３Ｄ、４３３Ｅ、４３４Ｃ、４３４Ｄ間の樹脂が、第１、第２導体パターン４３３Ｄ、４３３Ｅ、４３４Ｃ、４３４Ｄ間の外側へ余り流動しない（図１４（Ｂ）の矢印参照）。
そして、第１主面４９１Ａ、４９１Ｂの表面粗さは第３主面４９３Ａ、４９３Ｂの表面粗さより大きいため、第１主面４９１Ａ、４９１Ｂ付近の樹脂の流動量は、第３主面４９３Ａ、４９３Ｂ付近の樹脂の流動量より小さい。また、第２主面４９２Ａ、４９２Ｂの表面粗さも第４主面４９４Ａ、４９４Ｂの表面粗さより大きいため、第２主面４９２Ａ、４９２Ｂ付近の樹脂の流動量は、第４主面４９４Ａ、４９４Ｂ付近の樹脂の流動量より小さい。図１４（Ｂ）に示す矢印の大きさは、樹脂の流動量を表している。
第３主面４９３Ａ，４９３Ｂ付近の樹脂および第４主面４９４Ａ、４９４Ｂ付近の樹脂の流動量が、第１主面４９１Ａ、４９１Ｂ付近の樹脂および第２主面４９２Ａ、４９２Ｂ付近の樹脂の流動量より大きいため、第１主面４９１Ａ、４９１Ｂ付近の樹脂および第２主面４９２Ａ、４９２Ｂ付近の樹脂は第１、第２導体パターン４３３Ｄ、４３３Ｅ、４３４Ｃ、４３４Ｄ間の外側にさらに流動しにくくなる。
よって、積層回路基板４０１においても、コイルＬ２を構成する第１、第２導体パターン４３３Ｄ、４３３Ｅ、４３４Ｃ、４３４Ｄ間の距離Ｇが変化することを抑制できるため、第１、第２導体パターン４３３Ｄ、４３３Ｅ、４３４Ｃ、４３４Ｄ間の線間容量が容易に変化しない。すなわち、熱圧着により積層回路基板４０１を製造する際、設計した第１、第２導体パターン４３３Ｄ、４３３Ｅ、４３４Ｃ、４３４Ｄ間の距離Ｇ及び線間容量をほとんど正確に実現することができる。
そのため、熱圧着時に第１、第２導体パターン４３３Ｄ、４３３Ｅ、４３４Ｃ、４３４Ｄ間にかかる温度や圧力が多少変化しても、コイルＬ２の素子値（この実施形態ではインダクタンス）は容易に変化しない。
したがって、積層回路基板４０１によれば、積層回路基板１０１とほぼ同様の効果を奏する。
《本発明の第５実施形態》
以下、本発明の第５実施形態に係る積層回路基板５０１について説明する。
図１５は、本発明の第５実施形態に係る積層回路基板５０１に含まれる第１導体パターン３２Ｂ及びコイルＬ３の外観斜視図である。図１６（Ａ）は、図１５に示すコイルＬ３となる部分の拡大断面図である。図１６（Ｂ）は、そのコイルＬ３となる部分が熱圧着される様子を示す拡大断面図である。図１６（Ａ）（Ｂ）は、図１５に示すＴ−Ｔ線の断面図である。
第５実施形態に係る積層回路基板５０１が第１実施形態に係る積層回路基板１０１と相違する点は、コイルＬ１及びシート１３、１４の代わりにコイルＬ３及びシート５１４を備える点である。その他の積層回路基板５０１の構成については積層回路基板１０１と同じであるため、説明を省略する。また、積層回路基板５０１の製造方法についても積層回路基板１０１の製造方法と同じであるため、説明を省略する。
コイルＬ３は、第２導体パターン５３３Ａ〜５３３Ｄによって構成されている。そして、積層回路基板５０１では、第１導体パターン３２Ｂにおいて第２導体パターン５３３Ａ〜５３３Ｄに対向する第１主面５９１に、粗化処理が施されている（図１６（Ａ）参照）。また、積層回路基板５０１では、第２導体パターン５３３Ａ〜５３３Ｄにおいて第１導体パターン３２Ｂに対向する第２主面５９２Ａ〜５９２Ｄにも、粗化処理が施されている（図１６（Ａ）参照）。
この粗化処理により、第１主面５９１の表面粗さは、第１導体パターン３２Ｂにおいて第２導体パターン５３３Ａ〜５３３Ｄとは逆側の第３主面５９３の表面粗さより大きくなっている。また、第２主面５９２Ａ〜５９２Ｄの表面粗さも、第２導体パターン５３３Ａ〜５３３Ｄにおいて第１導体パターン３２Ｂとは逆側の第４主面５９４Ａ〜５９４Ｄの表面粗さより大きくなっている。
そのため、積層回路基板５０１においても、第１主面５９１と第２主面５９２Ａ〜５９２Ｄが粗いため、シート１１〜１３、５１４を積層し、熱圧着したとき、第１、第２導体パターン３２Ｂ、５３３Ａ〜５３３Ｄ間の樹脂の流動が第１主面５９１と第２主面５９２Ａ〜５９２Ｄによって妨げられる。
そのため、この熱圧着時、第１、第２導体パターン３２Ｂ、５３３Ａ〜５３３Ｄ間の樹脂が、第１、第２導体パターン３２Ｂ、５３３Ａ〜５３３Ｄ間の外側へ余り流動しない（図１６（Ｂ）の矢印参照）。
そして、第１主面５９１の表面粗さは第３主面５９３の表面粗さより大きいため、第１主面５９１付近の樹脂の流動量は、第３主面５９３付近の樹脂の流動量より小さい。また、第２主面５９２Ａ〜５９２Ｄの表面粗さも第４主面５９４Ａ〜５９４Ｄの表面粗さより大きいため、第２主面５９２Ａ〜５９２Ｄ付近の樹脂の流動量は、第４主面５９４Ａ〜５９４Ｄ付近の樹脂の流動量より小さい。図１６（Ｂ）に示す矢印の大きさは、樹脂の流動量を表している。
第３主面５９３付近の樹脂および第４主面５９４Ａ〜５９４Ｄ付近の樹脂の流動量が、第１主面５９１付近の樹脂および第２主面５９２Ａ〜５９２Ｄ付近の樹脂の流動量より大きいため、第１主面５９１付近の樹脂および第２主面５９２Ａ〜５９２Ｄ付近の樹脂は第１、第２導体パターン３２Ｂ、５３３Ａ〜５３３Ｄ間の外側にさらに流動しにくくなる。
よって、第１、第２導体パターン３２Ｂ、５３３Ａ間の距離Ｇ１が変化することを抑制できるため、第１、第２導体パターン３２Ｂ、５３３Ａ間の浮遊容量が容易に変化しない。また、第２導体パターン５３３Ａ、５３３Ｂ間の距離Ｇ２が変化することも抑制できるため、第２導体パターン５３３Ａ、５３３Ｂ間の線間容量が容易に変化しない。コイルＬ３を構成する第２導体パターン５３３Ｂ〜５３３Ｄに関しても第２導体パターン５３３Ａと同様である。すなわち、熱圧着により積層回路基板５０１を製造する際、設計した距離Ｇ１、Ｇ２、浮遊容量および線間容量をほとんど正確に実現することができる。
そのため、熱圧着時に第１、第２導体パターン３２Ｂ、５３３Ａ〜５３３Ｄ間にかかる温度や圧力が多少変化しても、コイルＬ３の素子値（この実施形態ではインダクタンス）は容易に変化しない。
したがって、積層回路基板５０１によれば、積層回路基板１０１とほぼ同様の効果を奏する。そのため、積層回路基板５０１によれば、素子値の個体差が少ない、高精度の素子値（この実施形態ではインダクタンス）を有するコイルＬ３を容易に形成することができる。
《本発明の第６実施形態》
以下、本発明の第６実施形態に係る積層回路基板６０１について説明する。
図１７は、本発明の第６実施形態に係る積層回路基板６０１に含まれる第１導体パターン３２Ｂ及びコイルＬ４の外観斜視図である。図１８（Ａ）は、図１７に示すコイルＬ４となる部分の拡大断面図である。図１８（Ｂ）は、そのコイルＬ４となる部分が熱圧着される様子を示す拡大断面図である。図１８（Ａ）（Ｂ）は、図１７に示すＳ−Ｓ線の断面図である。
第６実施形態に係る積層回路基板６０１が第１実施形態に係る積層回路基板１０１と相違する点は、コイルＬ１の代わりにコイルＬ４を備える点である。その他の積層回路基板６０１の構成については積層回路基板１０１と同じであるため、説明を省略する。また、積層回路基板６０１の製造方法についても積層回路基板１０１の製造方法と同じであるため、説明を省略する。
コイルＬ４は、導体パターン６３５Ａ〜６３５Ｇ及び第２導体パターン６３３Ａ〜６３３Ｇによって構成されている。導体パターン６３５Ａ〜６３５Ｇは、シート１５に形成されている。また、第２導体パターン６３３Ａ〜６３３Ｇは、シート１３に形成されている。なお、第１導体パターン３２Ｂは例えばグランドを構成する。第１導体パターン３２Ｂは第２導体パターン６３３Ａ〜６３３Ｇの合計面積より面積の大きい導体パターンである。
そして、積層回路基板６０１では、第１導体パターン３２Ｂにおいて第２導体パターン６３３Ａ〜６３３Ｇに対向する第１主面５９１に、粗化処理が施されている（図１８（Ａ）参照）。また、積層回路基板６０１では、第２導体パターン６３３Ａ〜６３３Ｇにおいて第１導体パターン３２Ｂに対向する第２主面６９２Ａ〜６９２Ｇにも、粗化処理が施されている（図１８（Ａ）参照）。
ここで、積層回路基板６０１では、第２導体パターン６３３Ａ〜６３３Ｇと導体パターン６３５Ａ〜６３５Ｇとの容量よりも、第２導体パターン６３３Ａ〜６３３Ｇと第１導体パターン３２Ｂとの容量のほうがコイルＬ４の素子値（この実施形態ではインダクタンス）に与える影響が大きい。
そのため、本実施形態では、第１導体パターン３２Ｂにおいて第２導体パターン６３３Ａ〜６３３Ｇに対向する第１主面５９１、及び第２導体パターン６３３Ａ〜６３３Ｇにおいて第１導体パターン３２Ｂに対向する第２主面６９２Ａ〜６９２Ｇに、粗化処理を施している。
この粗化処理により、第１主面５９１の表面粗さは、第１導体パターン３２Ｂにおいて第２導体パターン６３３Ａ〜６３３Ｇとは逆側の第３主面５９３の表面粗さより大きくなっている。また、第２主面６９２Ａ〜６９２Ｇの表面粗さも、第２導体パターン６３３Ａ〜６３３Ｇにおいて第１導体パターン３２Ｂとは逆側の第４主面６９４Ａ〜６９４Ｇの表面粗さより大きくなっている。
そのため、積層回路基板６０１においても、第１主面５９１と第２主面６９２Ａ〜６９２Ｇが粗いため、シート１１〜１５を積層し、熱圧着したとき、第１、第２導体パターン３２Ｂ、６３３Ａ〜６３３Ｇ間の樹脂の流動が第１主面５９１と第２主面６９２Ａ〜６９２Ｇによって妨げられる。
そのため、この熱圧着時、第１、第２導体パターン３２Ｂ、６３３Ａ〜６３３Ｇ間の樹脂が、第１、第２導体パターン３２Ｂ、６３３Ａ〜６３３Ｇ間の外側へ余り流動しない（図１８（Ｂ）の矢印参照）。
そして、第１主面５９１の表面粗さは第３主面５９３の表面粗さより大きいため、第１主面５９１付近の樹脂の流動量は、第３主面５９３付近の樹脂の流動量より小さい。また、第２主面６９２Ａ〜６９２Ｇの表面粗さも第４主面６９４Ａ〜６９４Ｇの表面粗さより大きいため、第２主面６９２Ａ〜６９２Ｇ付近の樹脂の流動量は、第４主面６９４Ａ〜６９４Ｇ付近の樹脂の流動量より小さい。図１８（Ｂ）に示す矢印の大きさは、樹脂の流動量を表している。
第３主面５９３付近の樹脂および第４主面６９４Ａ〜６９４Ｇ付近の樹脂の流動量が、第１主面５９１付近の樹脂および第２主面６９２Ａ〜６９２Ｇ付近の樹脂の流動量より大きいため、第１主面５９１付近の樹脂および第２主面６９２Ａ〜６９２Ｇ付近の樹脂は第１、第２導体パターン３２Ｂ、６３３Ａ〜６３３Ｇ間の外側にさらに流動しにくくなる。
よって、第１、第２導体パターン３２Ｂ、６３３Ａ間の距離Ｇ１が変化することを抑制できるため、第１、第２導体パターン３２Ｂ、６３３Ａ間の浮遊容量が容易に変化しない。また、第２導体パターン６３３Ａ、６３３Ｂ間の距離Ｇ２が変化することも抑制できるため、第２導体パターン６３３Ａ、６３３Ｂ間の線間容量が容易に変化しない。コイルＬ４を構成する他の第２導体パターン６３３Ｂ〜６３３Ｇに関しても第２導体パターン６３３Ａと同様である。すなわち、熱圧着により積層回路基板６０１を製造する際、設計した距離Ｇ１、Ｇ２、浮遊容量および線間容量をほとんど正確に実現することができる。
そのため、熱圧着時に第１、第２導体パターン３２Ｂ、６３３Ａ〜６３３Ｇ間にかかる温度や圧力が多少変化しても、コイルＬ４の素子値（この実施形態ではインダクタンス）は容易に変化しない。また、コイルＬ４の内側面（すなわち、シート１４を介して対向している第２導体パターン同士）の表面粗さが比較的小さいので、Ｑ値の大きなコイルを形成できる。
したがって、積層回路基板６０１によれば、積層回路基板１０１とほぼ同様の効果を奏する。そのため、積層回路基板６０１によれば、素子値の個体差が少ない、高精度の素子値（この実施形態ではインダクタンス）を有するコイルＬ４を容易に形成することができる。
最後に、前述の実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Ｚ１…主面
Ｚ２…主面
１１、１２、１３、１４、１５…シート
２１…熱可塑性樹脂層
２２…熱可塑性樹脂層（第１熱可塑性樹脂層）
２３…熱可塑性樹脂層（第２熱可塑性樹脂層）
２４、２５…熱可塑性樹脂層
３１…金属膜
３１Ａ、３１Ｂ…外部接続端子
３２…金属膜
３２Ａ、３２Ｂ…第１導体パターン
３３…金属膜
３３Ａ…第２導体パターン
３３Ｂ〜３３Ｅ、３４Ａ〜３４Ｄ…導体パターン
３４、３５…金属膜
４２、４３、４４…ビアホール導体
９０…治具
９１…第１主面
９２…第２主面
９３…第３主面
９４…第４主面
１０１…積層回路基板
１２０…実装部品
１２１、１２２…実装用ランド
１３０…実装部品
１３１、１３２、１３３…実装用ランド
２０１…積層回路基板
２１１、２１２、２１４…シート
２３２Ａ…第１導体パターン
２３３Ａ…第２導体パターン
２４２…ビアホール導体
２８２Ａ…導体パターン
２９３…第３主面
２９４…第４主面
３０１…積層回路基板
３３２Ａ〜３３２Ｊ…導体パターン（第３導体パターン）
３３３Ａ〜３３３Ｊ…導体パターン（第４導体パターン）
３４２Ａ〜３４２Ｊ…ビアホール導体（第１ビアホール導体）
３４３Ａ〜３４３Ｊ…ビアホール導体（第２ビアホール導体）
４０１…積層回路基板
４１２、４１４、４１３…シート
４３３Ｄ、４３３Ｅ…第１導体パターン
４３４Ｃ、４３４Ｄ…第２導体パターン
４４２…ビアホール導体
４９１Ａ、４９１Ｂ…第１主面
４９２Ａ、４９２Ｂ…第２主面
４９３Ａ、４９３Ｂ…第３主面
４９４Ａ、４９４Ｂ…第４主面
５０１…積層回路基板
５１４…シート
５３３Ａ〜５３３Ｄ…第２導体パターン
５９１…第１主面
５９２Ａ〜５９２Ｄ…第２主面
５９３…第３主面
５９４Ａ〜５９４Ｄ…第４主面
６０１…積層回路基板
６３３Ａ〜６３３Ｇ…第２導体パターン
６９２Ａ〜６９２Ｇ…第２主面
６９４Ａ〜６９４Ｇ…第４主面

Claims (9)

  1. 複数の熱可塑性樹脂層を積層した積層回路基板であって、
    前記複数の熱可塑性樹脂層は、平面状の第１導体パターン及び第３導体パターンが一方主面に形成され、他方主面に平面状の導体パターンが形成されていない第１熱可塑性樹脂層と、平面状の第２導体パターン及び第４導体パターンが一方主面に形成され、他方主面に平面状の導体パターンが形成されていない第２熱可塑性樹脂層と、を含み、
    前記第１熱可塑性樹脂層は、一方側が前記第１熱可塑性樹脂層の前記他方主面に露出し、他方側が前記第３導体パターンに接続されている第１ビアホール導体を有し、
    前記第２熱可塑性樹脂層は、一方側が前記第２熱可塑性樹脂層の前記他方主面に露出し、他方側が前記第４導体パターンに接続されている第２ビアホール導体を有し、
    前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層は、それぞれの前記他方主面が接するように、かつ、前記第１ビアホール導体及び前記第２ビアホール導体が接続されるように、積層され、
    前記第１導体パターン及び前記第２導体パターンは、前記第１熱可塑性樹脂層及び第２熱可塑性樹脂層を挟んで互いに対向することによりコンデンサを構成し、
    前記第１導体パターンにおいて前記第２導体パターンに対向する第１主面、及び前記第２導体パターンにおいて前記第１導体パターンに対向する第２主面には、粗化処理が施され、
    前記第１導体パターンにおいて前記第２導体パターンとは逆側の第３主面、及び前記第２導体パターンにおいて前記第１導体パターンとは逆側の第４主面には、前記粗化処理が施されていない、積層回路基板。
  2. 前記第１主面の表面粗さは、前記第３主面の表面粗さより大きい、請求項１に記載の積層回路基板。
  3. 前記第２主面の表面粗さは、前記第４主面の表面粗さより大きい、請求項１又は２に記載の積層回路基板。
  4. 前記第１、第２導体パターンのそれぞれは、金属膜をパターニングしたものである、請求項１から３のいずれか１項に記載の積層回路基板。
  5. 前記第１主面の表面粗さは、前記第２主面の表面粗さと実質的に同じである、請求項１から４のいずれか１項に記載の積層回路基板。
  6. 前記第１主面の面積は、前記第２主面の面積と実質的に同じである、請求項１から５のいずれか１項に記載の積層回路基板。
  7. 前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層における前記第１導体パターン及び前記第２導体パターン間の周囲に、前記第１ビアホール導体及び前記第２ビアホール導体が形成されている、請求項１から６のいずれか１項に記載の積層回路基板。
  8. 複数の熱可塑性樹脂層を積層してなる積層回路基板の製造方法であって、
    平面状の第１導体パターン及び第３導体パターンが一方主面に形成され、他方主面に平面状の導体パターンが形成されていない第１熱可塑性樹脂層と、平面状の第２導体パターン及び第４導体パターンが一方主面に形成され、他方主面に平面状の導体パターンが形成されていない第２熱可塑性樹脂層と、を含む複数の熱可塑性樹脂層を用意する工程と、
    前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層が、それぞれの前記他方主面が接するように、前記複数の熱可塑性樹脂層を積層する工程と、
    を含み、
    前記第１導体パターン及び前記第２導体パターンは、前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層を挟んで互いに対向することによりコンデンサを構成し、
    前記複数の熱可塑性樹脂層を用意する工程において、前記第１導体パターンにおいて前記第２導体パターンに対向する第１主面、及び前記第２導体パターンにおいて前記第１導体パターンに対向する第２主面には、粗化処理が施され、
    前記第１熱可塑性樹脂層は、一方側が前記第１熱可塑性樹脂層の前記他方主面に露出し、他方側が前記第３導体パターンに接続されている第１ビアホール導体を有し、
    前記第２熱可塑性樹脂層は、一方側が前記第２熱可塑性樹脂層の前記他方主面に露出し、他方側が前記第４導体パターンに接続されている第２ビアホール導体を有し、
    前記複数の熱可塑性樹脂層を積層する工程において、前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層は、前記第１ビアホール導体及び前記第２ビアホール導体が接続されるように、積層される、
    積層回路基板の製造方法。
  9. 前記第１熱可塑性樹脂層及び前記第２熱可塑性樹脂層における前記第１導体パターン及び前記第２導体パターン間の周囲に、前記第１ビアホール導体及び前記第２ビアホール導体が形成されている、請求項８に記載の積層回路基板の製造方法。
JP2015500170A 2013-02-15 2014-01-24 積層回路基板、積層回路基板の製造方法 Active JP6004078B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013027581 2013-02-15
JP2013027581 2013-02-15
PCT/JP2014/051455 WO2014125894A1 (ja) 2013-02-15 2014-01-24 積層回路基板

Publications (2)

Publication Number Publication Date
JP6004078B2 true JP6004078B2 (ja) 2016-10-05
JPWO2014125894A1 JPWO2014125894A1 (ja) 2017-02-02

Family

ID=51353904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015500170A Active JP6004078B2 (ja) 2013-02-15 2014-01-24 積層回路基板、積層回路基板の製造方法

Country Status (4)

Country Link
US (1) US9980383B2 (ja)
JP (1) JP6004078B2 (ja)
CN (1) CN204994111U (ja)
WO (1) WO2014125894A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007874A (ko) * 2016-07-14 2018-01-24 삼성전기주식회사 코일 부품 및 이의 제조 방법
WO2018066324A1 (ja) * 2016-10-07 2018-04-12 株式会社村田製作所 多層基板
KR102214641B1 (ko) * 2018-07-16 2021-02-10 삼성전기주식회사 인쇄회로기판
JP7315102B2 (ja) * 2020-06-24 2023-07-26 株式会社村田製作所 樹脂多層基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05500136A (ja) * 1989-08-23 1993-01-14 ザイコン　コーポレーション 印刷配線基板のためのコンデンサ積層体
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
JP2012015239A (ja) * 2010-06-30 2012-01-19 Denso Corp 部品内蔵配線基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0735414Y2 (ja) * 1989-08-29 1995-08-09 利昌工業株式会社 電子部品搭載用多層回路基板
JPH0735414A (ja) 1993-05-20 1995-02-07 Sumitomo Electric Ind Ltd 電気蓄熱暖房器の通風路構造
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
US6987307B2 (en) 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
US8345433B2 (en) 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
JP4835264B2 (ja) * 2006-05-26 2011-12-14 株式会社村田製作所 部品内蔵回路モジュール基板
US7808434B2 (en) 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
JP4840132B2 (ja) * 2006-12-26 2011-12-21 株式会社デンソー 多層基板の製造方法
CN102369600B (zh) 2009-04-02 2014-09-10 株式会社村田制作所 电路基板
JP5344036B2 (ja) * 2009-05-12 2013-11-20 株式会社村田製作所 回路基板及びその製造方法
CN102474978B (zh) * 2009-07-13 2015-08-19 株式会社村田制作所 信号线路及其制造方法
JP5927946B2 (ja) * 2011-02-14 2016-06-01 株式会社村田製作所 多層配線板の製造方法
JP2012195423A (ja) * 2011-03-16 2012-10-11 Murata Mfg Co Ltd 多層配線板の製造方法および多層アンテナ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05500136A (ja) * 1989-08-23 1993-01-14 ザイコン　コーポレーション 印刷配線基板のためのコンデンサ積層体
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
JP2012015239A (ja) * 2010-06-30 2012-01-19 Denso Corp 部品内蔵配線基板

Also Published As

Publication number Publication date
US9980383B2 (en) 2018-05-22
CN204994111U (zh) 2016-01-20
US20150296621A1 (en) 2015-10-15
WO2014125894A1 (ja) 2014-08-21
JPWO2014125894A1 (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
JP6213698B2 (ja) コイル内蔵多層基板およびその製造方法
JP6004078B2 (ja) 積層回路基板、積層回路基板の製造方法
US9484397B2 (en) Component-embedded substrate
JP5684958B1 (ja) プリント配線基板
TWI455662B (zh) A method for manufacturing a capacitor-type printed wiring board, and a method for manufacturing the capacitor-type printed wiring board
JP5725152B2 (ja) 電気素子内蔵型多層基板およびその製造方法
JP6673304B2 (ja) 多層基板
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5867614B2 (ja) 部品内蔵基板およびその製造方法
KR101442423B1 (ko) 전자부품 내장기판 제조 방법 및 전자부품 내장기판
JP6562076B2 (ja) 樹脂基板、部品搭載樹脂基板およびその製造方法
JP6594947B2 (ja) コイル内蔵基板およびその製造方法
US20170042033A1 (en) Component built-in multilayer board
KR101749811B1 (ko) Ｌｃｐ 솔더 마스크 상에 형성된 박막 레지스터를 가진 전자 디바이스를 제작하는 방법 및 관련된 디바이스들
JP5641072B2 (ja) 回路基板
JPWO2014125851A1 (ja) 回路基板およびその製造方法
CN114093592A (zh) 表面安装型无源部件
TWI669035B (zh) 電路板及電路板的製作方法
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
JP5874697B2 (ja) 多層プリント基板およびその製造方法
JP6256629B2 (ja) 部品内蔵基板および部品内蔵基板の製造方法
JP2019091897A (ja) 部品実装樹脂基板
US9907189B2 (en) Multi-layer wiring board and method of manufacturing the same
JP5585035B2 (ja) 回路基板の製造方法
JP2005026458A (ja) 機能素子内蔵配線板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160822

R150 Certificate of patent or registration of utility model

Ref document number: 6004078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150