WO2018066324A1 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
WO2018066324A1
WO2018066324A1 PCT/JP2017/032909 JP2017032909W WO2018066324A1 WO 2018066324 A1 WO2018066324 A1 WO 2018066324A1 JP 2017032909 W JP2017032909 W JP 2017032909W WO 2018066324 A1 WO2018066324 A1 WO 2018066324A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
main surface
insulating base
base material
conductors
Prior art date
Application number
PCT/JP2017/032909
Other languages
English (en)
French (fr)
Inventor
邦明 用水
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2018066324A1 publication Critical patent/WO2018066324A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a multilayer substrate, and more particularly to a multilayer substrate including a laminate composed of an insulating base layer and an IC housed in the laminate.
  • Patent Document 1 discloses a multilayer substrate having a structure in which a conductor is arranged in the vicinity of an IC housed in a laminated body in order to shield an IC against electromagnetic noise and to dissipate heat generated from the IC.
  • the IC in order to increase the reliability of electrical connection with the IC and the mechanical strength of the IC, the IC may be fixed by flowing resin into the cavity in which the IC is stored.
  • the object of the present invention is to suppress the excessive inflow of resin between the first conductor adjacent to the IC and the IC in a configuration in which the IC is housed in the laminate, thereby providing a heat dissipation effect and electromagnetic shielding by the first conductor.
  • An object of the present invention is to provide a multilayer substrate with enhanced effects.
  • the multilayer substrate of the present invention is A laminated body having an insulating resin exhibiting fluidity at the time of formation and having a plurality of insulating base material layers laminated; An IC having a main surface, at least a part of the outer surface of which is covered with the insulating resin, and housed in the laminated body; A first conductor having an opposing surface facing the main surface, disposed between the main surface and the insulating base material layer, and housed in the laminate; A second conductor other than the first conductor formed in the laminate; With The surface roughness of the opposing surface is greater than the smallest surface roughness of the surface of the second conductor, and is equal to or greater than the largest surface roughness of the surface roughness of the second conductor. It is characterized by.
  • the first conductor functions as a shield for shielding noise, noise radiated from the IC to the outside can be suppressed. Also, noise from the outside of the IC is shielded by the first conductor. Further, this configuration increases the heat dissipation effect by the first conductor.
  • the surface roughness of the facing surface of the first conductor is set to be equal to or greater than the surface roughness of the one main surface of the second conductor, so that the first conductor and the first main surface of the IC are formed when the multilayer body is formed. Excessive resin flow between the surfaces is suppressed. Therefore, a decrease in the heat dissipation effect and a decrease in the electromagnetic shielding effect due to an excessive inflow of resin between the first main surface and the facing surface of the IC are suppressed.
  • the second conductor constitutes a circuit. Therefore, the surface roughness of the surface of the second conductor is desirably smaller than the surface of the first conductor in order to reduce the conductor loss. And by increasing the surface roughness of the one main surface of the second conductor, it is possible to make it difficult to peel the second conductor from the insulating base material layer due to the anchor effect (or anchoring effect). That is, the surface roughness of the one main surface of the second conductor may be larger than the surface roughness of the other main surface of the second conductor.
  • the main surface has a first main surface and a second main surface opposite to the first main surface
  • the first conductor includes the first main surface and A first main surface side conductor disposed between the insulating base material layer and a second main surface side conductor disposed between the second main surface and the insulating base material layer; preferable.
  • the first conductor and the second conductor are electrically or thermally connected.
  • the ground potential of the first conductor is stabilized, and as a result, the shielding effect of the first conductor is enhanced. Also, with this configuration, heat generated from the IC during operation can be easily radiated to the outside of the multilayer substrate.
  • the first conductor and the second conductor may be connected via an interlayer connection conductor.
  • the plurality of insulating base layers are each preferably made of a thermoplastic resin. With this configuration, it is possible to realize a multilayer substrate that can be easily plastically processed in accordance with the mounting state.
  • the insulating resin flows when forming the laminate and the insulating resin easily flows into the periphery of the IC, defective fixing of the IC is unlikely to occur.
  • the first conductor arranged close to the IC and the IC In the meantime, excessive inflow of resin tends to occur. According to the present invention, since excessive inflow of resin between the IC and the first conductor is suppressed, it is possible to realize a multilayer substrate in which the heat dissipation effect and electromagnetic shielding effect by the first conductor are enhanced.
  • FIG. 1 is a perspective view of a multilayer substrate 101 according to the first embodiment.
  • 2 is a cross-sectional view taken along the line AA in FIG.
  • FIG. 3 is a cross-sectional view sequentially illustrating the manufacturing process of the multilayer substrate 101.
  • FIG. 4 is a perspective view of the multilayer substrate 102 according to the second embodiment.
  • 5 is a cross-sectional view taken along the line BB in FIG.
  • FIG. 6 is a cross-sectional view sequentially illustrating the manufacturing process of the multilayer substrate 102.
  • FIG. 7 is a perspective view of the multilayer substrate 103 according to the third embodiment.
  • 8 is a cross-sectional view taken along the line CC in FIG.
  • FIG. 9 is a cross-sectional view sequentially illustrating the manufacturing process of the multilayer substrate 103.
  • FIG. 1 is a perspective view of a multilayer substrate 101 according to the first embodiment.
  • 2 is a cross-sectional view taken along the line AA in FIG.
  • the thickness and surface roughness of the first conductor (first main surface side conductor 1A) are exaggerated.
  • the thickness and surface roughness of the second conductor are exaggerated. The same applies to the cross-sectional views shown below.
  • the multilayer substrate 101 includes a laminated body 10A, an IC 31, a first main surface side conductor 1A, a plurality of conductors 21, 22, 23, 24, a plurality of electrodes P1, P2, P3, P4, a plurality of interlayer connection conductors V1, V2, and the like. Is provided.
  • the laminated body 10A is a rectangular parallelepiped made of a thermosetting resin, and has a first surface VS1 and a second surface VS2 facing the first surface VS1.
  • the laminated body 10A is formed by laminating a plurality of insulating base material layers 11a, 12a, 13a, 14a, and 15a.
  • the plurality of insulating base material layers 11a, 12a, 13a, 14a, and 15a are thermosetting resin flat plates each having a rectangular planar outer shape.
  • the insulating base layers 11a, 13a, and 15a are resin sheets whose main material is, for example, an epoxy resin.
  • the insulating base layers 12a and 14a are semi-cured prepreg resin sheets mainly made of, for example, an epoxy resin.
  • the insulating base layers 12a and 14a are insulating base layers composed of the “insulating resin” in the present invention.
  • the “insulating resin” in the present invention is a resin member that exhibits fluidity when the laminated body 10A is formed, as will be described in detail later.
  • the IC 31 has a first main surface S1 and a second main surface S2 facing each other, and is housed in the stacked body 10A. At least a part of the outer surface of the IC 31 is covered with the “insulating resin” in the present invention. Specifically, as shown in FIG. 2, the IC 31 is almost entirely covered with the “insulating resin” in the present invention.
  • the IC 31 is, for example, a microprocessor chip or an IC chip.
  • the first main surface S1 and the second main surface S2 of the IC 31 correspond to the “main surface” in the present invention.
  • the first main surface side conductor 1A is a conductor flat plate having a rectangular planar shape housed inside the multilayer body 10A.
  • 1 A of 1st main surface side conductors have opposing surface S11A which opposes 1st main surface S1, and are arrange
  • the first main surface side conductor 1A is a flat plate made of Cu, for example.
  • the first main surface side conductor 1A corresponds to the “first conductor” in the present invention.
  • the plurality of conductors 21, 22, 23, and 24 and the plurality of electrodes P1, P2, P3, and P4 are conductors formed in the multilayer body 10A. Specifically, the plurality of conductors 21, 22, 23, and 24 are conductor patterns formed inside the multilayer body 10A.
  • the plurality of electrodes P1, P2 is a conductor pattern having a rectangular planar shape formed on the first surface VS1 of the multilayer body 10A, and the plurality of electrodes P3, P4 are formed on the second surface VS2 of the multilayer body 10A.
  • the planar shape is a rectangular conductor pattern.
  • the conductor 21 is connected to the input / output terminal of the IC 31 via the interlayer connection conductor V1, and the conductor 22 is connected to the input / output terminal of the IC 31 via the interlayer connection conductor V2.
  • the plurality of conductors 21, 22, 23, 24 and the plurality of electrodes P1, P2, P3, P4 are conductor patterns such as a Cu foil, for example.
  • the plurality of conductors 21, 22, 23, 24 and the plurality of electrodes P1, P2, P3, P4 correspond to the “second conductor” in the present invention.
  • the surface roughness (R11A) of the facing surface S11A of the first conductor (first main surface side conductor 1A) is larger than the smallest surface roughness (R21) of the surfaces of the second conductor, It is not less than the largest surface roughness (R22) of the surfaces of the two conductors (R11A ⁇ R22> R21).
  • the first conductor first main surface side conductor 1A
  • the second conductor (conductors 23, 24) are connected. That is, the first conductor and the second conductor are electrically connected and thermally connected.
  • the state in which the first conductor and the second conductor are “electrically connected” means that the first conductor and the second conductor are directly or indirectly connected, and the first conductor and the second conductor are connected to each other.
  • the state in which the first conductor and the second conductor are “thermally connected” means that the first conductor and the second conductor are directly or indirectly connected, and the first conductor and the second conductor
  • the state in which heat exchange takes place between That is, not only when the first conductor and the second conductor are in direct contact with each other, the first conductor and the second conductor are interposed via a member having a higher thermal conductivity than the insulating base material layer forming the laminate. Are also included in a state where the first conductor and the second conductor are “thermally connected”.
  • the multilayer substrate 101 according to this embodiment has the following effects.
  • the first conductor (first main surface side conductor 1A) is disposed between the first main surface S1 of the IC 31 and the resin base material layer (insulating base material layer 12a).
  • the first conductor functions as a shield for shielding noise, noise radiated from the IC 31 to the outside can be suppressed. Also, noise from outside the IC 31 is shielded by the first conductor. Further, this configuration increases the heat dissipation effect by the first conductor.
  • the surface roughness of the facing surface S11A of the first conductor facing the first main surface S1 of the IC 31 is the most of the surface roughness of the surface of the second conductor other than the first conductor. More than a large surface roughness.
  • the surface roughness of the facing surface S11A of the first conductor is set to be equal to or greater than the surface roughness of the one main surface of the second conductor.
  • the first conductor and the first main body of the IC 31 are formed at the time of forming the laminated body 10A. Excessive resin inflow to and from the surface S1 is suppressed. Therefore, a decrease in the heat dissipation effect and a decrease in the electromagnetic shielding effect due to an excessive inflow of resin between the first main surface S1 and the facing surface S11A of the IC 31 are suppressed.
  • the second conductor constitutes a circuit. Therefore, it is desirable that the surface roughness of the surface of the second conductor is smaller than the surface roughness of the surface of the first conductor in order to reduce the conductor loss.
  • the second conductor can be made difficult to peel from the insulating base material layer due to the anchor effect (or anchoring effect). Therefore, the surface roughness (R22) of the one main surface of the second conductor may be larger than the surface roughness (R21) of the other main surface of the second conductor (R22> R21).
  • the multilayer substrate 101 according to the present embodiment has a structure in which the IC 31 is accommodated in the laminated body 10A and the four sides of the IC 31 are covered with the “insulating resin” in the present invention.
  • the mechanical strength of the IC 31 is increased. Also, with this configuration, the reliability of electrical connection between the conductor in the laminated body 10A and the IC 31 is increased.
  • the first conductor (first main surface side conductor 1A) is electrically and thermally connected to the second conductor (conductors 23, 24).
  • the ground potential of the first conductor is stabilized, and as a result, the shielding effect of the first conductor is enhanced. Also, with this configuration, heat generated from the IC 31 during operation can be easily radiated to the outside of the multilayer substrate.
  • FIG. 3 is a cross-sectional view sequentially illustrating the manufacturing process of the multilayer substrate 101.
  • description will be made with a manufacturing process in one piece (one chip), but an actual manufacturing process of a multilayer substrate is performed in a collective substrate state. The same applies to each of the sectional views showing the subsequent manufacturing steps.
  • an IC 31 and a first main surface side conductor 1A (first conductor) are prepared.
  • the IC 31 has a first main surface S1 and a second main surface S2 that face each other.
  • the IC 31 is, for example, a microprocessor chip or an IC chip.
  • the first main surface side conductor 1A is a conductor flat plate having a rectangular plane shape having a facing surface S11A.
  • the first main surface side conductor 1A is a flat plate made of Cu, for example.
  • the surface S11A of the first main surface side conductor 1A is roughened by, for example, a sandblaster method, a plasma method, a plating method, an etching method, or the like.
  • insulating base material layers 11a, 12a, 13a, 14a, 15a are prepared.
  • the insulating base layers 12a and 14a are made of a resin member that exhibits fluidity when a laminated body to be described later is formed (at the time of heating and pressing).
  • the insulating base layers 11a, 13a, and 15a are, for example, thermosetting resin sheets mainly made of epoxy resin.
  • the insulating base layers 12a and 14a are prepregs of a thermosetting resin in a semi-cured state using, for example, an epoxy resin as a main material.
  • a plurality of conductors 21, 22, 23, and 24 and a plurality of electrodes P1, P2, P3, and P4 are formed on the plurality of insulating base material layers 11a, 12a, 13a, 14a, and 15a, respectively.
  • a metal foil for example, Cu foil
  • the metal foil is patterned by photolithography, whereby an electrode is formed on the insulating base material layer 11a.
  • P1 and P2 are formed, conductors 23 and 24 are formed on the insulating base layer 13a, and conductors 21 and 22 are formed on the insulating base layer 15a.
  • a metal foil (for example, Cu foil) is laminated on the other main surface of the insulating base layer 15a, and the metal foil is patterned by photolithography, thereby forming electrodes P3 and P4 on the insulating base layer 15a.
  • interlayer connection conductors V1 and V2 are formed on the insulating base material layer 14a.
  • the interlayer connection conductors V1 and V2 are provided with a conductive paste containing one or more of Cu, Ag, Sn, Ni, Mo, etc. or an alloy thereof after providing a through hole in the insulating base layer 14a with a laser or the like. And is cured by subsequent heating and pressing. Therefore, the interlayer connection conductors V1 and V2 are made of a material having a melting point (melting temperature) lower than the temperature at the time of subsequent heating and pressurization.
  • an opening CP1 is formed in the insulating base material layer 13a.
  • the opening CP1 is a through hole whose planar shape is matched to the planar shape of the IC 31.
  • the opening CP1 is formed by, for example, laser processing. Alternatively, the opening CP1 may be formed by punching or the like by punching.
  • the insulating base layers 15a, 14a, 13a, the first main surface side conductor 1A, and the insulating base layers 12a, 11a are laminated in this order.
  • the opposing surface S11A of the first main surface side conductor 1A is disposed so as to oppose the first main surface S1 of the IC 31.
  • the IC 31 is housed in a cavity formed by the opening CP1 of the insulating base layer 13a and the insulating base layers 12a and 14a.
  • the edge of the cavity (see the edges CE1 and CE2 shown in (2) in FIG. 3) is viewed from the stacking direction (Z-axis direction) of the plurality of insulating base layers.
  • the conductors (first conductor and second conductor) do not overlap. That is, the edge of the cavity viewed from the Z-axis direction is not covered with the conductor.
  • the laminated body 10A is formed by heating and pressurizing the laminated insulating base material layers 11a, 12a, 13a, 14a, and 15a.
  • a part of the insulating base layers 12a, 13a, and 14a (“insulating resin” in the present invention) flows into the cavity, and the IC 31 is covered with the insulating resin. Is called.
  • the conductors (the first conductor and the second conductor) do not overlap each other when the edge of the cavity is viewed from the Z-axis direction.
  • the flowing insulating resin (part of the insulating base material layer 14a and the like) easily flows from the edge of the cavity during heating and pressurization when forming the laminated body 10A, and a gap is generated due to insufficient inflow of the insulating resin. Is suppressed. Accordingly, it is difficult to cause improper fixing of the IC 31 accommodated in the inside (cavity) of the laminated body 10A.
  • some insulating resin may flow between the first main surface side conductor 1A and the IC 31.
  • connection failure conduction failure due to improper fixing of the IC 31 is suppressed.
  • the multilayer substrate 101 is obtained by separating the aggregate substrate into individual pieces.
  • Second Embodiment the example of the multilayer substrate provided with the laminated body which consists of thermoplastic resins is shown.
  • FIG. 4 is a perspective view of the multilayer substrate 102 according to the second embodiment.
  • 5 is a cross-sectional view taken along the line BB in FIG.
  • the multilayer substrate 102 includes a multilayer body 10B, an IC 31 housed in the multilayer body 10B, a first main surface side conductor 1A, a second main surface side conductor 1B, a plurality of conductors 21, 22, 23, 24, and a plurality of electrodes.
  • P1, P2, P3, P4, a plurality of interlayer connection conductors V1, V2, V3, V4, etc. are provided.
  • the laminated body 10B is a rectangular parallelepiped made of a thermoplastic resin.
  • the laminated body 10B is formed by laminating a plurality of insulating base material layers 11b, 12b, 13b, 14b, 15b, and 16b.
  • Each of the plurality of insulating base material layers 11b, 12b, 13b, 14b, 15b, and 16b has a rectangular planar outer shape, and is a sheet mainly made of a liquid crystal polymer, for example.
  • the insulating base material layers 11b, 12b, 13b, 14b, 15b, and 16b are insulating base material layers made of the “insulating resin” in the present invention.
  • the first main surface side conductor 1A is a conductor pattern having a rectangular planar shape housed in the multilayer body 10B.
  • the first main surface side conductor 1A has a facing surface S11A that faces the first main surface S1 of the IC 31, and is disposed between the first main surface S1 and the insulating base layer 12b.
  • 1 A of 1st main surface side conductors are conductor patterns, such as Cu foil, for example.
  • the second main surface side conductor 1B is a conductor pattern having a rectangular planar shape housed in the multilayer body 10B.
  • the second main surface side conductor 1B has a facing surface S11B that opposes the second main surface S2 of the IC 31, and is disposed between the second main surface S2 and the insulating base material layer 15b.
  • the second main surface side conductor 1B is a conductor pattern such as a Cu foil.
  • first main surface side conductor 1A and the second main surface side conductor 1B correspond to the “first conductor” in the present invention.
  • the plurality of conductors 21, 22, 23, 24 and the plurality of electrodes P1, P2, P3, P4 are conductors formed in the multilayer body 10B.
  • the plurality of conductors 21, 22, 23, and 24 are conductor patterns formed inside the multilayer body 10B.
  • the conductor 23 is “electrically or thermally” connected to the first main surface side conductor 1A via the interlayer connection conductor V3.
  • the conductor 24 is “electrically or thermally” connected to the first main surface side conductor 1A via the interlayer connection conductor V4.
  • the configurations of the conductors 21, 22 and the plurality of electrodes P1, P2, P3, P4 are substantially the same as the conductors 21, 22 and the plurality of electrodes P1, P2, P3, P4 described in the first embodiment. .
  • the plurality of conductors 21, 22, 23, 24 and the plurality of electrodes P1, P2, P3, P4 correspond to the “second conductor” in the present invention.
  • the surface roughness (R11A) of the facing surface S11A of the first main surface side conductor 1A is larger than the smallest surface roughness (R21) of the surfaces of the second conductor, and the surface roughness of the second conductor is larger.
  • the surface roughness is greater than or equal to the largest surface roughness (R22) (R11A ⁇ R22> R21).
  • the surface roughness (R11B) of the facing surface S11B of the second main surface side conductor 1B is larger than the smallest surface roughness (R21) of the surfaces of the second conductor, It is more than the largest surface roughness (R22) among the surfaces (R11B ⁇ R22> R21).
  • the multilayer substrate 102 according to the present embodiment has the following effects in addition to the effects described in the first embodiment.
  • the first main surface side conductor 1A is connected to the interlayer connection conductors V3 and V4. With this configuration, the displacement of the first conductor (first main surface side conductor 1A) during the formation of the multilayer body 10B is suppressed.
  • the multilayer substrate 102 further includes a second main surface side conductor 1B disposed between the second main surface S2 of the IC 31 and the insulating base layer 15b.
  • the multilayer substrate 102 according to this embodiment is manufactured by, for example, the following manufacturing method.
  • FIG. 6 is a cross-sectional view sequentially illustrating the manufacturing process of the multilayer substrate 102.
  • an IC 31 and a plurality of insulating base layers 11b, 12b, 13b, 14b, 15b, and 16b are prepared.
  • the IC 31 is the same as the IC 31 described in the first embodiment.
  • the plurality of insulating base layers 11b, 12b, 13b, 14b, 15b, and 16b are sheets mainly made of a liquid crystal polymer, for example.
  • interlayer connection conductors V3 and V4 are formed on the insulating base material layer 13b, and interlayer connection conductors V1 and V2 are formed on the insulating base material layer 15b.
  • Interlayer connection conductors V3 and V4 are provided with a conductive paste containing one or more of Cu, Ag, Sn, Ni, Mo, etc. or an alloy thereof after providing a through-hole with a laser or the like in the insulating base layer 13b. And is cured by subsequent heating and pressing.
  • Interlayer connection conductors V1 and V2 are provided with a conductive paste containing one or more of Cu, Ag, Sn, Ni, Mo, etc. or an alloy thereof after providing a through hole in the insulating base layer 15b with a laser or the like. And is cured by subsequent heating and pressing.
  • Two main surface side conductors 1B are formed.
  • a metal foil for example, Cu foil
  • the metal foil is patterned by photolithography, so that the electrodes P1 and P1 are formed on the insulating base material layer 11b.
  • P2 is formed, and the second main surface side conductor 1B is formed on the insulating base material layer 15b.
  • a metal foil (for example, Cu foil) is laminated on the other main surface of the insulating base material layers 12b, 13b, 15b, and 16b, and the metal foil is patterned by photolithography, whereby the conductor 23 is provided on the insulating base material layer 12b. , 24, the first main surface side conductor 1A is formed on the insulating base material layer 13b, the conductors 21 and 22 are formed on the insulating base material layer 15b, and the electrodes P3 and P4 are formed on the insulating base material layer 16b. .
  • the facing surface S11A of the first main surface side conductor 1A and the facing surface S11B of the second main surface side conductor 1B are roughened by, for example, a sandblaster method, a plasma method, a plating method, an etching method, or the like. .
  • an opening CP1 is formed in the insulating base material layer 14b.
  • the opening CP1 is a through hole whose planar shape is matched to the planar shape of the IC 31.
  • the insulating base layers 16b, 15b, 14b, 13b, 12b, and 11b are laminated in this order.
  • the opposing surface S11A of the first main surface side conductor 1A is disposed so as to oppose the first main surface S1 of the IC 31, and the opposing surface S11B of the second main surface side conductor 1B is the second main surface of the IC 31. It arrange
  • the IC 31 is accommodated in a cavity formed by the opening CP1 of the insulating base material layer 14b and the insulating base material layers 13b and 15b.
  • the edge of the cavity (see the edges CE1, CE2, CE3, and CE4 shown in (2) in FIG. 6) has a stacking direction (Z-axis) of a plurality of insulating base layers. As viewed from the direction, the conductors (first conductor and second conductor) do not overlap. That is, the edge of the cavity viewed from the Z-axis direction is not covered with the conductors (first conductor and second conductor).
  • the laminated body 10B is formed by heating and pressurizing the laminated insulating base material layers 11b, 12b, 13b, 14b, 15b, and 16b.
  • the laminate 10B a part of the insulating base layers 13b, 14b, and 15b (“insulating resin” in the present invention) flows into the cavity, and the IC 31 is covered with the insulating resin. Is called.
  • the edges of the cavities do not overlap with the conductors (first conductor and second conductor) when viewed from the Z-axis direction.
  • the flowing insulating resin part of the insulating base material layer
  • the fixing failure of the IC 31 housed in the laminated body 10B is unlikely to occur.
  • the multilayer substrate 102 is obtained by separating the aggregate substrate into individual pieces.
  • Third Embodiment an example of a multilayer substrate manufactured by a manufacturing process different from that of the second embodiment is shown.
  • FIG. 7 is a perspective view of the multilayer substrate 103 according to the third embodiment. 8 is a cross-sectional view taken along the line CC in FIG.
  • the multilayer substrate 103 includes a laminated body 10C, an IC 31 housed in the laminated body 10C, a first main surface side conductor 1A, a plurality of conductors 21, 22, a plurality of electrodes P1, P2, P3, P4, and a plurality of interlayer connections. Conductors V1, V2, etc. are provided.
  • the laminated body 10C is a rectangular parallelepiped made of a thermoplastic resin.
  • the laminated body 10C is formed by laminating a plurality of insulating base material layers 11c, 12c, 13c, 14c, and 15c.
  • Each of the plurality of insulating base layers 11c, 12c, 13c, 14c, and 15c has a rectangular planar outer shape, and is, for example, a sheet mainly made of a liquid crystal polymer.
  • the insulating base material layers 11c, 12c, 13c, 14c, and 15c are insulating base material layers made of the “insulating resin” in the present invention.
  • the configuration of the first main surface side conductor 1A is substantially the same as the first main surface side conductor 1A described in the second embodiment.
  • the first main surface side conductor 1A corresponds to the “first conductor” in the present invention.
  • the plurality of conductors 21 and 22 and the plurality of electrodes P1, P2, P3, and P4 are conductors formed in the multilayer body 10C.
  • the configurations of the conductors 21, 22 and the plurality of electrodes P1, P2, P3, P4 are substantially the same as the conductors 21, 22 and the plurality of electrodes P1, P2, P3, P4 described in the second embodiment. .
  • the plurality of conductors 21 and 22 and the plurality of electrodes P1, P2, P3, and P4 correspond to the “second conductor” in the present invention.
  • the surface roughness (R11A) of the facing surface S11A of the first main surface side conductor 1A is larger than the smallest surface roughness (R21) of the surfaces of the second conductor, and the surface roughness of the second conductor is larger.
  • the surface roughness is greater than or equal to the largest surface roughness (R22) (R11A ⁇ R22> R21).
  • the multilayer substrate 103 according to this embodiment is manufactured by, for example, the following manufacturing method.
  • FIG. 9 is a cross-sectional view sequentially illustrating the manufacturing process of the multilayer substrate 103.
  • an IC 31 and a plurality of insulating base material layers 11c, 12c, 13c, 14c, and 15c are prepared.
  • the IC 31 is the same as the IC 31 described in the first embodiment.
  • the plurality of insulating base layers 11c, 12c, 13c, 14c, and 15c are sheets mainly made of a liquid crystal polymer, for example.
  • interlayer connection conductors V1 and V2 are formed on the insulating base material layer 14c.
  • the plurality of conductors 21 and 22, the plurality of electrodes P1, P2, P3, and P4, and the first main surface side conductor 1A are respectively formed on the plurality of insulating base material layers 11c, 13c, and 15c.
  • a metal foil for example, Cu foil
  • the metal foil is laminated on one main surface of the insulating base material layer 11c, and the metal foil is patterned by photolithography, so that the electrodes P1 and P2 are formed on the insulating base material layer 11c.
  • a metal foil for example, Cu foil
  • the first main surface side conductor 1A is formed on the insulating base material layer 13c.
  • the first main surface side conductor 1A is formed on one main surface of the insulating base material layer 13c so that the roughened facing surface S11A side opposes one main surface of the insulating base material layer 13c. Furthermore, a metal foil (for example, Cu foil) is laminated on the other main surface of the insulating base layers 14c and 15c, and the conductors 21 and 22 are formed on the insulating base layer 14c by patterning the metal foil by photolithography. Then, the electrodes P3 and P4 are formed on the insulating base material layer 15c.
  • a metal foil for example, Cu foil
  • an opening CP1 is formed in the insulating base material layer 13c.
  • the opening CP1 is a through hole whose planar shape is matched to the planar shape of the IC 31.
  • the opening CP1 is formed, for example, by etching with a laser or the like from the other main surface side of the insulating base material layer 13c. Thereby, the opposing surface S11A of the first main surface side conductor 1A is exposed.
  • the insulating base layers 15c, 14c, 13c, 12c, and 11c are laminated in this order.
  • the opposing surface S11A of the first main surface side conductor 1A is disposed so as to oppose the first main surface S1 of the IC 31.
  • the IC 31 is housed in a cavity formed by the opening CP1 of the insulating base layer 13c and the insulating base layers 12c and 14c.
  • the opposing surface S11A of the first main surface side conductor 1A having a large surface roughness is exposed in the cavity, so that the first main surface S1 of the IC 31 and the first main surface side conductor are formed when the multilayer body is formed.
  • the inflow of the resin between the facing surface S11A of 1A is suppressed. Therefore, a decrease in the heat dissipation effect is suppressed, and a decrease in the electromagnetic shielding effect is suppressed.
  • a portion of the facing surface S11A that is not exposed is laminated (insulated) by an anchor effect (or anchoring effect) when the laminated body is formed. Bonded to the substrate layer 13c) with high bonding strength.
  • the laminated body 10C is formed by heating and pressurizing the laminated insulating base material layers 11c, 12c, 13c, 14c, and 15c.
  • the laminated body 10C is formed (at the time of heating and pressing), a part of the insulating base layers 12c, 13c, and 14c (“insulating resin” in the present invention) flows into the cavity, and the IC 31 is covered with the insulating resin. Is called.
  • the multilayer substrate 103 is obtained by separating into individual pieces from the aggregate substrate.
  • the laminated body showed the example which is a rectangular parallelepiped shape, it is not limited to this structure.
  • the planar shape of the laminate can be changed as appropriate within the range where the functions and effects of the present invention are exhibited, and may be, for example, a polygon, a circle, an ellipse, an L shape, a crank shape, a T shape, a Y shape, or the like.
  • a multilayer substrate provided with a laminate formed by laminating five or six insulating base layers is shown, but the present invention is not limited to this configuration.
  • the number of insulating base material layers forming the laminate can be changed as appropriate within the range where the functions and effects of the present invention are exhibited.
  • the other surface located on the opposite side of the opposing surface (S11A, S11B) of the first conductor (for example, the other surface S12A, the second main surface of the first main surface side conductor 1A shown in FIGS. 2, 5, 8 and the like).
  • the surface roughness (R12) of the other surface S12B of the surface-side conductor 1B can be changed as appropriate within the range where the operation and effect of the present invention are exhibited. That is, the surface roughness (R12) of the other surface of the first conductor may be equal to or greater than the surface roughness (R11A, R11B) of the opposing surface (R12 ⁇ R11A, R12 ⁇ 11B), and the surface roughness of the opposing surface. It may be as follows (R12 ⁇ R11A, R12 ⁇ R11B).
  • substrate with which electrode P1, P2, P3, P4 was each formed in 1st surface VS1 and 2nd surface VS2 of a laminated body was shown, it is limited to this structure. Is not to be done.
  • the electrodes P1, P2, P3, and P4 may be formed on either the first surface VS1 or the second surface VS2 of the multilayer body.
  • an example in which the number of electrodes is four has been described. However, the number of electrodes can be appropriately changed according to a circuit formed in the stacked body.
  • the electrodes P1, P2, P3, P4 and the first conductor are shown as rectangular in shape.
  • the present invention is not limited to this configuration.
  • the planar shape of the electrode and the first conductor can be changed as appropriate within the range where the functions and effects of the present invention are exhibited, and may be, for example, a square, a polygon, a circle, an ellipse, an L shape, a T shape, or the like.
  • the electrode is not essential in the multilayer substrate of the present invention.
  • IC 10A, 10B, 10C ... laminates 11a, 11b, 11c, 12a, 12b, 12c, 13a, 13b, 13c, 14a, 14b, 14c, 15a, 15b, 15c, 16b ... insulating base material layers 101, 102, 103 ... Multilayer board

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

多層基板（１０１）は、複数の絶縁基材層（１１ａ，１２ａ，１３ａ，１４ａ，１５ａ）を積層してなる積層体（１０Ａ）、積層体（１０Ａ）に収納される（ＩＣ３１）、積層体（１０Ａ）に収納される第１導体（第１主面側導体（１Ａ））、積層体（１０Ａ）に形成される第２導体（導体（２１，２２）等）を備える。ＩＣ３１は、主表面（第１主面（Ｓ１））を有する。ＩＣ３１の外面は、積層体（１０Ａ）形成時に流動性を示す絶縁樹脂に覆われる。第１導体は、第１主面（Ｓ１）に対向する対向面（Ｓ１１Ａ）を有し、第１主面（Ｓ１）と絶縁基材層（１２ａ）との間に配置される。対向面（Ｓ１１Ａ）の表面粗さ（Ｒ１１Ａ）は、第２導体の表面の表面粗さのうち最も小さな表面粗さ（Ｒ２１）よりも大きく、第２導体の表面の表面粗さのうち最も大きな表面粗さ（Ｒ２２）以上である（Ｒ１１Ａ≧Ｒ２２＞Ｒ２１）。

Description

多層基板
　本発明は、多層基板に関し、特に絶縁基材層からなる積層体と、積層体の内部に収納されるＩＣとを備える多層基板に関する。
　従来、複数の絶縁基材層を積層してなる積層体の内部にキャビティを設けて、上記キャビティにＩＣを収納した構造の多層基板が知られている。例えば特許文献１には、電磁ノイズに対するＩＣのシールドやＩＣから生じた熱の放熱のため、積層体の内部に収納したＩＣの近傍に導体を配置した構造の多層基板が開示されている。
特開２００４－１３４６６９号公報
　なお、上記の多層基板では、ＩＣとの電気的接続の信頼性やＩＣの機械的強度を高めるため、ＩＣが収納されたキャビティ内に樹脂を流入させてＩＣを固定することがある。
　しかし、ＩＣと導体との間に多量の樹脂が流入してしまうと、導体による放熱効果や電磁遮蔽の効果が得られない虞がある。
　本発明の目的は、積層体にＩＣを収納する構成において、ＩＣに近接する第１導体とＩＣとの間への樹脂の過剰な流入を抑制することにより、第１導体による放熱効果や電磁遮蔽効果を高めた多層基板を提供することにある。
（１）本発明の多層基板は、
　形成時に流動性を示す絶縁樹脂を有し、複数の絶縁基材層を積層してなる積層体と、
　主表面を有し、外面の少なくとも一部が前記絶縁樹脂に覆われ、前記積層体の内部に収納されるＩＣと、
　前記主表面に対向する対向面を有し、前記主表面と前記絶縁基材層との間に配置され、前記積層体の内部に収納される第１導体と、
　前記積層体に形成される、前記第１導体以外の第２導体と、
　を備え、
　前記対向面の表面粗さは、前記第２導体の表面の表面粗さのうち最も小さな表面粗さよりも大きく、前記第２導体の表面の表面粗さのうち最も大きな表面粗さ以上であることを特徴とする。
　この構成では、第１導体がノイズを遮蔽するシールドとして機能するため、ＩＣから外部へ放射されるノイズを抑制できる。また、第１導体によって、ＩＣに対する外部からのノイズが遮蔽される。さらに、この構成により、第１導体による放熱効果が高まる。
　また、この構成では、第１導体の対向面の表面粗さを第２導体の一方主面の表面粗さ以上にすることにより、積層体の形成時において、第１導体とＩＣの第１主面との間への過剰な樹脂の流入が抑制される。そのため、ＩＣの第１主面と対向面との間への過剰な樹脂の流入に起因する、放熱効果の低下や電磁遮蔽効果の低下は抑制される。
　なお、第２導体は回路を構成する。したがって、第２導体の表面の表面粗さは、導体損を低減するために、第１導体の表面よりも小さいことが望ましい。そして、第２導体の一方主面の表面粗さを大きくすることで、アンカー効果（または投錨効果）により、第２導体を絶縁基材層から剥離し難くできる。すなわち、第２導体の一方主面の表面粗さは、第２導体の他方主面の表面粗さよりも大きくすることがある。
（２）上記（１）において、前記主表面は、第１主面と、前記第１主面に対向する第２主面と、を有し、前記第１導体は、前記第１主面と前記絶縁基材層との間に配置される第１主面側導体と、前記第２主面と前記絶縁基材層との間に配置される第２主面側導体と、を有することが好ましい。この構成により、第１主面側導体のみを備える多層基板と比較して、第１導体による放熱効果および電磁遮蔽効果はさらに高まる。
（３）上記（１）または（２）において、前記第１導体と前記第２導体とは、電気的または熱的に接続されることが好ましい。この構成により、第１導体のグランド電位が安定し、結果的に第１導体のシールド効果が高まる。また、この構成により、動作時にＩＣから生じた熱を、多層基板の外部に放熱しやすくできる。
（４）上記（３）において、前記第１導体と前記第２導体とは、層間接続導体を介して接続されていてもよい。
（５）上記（１）から（４）のいずれかにおいて、前記複数の絶縁基材層は、それぞれ熱可塑性樹脂からなることが好ましい。この構成により、実装状態に合わせて形状を容易に塑性加工が可能な多層基板を実現できる。
　積層体を形成する際に絶縁樹脂は流動し、ＩＣ周辺に絶縁樹脂が流入しやすいため、ＩＣの固定不良は生じ難いが、一方で、ＩＣに近接して配置した第１導体とＩＣとの間には過剰な樹脂の流入が起こりやすい。本発明によれば、ＩＣと第１導体との間への過剰な樹脂の流入が抑制されるため、第１導体による放熱効果や電磁遮蔽効果を高めた多層基板を実現できる。
図１は第１の実施形態に係る多層基板１０１の斜視図である。 図２は、図１におけるＡ－Ａ断面図である。 図３は、多層基板１０１の製造工程を順に示す断面図である。 図４は第２の実施形態に係る多層基板１０２の斜視図である。 図５は、図４におけるＢ－Ｂ断面図である。 図６は、多層基板１０２の製造工程を順に示す断面図である。 図７は第３の実施形態に係る多層基板１０３の斜視図である。 図８は、図７におけるＣ－Ｃ断面図である。 図９は、多層基板１０３の製造工程を順に示す断面図である。
　以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
　《第１の実施形態》
　図１は第１の実施形態に係る多層基板１０１の斜視図である。図２は、図１におけるＡ－Ａ断面図である。図２において、第１導体（第１主面側導体１Ａ）の厚みおよび表面粗さは誇張して図示している。また、図２において、第２導体の厚みおよび表面粗さは誇張して図示している。このことは、以降に示す各断面図でも同様である。
　多層基板１０１は、積層体１０Ａ、ＩＣ３１、第１主面側導体１Ａ、複数の導体２１，２２，２３，２４、複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４、複数の層間接続導体Ｖ１，Ｖ２等を備える。
　積層体１０Ａは、熱硬化性樹脂製の直方体であり、第１面ＶＳ１および第１面ＶＳ１に対向する第２面ＶＳ２を有する。積層体１０Ａは、複数の絶縁基材層１１ａ，１２ａ，１３ａ，１４ａ，１５ａを積層して形成される。複数の絶縁基材層１１ａ，１２ａ，１３ａ，１４ａ，１５ａは、それぞれ平面外形が矩形である熱硬化性樹脂の平板である。絶縁基材層１１ａ，１３ａ，１５ａは、例えばエポキシ樹脂を主材料とする樹脂シートである。絶縁基材層１２ａ，１４ａは、例えばエポキシ樹脂を主材料とする、半硬化状態のプリプレグ樹脂シートである。
　本実施形態では、絶縁基材層１２ａ，１４ａが、本発明における「絶縁樹脂」で構成された絶縁基材層である。本発明における「絶縁樹脂」は、後に詳述するように、積層体１０Ａの形成時に流動性を示す樹脂部材である。
　ＩＣ３１は、互いに対向する第１主面Ｓ１および第２主面Ｓ２を有し、積層体１０Ａの内部に収納されている。ＩＣ３１の外面の少なくとも一部は、本発明における「絶縁樹脂」に覆われる。具体的には、ＩＣ３１は、図２に示すように、ほぼ全ての外面が本発明における「絶縁樹脂」によって覆われている。ＩＣ３１は、例えばマイクロプロセッサチップやＩＣチップである。
　本実施形態では、ＩＣ３１の第１主面Ｓ１および第２主面Ｓ２が本発明における「主表面」に相当する。
　第１主面側導体１Ａは、積層体１０Ａの内部に収納される平面形状が矩形の導体平板である。第１主面側導体１Ａは、第１主面Ｓ１に対向する対向面Ｓ１１Ａを有し、第１主面Ｓ１と絶縁基材層１２ａとの間に配置される。第１主面側導体１Ａは、例えばＣｕ等の平板である。
　本実施形態では、第１主面側導体１Ａが本発明における「第１導体」に相当する。
　複数の導体２１，２２，２３，２４および複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４は、積層体１０Ａに形成される導体である。具体的には、複数の導体２１，２２，２３，２４は、積層体１０Ａの内部に形成される導体パターンである。複数の電極Ｐ１，Ｐ２は、積層体１０Ａの第１面ＶＳ１に形成される、平面形状が矩形の導体パターンであり、複数の電極Ｐ３，Ｐ４は、積層体１０Ａの第２面ＶＳ２に形成される、平面形状が矩形の導体パターンである。導体２１は、層間接続導体Ｖ１を介してＩＣ３１の入出力端子に接続され、導体２２は、層間接続導体Ｖ２を介してＩＣ３１の入出力端子に接続される。複数の導体２１，２２，２３，２４および複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４は、例えばＣｕ箔等の導体パターンである。
　本実施形態では、複数の導体２１，２２，２３，２４および複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４が本発明における「第２導体」に相当する。
　本実施形態では、第１導体（第１主面側導体１Ａ）の対向面Ｓ１１Ａの表面粗さ（Ｒ１１Ａ）は、第２導体の表面のうち最も小さな表面粗さ（Ｒ２１）よりも大きく、第２導体の表面のうち最も大きな表面粗さ（Ｒ２２）以上である（Ｒ１１Ａ≧Ｒ２２＞Ｒ２１）。
　また、本実施形態では、図２に示すように、第１導体（第１主面側導体１Ａ）と第２導体（導体２３，２４）とが接続されている。すなわち、第１導体と第２導体とは、電気的に接続され、且つ、熱的に接続されている。
　ここで、第１導体と第２導体とが「電気的に接続されている」状態とは、第１導体と第２導体とが直接的にまたは間接的に接続され、第１導体と第２導体とが通電している状態を言う。また、第１導体と第２導体とが「熱的に接続されている」状態とは、第１導体と第２導体とが直接的または間接的に接続され、第１導体と第２導体との間で熱交換が行われる状態を言う。すなわち、第１導体と第２導体とが直接接触している場合だけでなく、第１導体と第２導体とが、積層体を形成する絶縁基材層よりも熱伝導率の高い部材を介して接続されている場合も、第１導体と第２導体とが「熱的に接続されている」状態に含まれる。
　本実施形態に係る多層基板１０１によれば、次のような効果を奏する。
（ａ）本実施形態では、第１導体（第１主面側導体１Ａ）がＩＣ３１の第１主面Ｓ１と樹脂基材層（絶縁基材層１２ａ）との間に配置される。この構成では、第１導体がノイズを遮蔽するシールドとして機能するため、ＩＣ３１から外部へ放射されるノイズを抑制できる。また、第１導体によって、ＩＣ３１に対する外部からのノイズが遮蔽される。さらに、この構成により、第１導体による放熱効果が高まる。
（ｂ）また、本実施形態では、ＩＣ３１の第１主面Ｓ１に対向する第１導体の対向面Ｓ１１Ａの表面粗さは、第１導体以外の第２導体の表面の表面粗さのうち最も大きな表面粗さ以上である。この構成では、第１導体の対向面Ｓ１１Ａの表面粗さを第２導体の一方主面の表面粗さ以上にすることにより、積層体１０Ａの形成時において、第１導体とＩＣ３１の第１主面Ｓ１との間への過剰な樹脂の流入が抑制される。そのため、ＩＣ３１の第１主面Ｓ１と対向面Ｓ１１Ａとの間への過剰な樹脂の流入に起因する、放熱効果の低下や電磁遮蔽効果の低下は抑制される。
　なお、第２導体は回路を構成する。したがって、第２導体の表面の表面粗さは、導体損を低減するために、第１導体の表面の表面粗さよりも小さいことが望ましい。但し、第２導体の表面の表面粗さを大きくすることで、アンカー効果（または投錨効果）により、第２導体を絶縁基材層から剥離し難くできる。そのため、第２導体の一方主面の表面粗さ（Ｒ２２）は、第２導体の他方主面の表面粗さ（Ｒ２１）よりも大きくすることがある（Ｒ２２＞Ｒ２１）。
（ｃ）本実施形態に係る多層基板１０１は、ＩＣ３１が積層体１０Ａの内部に収納され、ＩＣ３１の四方が本発明における「絶縁樹脂」で覆われる構造である。この構成では、ＩＣ３１が積層体１０Ａの外部に露出していないため、ＩＣ３１の機械的強度が高まる。また、この構成により、積層体１０Ａ内の導体とＩＣ３１との間の電気的な接続信頼性が高まる。
（ｄ）本実施形態では、第１導体（第１主面側導体１Ａ）が第２導体（導体２３，２４）に電気的および熱的に接続されている。このように、第１導体を他の導体（第２導体）に導通させることにより、第１導体のグランド電位が安定し、結果的に第１導体のシールド効果が高まる。また、この構成により、動作時にＩＣ３１から生じた熱を、多層基板の外部に放熱しやすくできる。
　本実施形態に係る多層基板１０１は、例えば次に示す製造方法によって製造される。図３は、多層基板１０１の製造工程を順に示す断面図である。なお、図３では、説明の都合上個片（ワンチップ）での製造工程で説明するが、実際の多層基板の製造工程は集合基板状態で行われる。このことは、以降の製造工程を示す各断面図においても同様である。
　まず、図３中の（１）に示すように、ＩＣ３１、第１主面側導体１Ａ（第１導体）を準備する。
　ＩＣ３１は、互いに対向する第１主面Ｓ１および第２主面Ｓ２を有する。ＩＣ３１は、例えばマイクロプロセッサチップやＩＣチップである。第１主面側導体１Ａは、対向面Ｓ１１Ａを有する平面形状が矩形の導体平板である。第１主面側導体１Ａは例えばＣｕ等の平板である。第１主面側導体１Ａの対向面Ｓ１１Ａは、例えばサンドブラスタ法、プラズマ法、めっき法、エッチング法等によって、表面が粗面化されている。
　また、複数の絶縁基材層１１ａ，１２ａ，１３ａ，１４ａ，１５ａを準備する。絶縁基材層１２ａ，１４ａは、後に示す積層体の形成時（加熱加圧時）に流動性を示す樹脂部材で構成されている。絶縁基材層１１ａ，１３ａ，１５ａは、例えばエポキシ樹脂を主材料とする熱硬化性樹脂のシートである。絶縁基材層１２ａ，１４ａは、例えばエポキシ樹脂を主材料とする、半硬化状態の熱硬化性樹脂のプリプレグである。
　次に、複数の絶縁基材層１１ａ，１２ａ，１３ａ，１４ａ，１５ａに、複数の導体２１，２２，２３，２４、複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４をそれぞれ形成する。具体的には、絶縁基材層１１ａ，１３ａ，１５ａの一方主面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターンニングすることで、絶縁基材層１１ａに電極Ｐ１，Ｐ２を形成し、絶縁基材層１３ａに導体２３，２４を形成し、絶縁基材層１５ａに導体２１，２２を形成する。また、絶縁基材層１５ａの他方主面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターンニングすることで、絶縁基材層１５ａに電極Ｐ３，Ｐ４を形成する。
　また、絶縁基材層１４ａに、層間接続導体Ｖ１，Ｖ２を形成する。層間接続導体Ｖ１，Ｖ２は、絶縁基材層１４ａにレーザー等で貫通孔を設けた後、Ｃｕ，Ａｇ，Ｓｎ，Ｎｉ，Ｍｏ等のうち１以上もしくはそれらの合金を含む導電性ペーストを配設し、後の加熱加圧で硬化させることによって設けられる。そのため、層間接続導体Ｖ１，Ｖ２は、後の加熱加圧時の温度よりも融点（溶融温度）が低い材料とする。
　さらに、絶縁基材層１３ａには、開口ＣＰ１が形成される。開口ＣＰ１は、平面形状がＩＣ３１の平面形状に合わせた貫通孔である。開口ＣＰ１は、例えばレーザー加工等によって形成される。あるいは、開口ＣＰ１は、パンチング等によって型抜きして形成してもよい。
　次に、図３中の（２）に示すように、絶縁基材層１５ａ，１４ａ，１３ａ、第１主面側導体１Ａ、絶縁基材層１２ａ，１１ａの順に積層する。このとき、第１主面側導体１Ａの対向面Ｓ１１Ａは、ＩＣ３１の第１主面Ｓ１に対向するように配置される。また、ＩＣ３１は、絶縁基材層１３ａの開口ＣＰ１と絶縁基材層１２ａ，１４ａによって形成されるキャビティ内に収納される。なお、本実施形態では、キャビティの縁部（図３中の（２）に示す縁部ＣＥ１，ＣＥ２を参照。）には、複数の絶縁基材層の積層方向（Ｚ軸方向）から視て、導体（第１導体および第２導体）が重ならない。すなわち、Ｚ軸方向から視た上記キャビティの縁部は、導体で覆われていない。
　その後、図３中の（３）に示すように、積層した絶縁基材層１１ａ，１２ａ，１３ａ，１４ａ，１５ａを加熱加圧することにより、積層体１０Ａを形成する。積層体１０Ａの形成時（加熱加圧時）に、絶縁基材層１２ａ，１３ａ，１４ａの一部（本発明における「絶縁樹脂」）は、上記キャビティ内に流入し、ＩＣ３１は絶縁樹脂によって覆われる。上述したように、本実施形態では、キャビティの縁部が、Ｚ軸方向から視て、導体（第１導体および第２導体）が重ならない。そのため、積層体１０Ａを形成する際の加熱加圧時に、流動した絶縁樹脂（絶縁基材層１４ａ等の一部）がキャビティの縁部から流入しやすくなり、絶縁樹脂の流入不足による隙間の発生が抑制される。したがって、積層体１０Ａの内部（キャビティ）に収納されるＩＣ３１の固定不良は生じ難い。
　なお、第１主面側導体１ＡとＩＣ３１との間に多少の絶縁樹脂が流入してもよい。ＩＣ３１が絶縁樹脂で覆われることにより、ＩＣ３１の固定不良に起因した接続不良（導通不良）が抑制される。
　最後に、集合基板から個々の個片に分離して、多層基板１０１を得る。
　《第２の実施形態》
　第２の実施形態では、熱可塑性樹脂からなる積層体を備えた多層基板の例を示す。
　図４は第２の実施形態に係る多層基板１０２の斜視図である。図５は、図４におけるＢ－Ｂ断面図である。
　多層基板１０２は、積層体１０Ｂ、積層体１０Ｂの内部に収納されるＩＣ３１、第１主面側導体１Ａ、第２主面側導体１Ｂ、複数の導体２１，２２，２３，２４、複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４、複数の層間接続導体Ｖ１，Ｖ２，Ｖ３，Ｖ４等を備える。
　以下、第１の実施形態に係る多層基板１０１と異なる部分について説明する。
　積層体１０Ｂは、熱可塑性樹脂製の直方体である。積層体１０Ｂは、複数の絶縁基材層１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂ，１６ｂを積層して形成される。複数の絶縁基材層１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂ，１６ｂは、それぞれ平面外形が矩形であり、例えば液晶ポリマーを主材料とするシートである。
　本実施形態では、絶縁基材層１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂ，１６ｂが、本発明における「絶縁樹脂」で構成された絶縁基材層である。
　第１主面側導体１Ａは、積層体１０Ｂの内部に収納される平面形状が矩形の導体パターンである。第１主面側導体１Ａは、ＩＣ３１の第１主面Ｓ１に対向する対向面Ｓ１１Ａを有し、第１主面Ｓ１と絶縁基材層１２ｂとの間に配置される。第１主面側導体１Ａは、例えばＣｕ箔等の導体パターンである。
　第２主面側導体１Ｂは、積層体１０Ｂの内部に収納される平面形状が矩形の導体パターンである。第２主面側導体１Ｂは、ＩＣ３１の第２主面Ｓ２に対向する対向面Ｓ１１Ｂを有し、第２主面Ｓ２と絶縁基材層１５ｂとの間に配置される。第２主面側導体１Ｂは、例えばＣｕ箔等の導体パターンである。
　本実施形態では、第１主面側導体１Ａ，第２主面側導体１Ｂが本発明における「第１導体」に相当する。
　複数の導体２１，２２，２３，２４および複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４は、積層体１０Ｂに形成される導体である。複数の導体２１，２２，２３，２４は、積層体１０Ｂの内部に形成される導体パターンである。導体２３は、層間接続導体Ｖ３を介して第１主面側導体１Ａに「電気的または熱的に」接続される。導体２４は、層間接続導体Ｖ４を介して第１主面側導体１Ａに「電気的または熱的に」接続される。導体２１，２２および複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４の構成については、第１の実施形態で説明した導体２１，２２および複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４と実質的に同じである。
　本実施形態では、複数の導体２１，２２，２３，２４および複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４が本発明における「第２導体」に相当する。
　本実施形態では、第１主面側導体１Ａの対向面Ｓ１１Ａの表面粗さ（Ｒ１１Ａ）は、第２導体の表面のうち最も小さな表面粗さ（Ｒ２１）よりも大きく、第２導体の表面のうち最も大きな表面粗さ（Ｒ２２）以上である（Ｒ１１Ａ≧Ｒ２２＞Ｒ２１）。
　また、本実施形態では、第２主面側導体１Ｂの対向面Ｓ１１Ｂの表面粗さ（Ｒ１１Ｂ）は、第２導体の表面のうち最も小さな表面粗さ（Ｒ２１）よりも大きく、第２導体の表面のうち最も大きな表面粗さ（Ｒ２２）以上である（Ｒ１１Ｂ≧Ｒ２２＞Ｒ２１）。
　本実施形態に係る多層基板１０２によれば、第１の実施形態で述べた効果以外に、次のような効果を奏する。
（ｅ）本実施形態では、図５に示すように、第１主面側導体１Ａが層間接続導体Ｖ３，Ｖ４に接続されている。この構成により、積層体１０Ｂの形成時における、第１導体（第１主面側導体１Ａ）の位置ずれが抑制される。
（ｆ）また、本実施形態に係る多層基板１０２は、ＩＣ３１の第２主面Ｓ２と絶縁基材層１５ｂとの間に配置される第２主面側導体１Ｂをさらに有する。この構成により、第１主面側導体１Ａのみを備える多層基板と比較して、第１導体による放熱効果および電磁遮蔽効果はさらに高まる。
　本実施形態に係る多層基板１０２は、例えば次に示す製造方法によって製造される。図６は、多層基板１０２の製造工程を順に示す断面図である。
　まず、図６中の（１）に示すように、ＩＣ３１、複数の絶縁基材層１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂ，１６ｂを準備する。ＩＣ３１は、第１の実施形態で説明したＩＣ３１と同じものである。複数の絶縁基材層１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂ，１６ｂは、例えば液晶ポリマーを主材料とするシートである。
　次に、絶縁基材層１３ｂに層間接続導体Ｖ３，Ｖ４を形成し、絶縁基材層１５ｂに層間接続導体Ｖ１，Ｖ２を形成する。層間接続導体Ｖ３，Ｖ４は、絶縁基材層１３ｂにレーザー等で貫通孔を設けた後、Ｃｕ，Ａｇ，Ｓｎ，Ｎｉ，Ｍｏ等のうち１以上もしくはそれらの合金を含む導電性ペーストを配設し、後の加熱加圧で硬化させることによって設けられる。層間接続導体Ｖ１，Ｖ２は、絶縁基材層１５ｂにレーザー等で貫通孔を設けた後、Ｃｕ，Ａｇ，Ｓｎ，Ｎｉ，Ｍｏ等のうち１以上もしくはそれらの合金を含む導電性ペーストを配設し、後の加熱加圧で硬化させることによって設けられる。
　その後、複数の絶縁基材層１１ｂ，１２ｂ，１３ｂ，１５ｂ，１６ｂに、複数の導体２１，２２，２３，２４、複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４、第１主面側導体１Ａおよび第２主面側導体１Ｂをそれぞれ形成する。具体的には、絶縁基材層１１ｂ，１５ｂの一方主面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターンニングすることで、絶縁基材層１１ｂに電極Ｐ１，Ｐ２を形成し、絶縁基材層１５ｂに第２主面側導体１Ｂを形成する。また、絶縁基材層１２ｂ，１３ｂ，１５ｂ，１６ｂの他方主面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターンニングすることで、絶縁基材層１２ｂに導体２３，２４を形成し、絶縁基材層１３ｂに第１主面側導体１Ａを形成し、絶縁基材層１５ｂに導体２１，２２を形成し、絶縁基材層１６ｂに電極Ｐ３，Ｐ４を形成する。
　第１主面側導体１Ａの対向面Ｓ１１Ａ、および第２主面側導体１Ｂの対向面Ｓ１１Ｂは、例えばサンドブラスタ法、プラズマ法、めっき法、エッチング法等によって、表面が粗面化されている。
　また、絶縁基材層１４ｂには、開口ＣＰ１が形成される。開口ＣＰ１は、平面形状がＩＣ３１の平面形状に合わせた貫通孔である。
　次に、図６中の（２）に示すように、絶縁基材層１６ｂ，１５ｂ，１４ｂ，１３ｂ，１２ｂ，１１ｂの順に積層する。このとき、第１主面側導体１Ａの対向面Ｓ１１Ａは、ＩＣ３１の第１主面Ｓ１に対向するように配置され、第２主面側導体１Ｂの対向面Ｓ１１Ｂは、ＩＣ３１の第２主面Ｓ２に対向するように配置される。
　また、ＩＣ３１は、絶縁基材層１４ｂの開口ＣＰ１と絶縁基材層１３ｂ，１５ｂによって形成されるキャビティ内に収納される。なお、本実施形態では、上記キャビティの縁部（図６中の（２）に示す縁部ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４を参照。）には、複数の絶縁基材層の積層方向（Ｚ軸方向）から視て、導体（第１導体および第２導体）が重ならない。すなわち、Ｚ軸方向から視た上記キャビティの縁部は、導体（第１導体および第２導体）で覆われていない。
　その後、積層した絶縁基材層１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂ，１６ｂを加熱加圧することにより、積層体１０Ｂを形成する。積層体１０Ｂの形成時（加熱加圧時）に、絶縁基材層１３ｂ，１４ｂ，１５ｂの一部（本発明における「絶縁樹脂」）は、上記キャビティ内に流入し、ＩＣ３１は絶縁樹脂によって覆われる。
　なお、本実施形態では、上記キャビティの縁部が、Ｚ軸方向から視て、導体（第１導体および第２導体）が重ならない。この構成により、積層体１０Ｂを形成する際の加熱加圧時に、流動した絶縁樹脂（絶縁基材層の一部）がキャビティの縁部から流入しやすくなり、絶縁樹脂の流入不足による隙間の発生が抑制される。したがって、積層体１０Ｂの内部に収納されるＩＣ３１の固定不良は生じ難い。
　最後に、集合基板から個々の個片に分離して、多層基板１０２を得る。
　《第３の実施形態》
　第３の実施形態では、第２の実施形態とは異なる製造工程によって製造される多層基板の例を示す。
　図７は第３の実施形態に係る多層基板１０３の斜視図である。図８は、図７におけるＣ－Ｃ断面図である。
　多層基板１０３は、積層体１０Ｃ、積層体１０Ｃの内部に収納されるＩＣ３１、第１主面側導体１Ａ、複数の導体２１，２２、複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４、複数の層間接続導体Ｖ１，Ｖ２等を備える。
　以下、第２の実施形態に係る多層基板１０２と異なる部分について説明する。
　積層体１０Ｃは、熱可塑性樹脂製の直方体である。積層体１０Ｃは、複数の絶縁基材層１１ｃ，１２ｃ，１３ｃ，１４ｃ，１５ｃを積層して形成される。複数の絶縁基材層１１ｃ，１２ｃ，１３ｃ，１４ｃ，１５ｃは、それぞれ平面外形が矩形であり、例えば液晶ポリマーを主材料とするシートである。
　本実施形態では、絶縁基材層１１ｃ，１２ｃ，１３ｃ，１４ｃ，１５ｃが、本発明における「絶縁樹脂」で構成された絶縁基材層である。
　第１主面側導体１Ａの構成については、第２の実施形態で説明した第１主面側導体１Ａと実質的に同じである。
　本実施形態では、第１主面側導体１Ａが本発明における「第１導体」に相当する。
　複数の導体２１，２２および複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４は、積層体１０Ｃに形成される導体である。導体２１，２２および複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４の構成については、第２の実施形態で説明した導体２１，２２および複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４と実質的に同じである。
　本実施形態では、複数の導体２１，２２および複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４が本発明における「第２導体」に相当する。
　本実施形態では、第１主面側導体１Ａの対向面Ｓ１１Ａの表面粗さ（Ｒ１１Ａ）は、第２導体の表面のうち最も小さな表面粗さ（Ｒ２１）よりも大きく、第２導体の表面のうち最も大きな表面粗さ（Ｒ２２）以上である（Ｒ１１Ａ≧Ｒ２２＞Ｒ２１）。
　本実施形態に係る多層基板１０３は、例えば次に示す製造方法によって製造される。図９は、多層基板１０３の製造工程を順に示す断面図である。
　まず、図９中の（１）に示すように、ＩＣ３１、複数の絶縁基材層１１ｃ，１２ｃ，１３ｃ，１４ｃ，１５ｃを準備する。ＩＣ３１は、第１の実施形態で説明したＩＣ３１と同じものである。複数の絶縁基材層１１ｃ，１２ｃ，１３ｃ，１４ｃ，１５ｃは、例えば液晶ポリマーを主材料とするシートである。
　次に、絶縁基材層１４ｃに層間接続導体Ｖ１，Ｖ２を形成する。
　その後、複数の絶縁基材層１１ｃ，１３ｃ，１５ｃに、複数の導体２１，２２、複数の電極Ｐ１，Ｐ２，Ｐ３，Ｐ４、第１主面側導体１Ａをそれぞれ形成する。具体的には、絶縁基材層１１ｃの一方主面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターンニングすることで、絶縁基材層１１ｃに電極Ｐ１，Ｐ２を形成する。また、絶縁基材層１３ｃの一方主面に金属箔（例えばＣｕ箔）をラミネートし、絶縁基材層１３ｃに第１主面側導体１Ａを形成する。このとき、第１主面側導体１Ａは、粗面化した対向面Ｓ１１Ａ側が絶縁基材層１３ｃの一方主面に対向するように、絶縁基材層１３ｃの一方主面に形成される。さらに、絶縁基材層１４ｃ，１５ｃの他方主面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターンニングすることで、絶縁基材層１４ｃに導体２１，２２を形成し、絶縁基材層１５ｃに電極Ｐ３，Ｐ４を形成する。
　その後、絶縁基材層１３ｃに開口ＣＰ１を形成する。開口ＣＰ１は、平面形状がＩＣ３１の平面形状に合わせた貫通孔である。開口ＣＰ１は、例えば絶縁基材層１３ｃの他方主面側からレーザー等によってエッチングすることで形成される。これにより、第１主面側導体１Ａの対向面Ｓ１１Ａが露出する。
　次に、図９中の（２）に示すように、絶縁基材層１５ｃ，１４ｃ，１３ｃ，１２ｃ，１１ｃの順に積層する。このとき、第１主面側導体１Ａの対向面Ｓ１１Ａは、ＩＣ３１の第１主面Ｓ１に対向するように配置される。また、ＩＣ３１は、絶縁基材層１３ｃの開口ＣＰ１と絶縁基材層１２ｃ，１４ｃによって形成されるキャビティ内に収納される。このとき、表面粗さが大きい第１主面側導体１Ａの対向面Ｓ１１Ａが、キャビティ内に露出することで、積層体の形成時において、ＩＣ３１の第１主面Ｓ１と第１主面側導体１Ａの対向面Ｓ１１Ａとの間への樹脂の流入が抑制される。そのため、放熱効果の低下は抑制され、電磁遮蔽効果の低下は抑制される。一方、対向面Ｓ１１Ａのうち露出していない部分（対向面Ｓ１１Ａのうち絶縁基材層１３ｃに接している部分）は、積層体の形成時に、アンカー効果（または投錨効果）によって、積層体（絶縁基材層１３ｃ）に高い接合強度で接合される。
　その後、積層した絶縁基材層１１ｃ，１２ｃ，１３ｃ，１４ｃ，１５ｃを加熱加圧することにより、積層体１０Ｃを形成する。積層体１０Ｃの形成時（加熱加圧時）に、絶縁基材層１２ｃ，１３ｃ，１４ｃの一部（本発明における「絶縁樹脂」）は、上記キャビティ内に流入し、ＩＣ３１は絶縁樹脂によって覆われる。
　最後に、集合基板から個々の個片に分離して、多層基板１０３を得る。
　《その他の実施形態》
　以上に示した各実施形態では、積層体が直方体状である例を示したが、この構成に限定されるものではない。積層体の平面形状は、本発明の作用・効果を奏する範囲において適宜変更可能であり、例えば多角形、円形、楕円形、Ｌ字形、クランク形、Ｔ字形、Ｙ字形等であってもよい。
　また、以上に示した各実施形態では、５つまたは６つの絶縁基材層を積層して形成される積層体を備えた多層基板について示したが、この構成に限定されるものではない。積層体を形成する絶縁基材層の層数は、本発明の作用・効果を奏する範囲において適宜変更可能である。
　なお、第１導体の対向面（Ｓ１１Ａ，Ｓ１１Ｂ）の反対側に位置する他方面（例えば、図２、図５および図８等に示す第１主面側導体１Ａの他方面Ｓ１２Ａ、第２主面側導体１Ｂの他方面Ｓ１２Ｂを参照。）の表面粗さ（Ｒ１２）は、本発明の作用・効果を奏する範囲において適宜変更可能である。すなわち、第１導体の他方面の表面粗さ（Ｒ１２）は、対向面の表面粗さ（Ｒ１１Ａ，Ｒ１１Ｂ）以上であってもよく（Ｒ１２≧Ｒ１１Ａ，Ｒ１２≧１１Ｂ）、対向面の表面粗さ以下であってもよい（Ｒ１２≦Ｒ１１Ａ，Ｒ１２≦Ｒ１１Ｂ）。
　また、以上に示した各実施形態では、積層体の第１面ＶＳ１および第２面ＶＳ２にそれぞれ電極Ｐ１，Ｐ２，Ｐ３，Ｐ４が形成された多層基板の例を示したが、この構成に限定されるものではない。電極Ｐ１，Ｐ２，Ｐ３，Ｐ４が、積層体の第１面ＶＳ１または第２面ＶＳ２のいずれか一方に形成されていてもよい。また、以上に示した各実施形態では、電極の個数が４つである例を示したが、電極の個数は積層体に形成される回路に応じて適宜変更可能である。
　以上に示した各実施形態では、電極Ｐ１，Ｐ２，Ｐ３，Ｐ４および第１導体（第１主面側導体１Ａおよび第２主面側導体１Ｂ）の平面形状が矩形である例を示したが、この構成に限定されるものではない。電極および第１導体の平面形状は、本発明の作用・効果を奏する範囲において適宜変更可能であり、例えば正方形、多角形、円形、楕円形、Ｌ字形、Ｔ字形等であってもよい。なお、電極は本発明の多層基板において必須ではない。
　最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４…キャビティの縁部
ＣＰ１…開口
Ｓ１…ＩＣの第１主面
Ｓ２…ＩＣの第２主面
ＶＳ１…積層体の第１面
ＶＳ２…積層体の第２面
Ｓ１１Ａ，Ｓ１１Ｂ…第１導体の対向面
Ｓ１２Ａ，Ｓ１２Ｂ…第１導体の他方面
Ｖ１，Ｖ２，Ｖ３，Ｖ４…層間接続導体
１，ＣＥ２，ＣＥ３，ＣＥ４…ＣＥ
１Ａ…第１主面側導体（第１導体）
１Ｂ…第２主面側導体（第１導体）
２１，２２，２３，２４…導体（第２導体）
Ｐ１，Ｐ２，Ｐ３，Ｐ４…電極（第２導体）
３１…ＩＣ
１０Ａ，１０Ｂ，１０Ｃ…積層体
１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ，１４ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃ，１６ｂ…絶縁基材層
１０１，１０２，１０３…多層基板

Claims (5)

  1. 　形成時に流動性を示す絶縁樹脂を有し、複数の絶縁基材層を積層してなる積層体と、
    　主表面を有し、外面の少なくとも一部が前記絶縁樹脂に覆われ、前記積層体の内部に収納されるＩＣと、
    　前記主表面に対向する対向面を有し、前記主表面と前記絶縁基材層との間に配置され、前記積層体の内部に収納される第１導体と、
    　前記積層体に形成される、前記第１導体以外の第２導体と、
    　を備え、
    　前記対向面の表面粗さは、前記第２導体の表面の表面粗さのうち最も小さな表面粗さよりも大きく、前記第２導体の表面の表面粗さのうち最も大きな表面粗さ以上である、多層基板。
  2. 　前記主表面は、第１主面と、前記第１主面に対向する第２主面と、を有し、
    　前記第１導体は、前記第１主面と前記絶縁基材層との間に配置される第１主面側導体と、前記第２主面と前記絶縁基材層との間に配置される第２主面側導体と、を有する、請求項１に記載の多層基板。
  3. 　前記第１導体と前記第２導体とは、電気的または熱的に接続される、請求項１または２に記載の多層基板。
  4. 　前記第１導体と前記第２導体とは、層間接続導体を介して接続される、請求項３に記載の多層基板。
  5. 　前記複数の絶縁基材層は、熱可塑性樹脂からなる、請求項１から４のいずれかに記載の多層基板。
PCT/JP2017/032909 2016-10-07 2017-09-12 多層基板 WO2018066324A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016198660 2016-10-07
JP2016-198660 2016-10-07

Publications (1)

Publication Number Publication Date
WO2018066324A1 true WO2018066324A1 (ja) 2018-04-12

Family

ID=61831476

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/032909 WO2018066324A1 (ja) 2016-10-07 2017-09-12 多層基板

Country Status (1)

Country Link
WO (1) WO2018066324A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021261416A1 (ja) * 2020-06-24 2021-12-30 株式会社村田製作所 樹脂多層基板及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134669A (ja) * 2002-10-11 2004-04-30 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
JP2004153084A (ja) * 2002-10-31 2004-05-27 Denso Corp 多層配線基板の製造方法及び多層配線基板
JP2007535156A (ja) * 2004-04-27 2007-11-29 イムベラ エレクトロニクス オサケユキチュア 埋込み構成要素からの熱伝導
WO2014125894A1 (ja) * 2013-02-15 2014-08-21 株式会社村田製作所 積層回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134669A (ja) * 2002-10-11 2004-04-30 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
JP2004153084A (ja) * 2002-10-31 2004-05-27 Denso Corp 多層配線基板の製造方法及び多層配線基板
JP2007535156A (ja) * 2004-04-27 2007-11-29 イムベラ エレクトロニクス オサケユキチュア 埋込み構成要素からの熱伝導
WO2014125894A1 (ja) * 2013-02-15 2014-08-21 株式会社村田製作所 積層回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021261416A1 (ja) * 2020-06-24 2021-12-30 株式会社村田製作所 樹脂多層基板及びその製造方法
JPWO2021261416A1 (ja) * 2020-06-24 2021-12-30
JP7315102B2 (ja) 2020-06-24 2023-07-26 株式会社村田製作所 樹脂多層基板

Similar Documents

Publication Publication Date Title
JP6668723B2 (ja) インダクタ部品
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
WO2015049944A1 (ja) 半導体モジュール
US20120320532A1 (en) Flexible circuit assembly and method thereof
TWI654915B (zh) 表面安裝於電路基板之電子零件
US9704644B2 (en) Flexible circuit assembly and method therof
JP2009246258A (ja) 半導体装置および製造方法
JP2013229548A (ja) 電子部品内蔵基板及びその製造方法
JP2019033178A (ja) 半導体モジュール
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
CN111524863A (zh) 半导体器件及其制造方法
US9474159B2 (en) Component-embedded board and method of manufacturing same
WO2018066324A1 (ja) 多層基板
JP7111157B2 (ja) 樹脂多層基板および電子機器
JP2019021863A (ja) 多層基板
JP2012238804A (ja) プリント配線板
JP2012248568A (ja) 放熱基板及びその製造方法、半導体モジュール
JP2016076509A (ja) 回路モジュール
JP2010003718A (ja) 放熱基板とその製造方法及びこれを用いたモジュール
WO2013125033A1 (ja) 回路基板の製造方法
JP6587796B2 (ja) 回路モジュール
JP2013115110A (ja) 段差構造のプリント配線板
JP2012174710A (ja) 多層配線板及びその製造方法
US10512163B2 (en) Electronic component mounting board
JP2004140063A (ja) 配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17858163

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17858163

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP