DE102009029577B3 - Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls - Google Patents

Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls Download PDF

Info

Publication number
DE102009029577B3
DE102009029577B3 DE102009029577A DE102009029577A DE102009029577B3 DE 102009029577 B3 DE102009029577 B3 DE 102009029577B3 DE 102009029577 A DE102009029577 A DE 102009029577A DE 102009029577 A DE102009029577 A DE 102009029577A DE 102009029577 B3 DE102009029577 B3 DE 102009029577B3
Authority
DE
Germany
Prior art keywords
metallization
chip
oxidation protection
protection layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Revoked
Application number
DE102009029577A
Other languages
English (en)
Inventor
Reinhold Bayerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43756956&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE102009029577(B3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102009029577A priority Critical patent/DE102009029577B3/de
Priority to US12/883,406 priority patent/US8309395B2/en
Application granted granted Critical
Publication of DE102009029577B3 publication Critical patent/DE102009029577B3/de
Revoked legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls. Hierbei werden ein Leistungshalbleiterchip (1) mittels einer Diffusionslotschicht (3') mit einem Substrat (2) und das Substrat (2) mittels einer Silbersinterschicht (4') mit einer Bodenplatte verbunden. Danach wird ein Bondelement (6, 7) auf die obere Chipmetallisierung (11) gebondet. Um die vorgesehene Bondstelle (61) während der Herstellung der Diffusionslotschicht (3') und der Silbersinterschicht (4') vor Oxidation zu schützen, wird zumindest im Bereich der vorgesehenen Bondstelle eine Oxidationsschutzschicht (13) auf die obere Chipmetallisierung (11) aufgebracht.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls. Moderne Leistungshalbleiterchips, beispielsweise IGBTs, MOSFETs, JFETs usw. erreichen im Betrieb sehr hohe Sperrschichttemperaturen. Um die anfallende Verlustwärme abzuführen, werden die Leistungshalbleiterchips auf metallisierten Keramiksubstraten montiert, die mit einer massiven Bodenplatte des Leistungshalbleitermoduls verbunden sein können. Aufgrund der hohen erreichbaren Chiptemperaturen sind die Verbindungsschichten zwischen dem Leistungshalbleiterchip und dem Keramiksubstrat sowie zwischen dem Keramiksubstrat und der Bodenplatte ebenfalls sehr hohen Temperaturen ausgesetzt. Da herkömmliche Lötverbindungen bei derart hohen Temperaturen keine ausreichende Langzeitstabilität aufweisen, befindet sich z. B. Diffusionsföten in Entwicklung oder hat sich z. B. Drucksintern zur Herstellung alternativer Verbindungsschichten etabliert. So kann beispielsweise ein Leistungshalbleiterchip mittels einer Diffusionslotschicht mit einer oberseitigen Metallisierung des Substrats und eine unterseitige Metallisierung dieses Substrats mittels einer Drucksinterverbindung mit der Bodenplatte verbunden sein. Die dem Keramiksubstrat abgewandte Oberseite des Leistungshalbleiterchips wird mittels eines Bonddrahtes kontaktiert.
  • Die Herstellung einer solchen Anordnung ist jedoch nicht trivial, da die verschiedenen Verbindungsprozesse unterschiedlichen Anforderungen genügen müssen, die sich gegenseitig zum Teil negativ beeinflussen. So erfordert die Herstellung einer Diffusionslotverbindung zwischen dem Leistungshalbleiterchip und dem Substrat eine ausreichende Löttemperatur, wodurch die obere Chipmetallisierung sowie die außerhalb der Diffusionslotverbindung befindlichen Oberflächen der Substratmetallisierungen oxidiert werden. Hierdurch entsteht das Problem, dass eine Bondverbindung zur oberen Chipmetallisierung und/oder zur oberen Substratmetallisierung keine ausreichende Langzeitstabilität aufweist, da Oxidschichten auf der Metallisierung, z. B. Kupferoxidschichten auf zu bondenden Kupfermetallisierungen, die Langzeitstabilität der Bondverbindung nachteilig beeinflussen.
  • Grundsätzlich könnte eine Oxidation zwar durch Löten in einer Vakuumprozesskammer vermieden werden, allerdings erfordert die Herstellung einer Sinterverbindungsschicht zwischen einem Substrat und einer Bodenplatte eine Sauerstoff enthaltende Atmosphäre, so dass zur Herstellung beider Verbindungen auf jeden Fall ein Wechsel vom Vakuum zu einer Prozessatmosphäre oder umgekehrt erforderlich würde, was jedoch Prozesszeit benötigt, den Durchsatz verringert und damit Kosten verursacht.
  • Würde man andererseits die Drucksinterverbindung zwischen dem Substrat und der Bodenplatte als erste der genannten Verbindungen herstellen, käme es während des Sinterns zu einer Oxidation der oberen Substratmetallisierung in den Bereichen, in denen die Diffusionslötung zwischen dem Leistungshalbleiterchip und der oberen Substratmetallisierung bzw. in denen eine Bondung auf die obere Substratmetallisierung erfolgen soll. Solche Oxidschichten auf einer zu lötenden Metallisierung verhindern jedoch die Diffusion von Metall aus der Metallisierung in das aufgeschmolzene Lot, was die Qualität einer herzustellenden Diffusionslotverbindung signifikant verringert. Entsprechendes gilt, wie bereits beschrieben, für eine Bondung auf eine oxidierte Metalloberfläche.
  • Würde man hingegen die Bonddrahtverbindungen zuerst herstellen, könnte nachfolgend keine Drucksinterverbindung zwischen dem mit dem Leistungshalbleiterchip bestückten Substrat und der Bodenplatte mehr erzeugt werden, da hierzu die Ausübung eines flächigen Anpressdrucks auf den Leistungshalbleiterchip und das Substrat ausgeübt werden müsste, was jedoch bei bestehenden Drahtbonds auf der Chipoberseite nicht möglich ist, weil die Drahtbonds dem hohen erforderlichen Druck nicht Stand halten.
  • Aus der DE 10 2005 033 469 A1 ist es bekannt, Oberflächen mit einer Schutzschicht zu versehen, um eine Reaktion der Oberfläche mit Sauerstoff zu verhindern. Als Materialien für die Schutzschicht sind Benzimidazole, Ti, TiW, TiV, Cr, Pt, deren Legierungen oder deren Oxide, Gold und Silber genannt, sowie Schichten, die mit einem Sol-Gel-Verfahren hergestellt werden.
  • In der DE 10 2008 057 817 A1 ist das Verbinden von Leistungshalbleiterbauelementen mit Substraten durch Diffusionslöten erläutert.
  • Die DE 10 2006 045 939 A1 beschreibt das Verbinden von Leistungshalbleiterbauelementen mit Substraten sowie das Verbinden von Substraten mit Bodenplatten. Außerdem werden zur elektrischen Verschaltung Bonddrahtverbindungen eingesetzt. Die Verbindung zwischen den Substraten und der Bodenplatte kann durch Löten, Kleben oder mittels eines Niedertemperaturverbindungsverfahrens erfolgen.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung eines Leistungshalbleitermoduls bereitzustellen, bei dem ein metallisiertes Keramiksubstrat hochtemperaturfest und langzeitstabil mittels einer Sinterverbindungsschicht mit einer Bodenplatte und mittels einer Diffusionslotschicht mit einem Leistungshalbleiterchip verbunden wird. Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Bei dem Verfahren gemäß der vorliegenden Erfindung werden ein Leistungshalbleiterchip und ein Substrat bereitgestellt. Der Leistungshalbleiterchips weist einen Halbleiterkörper mit einer Oberseite und einer Unterseite auf, wobei auf die Oberseite eine obere Chipmetallisierung und auf die Unterseite eine untere Chipmetallisierung aufgebracht ist. Die obere Chipmetallisierung und die untere Chipmetallisierung bestehen aus Kupfer oder aus einer Kupferlegierung. Das Substrat weist ein flaches Keramikplättchen mit einer Oberseite und einer Unterseite auf, wobei auf die Oberseite eine obere Substratmetallisierung und auf die Unterseite eine untere Substratmetallisierung aufgebracht ist. Die obere Substratmetallisierung und die untere Substratmetallisierung bestehen aus Kupfer oder aus einer Kupferlegierung.
  • Auf die obere Chipmetallisierung wird eine erste Oxidationsschutzschicht so aufgebracht, dass die erste Oxidationsschutzschicht zumindest einen Teil der dem Halbleiterkörper abgewanden Seite der oberen Chipmetallisierung bedeckt. Weiterhin wird auf der Oberseite der oberen Substratmetallisierung ein Chipmontagebereich festgelegt, in dem der Leistungs- halbleiterchip mit der oberen Substratmetallisierung verbunden werden soll. Außerdem wird auf die untere Substratmetalllisierung eine erste Edelmetallschicht so aufgebracht, dass sie zumindest einen Teil der dem Keramikplättchen abgewandten Seite der unteren Substratmetallisierung bedeckt.
  • Zur Herstellung einer Diffusionslotschicht, die den Halbleiterchip mit dem Substrat verbindet, wird ein Zinn enthaltendes Lot zwischen der unteren Chipmetallisierung und dem Chipmontagebereich positioniert. Dann wird das Lot mit der unteren Chipmetallisierung, sowie innerhalb des Chipmontagebereichs mit der oberen Substratmetallisierung vor oder nach dem Aufschmelzen des Lotes in Kontakt gebracht. Hierbei diffundiert Kupfer sowohl der unteren Chipmetallisierung als auch aus der oberen Substratmetallisierung in das flüssige Lot und bildet zusammen mit dem Zinn intermetallische Kupfer-Zinn-Phasen, so dass nach dem Abkühlen des Lotes eine hochschmelzende Diffusionslotschicht vorliegt, welche den Leistungshalbleiterchip an der unteren Chipmetallisierung im Chipmontagebereich fest mit der oberen Substratmetallisierung verbindet.
  • Weiterhin wird eine Bodenplatte bereitgestellt, welche eine Oberseite aufweist, auf die eine zweite Edelmetallschicht aufgebracht wird. Zwischen der zweiten Edelmetallschicht und der auf die untere Substratmetallisierung aufgebrachten ersten Edelmetallschicht wird eine silberhaltige Paste positioniert. Danach wird eine Sinterverbindungsschicht zwischen dem Substrat und der Bodenplatte hergestellt, indem das Substrat in einem vorgegebenen Temperaturbereich für eine vorgegebene Zeit mit einem vorgegebenen Anpressdruck gegen die Bodenplatte gepresst wird.
  • Außerdem wird ein als Bonddraht oder als metallisches Bändchen ausgebildetes Bondelement bereitgestellt und eine Bondverbindung zwischen dem Bondelement und der oberen Chipmetallisierung hergestellt, indem ein Abschnitt des Bondelementes mittels eines Bondwerkzeuges auf der ersten Oxidationsschutzschicht positioniert und unter lokaler Zerstörung der ersten Oxidationsschutzschicht gegen den Leistungshalbleiterchip gepresst wird.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren beispielhaft erläutert. Es zeigen:
  • 1 einen Vertikalschnitt durch einen Leistungshalbleiterchip, bei dem auf die obere Chipmetallisierung eine Oxidationsschutzschicht aufgebracht ist;
  • 2 einen Vertikalschnitt durch ein Keramiksubstrat, auf dessen obere Substratmetallisierung eine Oxidationsschutzschicht und auf dessen untere Substratmetallisierung eine Edelmetallschicht aufgebracht ist;
  • 3 eine Draufsicht auf den mit einer Oxidationsschutzschicht versehenen Leistungshalbleiterchip gemäß 1;
  • 4 eine Draufsicht auf das mit einer Oxidationsschutzschicht versehene Keramiksubstrat gemäß 2;
  • 5 einen Verfahrensschritt, bei dem ein Zinn enthaltendes Lot zwischen dem Leistungshalbleiterchip und dem Keramiksubstrat positioniert wird;
  • 6 einen Vertikalschnitt durch die Anordnung gemäß 5 nachdem Herstellen einer Diffusionslotverbindung zwischen dem Leistungshalbleiterchip und dem Keramiksubstrat;
  • 7 eine Bodenplatte, auf deren Oberseite eine Edelmetallschicht aufgebracht ist;
  • 8 einen Verfahrensschritt, bei dem eine silberhaltige Paste zwischen den Edelmetallbeschichtungen der unteren Substratmetallisierung und der Bodenplatte positioniert wird;
  • 9 einen Verfahrensschritt, bei dem ausgehend von der in 8 gezeigten Anordnung das mit dem Leistungshalbleiterchip vorbestückte Keramiksubstrat bei erhöhter Temperatur und unter Druck gegen die Bodenplatte gepresst wird, um diese mittels einer Sinterverbindung mit dem bestückten Substrat zu verbinden;
  • 10 einen Verfahrensschritt, bei dem auf die Anordnung, welche nach dem anhand von 9 erläuterten Verfahrensschritt vorliegt, ein Bonddraht im Bereich der auf die obere Chipmetallisierung aufgebrachten Oxidationsschutzschicht an die obere Chipmetallisierung gebondet wird;
  • 11 einen Verfahrensschritt durch die Anordnung gemäß 10 nach Fertigstellung der Bondverbindung; und
  • 12 eine Draufsicht auf ein Keramiksubstrat, bei dem die obere Substratmetallisierung mit Ausnahme eines vorgegebenen Chipmontagebereichs vollständig von einer Oxidationsschutzschicht bedeckt ist.
  • Die gezeigten Figuren sind, sofern nichts anderes erwähnt ist, nicht maßstäblich. Die in der nachfolgenden Figurenbeschreibung verwendete, richtungsgebundene Terminologie (z. B. Begriffe wie ”oben”, ”unten”, ”links”, ”rechts”, ”vorne”, ”hinten”, ”seitlich”, ”auf”, ”unter” ...) bezieht sich auf die jeweilige Figur. Sie wird lediglich dazu verwendet, das Verständnis der Figurenbeschreibung zu erleichtern. Grundsätzlich können die gezeigten Elemente räumlich beliebig angeordnet werden, sofern sich aus der Beschreibung nichts anderes ergibt. Im Übrigen bezeichnen, sofern nicht ausdrücklich anders erwähnt, in den verschiedenen Figuren gleiche Bezugszeichen gleiche oder einander entsprechende Elemente mit gleicher oder einander entsprechender Funktion.
  • 1 zeigt einen Vertikalschnitt durch einen Leistungshalbleiterchip 1 mit einem Halbleiterkörper 10, beispielsweise auf Silizium- oder Siliziumkarbid- oder Galliumnitrid-Basis, der auf seiner Oberseite 10t eine obere Chipmetallisierung 11 und auf seiner Unterseite 10b eine untere Chipmetallisierung 12 aufweist. Die obere Chipmetallisierung 11 und die untere Chipmetallisierung 12 können beispielsweise aus Kupfer oder einer Kupferlegierung bestehen. Die Oberseite 11t der oberen Chipmetallisierung 11 ist blank, das heißt vollständig oder im Wesentlichen frei von Kupferoxid. Auf die Oberseite 11t der oberen Chipmetallisierung 11 ist zumindest in den Bereichen, in denen später eine Bondverbindung mit einem Bonddraht hergestellt werden soll, eine erste Oxidationsschutzschicht 13 aufgebracht, wodurch eine Oxidation der oberen Chipmetallisierung 11 unterhalb der Oxidationsschutzschicht 13 verhindert wird. Bei der ersten Oxidationsschutzschicht 13 kann es sich beispielsweise um eine Schicht aus oder mit Silber handeln, oder aus einem Dielektrikum wie z. B. Siliziumnitrid oder Siliziumoxid.
  • Im Fall einer ersten Oxidationsschutzschicht 13 aus Silber kann deren Dicke sehr gering gewählt werden, z. B. weniger als 1 μm oder weniger als 500 nm, beispielsweise 100 nm, um den späteren Bondprozess mit der darunter befindlichen oberen Chipmetallisierung 21 nicht zu behindern. Entsprechend kann im Fall einer ersten Oxidationsschutzschicht 13 aus einem Dielektrikum die Dicke ersten Oxidationsschutzschicht 13 z. B. 10 nm bis 400 nm betragen, beispielsweise etwa 100 nm. Dielektrische Oxidationsschutzschichten werden während des Bondprozesses in die darunter liegende Metallisierung eingerieben, so dass eine Kupfer-Kupfer-Bondung zwischen dem Kupfer des Bonddrahtes und dem Kupfer der Metallisierung entsteht.
  • Das Aufbringen der ersten Oxidationsschutzschicht 13 auf die obere Chipmetallisierung 11 kann beispielsweise während der Prozessierung des Halbleiterchips 1 oder nachträglich, beispielsweise mittels Sputtern oder Aufdampfen sowie unter Verwendung einer strukturierten Maske, welche die zu beschichtenden Bereiche frei lässt, erfolgen.
  • 2 zeigt einen Vertikalschnitt durch ein Keramiksubstrat 2, welches ein flaches Keramikplättchen 20 aufweist, das auf seiner Oberseite 20t eine obere, strukturierte Substratmetallisierung 21, sowie auf seiner Unterseite 20b eine untere Substratmetallisierung 22 aufweist. Die obere Substratmetallisierung 21 und die untere Substratmetallisierung 22 können beispielsweise aus Kupfer oder einer Kupferlegierung bestehen. Bei dem Keramiksubstrat 2 kann es sich beispielsweise um ein DCB-Substrat (DCB = Direct Copper Bonding) oder um ein AMB-Substrat (AMB = Active Metal Brazing) handeln.
  • Die Oberseite 21t der oberen Substratmetallisierung 21 ist ganz oder im Wesentlichen frei von Oxiden, d. h. insbesondere frei von Kupferoxid. In einem Bereich, in dem später eine Bondverbindung zwischen der oberen Chipmetallisierung 21 und einem Bonddraht hergestellt werden soll, ist eine zweite Oxidationsschutzschicht 23 auf die Oberseite 21t aufgebracht, wodurch eine Oxidation der oberen Substratmetallisierung 21 unterhalb der Oxidationsschutzschicht 23 verhindert wird. Bei der zweiten Oxidationsschutzschicht 23 kann es sich beispielsweise um eine Schicht aus Silber handeln.
  • Auf die Unterseite 22b der unteren Substratmetallisierung 22 ist eine erste Edelmetallschicht 24 aufgebracht, die zur späteren Herstellung einer Sinterverbindung erforderlich ist. Die Edelmetallschicht 24 kann beispielsweise aus Silber bestehen.
  • Die Herstellung der zweiten Oxidationsschutzschicht 23 sowie der ersten Edelmetallschicht 24 kann in einem Schritt, beispielsweise durch selektive Galvanik erfolgen, oder durch Aufsputtern oder Aufdampfen von Silber unter Verwendung einer strukturierten Maske, die die Oberseite 21t der oberen Substratmetallisierung 21 an den Stellen abdeckt, auf die kein Silber aufgebracht werden soll.
  • 3 zeigt eine Draufsicht auf den in 1 gezeigten Leistungshalbleiterchip. In dieser Ansicht ist zu erkennen, dass die Oxidationsschutzschicht 13 zwei voneinander beabstandete Abschnitte aufweist, von denen einer oberhalb eines Lastanschlusses des Leistungshalbleiterchips 1, beispielsweise eines Source-, Drain-, Kollektor-, Emitter-, Anoden-, oder Kathoden-Anschlusses, und ein anderer oberhalb eines Steueranschlusses des Leistungshalbleiterchips 1, beispielsweise eines Gate- oder Basis-Anschlusses, angeordnet ist. Alternativ dazu kann sich eine Oxidationsschutzschicht 13 auch über die gesamte Oberfläche 11t der oberen Chipmetallisierung 11 erstrecken.
  • 4 zeigt eine Draufsicht auf das in 2 gezeigte Keramiksubstrat. Gestrichelt angedeutet ist ein vorgegebener Chipmontagebereich 1' auf der Oberfläche 21t der oberen Substratmetallisierung 21. In diesem Chipmontagebereich soll später ein Leistungshalbleiterchip durch Diffusionsföten mit der oberen Substratmetallisierung 21 verbunden werden.
  • Hierzu wird die Oxidationsschutzschicht 23 wird so auf die blanke, d. h. vollständig oder zumindest im wesentlichen von, Oxid oder Kupferoxid freie Oberseite 21t der oberen Substratmetallisierung 21 aufgebracht, dass der Chipmontagebereich 1' ausgespart bleibt, d. h. nicht von der Oxidationsschutzschicht 23 bedeckt wird. Innerhalb des Chipmontagebereichs 1' liegt somit die Oberseite 21t als blanke, oxidfreie Metalloberfläche vor.
  • 5 zeigt, wie ein Zinn enthaltendes Lot 3 zwischen der unteren Chipmetallisierung 12 des in den 1 und 3 gezeigten Leistungshalbleiterchips 1 und dem Chipmontagebereich 1' des in den 2 und 4 gezeigten Substrates 2 angeordnet wird. Das Lot 3 kann beispielsweise als Lotpaste oder als starres Lotplättchen vorliegen und – wie in 5 gezeigt – auf den Chipmontagebereich 1' aufgetragen oder aufgelegt werden. Alternativ oder ergänzend dazu könnte auch auf die Unterseite 12b der unteren Chipmetallisierung 12 ein Zinn enthaltendes Lot aufgebracht werden. Bei einer mit einem Zinn enthaltenden Lot 3 versehenen unteren Chipmetallisierung 12 wird das Zinn enthaltenden Lot 3 vor dem Bereitstellen des Leistungshalbleiterchips 1 als letzte Metallisierungsschicht auf die Unterseite 10b der unteren Chipmetallisierung 12 aufgebracht.
  • Nach dem Positionieren des Lotes 3 werden, wie in 6 gezeigt ist, die Unterseite 12b der unteren Chipmetallisierung 12 und die Oberseite 21t der oberen Substratmetallisierung 21 im Bereich des Chipmontagebereichs 1' mit dem Lot 3 in Kontakt gebracht, das Lot 3 aufgeschmolzen und wieder abgekühlt, so dass Kupfer aus der blanken Metalloberfläche 12b der unteren Chipmetallisierung 12 bzw. aus der im Chipmontagebereich 1' blanken Metalloberfläche 21t der oberen Chipmetallisierung 21 in das flüssige, Zinn enthaltende Lot 3 eindringt und dort intermetallische Kupfer-Zinn-Phasen, z. B. Cu3Sn und/oder Cu3Sn5, ausbildet, welche einen sehr hohen Schmelzpunkt von wenigstens etwa 415°C aufweisen, so dass nach dem Abkühlen des Lotes 3 eine hochtemperaturfeste Diffusionslotschicht 3' vorliegt, welche den Leistungshalbleiterchip 1 mit dem Substrat 2 fest verbindet.
  • 7 zeigt einen Vertikalschnitt durch einen Abschnitt einer metallischen Bodenplatte 5 für ein Leistungshalbleitermodul. Die Bodenplatte 5 kann beispielsweise vollständig oder zumindest überwiegend aus Kupfer oder einer Kupferlegierung bestehen, oder aus Aluminium oder einer Aluminiumlegierung wie z. B. Aluminium-Silizium-Karbid (AlSiC).
  • Auf der Oberseite 5t der Bodenplatten ist in einem vorgegebenen Substratmontagebereich 2' eine zweite Edelmetallschicht 53, beispielsweise aus Silber oder aus einer Legierung mit Gold und Nickel, aufgebracht. Die Beschichtung der Bodenplatte mit der zweiten Edelmetallschicht 53 kann wie gezeigt selektiv erfolgen. Ebenso kann die Bodenplatte 5 auch vollständig beschichtet werden. Geeignete Beschichtungstechniken sind Galvanisieren, Sputtern oder Aufdampfen.
  • Eine Bodenplatte 5, die im Wesentlichen aus Aluminium oder einer Aluminiumlegierung besteht, kann (von innen nach außen) mit einer Schichtfolge aus Titan, Nickel und Silber oder mit einer Schichtfolge aus Titan, Nickel und Gold beschichtet sein.
  • Wie in 8 gezeigt ist, wird eine silberhaltige Paste 4, beispielsweise eine Paste mit Silberpulver und einem Lösungsmittel, zwischen der Unterseite 24b der ersten Edelmetallschicht 24 und der Oberseite 53t der zweiten Edelmetallschicht 53 positioniert. Die silberhaltige Paste 4 wird hierzu auf die Oberseite 53t der zweiten Edelmetallschicht 53 und/oder (nicht gezeigt) auf die Unterseite 24b der ersten Edelmetallschicht 24 aufgetragen. Danach wird das mit dem Leistungshalbleiterchip 1 bestückte Keramiksubstrat 2 so auf die Bodenplatte 5 aufgelegt, dass sich die Edelmetallschichten 24 und 53 gegenüber liegen. Dann wird das bestückte Keramiksubstrat 2 in einer Sauerstoff enthaltenden Atmosphäre mittels eines vorgegebenen Anpressdrucks F1, beispielsweise 1 MPa bis 30 MPa, bei erhöhter Temperatur in einem Bereich von beispielsweise 150 bis 250°C für eine vorgegebene Zeit gegen die Bodenplatte 5 gepresst, so dass aus der silberhaltigen Paste 4 unter Beteiligung des in der Atmosphäre enthaltenden Sauerstoffs eine hochtemperaturfeste Silbersinterschicht 4' entsteht, die das Substrat 2 fest mit der Bodenplatte 5 verbindet.
  • Nach der Herstellung der festen Verbindungen zwischen dem Leistungshalbleiterchip 1 und dem Substrat 2, sowie zwischen dem Substrat 2 und der Bodenplatte 5 mittels der Diffusionslotschicht 3' bzw. mittels der Silbersinterschicht 4' können Bondverbindungen zu der oberen Chipmetallisierung 11 und/oder zu der oberen Substratmetallisierung 21 erzeugt werden. Dies wird Bezug nehmend auf 10 beispielhaft anhand einer ersten Bondstelle 61 auf der oberen Chipmetallisierung 11 erläutert.
  • Ein Abschnitt eines Bonddrahtes 6, der beispielsweise aus Kupfer oder aus Kupferlegierung bestehen kann, wird oberhalb eines der Abschnitte der ersten Oxidationsschutzschicht 13 positioniert und mittels eines Ultraschallbonders 8 gegen den Leistungshalbleiterchip 1 gepresst, wobei der Ultraschallbondkopf 8 unter Einwirkung einer Anpresskraft F2 in etwa in Längsrichtung des Bonddrahtabschnittes oszilliert, was in 10 durch zwei gegenüberliegende Pfeile symbolisiert wird. Im weiteren Verlauf des Bondvorganges wird die Oxidationsschutzschicht 13 unterhalb der Bondstelle lokal zerstört, so dass der Abschnitt des Bonddrahtes 6 mit der unterhalb der Oxidationsschutzschicht 13 ganz oder im Wesentlichen oxidfreien Oberfläche 11t der oberen Chipmetallisierung kommen kann, so dass eine feste und dauerhafte Bondverbindung entsteht, was im Ergebnis in 11 gezeigt ist.
  • Vor der Bondstelle 61 wurde bereits auf die selbe Weise ein weiterer Abschnitt des Bonddrahtes 6 mit der oberen Substratmetallisierung 21 in einem Bereich verbunden, der unterhalb der zweiten Oxidationsschutzschicht 23 gelegen und dadurch vor einer Oxidation geschützt war.
  • Während es sich bei dem Bonddraht 6 um einen dicken Bonddraht, mit einem Durchmesser von z. B. 300 μm bis 1 mm, beispielsweise 400 μm, zum Anschluss eines Lastanschlusses des Leistungshalbleiterchips 1 handelt, ist ein weiterer dünner Bonddraht 7, der ebenfalls aus Kupfer bestehen oder eine Kupferlegierung aufweisen kann und der einen Durchmesser von weniger als 100 μm aufweist, im Bereich des Steueranschlusses des Leistungshalbleiterchips 1 an einer weiteren Bondstelle 71 an die obere Chipmetallisierung 11 gebondet, wie dies beispielhaft für die Bondstelle 61 erläutert wurde.
  • Bei allen Bondstellen 61, 62 bzw. 71 wurde die betreffende Oxidationsschutzschicht 13 bzw. 23 lokal zerstört, so dass der entsprechende Bonddraht 6 bzw. 7 während des jeweiligen Bondvorganges die unter der betreffenden Oxidationsschutzschicht 13 bzw. 23 befindliche, kupferoxidfreie Metalloberfläche der entsprechenden Metallisierung 11 bzw. 21 unmittelbar kontaktieren und dadurch eine stabile Bondverbindung entstehen konnte.
  • 12 zeigt eine Draufsicht auf eine alternative Ausgestaltung eines Keramiksubstrats 2, bei der mit Ausnahme des vorgegebenen Chipmontagebereichs 1' die gesamte Oberseite der oberen Chipmetallisierung 21 von der zweiten Oxidationsschutzschicht 23 bedeckt ist. In dem vorgegebenen Chipmontagebereich 1' liegt die Oberseite 21t der oberen Chipmetallisierung 21 ganz oder im Wesentlichen oxidfrei vor. Somit kann auf dieser blanken Oberfläche problemlos eine Diffusionslötung erfolgen.
  • Anstelle einzelner oder aller in den 10 und 11 gezeigten Bonddrähte 6, 7 können auch metallische Bändchen eingesetzt werden, die beispielsweise aus Kupfer bestehen oder Kupfer aufweisen können.

Claims (20)

  1. Verfahren zur Herstellung eines Leistungshalbleitermoduls mit den Schritten: – Bereitstellen eines Leistungshalbleiterchips (1), der ein Halbleiterkörper (10) mit einer Oberseite (10t) und einer Unterseite (10b) aufweist, wobei auf die Oberseite eine obere Chipmetallisierung (11) und auf die Unterseite (10b) eine untere Chipmetallisierung (12) aufgebracht ist, und wobei die obere Chipmetallisierung (11) und die untere Chipmetallisierung (12) aus Kupfer oder aus einer Kupferlegierung bestehen; – Bereitstellen eines Substrates (2), das ein flaches Keramikplättchen (20) mit einer Oberseite (20t) und einer Unterseite (20b) aufweist, wobei auf die Oberseite (20t) eine obere Substratmetallisierung (21) und auf die Unterseite (20b) eine untere Substratmetallisierung (22) aufgebracht ist, und wobei die obere Substratmetallisierung (21) und die untere Substratmetallisierung (22) aus Kupfer oder aus einer Kupferlegierung bestehen; – Aufbringen einer ersten Oxidationsschutzschicht (13) auf die obere Chipmetallisierung (11), so dass die erste Oxidationsschutzschicht (13) zumindest einen Teil einer dem Halbleiterkörper (10) abgewandten Seite der oberen Chipmetallisierung (11) bedeckt; – Festlegen eines Chipmontagebereichs (1'), in dem der Leistungshalbleiterchip (1) mit der oberen Substratmetallisierung (21) verbunden werden soll, auf der oberen Substratmetallisierung (21) – Aufbringen einer ersten Edelmetallschicht (24) auf die untere Substratmetallisierung (22), so dass die erste Edelmetallschicht (24) zumindest einen Teil einer dem Ke- ramikplättchen (20) abgewanden Seite der unteren Substratmetallisierung (22) bedeckt; –Positionieren eines Zinn enthaltenden Lotes (3) zwischen der unteren Chipmetallisierung (12) und dem Chipmontagebereich (1'); – Herstellen einer Diffusionslotschicht (3') durch Aufschmelzen und nachfolgendes Abkühlen des Lotes (3), die den Halbleiterchip (1) an der unteren Chipmetallisierung (12) im Chipmontagebereich (1') fest mit der oberen Substratmetallisierung (21) verbindet. – Bereitstellen einer Bodenplatte (5), die eine Oberseite (5t) aufweist; – Aufbringen einer zweiten Edelmetallschicht (53) auf die Oberseite (5t) der Bodenplatte (5); – Positionieren einer silberhaltigen Paste (4) zwischen der zweiten Edelmetallschicht (53) und der auf die untere Substratmetallisierung (22) aufgebrachten ersten Edelmetallschicht (24); – Herstellen einer Sinterverbindungsschicht (4') zwischen dem Substrat (2) und der Bodenplatte (5), indem das Substrat (2) bei in einem vorgegebenen Temperaturbereich für eine vorgegebene Zeit mit einem vorgegebenen Anpressdruck (F1) gegen die Bodenplatte (5) gepresst wird; – Bereitstellen eines als Bonddraht oder als Metallbänd- chen ausgebildeten Bondelementes (6, 7); – Herstellen einer Bondverbindung zwischen dem Bondelement (6, 7) und der oberen Chipmetallisierung (11), indem ein Abschnitt des Bondelementes (6, 7) mittels eines Bondwerkzeuges (8) auf der ersten Oxidationsschutzschicht (13) positioniert und unter lokaler Zerstörung der ersten Oxidationsschutzschicht (13) gegen den Leistungshalbleiterchip (1) gepresst wird.
  2. Verfahren nach Anspruch 1, bei dem die erste Oxidationsschutzschicht (13) aus Silber oder einer Legierung mit Silber besteht.
  3. Verfahren nach Anspruch 2, bei dem die erste Oxidationsschutzschicht (13) eine Dicke von weniger als 1 μm oder von weniger als 500 nm aufweist.
  4. Verfahren nach Anspruch 1, bei dem die erste Oxidationsschutzschicht (13) aus einem Dielektrikum besteht.
  5. Verfahren nach Anspruch 4, bei dem die erste Oxidationsschutzschicht (13) aus Siliziumnitrid oder Siliziumoxid besteht.
  6. Verfahren nach Anspruch 4 oder 5, bei dem die erste Oxidationsschutzschicht (13) eine Dicke von 10 nm bis 400 nm aufweist.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem die erste Edelmetallschicht (24) aus Silber oder einer Silberlegierung besteht.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem die zweite Edelmetallschicht (53) aus Silber, einer Silberlegierung oder aus einer Legierung aus oder mit Gold und Nickel besteht.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Bondelement (6, 7) als Bonddraht ausgebildet ist.
  10. Verfahren nach Anspruch 9, bei dem der Bonddraht (6) einen Durchmesser von 300 μm bis 1 mm aufweist.
  11. Verfahren nach einem der Ansprüche 1 bis 9, bei dem das Bondelement (6, 7) als metallisches Bändchen ausgebildet ist.
  12. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Bondelement (6, 7) aus Kupfer oder aus einer Kupferlegierung gebildet ist, oder Kupfer oder eine Kupferlegierung aufweist.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem die erste Oxidationsschutzschicht (13), mit Ausnahme des Chipmontagebereichs (1') auf die gesamte Oberseite (21t) der oberen Substratmetallisierung (21) aufgebracht wird.
  14. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Oberseite (11t) der oberen Chipmetallisierung (11) beim Aufbringen der ersten Oxidationsschutzschicht (13) vollständig frei von Kupferoxid ist.
  15. Verfahren nach einem der vorangehenden Ansprüche, bei dem eine zweite Oxidationsschutzschicht (23) auf die obere Substratmetallisierung (21) aufgebracht wird, wobei der Chipmontagebereich (1') frei bleibt und nicht von der zweiten Oxidationsschutzschicht (23) bedeckt wird.
  16. Verfahren nach Anspruch 15, bei dem die zweite Oxidati- onsschutzschicht (23) aus Silber oder aus einer Silberlegierung besteht.
  17. Verfahren nach einem der Ansprüche 15 oder, bei dem die Oberseite (21t) der oberen Substratmetallisierung (21) während des Aufbringens der zweiten Oxidationsschutzschicht (23) vollständig frei von Kupferoxid ist.
  18. Verfahren nach einem der Ansprüche 15 bis 17, bei dem – eine weitere Bondverbindung zwischen dem Bondelement (6) und der oberen Substratmetallisierung (21) hergestellt wird, indem ein weiterer Abschnitt des Bondelementes (6) mittels eines Bondwerkzeuges (8) auf der zweiten Oxidationsschutzschicht (23) positioniert und unter lokaler Zerstörung der zweiten Oxidationsschutzschicht (23) gegen das Substrat (2) gepresst wird; oder – eine weitere Bondverbindung zwischen einem weiteren Bondelement (7) und der oberen Substratmetallisierung (21) hergestellt wird, indem ein Abschnitt des weiteren Bondelementes (7) mittels eines Bondwerkzeuges (8) auf der zweiten Oxidationsschutzschicht (23) positioniert und unter lokaler Zerstörung der zweiten Oxidationsschutzschicht (23) gegen das Substrat (2) gepresst wird.
  19. Verfahren nach einem der vorangehenden Ansprüche, bei dem – das Herstellen der Sinterverbindungsschicht (4') nach dem Herstellen der Diffusionslotschicht (3') erfolgt; und – das Herstellen der Bondverbindung nach dem Herstellen der Sinterverbindungsschicht (4') erfolgt.
  20. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Zinn enthaltenden Lot (3) vor dem Bereitstellen des Leistungshalbleiterchips (1) als letzte Metallisierungsschicht auf die Unterseite (10b) der unteren Chipmetallisierung (12) aufgebracht wird.
DE102009029577A 2009-09-18 2009-09-18 Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls Revoked DE102009029577B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102009029577A DE102009029577B3 (de) 2009-09-18 2009-09-18 Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
US12/883,406 US8309395B2 (en) 2009-09-18 2010-09-16 Method of fabricating a high-temperature compatible power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009029577A DE102009029577B3 (de) 2009-09-18 2009-09-18 Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls

Publications (1)

Publication Number Publication Date
DE102009029577B3 true DE102009029577B3 (de) 2011-04-28

Family

ID=43756956

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009029577A Revoked DE102009029577B3 (de) 2009-09-18 2009-09-18 Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls

Country Status (2)

Country Link
US (1) US8309395B2 (de)
DE (1) DE102009029577B3 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013200868A1 (de) * 2013-01-21 2014-08-07 Infineon Technologies Ag Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102019217386A1 (de) * 2019-11-11 2021-05-12 Mahle International Gmbh Verfahren zum Herstellen einer Elektronikanordnung und die Elektronikanordnung
DE102020202845A1 (de) 2020-03-05 2021-09-09 Volkswagen Aktiengesellschaft Verfahren zur Herstellung eines elektrischen Moduls
DE102013208818B4 (de) 2012-05-15 2023-12-28 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466548B2 (en) 2011-05-31 2013-06-18 Infineon Technologies Ag Semiconductor device including excess solder
WO2013018504A1 (ja) * 2011-08-04 2013-02-07 三菱電機株式会社 半導体装置とその製造方法
US8736052B2 (en) 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer
US8963321B2 (en) 2011-09-12 2015-02-24 Infineon Technologies Ag Semiconductor device including cladded base plate
US8519532B2 (en) 2011-09-12 2013-08-27 Infineon Technologies Ag Semiconductor device including cladded base plate
US8586480B1 (en) * 2012-07-31 2013-11-19 Ixys Corporation Power MOSFET having selectively silvered pads for clip and bond wire attach
US9768120B2 (en) * 2012-11-21 2017-09-19 Infineon Technologies Austria Ag Semiconductor device assembly including a chip carrier, semiconductor wafer and method of manufacturing a semiconductor device
US9087833B2 (en) 2012-11-30 2015-07-21 Samsung Electronics Co., Ltd. Power semiconductor devices
JP6085968B2 (ja) * 2012-12-27 2017-03-01 三菱マテリアル株式会社 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法
KR20150002077A (ko) * 2013-06-28 2015-01-07 삼성전자주식회사 파워 반도체 모듈
JP6565527B2 (ja) * 2014-09-30 2019-08-28 三菱マテリアル株式会社 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
CN204991692U (zh) * 2014-11-26 2016-01-20 意法半导体股份有限公司 具有引线键合和烧结区域的电子器件
US10833474B2 (en) * 2017-08-02 2020-11-10 Nlight, Inc. CTE-matched silicon-carbide submount with high thermal conductivity contacts
WO2019141359A1 (en) * 2018-01-18 2019-07-25 Abb Schweiz Ag Power electronics module and a method of producing a power electronics module
CN111029307A (zh) * 2019-12-31 2020-04-17 广东芯聚能半导体有限公司 电路器件壳体、晶体管件、功率模块及散热底板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005033469A1 (de) * 2005-07-18 2007-02-01 Infineon Technologies Ag Halbleitersubstrat, Verfahren zu dessen Herstellung sowie Verfahren zum Herstellen eines Schaltungsmoduls
DE102006045939A1 (de) * 2006-09-28 2008-04-10 Infineon Technologies Ag Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität
DE102008057817A1 (de) * 2007-11-26 2009-06-25 Infineon Technologies Ag Vorrichtung und Verfahren mit einem Lötprozess

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358847B1 (en) * 1999-03-31 2002-03-19 Lam Research Corporation Method for enabling conventional wire bonding to copper-based bond pad features
MY134318A (en) * 2003-04-02 2007-12-31 Freescale Semiconductor Inc Integrated circuit die having a copper contact and method therefor
US7755185B2 (en) 2006-09-29 2010-07-13 Infineon Technologies Ag Arrangement for cooling a power semiconductor module
US8164176B2 (en) 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US7793819B2 (en) 2007-03-19 2010-09-14 Infineon Technologies Ag Apparatus and method for connecting a component with a substrate
US9214442B2 (en) 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
US7555832B2 (en) 2007-03-19 2009-07-07 Infineon Technologies Ag Semiconductor chip attachment
US7851334B2 (en) 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
DE102007046556A1 (de) 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterbauelement mit Kupfermetallisierungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005033469A1 (de) * 2005-07-18 2007-02-01 Infineon Technologies Ag Halbleitersubstrat, Verfahren zu dessen Herstellung sowie Verfahren zum Herstellen eines Schaltungsmoduls
DE102006045939A1 (de) * 2006-09-28 2008-04-10 Infineon Technologies Ag Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität
DE102008057817A1 (de) * 2007-11-26 2009-06-25 Infineon Technologies Ag Vorrichtung und Verfahren mit einem Lötprozess

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013208818B4 (de) 2012-05-15 2023-12-28 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102013200868A1 (de) * 2013-01-21 2014-08-07 Infineon Technologies Ag Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102013200868B4 (de) * 2013-01-21 2016-05-12 Infineon Technologies Ag Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102019217386A1 (de) * 2019-11-11 2021-05-12 Mahle International Gmbh Verfahren zum Herstellen einer Elektronikanordnung und die Elektronikanordnung
US11658045B2 (en) 2019-11-11 2023-05-23 Mahle International Gmbh Method for the production of an electronic arrangement and the electronic arrangement
DE102019217386B4 (de) 2019-11-11 2023-12-14 Mahle International Gmbh Verfahren zum Herstellen einer Elektronikanordnung und die Elektronikanordnung
DE102020202845A1 (de) 2020-03-05 2021-09-09 Volkswagen Aktiengesellschaft Verfahren zur Herstellung eines elektrischen Moduls

Also Published As

Publication number Publication date
US8309395B2 (en) 2012-11-13
US20110070695A1 (en) 2011-03-24

Similar Documents

Publication Publication Date Title
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
DE102009045181B4 (de) Leistungshalbleitermodul
EP0186829B1 (de) Verfahren und Verbindungswerkstoff zum metallischen Verbinden von Bauteilen
DE102009002065B4 (de) Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102007046021C5 (de) Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat
EP2530707B1 (de) Verfahren zur Herstellung eines Moduls und der Modul
EP2449586A2 (de) Elektronische vorrichtung
EP1989741B1 (de) Verfahren zum herstellen von peltier-modulen
DE102008057817A9 (de) Vorrichtung und Verfahren mit einem Lötprozess
EP2743973A2 (de) Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102006009159A1 (de) Verfahren zum Herstellen eines Verbundsubstrates sowie Verbundsubstrat
EP2382659A1 (de) Elektrisches oder elektronisches verbundbauteil sowie verfahren zum herstellen eines elektrischen oder elektronischen verbundbauteils
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
DE102017004626A1 (de) Bleifreie Lötfolie zum Diffusionslöten
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102014105000B4 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
DE102005058654A1 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
WO2014127764A1 (de) Metall-keramik-substrat, modulanordnung sowie verfahren zum herstellen eines metall-keramik-substrates
DE102008055137A1 (de) Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE102006011743A1 (de) Verfahren zum Herstellen von Peltier-Modulen sowie Peltier-Modul
DE102008028942A1 (de) Halbleiterbauelement
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
DE102004036905A1 (de) Vertikales Leistungshalbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
R026 Opposition filed against patent
R026 Opposition filed against patent

Effective date: 20110727

R006 Appeal filed
R008 Case pending at federal patent court
R037 Decision of examining division or of federal patent court revoking patent now final
R107 Publication of grant of european patent cancelled