DE102004019435A1 - An einer Kühlrippe angeordnetes Bauelement - Google Patents

An einer Kühlrippe angeordnetes Bauelement Download PDF

Info

Publication number
DE102004019435A1
DE102004019435A1 DE200410019435 DE102004019435A DE102004019435A1 DE 102004019435 A1 DE102004019435 A1 DE 102004019435A1 DE 200410019435 DE200410019435 DE 200410019435 DE 102004019435 A DE102004019435 A DE 102004019435A DE 102004019435 A1 DE102004019435 A1 DE 102004019435A1
Authority
DE
Germany
Prior art keywords
layer
insulating material
electrically insulating
contact surface
electrical contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200410019435
Other languages
English (en)
Inventor
Markus Frühauf
Kurt GÖPFRICH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE200410019435 priority Critical patent/DE102004019435A1/de
Priority to PCT/EP2005/051652 priority patent/WO2005101490A2/de
Publication of DE102004019435A1 publication Critical patent/DE102004019435A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Vorrichtung weist eine Kühlrippe auf, an der eine Isolationsschicht angeordnet ist, auf der ein Bauelement angeordnet ist. Das Bauelement weist eine elektrische Kontaktfläche auf. Eine Schicht aus elektrisch isolierendem Material ist auf der Kühlrippe mit der Isolationsschicht und dem Bauelement aufgebracht. Die elektrische Kontaktfläche des Bauelements ist von der Schicht aus elektrisch isolierendem Material freigelegt. Eine Schicht aus elektrisch leitendem Material ist auf der Schicht aus elektrisch isolierendem Material und der freigelegten elektrischen Kontaktfläche des Bauelements aufgebracht.

Description

  • Leistungshalbleiter verursachen thermische Verluste. Diese Verluste führen zur Erwärmung der Bauelemente. Um die Temperaturen in einem Bereich zu halten, in dem ein zuverlässiger Betrieb garantiert ist, müssen die Leistungshalbleiter gekühlt werden. Dafür eingesetzte Kühlkörper sind in der Regel schwer und teuer.
  • In typischen Aufbauten werden die Leistungshalbleiter 101 auf eine DCB (Direct Copper Bonding)-Keramik 102 gelötet, wie dies in 1 dargestellt ist. Diese DCB-Keramik 102 wird dann entweder direkt auf einen Kühlkörper 103 montiert oder aber ihrerseits auf eine Cu-Bodenplatte gelötet, die dann auf den Kühlkörper montiert wird.
  • Der Kühlkörper 103 seinerseits weist zwei Arten von Elementen auf: einen Wärmeverteiler 104 und Kühlrippen 105. Der Wärmeverteiler 104 sorgt dafür, dass die Wärme möglichst gleichmäßig den Kühlrippen 105 zugeführt wird. Diese wiederum werden von einem Kühlmedium in Form eines Gases oder einer Flüssigkeit umströmt und geben dadurch Wärme an das Kühlmedium ab.
  • Aus der WO 03/030247 A2 ist eine Kontaktierungstechnik für Bauelemente, insbesondere Leistungshalbleiter, bekannt, bei der diese über eine auflaminierte Folie und eine darauf aufgebrachte leitende Schicht kontaktiert werden.
    •
  • Aufgabe der Erfindung ist es, eine bessere Kühlung von Leistungshalbleitern zu ermöglichen und dabei ein besonders kostengünstig aufzubauendes Leistungsmodul zur Verfügung zu stellen.
  • Diese Aufgabe wird durch die in den unabhängigen Ansprüchen angegebenen Erfindungen gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.
  • Dementsprechend wird in einem Verfahren zum Herstellen einer Vorrichtung an einer Kühlrippe eine Isolationsschicht angeordnet, auf der ein Bauelement angeordnet wird, das eine elektrische Kontaktfläche aufweist. Auf die Kühlrippe mit der Isolationsschicht und das Bauelement wird eine Schicht aus elektrisch isolierendem Material aufgebracht. Die elektrische Kontaktfläche des Bauelements bleibt beim Aufbringen der Schicht aus elektrisch isolierendem Material frei und/oder wird nach dem Aufbringen der Schicht aus elektrisch isolierendem Material freigelegt, insbesondere durch Öffnen eines Fensters. Weiterhin wird eine Schicht aus elektrisch leitendem Material auf der Schicht aus elektrisch isolierendem Material und der elektrischen Kontaktfläche des Bauelements aufgebracht. Die Schicht aus elektrisch isolierendem Material ist also eine Trägerschicht für die Schicht aus elektrisch leitendem Material.
  • Da das Bauelement auf der Kühlrippe mit der Isolationsschicht angeordnet ist, bilden die Kühlrippe mit der Isolationsschicht und das Bauelement eine Oberflächenkontur. Vorzugsweise folgt die Schicht aus elektrisch isolierendem Material der aus der Kühlrippe mit der Isolationsschicht und dem Bauelement gebildeten Oberflächenkontur, d.h., dass die Schicht aus elektrisch isolierendem Material entsprechend der aus Kühlrippe mit Isolationsschicht und Bauelement gebildeten Oberflächenkontur auf dieser Oberflächenkontur verläuft.
  • Dadurch dass die Schicht aus elektrisch isolierendem Material in ihrer Gesamtheit der aus Kühlrippe mit Isolationsschicht und Bauelement gebildeten Oberflächenkontur folgt, ergeben sich, insbesondere wenn ein Leistungsbauelement als Bauelement verwendet wird, gleich zwei Vorteile. Zum einen ist eine noch ausreichende Dicke der Schicht aus elektrisch isolieren dem Material über den der Kühlrippe mit der Isolationsschicht abgewandten Kanten des Bauelements gewährleistet, so dass ein Durchschlag bei hohen Spannungen bzw. Feldstärken verhindert wird. Zum anderen ist die Schicht aus elektrisch isolierendem Material neben dem in der Regel sehr hohen Leistungsbauelement auf der Kühlrippe mit der Isolationsschicht nicht so dick, dass ein Freilegen und Kontaktieren von Kontaktflächen auf Leiterbahnen auf der Kühlrippe mit der Isolationsschicht problematisch wäre.
  • Die elektrische Kontaktfläche des Bauelements bleibt beim Aufbringen der Schicht aus elektrisch isolierendem Material frei und/oder wird nach dem Aufbringen der Schicht aus elektrisch isolierendem Material freigelegt, insbesondere durch Öffnen eines Fensters.
  • Weiterhin wird eine Schicht aus elektrisch leitendem Material auf der Schicht aus elektrisch isolierendem Material und der elektrischen Kontaktfläche des Bauelements aufgebracht. Die Schicht aus elektrisch isolierendem Material ist also eine Trägerschicht für die Schicht aus elektrisch leitendem Material.
  • Selbstverständlich liegt es auch im Rahmen der Erfindung bei einem Substrat, auf dem mehrere Bauelemente mit Kontaktflächen angeordnet sind, und/oder bei Bauelementen mit mehreren Kontaktflächen entsprechend vorzugehen.
  • Die Dicke der Schicht aus elektrisch isolierendem Material über der Kühlrippe mit der Isolationsschicht weicht in ihrem geradlinig verlaufenden Bereich um weniger als 50% von ihrer Dicke über dem Bauelement in ihrem dort geradlinig verlaufenden Bereich ab, insbesondere um weniger als 20%. Vorzugsweise sind die Dicken in etwa gleich, weichen also um weniger als 5% oder sogar weniger als 1% voneinander ab. Die Prozentangaben beziehen sich insbesondere auf die Dicke der Schicht über dem Bauelement in deren geradlinig verlaufenden Bereich, die dementsprechend die 100% angibt. Auf den geradlinig verlaufenden Bereich wird abgestellt, da die Schicht in Innenkanten von Kühlrippe mit Isolationsschicht und Bauelement in der Regel dicker, über den der Kühlrippe mit der Isolationsschicht abgewandten Kanten des Bauelements in der Regel dünner verläuft.
  • Zur Kontaktierung des Bauelements mit einer auf der Kühlrippe mit der Isolationsschicht verlaufenden Leiterbahn weist diese Leiterbahn vorzugsweise eine elektrische Kontaktfläche auf, die beim Aufbringen der Schicht aus elektrisch leitendem Material frei bleibt oder nach dem Aufbringen der Schicht aus elektrisch isolierendem Material freigelegt wird und auf die Schicht aus elektrisch leitendem Material ebenfalls aufgebracht wird. So wird die Kontaktfläche des Bauelements über die Schicht aus elektrisch leitendem Material mit der Kontaktfläche der Leiterbahn verbunden.
  • Die Kontaktfläche des Bauelements und die Kontaktfläche der Leiterbahn sind vorzugsweise in etwa gleich groß, um einen durchgängigen Stromfluss zu gewährleisten.
  • Die elektrische Kontaktfläche des Bauelements kann beim Aufbringen der Schicht aus elektrisch isolierendem Material freigelassen und/oder später freigelegt werden. Das vollständige oder partielle Freilassen schon beim Aufbringen lässt sich besonders vorteilhaft verwirklichen, wenn die Schicht aus elektrisch isolierendem Material mit Öffnungen aufgebracht wird. Dann lässt sich nämlich von vornherein eine Schicht aus elektrisch isolierendem Material mit einer oder mehreren entsprechenden Öffnungen bzw. Fenstern verwenden, die sich beispielsweise zuvor durch kostengünstiges Ausstanzen oder Ausschneiden schaffen lassen.
  • Wird durch das Freilegen der Kontaktfläche ein Fenster mit mehr als 60% der Größe der Seite und/oder Fläche des Bauelementes geöffnet, an der das Fenster geöffnet wird, insbeson dere mehr als 80%, so kann das Verfahren für Leistungsbauelemente verwendet werden, deren Kontaktfläche ein entsprechende Größe aufweisen. Um eine saubere Kantenverarbeitung zu gewährleisten, sollte die Größe des Fensters aber andererseits nicht mehr als 99,9% der Größe der Seite und/oder Fläche des Bauelementes betragen, an der das Fenster geöffnet wird, insbesondere nicht mehr als 99% und weiter bevorzugt nicht mehr als 95%. Das Fenster wird insbesondere an der größten und/oder an der von der Kühlrippe abgewandten Seite des Bauelements geöffnet und hat vorzugsweise eine absolute Größe von mehr als 50 mm2, insbesondere mehr als 70 mm2.
  • Die Kühlrippe ist insbesondere aus Metall.
  • Die Schicht aus elektrisch isolierendem Material und/oder die Isolationsschicht sind insbesondere aus Kunststoff. Je nach Weiterverarbeitung können sie fotoempfindlich oder nicht fotoempfindlich sein.
  • Sie werden vorzugsweise mit einer oder mehreren der folgenden Vorgehensweisen aufgebracht: Lackieren, Auflaminieren einer Folie, Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten.
  • Zum Aufbringen der Schicht aus elektrisch leitendem Material, also zum flächigen Kontaktieren, wird vorteilhaft ein physikalisches oder chemisches Abscheiden des elektrisch leitenden Materials durchgeführt. Derartige physikalische Verfahren sind Sputtern und Bedampfen (Physical Vapor Deposition, PVD). Das chemische Abscheiden kann aus gasförmiger Phase (Chemical Vapor Deposition, CVD) und/oder flüssiger Phase (Liquid Phase Chemical Vapor Deposition) erfolgen. Denkbar ist auch, dass zunächst durch eines dieser Verfahren eine dünne elektrisch leitende Teilschicht beispielsweise aus Titan/Kupfer aufgetragen wird, auf der dann eine dickere elektrisch leitende Teilschicht beispielsweise aus Kupfer galvanisch abgeschieden wird.
  • Vorzugsweise wird eine Kühlrippe mit Isolationsschicht mit einer Oberfläche verwendet, die mit einem oder mehreren Halbleiterchips, insbesondere Leistungshalbleiterchips bestückt ist, auf deren jedem je eine oder mehrere zu kontaktierende Kontaktflächen vorhanden ist oder sind, wobei die Schicht aus elektrisch isolierendem Material auf dieser Oberfläche unter Vakuum aufgebracht wird, so dass die Schicht aus elektrisch isolierendem Material diese Oberfläche einschließlich jedes Halbleiterchips und jeder Kontaktfläche eng anliegend bedeckt und auf dieser Oberfläche einschließlich jedes Halbleiterchips haftet.
  • Die Schicht aus elektrisch isolierendem Material ist dabei so gestaltet, dass ein Höhenunterschied von bis zu 1000 μm überwunden werden kann. Der Höhenunterschied ist unter anderem durch die Topologie des Substrats und durch die auf der Kühlrippe mit der Isolationsschicht angeordneten Halbleiterchips verursacht.
  • Die Dicke der Schicht aus elektrisch isolierendem Material und der Isolationsschicht kann 10 μm bis 500 μm betragen. Vorzugsweise wird bei dem erfindungsgemäßen Verfahren eine Schicht aus elektrisch isolierendem Material und eine Isolationsschicht mit einer Dicke von 25 bis 150 μm aufgebracht.
  • In einer weiteren Ausgestaltung wird das Aufbringen sooft wiederholt, bis eine bestimmte Dicke der Schicht aus elektrisch isolierendem Material erreicht ist. Beispielsweise werden Teilschichten aus elektrisch isolierendem Material geringerer Dicke zu einer Schicht aus elektrisch isolierendem Material höherer Dicke verarbeitet. Diese Teilschichten aus elektrisch isolierendem Material bestehen vorteilhaft aus einer Art Kunststoffmaterial. Denkbar ist dabei auch, dass die Teilschichten aus elektrisch isolierendem Material aus mehre ren unterschiedlichen Kunststoffmaterialen bestehen, Es resultiert eine aus Teilschichten aufgebaute Schicht aus elektrisch isolierendem Material.
  • In einer besonderen Ausgestaltung wird zum Freilegen der elektrischen Kontaktfläche des Bauelements ein Fenster in der Schicht aus elektrisch isolierendem Material durch Laserablation geöffnet. Eine Wellenlänge eines dazu verwendeten Lasers beträgt zwischen 0,1 μm und 11 μm. Die Leistung des Lasers beträgt zwischen 1 W und 100 W. Vorzugsweise wird ein CO2-Laser mit einer Wellenlänge von 9,24 μm verwendet. Das Öffnen der Fenster erfolgt dabei ohne eine Beschädigung eines eventuell unter der Schicht aus isolierendem Material liegenden Chipkontakts aus Aluminium, Gold oder Kupfer.
  • In einer weiteren Ausgestaltung wird eine fotoempfindliche Schicht aus elektrisch isolierendem Material verwendet und zum Freilegen der elektrischen Kontaktfläche des Bauelements ein Fenster durch einen fotolithographischen Prozess geöffnet. Der fotolithographische Prozess umfasst ein Belichten der fotoempfindlichen Schicht aus elektrisch isolierendem Material und ein Entwickeln und damit Entfernen der belichteten oder nicht belichteten Stellen der Schicht aus elektrisch isolierendem Material.
  • Nach dem Öffnen der Fenster erfolgt gegebenenfalls ein Reinigungsschritt, bei dem Reste der Schicht aus elektrisch isolierendem Material entfernt werden. Der Reinigungsschritt erfolgt beispielsweise nasschemisch. Denkbar ist insbesondere auch ein Plasmareinigungsverfahren.
  • In einer weiteren Ausgestaltung wird eine Schicht aus elektrisch leitendem Material mit mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitendem Material verwendet. Es werden beispielsweise verschiedene Metalllagen übereinander aufgetragen. Die Anzahl der Teil schichten beziehungsweise Metalllagen beträgt insbesondere 2 bis 5. Durch die aus mehreren Teilschichten aufgebaute elektrisch leitende Schicht kann beispielsweise eine als Diffusionsbarriere fungierende Teilschicht integriert sein. Eine derartige Teilschicht besteht beispielsweise aus einer Titan-Wolfram-Legierung (TiW). Vorteilhafterweise wird bei einem mehrschichtigen Aufbau direkt auf der zu kontaktierenden Oberfläche eine die Haftung vermittelnde oder verbessernde Teilschicht aufgebracht. Eine derartige Teilschicht besteht beispielsweise aus Titan.
  • Das Strukturieren erfolgt üblicherweise in einem fotolithographischen Prozess. Dazu kann auf der elektrisch leitenden Schicht ein Fotolack aufgetragen, getrocknet und anschließend belichtet und entwickelt werden. Unter Umständen folgt ein Temperschritt, um den aufgetragenen Fotolack gegenüber nachfolgenden Behandlungsprozessen zu stabilisieren. Als Fotolack kommen herkömmliche positive und negative Resists (Beschichtungsmaterialien) in Frage. Das Auftragen des Fotolacks erfolgt beispielsweise durch einen Sprüh- oder Tauchprozess. Electro-Deposition (elektrostatisches oder elektrophoretisches Abscheiden) ist ebenfalls denkbar.
  • Statt eines Fotolacks kann auch ein anderes strukturierbares Material mit einer oder mehreren der folgenden Vorgehensweisen aufgebracht werden: Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten, Auflaminieren einer Folie.
  • Zum Strukturieren können auch fotoempfindliche Folien eingesetzt werden, die auflaminiert und vergleichbar mit der aufgetragenen Fotolackschicht belichtet und entwickelt werden.
  • Zum Erzeugen der Leiterbahn kann beispielsweise wie folgt vorgegangen werden: In einem ersten Teilschritt wird die elektrisch leitende Schicht strukturiert und in einem darauf folgenden Teilschritt wird auf der erzeugten Leiterbahn eine weitere Metallisierung aufgebracht. Durch die weitere Metallisierung wird die Leiterbahn verstärkt. Beispielsweise wird auf der durch Strukturieren erzeugten Leiterbahn Kupfer galvanisch in einer Dicke von 1 μm bis 400 μm abgeschieden. Danach wird die Fotolackschicht beziehungsweise die auflaminierte Folie oder das alternativ verwendete strukturierbare Material abgelöst. Dies gelingt beispielsweise mit einem organischen Lösungsmittel, einem alkalischen Entwickler oder dergleichen. Durch nachfolgendes Differenzätzen wird die flächige, nicht mit der Metallisierung verstärkte, metallisch leitende Schicht wieder entfernt. Die verstärkte Leiterbahn bleibt erhalten.
  • In einer besonderen Ausgestaltung werden zum Herstellen einer mehrlagigen Vorrichtung die Schritte Auflaminieren, Freilegen, Kontaktieren und Erzeugen der Leiterbahn mehrmals durchgeführt.
    •
  • Bevorzugte und vorteilhafte Ausgestaltungen der Vorrichtung ergeben sich aus den bevorzugten Ausgestaltungen des Verfahrens.
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung anhand der Zeichnung. Dabei zeigen:
  • 1 eine Leistungshalbleiter mit zugehöriger Kühlrippe nach dem Stand der Technik;
  • 2 ein Verfahren zum Kontaktieren eines Leistungshalbleiters auf einer Kühlrippe;
  • 3 einen Kühlkörper mit mehreren Kühlrippen, auf denen jeweils ein Leistungshalbleitermodul angeordnet ist.
  • In der 2 erkennt man eine Vorrichtung 1 aufweisend eine Kühlrippe 12 mit einer Isolationsschicht 10. Auf die Isolationsschicht 10 ist eine Schicht 11 aus Kupfer aufgebracht.
  • Die Schicht 11 aus Kupfer auf der oberen Oberfläche der Isolationsschicht 10 ist bereichsweise bis auf die obere Oberfläche der Isolationsschicht 10 herab entfernt, so dass dort die obere Oberfläche frei liegt. Durch die Schicht 11 aus Kupfer werden Leiterbahnen auf der Kühlrippe mit der Isolationsschicht gebildet.
  • Auf die von der Isolationsschicht 10 abgekehrte Oberfläche der verbliebenen Schicht 11 aus Kupfer sind ein oder mehrere Bauelemente 2 aufgebracht, die zueinander gleich und/oder voneinander verschieden sein können.
  • Das Bauelement 2, das vorzugsweise ein Halbleiter, Chip und/oder Leistungshalbleiterchip ist, kontaktiert mit einer nicht dargestellten Kontaktfläche, die auf einer der Schicht 11 aus Kupfer zugekehrten unteren Oberfläche des Bauelements 2 vorhanden ist, flächig die obere Oberfläche der Schicht 11 aus Kupfer. Beispielsweise ist diese Kontaktfläche mit der Schicht 11 aus Kupfer verlötet.
  • Auf der von der Schicht 11 aus Kupfer und der unteren Oberfläche abgekehrten oberen Oberfläche des Chips 2 ist je ein Kontakt mit einer vom Bauelement 2 abgekehrten Kontaktfläche 210 vorhanden.
  • Ist beispielsweise das Bauelement 2 ein Transistor, ist die Kontaktfläche auf der unteren Oberfläche dieses Bauelements 2 die Kontaktfläche eines Kollektor- bzw. Drainkontaktes und der Kontakt auf der oberen Oberfläche des Bauelements 2 ein Emitter- bzw. Sourcekontakt, dessen Kontaktfläche die Kontaktfläche 210 ist.
  • Die gesamte obere Oberfläche des mit dem Bauelement 2 bestückten Substrats ist durch die freiliegenden Teile der oberen Oberfläche der Isolationsschicht 10, der oberen Oberfläche der Schicht 11 aus Kupfer außerhalb der Bauelemente 2 und durch die freie Oberfläche jedes Bauelements 2 selbst gegeben, die durch die obere Oberfläche und die seitliche Oberfläche dieses Chips 2 bestimmt ist.
  • Auf die Oberfläche der mit dem Bauelement 2 bestückten Kühlrippe 12 mit der Isolationsschicht 10 wird im Schritt 301 eine Schicht 3 aus elektrisch isolierendem Kunststoffmaterial unter Vakuum aufgebracht, so dass die Schicht 3 aus elektrisch isolierendem Material die Oberfläche der mit dem Bauelement 2 bestückten Kühlrippe 12 mit den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet. Die Schicht 3 aus elektrisch isolierendem Material folgt dabei der durch die freiliegenden Teile der oberen Oberfläche der Isolationsschicht 10, der oberen Oberfläche der Schicht 11 aus Kupfer außerhalb der Bauelemente 2 und durch die freie Oberfläche der Bauelemente 2 selbst, die durch die obere Oberfläche und die seitliche Oberfläche dieses Bauelements 2 bestimmt ist, gegebenen Oberflächenkontur.
  • Das Aufbringen der Schicht 3 aus elektrisch isolierendem Material in Schritt 301 erfolgt vorzugsweise mit einer oder mehreren der folgenden Vorgehensweisen: Auflaminieren einer Folie, Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten.
  • Die Schicht 3 aus elektrisch isolierendem Material dient als Isolator und als Träger einer im Weiteren aufgebrachten Schicht 4 aus elektrisch leitendem Material.
  • Typische Dicken der Schicht 3 aus elektrisch isolierendem Material liegen im Bereich von 25–150 μm, wobei größere Dicken auch aus Schichtenfolgen von dünneren Teilschichten aus elektrisch isolierendem Material erreicht werden können. Damit lassen sich vorteilhafter Weise Isolationsfeldstärken im Bereich von einigen 10 kV/mm realisieren.
  • Nun wird in Schritt 302 jede zu kontaktierende Kontaktfläche auf der Oberfläche des Substrats 1 einschließlich des Bauelements 2 durch Öffnen jeweiliger Fenster 31 in der Schicht 3 aus elektrisch isolierendem Material freigelegt.
  • Eine zu kontaktierende Kontaktfläche ist nicht nur eine Kontaktfläche 210 auf einem Bauelement 2, sondern kann auch jeder durch Öffnen eines Fensters 31 in der Schicht 3 aus elektrisch isolierendem Material freigelegte Bereich der oberen Oberfläche der Schicht 11 aus Kupfer oder einem sonstigen Metall sein.
  • Die Größe des Fensters, das zum Kontaktieren der Kontaktfläche 210 geöffnet wird, beträgt mehr als 60% der Größe des Bauelements, insbesondere mehr als 80%.
  • Das Öffnen eines der Fenster 31 in der Schicht 3 aus elektrisch isolierendem Material wird vorzugsweise durch Laserablation vorgenommen.
  • Danach wird in Schritt 303 jede freigelegte Kontaktfläche 210 des Bauelements und freigelegte Kontaktfläche 212 des Substrats mit einer Schicht 4 aus elektrisch leitendem Material, vorzugsweise Metall, flächig kontaktiert, indem die freigelegten Kontaktflächen 210 und 212 mit den üblichen Verfahren metallisiert und strukturiert und somit planar kontaktiert werden.
  • Beispielsweise kann die Schicht 4 aus elektrisch leitendem Material ganzflächig sowohl auf jede Kontaktfläche 210 und 212 als auch auf die von der Oberfläche des Substrats 1 abgekehrte obere Oberfläche der Schicht 3 aus elektrisch isolierendem Material aufgebracht und danach beispielsweise fotolithographisch so strukturiert werden, dass jede Kontaktfläche 210 und 212 flächig kontaktiert bleibt und über die Kontaktflächen 210 und 212 und die Schicht 3 aus isolierendem Material verlaufende Leiterbahnen entstehen.
  • Vorzugsweise werden dazu folgende Prozessschritte (semiadditiver Aufbau) durchgeführt:
    • – Sputtern einer Ti-Haftschicht von ca. 100 nm Dicke und einer Cu-Leitschicht 4 von ca. 200 nm Dicke (Schritt 303).
    • – Fotolithographie unter Verwendung dicker Lackschichten oder von Fotofolien 5 (Schritt 304).
    • – Galvanische Verstärkung der freientwickelten Bereiche mit einer elektrisch leitenden Schicht 6. Hier sind Schichtdicken bis 500 μm möglich (Schritt 305).
    • – Lackentschichtung und Differenzätzen von Cu und Ti (Schritt 306).
  • Es kann auch so vorgegangen werden, dass auf die von der Oberfläche der Kühlrippe 12 mit der Isolationsschicht 10 abgekehrte obere Oberfläche der Schicht 3 aus elektrisch isolierendem Material eine Maske aufgebracht wird, welche die Kontaktflächen 210 und 212 sowie Bereiche für die über die Kontaktflächen 210 und 212 und die Schicht 3 aus isolierendem Material verlaufenden Leiterbahnen freilässt, und dass dann die Schicht 4 aus dem elektrisch leitenden Material ganzflächig auf die Maske und die Kontaktflächen 210 und 212 sowie die von der Maske freien Bereiche aufgebracht wird. Danach wird die Maske mit der darauf befindlichen Schicht 4 entfernt, so dass nur die flächig kontaktierten Kontaktflächen 210 und 212 und die über die Kontaktflächen 210 und 212 und die Schicht 3 aus isolierendem Material verlaufenden Leiterbahnen auf den maskenfreien Bereichen übrig bleiben.
  • Jedenfalls ist danach eine Vorrichtung aus der Kühlrippe 12 mit der Isolationsschicht 10 und dem Bauelement 2 mit einer Oberfläche, auf der elektrische Kontaktflächen 210, 212 angeordnet sind, bereitgestellt, bei der auf der Oberfläche ein Isolator in Form einer Schicht 3 aus elektrisch isolierendem Material aufgebracht ist, die eng an der Oberfläche anliegt und an der Oberfläche haftet und bei der die Schicht 3 aus elektrisch isolierendem Material bei den Kontaktflächen 210 und 212 jeweils Fenster 31 aufweist, in welchem diese Kontaktfläche 210, 212 frei von der Schicht 3 aus elektrisch isolierendem Material und flächig mit einer Schicht 4 und beispielsweise zusätzlich mit einer Schicht 6 aus elektrisch leitendem Material kontaktiert ist. Spezielle Ausbildungen dieser Vorrichtung ergeben sich aus der vorstehenden Beschreibung.
  • Insgesamt erhält man so ein Leistungsmodul 20, das die Isolationsschicht 10, das Bauelement 2, die Schicht 11 aus Kupfer, die Schicht 3 aus elektrisch isolierendem Material und die Schicht 4 aus elektrisch leitendem Material enthält und das auf der Kühlrippe 12 angeordnet ist.
  • Wie in 3 dargestellt ist, kann dadurch auf den teuren, in 1 gezeigten Wärmeverteiler 104 verzichtet werden. Stattdessen werden jeweils eines oder mehrere Leistungsmodule 20 direkt auf einer Kühlrippe 12 angeordnet und über Leitungen 21 miteinander verbunden. Dies wird wie oben gezeigt ermöglicht, weil die elektrisch leitfähigen Schichten durch die Isolierfolie, also die Schicht aus elektrisch isolierendem Material und die Isolierschicht nicht nur gegeneinander, sondern auch gegenüber der Kühlrippe 12 isoliert werden.
  • Statt des Wärmeverteilers ist nur noch ein Verbindungselement 22 notwendig, das die Kühlrippen 12 mechanisch miteinander verbindet und die Leitungen 21 trägt.
  • Da das Bauelement 2, das beispielsweise ein IGBT ist, durch die Schicht 3 aus elektrisch isolierendem Material und die Schicht 4 aus elektrisch leitendem Material geschützt ist, können Kühlmedien auch direkt an ihm vorbeigeleitet werden.
  • Ein 10 kW-Umrichter lässt sich so beispielsweise durch 6 Kühlrippen mit daran angeordneten Leistungsmodulen und ein Verbindungselement realisieren, ein 100 kW-Umrichter mit 60 Kühlrippen mit daran angeordneten Leistungsmodulen und ein Verbindungselement.

Claims (14)

  1. Verfahren zum Herstellen einer Vorrichtung (1), bei dem – an einer Kühlrippe (12) eine Isolationsschicht (10) angeordnet wird, – auf der Isolationsschicht (10) ein Bauelement (2) angeordnet wird, das eine elektrische Kontaktfläche (210) aufweist, – eine Schicht (3) aus elektrisch isolierendem Material auf der Kühlrippe (12) mit der Isolationsschicht (10) und dem Bauelement (2) aufgebracht wird, – die elektrische Kontaktfläche (210) des Bauelements zumindest teilweise beim Aufbringen der Schicht (3) aus elektrisch isolierendem Material frei bleibt und/oder nach dem Aufbringen der Schicht (3) aus elektrisch isolierendem Material freigelegt wird, – eine Schicht (4) aus elektrisch leitendem Material auf der Schicht (3) aus elektrisch isolierendem Material und der elektrischen Kontaktfläche (210) des Bauelements aufgebracht wird.
  2. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Dicke der Schicht (3) aus elektrisch isolierendem Material über der Kühlrippe mit der Isolationsschicht (1) in ihrem geradlinig verlaufenden Bereich um weniger als 50% von der Dicke der Schicht (3) aus elektrisch isolierendem Material über dem Bauelement (2) in ihrem geradlinig verlaufenden Bereich abweicht, insbesondere um weniger als 20%.
  3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Kühlrippe mit der Isolationsschicht (1) eine Leiterbahn (11) mit einer elektrischen Kontaktfläche (212) aufweist, die elektrische Kontaktfläche (212) zumindest teilweise beim Aufbringen der Schicht (3) aus elektrisch isolierendem Material frei bleibt und/oder nach dem Aufbringen der Schicht (3) aus elektrisch isolierendem Material freigelegt wird und die Schicht (4) aus elektrisch leitendem Material auch auf der elektrischen Kontaktfläche (212) des Substrats aufgebracht wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Isolationsschicht (10) und/oder die Schicht (3) aus elektrisch isolierendem Material mithilfe einer oder mehrerer der folgenden Vorgehensweisen aufgebracht wird: Auflaminieren einer Folie, Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Bauelement (2) ein Leistungselektronikbauelement ist, insbesondere ein Leistungshalbleiter.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Bauelement (2) in Richtung der Flächennormalen des Substrats (1) mindestens 70 μm dick ist, insbesondere mindestens 100 μm.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Kühlrippe mit der Isolationsschicht (1) eine Leiterbahn (11, 12) aufweist, die mindestens 100 μm dick ist, insbesondere mindestens 150 μm.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die elektrische Kontaktfläche (210) des Bauelements zumindest teilweise beim Aufbringen der Schicht (3) aus elektrisch isolierendem Material frei bleibt und/oder nach dem Aufbringen der Schicht (3) aus elektrisch isolierendem Material freigelegt wird, indem in der Schicht (3) aus elektrisch isolierendem Material ein Fenster mit mehr als 60% der Größe der Seite und/oder Fläche des Bauelementes geöffnet ist und/oder wird, an der das Fenster geöffnet ist und/oder wird, insbesondere mehr als 80%.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die elektrische Kontaktfläche (210) des Bauelements zumindest teilweise durch Laserablation freigelegt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem für die Schicht (3) aus elektrisch isolierendem Material ein fotoempfindliches Material verwendet wird und die elektrische Kontaktfläche des Bauelements zumindest teilweise durch einen fotolithographischen Prozess freigelegt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Schicht (4) aus elektrisch leitendem Material in mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitenden Material aufgebracht wird, wobei insbesondere eine obere Teilschicht durch galvanisches Aufwachsen aufgebracht wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem zum Herstellen einer mehrlagigen Vorrichtung die Schritte Aufbringen der Schicht aus elektrisch isolierendem Material, Freilegen der Kontaktflächen und Aufbringen der Schicht aus elektrisch leitendem Material mehrmals durchgeführt werden.
  13. Vorrichtung mit einer Kühlrippe (12), an der eine Isolationsschicht (10) angeordnet ist, auf der ein Bauelement (2) angeordnet ist, wobei das Bauelement (2) eine elektrische Kontaktfläche (210) aufweist und wobei – eine Schicht (3) aus elektrisch isolierendem Material auf der Kühlrippe (12) mit der Isolationsschicht (10) und dem Bauelement (2) aufgebracht ist, – die elektrische Kontaktfläche (210) des Bauelements von der Schicht (3) aus elektrisch isolierendem Material freigelegt ist, – eine Schicht (4) aus elektrisch leitendem Material auf der Schicht (3) aus elektrisch isolierendem Material und der freigelegten elektrischen Kontaktfläche (210) des Bauelements aufgebracht ist.
  14. Vorrichtung, insbesondere Umrichter, mit mehreren Kühlrippen (12), an denen jeweils eine Isolationsschicht (10) angeordnet ist, auf der ein Bauelement (2) angeordnet ist, wobei das Bauelement (2) eine elektrische Kontaktfläche (210) aufweist und wobei – eine Schicht (3) aus elektrisch isolierendem Material auf der Kühlrippe (12) mit der Isolationsschicht (10) und dem Bauelement (2) aufgebracht ist, – die elektrische Kontaktfläche (210) des Bauelements von der Schicht (3) aus elektrisch isolierendem Material zumindest teilweise frei ist, – eine Schicht (4) aus elektrisch leitendem Material auf der Schicht (3) aus elektrisch isolierendem Material und der freigelegten elektrischen Kontaktfläche (210) des Bauelements aufgebracht ist.
DE200410019435 2004-04-19 2004-04-19 An einer Kühlrippe angeordnetes Bauelement Withdrawn DE102004019435A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200410019435 DE102004019435A1 (de) 2004-04-19 2004-04-19 An einer Kühlrippe angeordnetes Bauelement
PCT/EP2005/051652 WO2005101490A2 (de) 2004-04-19 2005-04-14 An einer kühlrippe angeordnetes bauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410019435 DE102004019435A1 (de) 2004-04-19 2004-04-19 An einer Kühlrippe angeordnetes Bauelement

Publications (1)

Publication Number Publication Date
DE102004019435A1 true DE102004019435A1 (de) 2005-11-03

Family

ID=34981674

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410019435 Withdrawn DE102004019435A1 (de) 2004-04-19 2004-04-19 An einer Kühlrippe angeordnetes Bauelement

Country Status (2)

Country Link
DE (1) DE102004019435A1 (de)
WO (1) WO2005101490A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005053396A1 (de) * 2005-11-09 2007-05-16 Semikron Elektronik Gmbh Schaltungseinrichtung, insbesondere Frequenzumrichter
US8823175B2 (en) 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
DE10058446A1 (de) * 1999-11-24 2001-05-31 Denso Corp Halbleitervorrichtung mit Abstrahlungsstruktur, sowie Verfahren zu ihrer Herstellung
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188547A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
US5229916A (en) * 1992-03-04 1993-07-20 International Business Machines Corporation Chip edge interconnect overlay element
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
US5545924A (en) * 1993-08-05 1996-08-13 Honeywell Inc. Three dimensional package for monolithic microwave/millimeterwave integrated circuits
US6002589A (en) * 1997-07-21 1999-12-14 Rambus Inc. Integrated circuit package for coupling to a printed circuit board
KR100236671B1 (ko) * 1997-09-09 2000-01-15 윤종용 인쇄회로기판과 방열판을 구비하는 수직실장형 반도체 칩패키지 및 그를 포함하는 패키지 모듈
US5963427A (en) * 1997-12-11 1999-10-05 Sun Microsystems, Inc. Multi-chip module with flexible circuit board
US6449159B1 (en) * 2000-05-03 2002-09-10 Rambus Inc. Semiconductor module with imbedded heat spreader
FR2818801B1 (fr) * 2000-12-21 2003-04-04 Gemplus Card Int Interconnexion par organe d'isolation decoupe et cordon de conduction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
DE10058446A1 (de) * 1999-11-24 2001-05-31 Denso Corp Halbleitervorrichtung mit Abstrahlungsstruktur, sowie Verfahren zu ihrer Herstellung
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005053396A1 (de) * 2005-11-09 2007-05-16 Semikron Elektronik Gmbh Schaltungseinrichtung, insbesondere Frequenzumrichter
DE102005053396B4 (de) * 2005-11-09 2010-04-15 Semikron Elektronik Gmbh & Co. Kg Schaltungseinrichtung, insbesondere Frequenzumrichter
US8823175B2 (en) 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors
DE102013208818B4 (de) 2012-05-15 2023-12-28 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls

Also Published As

Publication number Publication date
WO2005101490A2 (de) 2005-10-27
WO2005101490A3 (de) 2006-04-13

Similar Documents

Publication Publication Date Title
WO2004077548A2 (de) Verbindungstechnik für leistungshalbleiter
WO2005101928A1 (de) Hybrider leiterplattenaufbau zur kompakten aufbautechnik von elektrischen bauelementen
WO2003030247A2 (de) Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102007046337A1 (de) Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
EP1817795A1 (de) Metallisierte folie zur flächigen kontaktierung
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE10314172B4 (de) Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE102004009296B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
DE19507547A1 (de) Verfahren zur Montage von Chips
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE102004019435A1 (de) An einer Kühlrippe angeordnetes Bauelement
DE10023834B4 (de) Verfahren zur Schichtbildung und -strukturierung
WO2005101480A2 (de) Mit planarer verbindungstechnik auf einem insbesondere elektrisch leitendem substrat aufgebaute schaltung
DE102004019442A1 (de) An planarer Verbindung angeordneter Kühlkörper
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
WO2004100259A2 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
WO2005078793A1 (de) Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
WO2005101501A1 (de) Mit einer metallschicht gebildetes gehäuse
DE102004061908B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE102004018468A1 (de) Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul
DE102004015017B4 (de) Erzeugung von mechanischen und elektrischen Verbindungen zwischen den Oberflächen zweier Substrate
DE112012004917T5 (de) Verfahren zum Verhindern eines elektrischen Kurzschlusses in einem Halbleiterschichtstapel, CPV-Zelle mit dünnem Substrat und Solarzellenanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee