DE102004019435A1 - On a cooling fin arranged component - Google Patents
On a cooling fin arranged component Download PDFInfo
- Publication number
- DE102004019435A1 DE102004019435A1 DE200410019435 DE102004019435A DE102004019435A1 DE 102004019435 A1 DE102004019435 A1 DE 102004019435A1 DE 200410019435 DE200410019435 DE 200410019435 DE 102004019435 A DE102004019435 A DE 102004019435A DE 102004019435 A1 DE102004019435 A1 DE 102004019435A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating material
- electrically insulating
- contact surface
- electrical contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/24011—Deposited, e.g. MCM-D type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/2402—Laminated, e.g. MCM-L type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0101—Neon [Ne]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
Eine Vorrichtung weist eine Kühlrippe auf, an der eine Isolationsschicht angeordnet ist, auf der ein Bauelement angeordnet ist. Das Bauelement weist eine elektrische Kontaktfläche auf. Eine Schicht aus elektrisch isolierendem Material ist auf der Kühlrippe mit der Isolationsschicht und dem Bauelement aufgebracht. Die elektrische Kontaktfläche des Bauelements ist von der Schicht aus elektrisch isolierendem Material freigelegt. Eine Schicht aus elektrisch leitendem Material ist auf der Schicht aus elektrisch isolierendem Material und der freigelegten elektrischen Kontaktfläche des Bauelements aufgebracht.A device has a cooling rib, on which an insulating layer is arranged, on which a component is arranged. The component has an electrical contact surface. A layer of electrically insulating material is applied to the cooling fin with the insulating layer and the device. The electrical contact surface of the device is exposed by the layer of electrically insulating material. A layer of electrically conductive material is applied to the layer of electrically insulating material and the exposed electrical contact surface of the device.
Description
Leistungshalbleiter verursachen thermische Verluste. Diese Verluste führen zur Erwärmung der Bauelemente. Um die Temperaturen in einem Bereich zu halten, in dem ein zuverlässiger Betrieb garantiert ist, müssen die Leistungshalbleiter gekühlt werden. Dafür eingesetzte Kühlkörper sind in der Regel schwer und teuer.Power semiconductor cause thermal losses. These losses lead to warming of the components. To keep the temperatures in one range, in which a reliable Operation is guaranteed the power semiconductors are cooled. Used for this Heat sink are usually heavy and expensive.
In
typischen Aufbauten werden die Leistungshalbleiter
Der
Kühlkörper
Aus der WO 03/030247 A2 ist eine Kontaktierungstechnik für Bauelemente, insbesondere Leistungshalbleiter, bekannt, bei der diese über eine auflaminierte Folie und eine darauf aufgebrachte leitende Schicht kontaktiert werden.Out WO 03/030247 A2 is a contacting technique for components, in particular power semiconductors, known in which these have a laminated film and a conductive layer applied thereto be contacted.
Aufgabe der Erfindung ist es, eine bessere Kühlung von Leistungshalbleitern zu ermöglichen und dabei ein besonders kostengünstig aufzubauendes Leistungsmodul zur Verfügung zu stellen.task The invention is a better cooling of power semiconductors to enable and doing a particularly cost-effective to be provided power module to be provided.
Diese Aufgabe wird durch die in den unabhängigen Ansprüchen angegebenen Erfindungen gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.These The object is achieved by those specified in the independent claims Inventions solved. Advantageous embodiments emerge from the subclaims.
Dementsprechend wird in einem Verfahren zum Herstellen einer Vorrichtung an einer Kühlrippe eine Isolationsschicht angeordnet, auf der ein Bauelement angeordnet wird, das eine elektrische Kontaktfläche aufweist. Auf die Kühlrippe mit der Isolationsschicht und das Bauelement wird eine Schicht aus elektrisch isolierendem Material aufgebracht. Die elektrische Kontaktfläche des Bauelements bleibt beim Aufbringen der Schicht aus elektrisch isolierendem Material frei und/oder wird nach dem Aufbringen der Schicht aus elektrisch isolierendem Material freigelegt, insbesondere durch Öffnen eines Fensters. Weiterhin wird eine Schicht aus elektrisch leitendem Material auf der Schicht aus elektrisch isolierendem Material und der elektrischen Kontaktfläche des Bauelements aufgebracht. Die Schicht aus elektrisch isolierendem Material ist also eine Trägerschicht für die Schicht aus elektrisch leitendem Material.Accordingly is in a method of manufacturing a device on a Cooling fin one Insulation layer arranged on which a component arranged is having an electrical contact surface. On the cooling fin with the insulating layer and the device is a layer of applied electrically insulating material. The electrical contact surface of the Component remains when applying the layer of electrically insulating Material is free and / or is made after the application of the layer electrically insulating material exposed, in particular by opening a Window. Furthermore, a layer of electrically conductive material on the layer of electrically insulating material and the electrical contact area applied to the device. The layer of electrically insulating Material is therefore a carrier layer for the shift made of electrically conductive material.
Da das Bauelement auf der Kühlrippe mit der Isolationsschicht angeordnet ist, bilden die Kühlrippe mit der Isolationsschicht und das Bauelement eine Oberflächenkontur. Vorzugsweise folgt die Schicht aus elektrisch isolierendem Material der aus der Kühlrippe mit der Isolationsschicht und dem Bauelement gebildeten Oberflächenkontur, d.h., dass die Schicht aus elektrisch isolierendem Material entsprechend der aus Kühlrippe mit Isolationsschicht und Bauelement gebildeten Oberflächenkontur auf dieser Oberflächenkontur verläuft.There the component on the cooling fin is arranged with the insulating layer, form the cooling fin with the insulating layer and the device a surface contour. Preferably, the layer of electrically insulating material follows the out of the cooling fin surface contour formed with the insulating layer and the component, that is, the layer of electrically insulating material corresponding to the cooling fin Surface contour formed with insulation layer and component on this surface contour runs.
Dadurch dass die Schicht aus elektrisch isolierendem Material in ihrer Gesamtheit der aus Kühlrippe mit Isolationsschicht und Bauelement gebildeten Oberflächenkontur folgt, ergeben sich, insbesondere wenn ein Leistungsbauelement als Bauelement verwendet wird, gleich zwei Vorteile. Zum einen ist eine noch ausreichende Dicke der Schicht aus elektrisch isolieren dem Material über den der Kühlrippe mit der Isolationsschicht abgewandten Kanten des Bauelements gewährleistet, so dass ein Durchschlag bei hohen Spannungen bzw. Feldstärken verhindert wird. Zum anderen ist die Schicht aus elektrisch isolierendem Material neben dem in der Regel sehr hohen Leistungsbauelement auf der Kühlrippe mit der Isolationsschicht nicht so dick, dass ein Freilegen und Kontaktieren von Kontaktflächen auf Leiterbahnen auf der Kühlrippe mit der Isolationsschicht problematisch wäre.Thereby that the layer of electrically insulating material in its entirety the cooling fin Surface contour formed with insulation layer and component follows, in particular if a power component than Component is used, two advantages. For one thing is one still sufficient thickness of the layer of electrically insulating the Material over the cooling fin with ensures the insulation layer facing away from the edge of the device, so that a breakdown at high voltages or field strengths is prevented. On the other hand, the layer of electrically insulating material in addition to the usually very high power component on the cooling fin with the insulation layer not so thick that exposing and Contacting contact surfaces on tracks on the cooling fin would be problematic with the insulation layer.
Die elektrische Kontaktfläche des Bauelements bleibt beim Aufbringen der Schicht aus elektrisch isolierendem Material frei und/oder wird nach dem Aufbringen der Schicht aus elektrisch isolierendem Material freigelegt, insbesondere durch Öffnen eines Fensters.The electrical contact surface of the device remains electrically when applying the layer of isolating material free and / or will after applying the Layer of electrically insulating material exposed, in particular by opening one Window.
Weiterhin wird eine Schicht aus elektrisch leitendem Material auf der Schicht aus elektrisch isolierendem Material und der elektrischen Kontaktfläche des Bauelements aufgebracht. Die Schicht aus elektrisch isolierendem Material ist also eine Trägerschicht für die Schicht aus elektrisch leitendem Material.Farther is a layer of electrically conductive material on the layer made of electrically insulating material and the electrical contact surface of the Applied component. The layer of electrically insulating Material is therefore a carrier layer for the Layer of electrically conductive material.
Selbstverständlich liegt es auch im Rahmen der Erfindung bei einem Substrat, auf dem mehrere Bauelemente mit Kontaktflächen angeordnet sind, und/oder bei Bauelementen mit mehreren Kontaktflächen entsprechend vorzugehen.Of course it lies it also in the context of the invention in a substrate on which several components with contact surfaces are arranged, and / or in components having a plurality of contact surfaces accordingly proceed.
Die Dicke der Schicht aus elektrisch isolierendem Material über der Kühlrippe mit der Isolationsschicht weicht in ihrem geradlinig verlaufenden Bereich um weniger als 50% von ihrer Dicke über dem Bauelement in ihrem dort geradlinig verlaufenden Bereich ab, insbesondere um weniger als 20%. Vorzugsweise sind die Dicken in etwa gleich, weichen also um weniger als 5% oder sogar weniger als 1% voneinander ab. Die Prozentangaben beziehen sich insbesondere auf die Dicke der Schicht über dem Bauelement in deren geradlinig verlaufenden Bereich, die dementsprechend die 100% angibt. Auf den geradlinig verlaufenden Bereich wird abgestellt, da die Schicht in Innenkanten von Kühlrippe mit Isolationsschicht und Bauelement in der Regel dicker, über den der Kühlrippe mit der Isolationsschicht abgewandten Kanten des Bauelements in der Regel dünner verläuft.The thickness of the layer of electrically insulating material over the cooling fin with the Isolati Onsschicht deviates in its rectilinear region by less than 50% of its thickness over the device in its rectilinear region there, in particular by less than 20%. Preferably, the thicknesses are approximately the same, ie deviate from one another by less than 5% or even less than 1%. In particular, the percentages refer to the thickness of the layer over the device in its rectilinear region, which correspondingly indicates the 100%. On the rectilinear region is turned off because the layer in the inner edges of the fin with insulating layer and component usually thicker, over which the cooling fin with the insulating layer facing away from the edge of the component is usually thinner.
Zur Kontaktierung des Bauelements mit einer auf der Kühlrippe mit der Isolationsschicht verlaufenden Leiterbahn weist diese Leiterbahn vorzugsweise eine elektrische Kontaktfläche auf, die beim Aufbringen der Schicht aus elektrisch leitendem Material frei bleibt oder nach dem Aufbringen der Schicht aus elektrisch isolierendem Material freigelegt wird und auf die Schicht aus elektrisch leitendem Material ebenfalls aufgebracht wird. So wird die Kontaktfläche des Bauelements über die Schicht aus elektrisch leitendem Material mit der Kontaktfläche der Leiterbahn verbunden.to Contacting the component with one on the cooling fin with the insulating layer extending conductor has this trace preferably an electrical contact surface, which during application the layer of electrically conductive material remains free or after the application of the layer of electrically insulating material is exposed and on the layer of electrically conductive material is also applied. So the contact surface of the Component over the layer of electrically conductive material with the contact surface of Interconnected track.
Die Kontaktfläche des Bauelements und die Kontaktfläche der Leiterbahn sind vorzugsweise in etwa gleich groß, um einen durchgängigen Stromfluss zu gewährleisten.The contact area of the device and the contact surface of the conductor are preferably about the same size, to a consistent To ensure flow of electricity.
Die elektrische Kontaktfläche des Bauelements kann beim Aufbringen der Schicht aus elektrisch isolierendem Material freigelassen und/oder später freigelegt werden. Das vollständige oder partielle Freilassen schon beim Aufbringen lässt sich besonders vorteilhaft verwirklichen, wenn die Schicht aus elektrisch isolierendem Material mit Öffnungen aufgebracht wird. Dann lässt sich nämlich von vornherein eine Schicht aus elektrisch isolierendem Material mit einer oder mehreren entsprechenden Öffnungen bzw. Fenstern verwenden, die sich beispielsweise zuvor durch kostengünstiges Ausstanzen oder Ausschneiden schaffen lassen.The electrical contact surface of the device can during the application of the layer of electric isolating material released and / or exposed later. The full or partial release already during application can be realize particularly advantageous if the layer of electrical applied insulating material with openings becomes. Then lets Namely from the outset a layer of electrically insulating material use with one or more corresponding openings or windows, for example, previously by cost punching or cutting let create.
Wird durch das Freilegen der Kontaktfläche ein Fenster mit mehr als 60% der Größe der Seite und/oder Fläche des Bauelementes geöffnet, an der das Fenster geöffnet wird, insbeson dere mehr als 80%, so kann das Verfahren für Leistungsbauelemente verwendet werden, deren Kontaktfläche ein entsprechende Größe aufweisen. Um eine saubere Kantenverarbeitung zu gewährleisten, sollte die Größe des Fensters aber andererseits nicht mehr als 99,9% der Größe der Seite und/oder Fläche des Bauelementes betragen, an der das Fenster geöffnet wird, insbesondere nicht mehr als 99% und weiter bevorzugt nicht mehr als 95%. Das Fenster wird insbesondere an der größten und/oder an der von der Kühlrippe abgewandten Seite des Bauelements geöffnet und hat vorzugsweise eine absolute Größe von mehr als 50 mm2, insbesondere mehr als 70 mm2.Is opened by exposing the contact surface, a window with more than 60% of the size of the side and / or surface of the device at which the window is opened, in particular more than 80%, the method can be used for power devices whose contact surface have a corresponding size. On the other hand, in order to ensure clean edge processing, the size of the window should not be more than 99.9% of the size of the side and / or face of the device at which the window is opened, in particular not more than 99% and more preferably not more than 95%. The window is opened in particular on the largest and / or on the side facing away from the cooling fin side of the device and preferably has an absolute size of more than 50 mm 2 , in particular more than 70 mm 2 .
Die Kühlrippe ist insbesondere aus Metall.The cooling fin is in particular of metal.
Die Schicht aus elektrisch isolierendem Material und/oder die Isolationsschicht sind insbesondere aus Kunststoff. Je nach Weiterverarbeitung können sie fotoempfindlich oder nicht fotoempfindlich sein.The Layer of electrically insulating material and / or the insulating layer are in particular made of plastic. Depending on the further processing you can be photosensitive or not photosensitive.
Sie werden vorzugsweise mit einer oder mehreren der folgenden Vorgehensweisen aufgebracht: Lackieren, Auflaminieren einer Folie, Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten.she are preferably with one or more of the following procedures applied: painting, laminating a foil, curtain coating, dipping, especially one-sided diving, spraying, in particular electrostatic spraying, Printing, in particular screen printing, overmolding, dispensing, spincoating.
Zum Aufbringen der Schicht aus elektrisch leitendem Material, also zum flächigen Kontaktieren, wird vorteilhaft ein physikalisches oder chemisches Abscheiden des elektrisch leitenden Materials durchgeführt. Derartige physikalische Verfahren sind Sputtern und Bedampfen (Physical Vapor Deposition, PVD). Das chemische Abscheiden kann aus gasförmiger Phase (Chemical Vapor Deposition, CVD) und/oder flüssiger Phase (Liquid Phase Chemical Vapor Deposition) erfolgen. Denkbar ist auch, dass zunächst durch eines dieser Verfahren eine dünne elektrisch leitende Teilschicht beispielsweise aus Titan/Kupfer aufgetragen wird, auf der dann eine dickere elektrisch leitende Teilschicht beispielsweise aus Kupfer galvanisch abgeschieden wird.To the Applying the layer of electrically conductive material, ie to flat Contact, advantageously, a physical or chemical deposition carried out of the electrically conductive material. Such physical Methods are sputtering and vapor deposition (Physical Vapor Deposition, PVD). The chemical deposition can from gaseous phase (Chemical Vapor Deposition, CVD) and / or liquid Phase (Liquid Phase Chemical Vapor Deposition). Conceivable is also that first by one of these methods a thin electrically conductive sublayer for example, is applied from titanium / copper, then on the one thicker electrically conductive sub-layer, for example made of copper is electrodeposited.
Vorzugsweise wird eine Kühlrippe mit Isolationsschicht mit einer Oberfläche verwendet, die mit einem oder mehreren Halbleiterchips, insbesondere Leistungshalbleiterchips bestückt ist, auf deren jedem je eine oder mehrere zu kontaktierende Kontaktflächen vorhanden ist oder sind, wobei die Schicht aus elektrisch isolierendem Material auf dieser Oberfläche unter Vakuum aufgebracht wird, so dass die Schicht aus elektrisch isolierendem Material diese Oberfläche einschließlich jedes Halbleiterchips und jeder Kontaktfläche eng anliegend bedeckt und auf dieser Oberfläche einschließlich jedes Halbleiterchips haftet.Preferably becomes a cooling fin used with insulating layer with a surface that with a or a plurality of semiconductor chips, in particular power semiconductor chips stocked is on each of which each one or more to be contacted contact surfaces available is or are, wherein the layer of electrically insulating material on this surface is applied under vacuum, so that the layer of electrical insulating material this surface including each one Covered semiconductor chips and each contact surface tightly and on this surface including each semiconductor chip adheres.
Die Schicht aus elektrisch isolierendem Material ist dabei so gestaltet, dass ein Höhenunterschied von bis zu 1000 μm überwunden werden kann. Der Höhenunterschied ist unter anderem durch die Topologie des Substrats und durch die auf der Kühlrippe mit der Isolationsschicht angeordneten Halbleiterchips verursacht.The Layer of electrically insulating material is designed in this way that a height difference overcome by up to 1000 microns can be. The height difference is partly due to the topology of the substrate and by the on the cooling fin caused with the insulating layer arranged semiconductor chips.
Die Dicke der Schicht aus elektrisch isolierendem Material und der Isolationsschicht kann 10 μm bis 500 μm betragen. Vorzugsweise wird bei dem erfindungsgemäßen Verfahren eine Schicht aus elektrisch isolierendem Material und eine Isolationsschicht mit einer Dicke von 25 bis 150 μm aufgebracht.The Thickness of the layer of electrically insulating material and the insulating layer can be 10 μm up to 500 μm be. Preferably, in the method according to the invention a layer of electrically insulating material and an insulating layer with a thickness of 25 to 150 microns applied.
In einer weiteren Ausgestaltung wird das Aufbringen sooft wiederholt, bis eine bestimmte Dicke der Schicht aus elektrisch isolierendem Material erreicht ist. Beispielsweise werden Teilschichten aus elektrisch isolierendem Material geringerer Dicke zu einer Schicht aus elektrisch isolierendem Material höherer Dicke verarbeitet. Diese Teilschichten aus elektrisch isolierendem Material bestehen vorteilhaft aus einer Art Kunststoffmaterial. Denkbar ist dabei auch, dass die Teilschichten aus elektrisch isolierendem Material aus mehre ren unterschiedlichen Kunststoffmaterialen bestehen, Es resultiert eine aus Teilschichten aufgebaute Schicht aus elektrisch isolierendem Material.In In another embodiment, the application is repeated as often, to a certain thickness of the layer of electrically insulating Material is reached. For example, partial layers of electrical insulating material of lesser thickness to a layer of electrical insulating material higher Thickness processed. These sub-layers of electrically insulating Material advantageously consist of a kind of plastic material. It is also conceivable that the sub-layers of electrically insulating Material consist of several ren different plastic materials, The result is a built up of layers of layers of electrical insulating material.
In einer besonderen Ausgestaltung wird zum Freilegen der elektrischen Kontaktfläche des Bauelements ein Fenster in der Schicht aus elektrisch isolierendem Material durch Laserablation geöffnet. Eine Wellenlänge eines dazu verwendeten Lasers beträgt zwischen 0,1 μm und 11 μm. Die Leistung des Lasers beträgt zwischen 1 W und 100 W. Vorzugsweise wird ein CO2-Laser mit einer Wellenlänge von 9,24 μm verwendet. Das Öffnen der Fenster erfolgt dabei ohne eine Beschädigung eines eventuell unter der Schicht aus isolierendem Material liegenden Chipkontakts aus Aluminium, Gold oder Kupfer.In a particular embodiment, a window in the layer of electrically insulating material is opened by laser ablation to expose the electrical contact surface of the device. One wavelength of a laser used for this purpose is between 0.1 μm and 11 μm. The power of the laser is between 1 W and 100 W. Preferably, a CO 2 laser with a wavelength of 9.24 microns is used. The windows are opened without damaging a chip contact made of aluminum, gold or copper, which may be under the layer of insulating material.
In einer weiteren Ausgestaltung wird eine fotoempfindliche Schicht aus elektrisch isolierendem Material verwendet und zum Freilegen der elektrischen Kontaktfläche des Bauelements ein Fenster durch einen fotolithographischen Prozess geöffnet. Der fotolithographische Prozess umfasst ein Belichten der fotoempfindlichen Schicht aus elektrisch isolierendem Material und ein Entwickeln und damit Entfernen der belichteten oder nicht belichteten Stellen der Schicht aus elektrisch isolierendem Material.In In another embodiment, a photosensitive layer made of electrically insulating material and used for exposure the electrical contact surface of the device a window through a photolithographic process open. Of the Photolithographic process involves exposing the photosensitive Layer of electrically insulating material and developing and thus removing the exposed or unexposed areas of the Layer of electrically insulating material.
Nach dem Öffnen der Fenster erfolgt gegebenenfalls ein Reinigungsschritt, bei dem Reste der Schicht aus elektrisch isolierendem Material entfernt werden. Der Reinigungsschritt erfolgt beispielsweise nasschemisch. Denkbar ist insbesondere auch ein Plasmareinigungsverfahren.To opening the window is optionally carried out a cleaning step in which Remains of the layer of electrically insulating material are removed. The cleaning step takes place, for example, wet-chemically. Conceivable is in particular also a plasma cleaning process.
In einer weiteren Ausgestaltung wird eine Schicht aus elektrisch leitendem Material mit mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitendem Material verwendet. Es werden beispielsweise verschiedene Metalllagen übereinander aufgetragen. Die Anzahl der Teil schichten beziehungsweise Metalllagen beträgt insbesondere 2 bis 5. Durch die aus mehreren Teilschichten aufgebaute elektrisch leitende Schicht kann beispielsweise eine als Diffusionsbarriere fungierende Teilschicht integriert sein. Eine derartige Teilschicht besteht beispielsweise aus einer Titan-Wolfram-Legierung (TiW). Vorteilhafterweise wird bei einem mehrschichtigen Aufbau direkt auf der zu kontaktierenden Oberfläche eine die Haftung vermittelnde oder verbessernde Teilschicht aufgebracht. Eine derartige Teilschicht besteht beispielsweise aus Titan.In In another embodiment, a layer of electrically conductive Material with several superimposed arranged sub-layers of different, electrically conductive Material used. For example, different metal layers are stacked on top of each other applied. The number of partial layers or metal layers in particular 2 to 5. By the built up of several sub-layers electrically conductive layer, for example, as a diffusion barrier functioning sub-layer to be integrated. Such a sub-layer For example, it consists of a titanium-tungsten alloy (TiW). advantageously, is in a multi-layered construction directly on the to be contacted surface an adhesion mediating or improving partial layer applied. A such sub-layer consists for example of titanium.
Das Strukturieren erfolgt üblicherweise in einem fotolithographischen Prozess. Dazu kann auf der elektrisch leitenden Schicht ein Fotolack aufgetragen, getrocknet und anschließend belichtet und entwickelt werden. Unter Umständen folgt ein Temperschritt, um den aufgetragenen Fotolack gegenüber nachfolgenden Behandlungsprozessen zu stabilisieren. Als Fotolack kommen herkömmliche positive und negative Resists (Beschichtungsmaterialien) in Frage. Das Auftragen des Fotolacks erfolgt beispielsweise durch einen Sprüh- oder Tauchprozess. Electro-Deposition (elektrostatisches oder elektrophoretisches Abscheiden) ist ebenfalls denkbar.The Structuring is usually done in a photolithographic process. This can be done on the electric applied a photoresist layer, dried and then exposed and be developed. Under certain circumstances, an annealing step, to the applied photoresist against subsequent treatment processes to stabilize. The photoresist is conventional positive and negative Resists (coating materials) in question. Applying the photoresist for example, by a spraying or dipping process. Electro-Deposition (electrostatic or electrophoretic deposition) is also conceivable.
Statt eines Fotolacks kann auch ein anderes strukturierbares Material mit einer oder mehreren der folgenden Vorgehensweisen aufgebracht werden: Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten, Auflaminieren einer Folie.Instead of A photoresist can also be another structurable material applied with one or more of the following procedures be: curtain coating, Dipping, especially one-sided dipping, spraying, in particular electrostatic spraying, printing, especially screen printing, overmolding, dispensing, spincoating, laminating a slide.
Zum Strukturieren können auch fotoempfindliche Folien eingesetzt werden, die auflaminiert und vergleichbar mit der aufgetragenen Fotolackschicht belichtet und entwickelt werden.To the Can structure Also photosensitive films are used, which lamination and exposed comparable to the applied photoresist layer and be developed.
Zum Erzeugen der Leiterbahn kann beispielsweise wie folgt vorgegangen werden: In einem ersten Teilschritt wird die elektrisch leitende Schicht strukturiert und in einem darauf folgenden Teilschritt wird auf der erzeugten Leiterbahn eine weitere Metallisierung aufgebracht. Durch die weitere Metallisierung wird die Leiterbahn verstärkt. Beispielsweise wird auf der durch Strukturieren erzeugten Leiterbahn Kupfer galvanisch in einer Dicke von 1 μm bis 400 μm abgeschieden. Danach wird die Fotolackschicht beziehungsweise die auflaminierte Folie oder das alternativ verwendete strukturierbare Material abgelöst. Dies gelingt beispielsweise mit einem organischen Lösungsmittel, einem alkalischen Entwickler oder dergleichen. Durch nachfolgendes Differenzätzen wird die flächige, nicht mit der Metallisierung verstärkte, metallisch leitende Schicht wieder entfernt. Die verstärkte Leiterbahn bleibt erhalten.To the Generating the conductor can, for example, proceed as follows In a first partial step, the electrically conductive Layer is structured and in a subsequent sub-step applied on the generated trace another metallization. The further metallization strengthens the printed circuit. For example on the conductor track copper produced by structuring in a thickness of 1 micron up to 400 μm deposited. Thereafter, the photoresist layer or the laminated film or alternatively structurable used Material detached. This is achieved, for example, with an organic solvent, an alkaline developer or the like. By following differential etching becomes the plane, non metallization reinforced, metallically conductive layer removed again. The amplified Track remains intact.
In einer besonderen Ausgestaltung werden zum Herstellen einer mehrlagigen Vorrichtung die Schritte Auflaminieren, Freilegen, Kontaktieren und Erzeugen der Leiterbahn mehrmals durchgeführt.In a particular embodiment are for producing a multilayer Device the steps laminating, exposing, contacting and generating the trace several times.
Bevorzugte und vorteilhafte Ausgestaltungen der Vorrichtung ergeben sich aus den bevorzugten Ausgestaltungen des Verfahrens.preferred and advantageous embodiments of the device emerge the preferred embodiments of the method.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung anhand der Zeichnung. Dabei zeigen:Further Features and advantages of the invention will become apparent from the description based on the drawing. Showing:
In
der
Die
Schicht
Auf
die von der Isolationsschicht
Das
Bauelement
Auf
der von der Schicht
Ist
beispielsweise das Bauelement
Die
gesamte obere Oberfläche
des mit dem Bauelement
Auf
die Oberfläche
der mit dem Bauelement
Das
Aufbringen der Schicht
Die
Schicht
Typische
Dicken der Schicht
Nun
wird in Schritt
Eine
zu kontaktierende Kontaktfläche
ist nicht nur eine Kontaktfläche
Die
Größe des Fensters,
das zum Kontaktieren der Kontaktfläche
Das Öffnen eines
der Fenster
Danach
wird in Schritt
Beispielsweise
kann die Schicht
Vorzugsweise werden dazu folgende Prozessschritte (semiadditiver Aufbau) durchgeführt:
- – Sputtern
einer Ti-Haftschicht von ca. 100 nm Dicke und einer Cu-Leitschicht
4 von ca. 200 nm Dicke (Schritt303 ). - – Fotolithographie
unter Verwendung dicker Lackschichten oder von Fotofolien
5 (Schritt304 ). - – Galvanische
Verstärkung
der freientwickelten Bereiche mit einer elektrisch leitenden Schicht
6 . Hier sind Schichtdicken bis 500 μm möglich (Schritt305 ). - – Lackentschichtung
und Differenzätzen
von Cu und Ti (Schritt
306 ).
- - Sputtering a Ti-adhesive layer of about 100 nm thickness and a Cu-conductive layer
4 of about 200 nm thickness (step303 ). - - Photolithography using thick layers of paint or photographic film
5 (Step304 ). - Galvanic amplification of the freely wound areas with an electrically conductive layer
6 , Layer thicknesses of up to 500 μm are possible here (step305 ). - - Lackentschichtung and differential etching of Cu and Ti (step
306 ).
Es
kann auch so vorgegangen werden, dass auf die von der Oberfläche der
Kühlrippe
Jedenfalls
ist danach eine Vorrichtung aus der Kühlrippe
Insgesamt
erhält
man so ein Leistungsmodul
Wie
in
Statt
des Wärmeverteilers
ist nur noch ein Verbindungselement
Da
das Bauelement
Ein 10 kW-Umrichter lässt sich so beispielsweise durch 6 Kühlrippen mit daran angeordneten Leistungsmodulen und ein Verbindungselement realisieren, ein 100 kW-Umrichter mit 60 Kühlrippen mit daran angeordneten Leistungsmodulen und ein Verbindungselement.A 10 kW inverter can be so for example way by 6 cooling fins with power modules arranged thereon and realize a connecting element, a 100 kW inverter with 60 cooling fins with power modules arranged thereon and a connecting element.
Claims (14)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200410019435 DE102004019435A1 (en) | 2004-04-19 | 2004-04-19 | On a cooling fin arranged component |
PCT/EP2005/051652 WO2005101490A2 (en) | 2004-04-19 | 2005-04-14 | Component that is situated on a cooling fin |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200410019435 DE102004019435A1 (en) | 2004-04-19 | 2004-04-19 | On a cooling fin arranged component |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004019435A1 true DE102004019435A1 (en) | 2005-11-03 |
Family
ID=34981674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200410019435 Withdrawn DE102004019435A1 (en) | 2004-04-19 | 2004-04-19 | On a cooling fin arranged component |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102004019435A1 (en) |
WO (1) | WO2005101490A2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005053396A1 (en) * | 2005-11-09 | 2007-05-16 | Semikron Elektronik Gmbh | Circuit device, in particular frequency converter |
US8823175B2 (en) | 2012-05-15 | 2014-09-02 | Infineon Technologies Ag | Reliable area joints for power semiconductors |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5293301A (en) * | 1990-11-30 | 1994-03-08 | Shinko Electric Industries Co., Ltd. | Semiconductor device and lead frame used therein |
DE10058446A1 (en) * | 1999-11-24 | 2001-05-31 | Denso Corp | Semiconducting device with radiation structure has connecting components between first and second radiating components and chip with better conductivity than tungsten and molybdenum |
WO2003030247A2 (en) * | 2001-09-28 | 2003-04-10 | Siemens Aktiengesellschaft | Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6188547A (en) * | 1984-10-05 | 1986-05-06 | Fujitsu Ltd | Semiconductor device |
US5229916A (en) * | 1992-03-04 | 1993-07-20 | International Business Machines Corporation | Chip edge interconnect overlay element |
US5731633A (en) * | 1992-09-16 | 1998-03-24 | Gary W. Hamilton | Thin multichip module |
US5545924A (en) * | 1993-08-05 | 1996-08-13 | Honeywell Inc. | Three dimensional package for monolithic microwave/millimeterwave integrated circuits |
US6002589A (en) * | 1997-07-21 | 1999-12-14 | Rambus Inc. | Integrated circuit package for coupling to a printed circuit board |
KR100236671B1 (en) * | 1997-09-09 | 2000-01-15 | 윤종용 | Vertical semiconductor chip package having printed circuit board and heat spreader, and module having the packages |
US5963427A (en) * | 1997-12-11 | 1999-10-05 | Sun Microsystems, Inc. | Multi-chip module with flexible circuit board |
US6449159B1 (en) * | 2000-05-03 | 2002-09-10 | Rambus Inc. | Semiconductor module with imbedded heat spreader |
FR2818801B1 (en) * | 2000-12-21 | 2003-04-04 | Gemplus Card Int | INTERCONNECTION BY CUT-OUT INSULATION DEVICE AND CONDUCTION CORD |
-
2004
- 2004-04-19 DE DE200410019435 patent/DE102004019435A1/en not_active Withdrawn
-
2005
- 2005-04-14 WO PCT/EP2005/051652 patent/WO2005101490A2/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5293301A (en) * | 1990-11-30 | 1994-03-08 | Shinko Electric Industries Co., Ltd. | Semiconductor device and lead frame used therein |
DE10058446A1 (en) * | 1999-11-24 | 2001-05-31 | Denso Corp | Semiconducting device with radiation structure has connecting components between first and second radiating components and chip with better conductivity than tungsten and molybdenum |
WO2003030247A2 (en) * | 2001-09-28 | 2003-04-10 | Siemens Aktiengesellschaft | Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005053396A1 (en) * | 2005-11-09 | 2007-05-16 | Semikron Elektronik Gmbh | Circuit device, in particular frequency converter |
DE102005053396B4 (en) * | 2005-11-09 | 2010-04-15 | Semikron Elektronik Gmbh & Co. Kg | Circuit device, in particular frequency converter |
US8823175B2 (en) | 2012-05-15 | 2014-09-02 | Infineon Technologies Ag | Reliable area joints for power semiconductors |
DE102013208818B4 (en) | 2012-05-15 | 2023-12-28 | Infineon Technologies Ag | Power semiconductor module and method for producing a power semiconductor module |
Also Published As
Publication number | Publication date |
---|---|
WO2005101490A3 (en) | 2006-04-13 |
WO2005101490A2 (en) | 2005-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2004077548A2 (en) | Connection technology for power semiconductors | |
WO2005101928A1 (en) | Hybrid printed circuit board assembly system for the compact assembly of electric components | |
WO2003030247A2 (en) | Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces | |
DE102007046337A1 (en) | Optoelectronic semiconductor chip, optoelectronic component and method for producing an optoelectronic component | |
EP1817795A1 (en) | Metallised film for sheet contacting | |
DE102012206758B3 (en) | Method for manufacturing substrate for power semiconductor component such as MOSFET of power semiconductor module, involves performing galvanic isolation of metal film on broad strip conductor | |
DE10308928B4 (en) | Method for producing self-supporting contacting structures of a non-insulated component | |
DE10351028B4 (en) | Semiconductor component and suitable manufacturing / assembly process | |
DE10314172B4 (en) | A method of operating an assembly of an electrical component on a substrate and method of making the assembly | |
DE102004009296B4 (en) | Method for producing an arrangement of an electrical component | |
DE19507547A1 (en) | Assembly of semiconductor chips using double-sided supporting plate | |
WO2004077547A2 (en) | Internal connection system for power semiconductors comprising large-area terminals | |
DE102004019435A1 (en) | On a cooling fin arranged component | |
DE10023834B4 (en) | Method for layer formation and structuring | |
WO2005101480A2 (en) | Circuit mounted on an especially electroconductive substrate by means of a planar connection technique | |
DE102004019442A1 (en) | Method for manufacturing low power converters, involves applying layer of electrically insulating material to substrate and component | |
WO2006058860A2 (en) | Heat exchange device for a semiconductor component and method for producing said heat exchange device | |
WO2004100259A2 (en) | Semi-conductor component and method for the production of a semi-conductor component | |
WO2005078793A1 (en) | Method for producing a power module and corresponding power module | |
WO2005101501A1 (en) | Housing formed by a metallic layer | |
DE102004061908B4 (en) | Method for producing a circuit arrangement on a substrate | |
EP2028686B1 (en) | Method for electrodepositing a metal, especially copper, and use of said method | |
DE102012213555A1 (en) | Method for manufacturing DCB substrate for e.g. power semiconductor component in power converter, involves electroplating metal film on metallization layer and around cover so as to form pocket at desired position of power component | |
DE102004018468A1 (en) | Process for the structured application of a laminatable film to a substrate for a semiconductor module | |
DE112012004917T5 (en) | A method of preventing an electrical short in a semiconductor layer stack, a thin substrate CPV cell, and a solar cell array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |