DE102015110532A1 - Verfahren und Vorrichtung zum elektrischen Verbinden einer Vielzahl von Halbleiterbauelementeschichten durch eine gemeinsame leitfähige Schicht - Google Patents

Verfahren und Vorrichtung zum elektrischen Verbinden einer Vielzahl von Halbleiterbauelementeschichten durch eine gemeinsame leitfähige Schicht Download PDF

Info

Publication number
DE102015110532A1
DE102015110532A1 DE102015110532.2A DE102015110532A DE102015110532A1 DE 102015110532 A1 DE102015110532 A1 DE 102015110532A1 DE 102015110532 A DE102015110532 A DE 102015110532A DE 102015110532 A1 DE102015110532 A1 DE 102015110532A1
Authority
DE
Germany
Prior art keywords
laminate component
electronic laminate
contact surface
electronic
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015110532.2A
Other languages
English (en)
Other versions
DE102015110532B4 (de
Inventor
Martin Standing
Andrew Roberts
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015110532A1 publication Critical patent/DE102015110532A1/de
Application granted granted Critical
Publication of DE102015110532B4 publication Critical patent/DE102015110532B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1427—Voltage regulator [VR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Baugruppe weist eine erste elektronische Laminatkomponente und eine zweite elektronische Laminatkomponente auf. Die erste elektronische Laminatkomponente weist eine erste dielektrische Schicht, mindestens einen in die erste dielektrische Schicht eingebetteten ersten Halbleiterchip und mindestens eine erste Kontaktfläche mit einer ersten leitfähigen Durchkontaktierung auf. Die zweite elektronische Laminatkomponente weist eine zweite dielektrische Schicht, mindestens einen in die zweite dielektrische Schicht eingebetteten zweiten Halbleiterchip und mindestens eine zweite Kontaktfläche mit einer zweiten leitfähigen Durchkontaktierung auf. Die erste leitfähige Durchkontaktierung ist über eine gemeinsame leitfähige Schicht mit der zweiten leitfähigen Durchkontaktierung elektrisch verbunden.

Description

  • HINTERGRUND
  • Eine elektronische Komponente kann ein oder mehr Halbleiterbauelemente in einer Anordnung aufweisen. Die Anordnung kann interne elektrische Verbindungen vom Halbleiterbauelement zu einem Substrat oder einem Anschlussrahmen (Leadframe) mit äußeren Kontakten aufweisen. Die äußeren Kontakte werden verwendet, um die elektronische Komponente auf einer Verteilungsplatine wie z.B. einer gedruckten Leiterplatte zu montieren. Die Anordnung kann ein Gehäuse aufweisen, das das Halbleiterbauelement und die internen elektrischen Verbindungen bedeckt.
  • ZUSAMMENFASSUNG
  • Bei einer Ausführungsform weist eine Baugruppe eine erste elektronische Laminatkomponente und eine zweite elektronische Laminatkomponente auf. Die erste elektronische Laminatkomponente weist eine erste dielektrische Schicht, mindestens einen in die erste dielektrische Schicht eingebetteten ersten Halbleiterchip und mindestens eine erste Kontaktfläche mit einer ersten leitfähigen Durchkontaktierung auf. Die zweite elektronische Laminatkomponente weist eine zweite dielektrische Schicht, mindestens einen in die zweite dielektrische Schicht eingebetteten zweiten Halbleiterchip und mindestens eine zweite Kontaktfläche mit einer zweiten leitfähigen Durchkontaktierung auf. Die erste leitfähige Durchkontaktierung ist über eine gemeinsame leitfähige Schicht mit der zweiten leitfähigen Durchkontaktierung elektrisch verbunden.
  • Bei einer Ausführungsform weist das Verfahren das Montieren einer zweiten elektronischen Laminatkomponente, die eine zweite dielektrische Schicht und mindestens einen in die zweite dielektrische Schicht eingebetteten Halbleiterchip aufweist, auf eine erste elektronische Laminatkomponente auf, die eine erste dielektrische Schicht und mindestens einen in die erste dielektrische Schicht eingebetteten Halbleiterchip aufweist. Eine Kontaktfläche der zweiten elektronischen Laminatkomponente wird mit einer Kontaktfläche der ersten elektronischen Laminatkomponente elektrisch verbunden, indem leitfähiges Material in mindestens eine zweite Durchkontaktierung, die in der Kontaktfläche der zweiten elektronischen Laminatkomponente angeordnet ist, und in mindestens eine erste Durchkontaktierung in der Kontaktfläche der ersten elektronischen Laminatkomponente eingeführt wird.
  • Bei einer Ausführungsform weist eine Baugruppe mindestens einen in eine erste dielektrische Schicht eingebetteten Halbleiterchip auf, der mindestens eine erste Kontaktfläche mit einer ersten leitfähigen Durchkontaktierung aufweist, mindestens einen in eine zweite dielektrische Schicht eingebetteten Halbleiterchip, die mindestens eine zweite Kontaktfläche mit einer zweiten Durchkontaktierung aufweist, und Mittel auf, um die erste leitfähige Durchkontaktierung mit der zweiten leitfähigen Durchkontaktierung elektrisch zu verbinden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgerecht zueinander. Gleiche Bezugsziffern bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich erläutert.
  • 1 veranschaulicht eine Baugruppe gemäß einer ersten Ausführungsform.
  • 2a veranschaulicht eine perspektivische Draufsicht einer Baugruppe gemäß einer zweiten Ausführungsform.
  • 2b veranschaulicht eine perspektivische Ansicht der Baugruppe gemäß der zweiten Ausführungsform von unten.
  • 3a veranschaulicht eine Explosionsdarstellung der Baugruppe gemäß der zweiten Ausführungsform und eine Spule.
  • 3b veranschaulicht eine perspektivische Ansicht der Baugruppe gemäß der zweiten Ausführungsform und eine Spule.
  • 4 veranschaulicht eine dielektrische Schicht einer ersten elektronischen Laminatkomponente gemäß einer dritten Ausführungsform.
  • 5 veranschaulicht die dielektrische Schicht mit einer Öffnung gemäß einer Ausführungsform.
  • 6 veranschaulicht eine auf der dielektrischen Schicht positionierte Metallfolie gemäß einer Ausführungsform.
  • 7 veranschaulicht einen auf der dielektrischen Schicht positionierten Halbleiterchip gemäß einer Ausführungsform.
  • 8 veranschaulicht eine weitere auf der dielektrischen Schicht angeordnete dielektrische Schicht gemäß einer Ausführungsform.
  • 9 veranschaulicht eine auf dem Halbleiterchip aufgetragene leitfähige Schicht gemäß einer Ausführungsform.
  • 10 veranschaulicht eine weitere, auf dem Halbleiterchip und auf der strukturierten Metallfolie aufgetragene leitfähige Schicht gemäß einer Ausführungsform.
  • 11 veranschaulicht eine weitere auf der strukturierten Metallfolie aufgetragene dielektrische Schicht gemäß einer Ausführungsform.
  • 12 veranschaulicht eine dielektrische Schicht einer zweiten elektronischen Laminatkomponente gemäß einer Ausführungsform.
  • 13 veranschaulicht einen in der dielektrischen Schicht der zweiten elektronischen Laminatkomponente angeordneten Halbleiterchip gemäß einer Ausführungsform.
  • 14 veranschaulicht eine auf dem Halbleiterchip und der dielektrischen Schicht angeordnete dielektrische Schicht gemäß einer Ausführungsform.
  • 15 veranschaulicht eine auf dem Halbleiterchip und der dielektrischen Schicht angeordnete leitfähige Schicht gemäß einer Ausführungsform.
  • 16 veranschaulicht eine zweite auf der leitfähigen Schicht angeordnete dielektrische Schicht gemäß einer Ausführungsform.
  • 17 veranschaulicht die auf der ersten elektronischen Laminatkomponente gestapelte zweite elektronische Laminatkomponente gemäß einer Ausführungsform.
  • 18 veranschaulicht in die zweite elektronische Laminatkomponente und in die erste elektronische Laminatkomponente eingeführte Durchgangslöcher gemäß einer Ausführungsform.
  • 19 veranschaulicht das in den Durchgangslöchern angeordnete leitfähige Material gemäß einer Ausführungsform.
  • 20a veranschaulicht eine perspektivische Draufsicht-Explosionsdarstellung der Baugruppe gemäß der zweiten Ausführungsform, gemäß einer Ausführungsform.
  • 20b veranschaulicht eine perspektivische Explosionsdarstellung der Baugruppe gemäß der zweiten Ausführungsform von unten.
  • 21 veranschaulicht die Baugruppe gemäß der zweiten Ausführungsform, wobei die zweite elektronische Laminatkomponente auf der ersten elektronischen Laminatkomponente montiert ist.
  • 22a veranschaulicht in den Kontaktflächen der ersten elektronischen Laminatkomponente und der zweiten elektronischen Laminatkomponente positionierte Durchgangslöcher gemäß der zweiten Ausführungsform.
  • 22b veranschaulicht eine Ansicht von unten von Durchgangslöcher positionierenden Kontaktflächen der ersten elektronischen Laminatkomponente und der zweiten elektronischen Laminatkomponente der Baugruppe gemäß der zweiten Ausführungsform.
  • 23a veranschaulicht eine perspektivische Draufsicht der Baugruppe der Einführung von leitfähigen Material in die Durchgangslöcher gemäß einer Ausführungsform.
  • 23b veranschaulicht eine perspektivische Ansicht der ersten elektronischen Laminatkomponente von unten, wobei leitfähiges Material in den Durchgangslöchern positioniert ist, um die Baugruppe gemäß der zweiten Ausführungsform zu bilden.
  • 24 veranschaulicht ein Schaltbild eines Spannungsreglers, der eine Baugruppe gemäß einer der Ausführungsformen und einer Spule aufweist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung bestimmte Ausführungsformen dargestellt sind, in denen die Erfindung in die Praxis umgesetzt werden kann. In dieser Hinsicht wird richtungsbezogene Terminologie wie „oben“, „unten“, „vorn“, „hinten“, „vorausgehend“, „nachfolgend“ usw. mit Bezug auf die Ausrichtung der beschriebenen Figuren verwendet. Da die Komponenten der Ausführungsformen in einer Anzahl unterschiedlicher Richtungen positioniert sein können, wird die richtungsbezogene Terminologie zu Veranschaulichungszwecken verwendet und ist in keiner Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung hiervon ist nicht in einem einschränkenden Sinn aufzufassen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Im Folgenden werden mehrere Ausführungsformen erläutert. In diesem Fall sind in den Figuren identische Strukturmerkmale mit identischen oder ähnlichen Bezugssymbolen gekennzeichnet. Im Kontext der vorliegenden Beschreibung sind „seitlich“ oder „seitliche Richtung“ als eine Richtung oder Ausdehnung zu verstehen, die allgemein parallel zur seitlichen Ausdehnung eines Halbleitermaterials oder Halbleiterträgers verläuft. Die seitliche Richtung erstreckt sich somit allgemein parallel zu diesen Oberflächen oder Seiten. Im Gegensatz dazu ist der Ausdruck „vertikal“ oder „vertikale Richtung“ als eine Richtung zu verstehen, die allgemein senkrecht zu diesen Oberflächen oder Seiten und somit senkrecht zu der seitlichen Richtung verläuft. Die vertikale Richtung verläuft daher in der Richtung der Dicke des Halbleitermaterials oder Halbleiterträgers.
  • Die Ausdrücke „verbunden“ und/oder „elektrisch verbunden“ sind in dem in dieser Beschreibung verwendeten Sinne nicht so zu verstehen, dass die Elemente direkt miteinander verbunden sein müssen – es können Zwischenelemente zwischen den „verbundenen“ oder „elektrisch verbundenen“ Elementen vorgesehen sein.
  • In dem in dieser Beschreibung verwendeten Sinne kann sich ein Element wie beispielsweise eine Schicht, eine Region oder ein Substrat, die bzw. das als „auf“ einem anderen Element befindlich oder sich „über“ ein anderes Element erstreckend bezeichnet ist, direkt auf dem anderen Element befinden oder sich direkt über das andere Element erstrecken, oder es können auch Zwischenelemente vorhanden sein. Wenn im Gegensatz dazu ein Element als „direkt auf“ einem anderen Element befindlich oder sich „direkt über“ ein anderes Element erstreckend bezeichnet wird, sind keine Zwischenelemente vorhanden. Wenn in dem in dieser Beschreibung verwendeten Sinne ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, kann es direkt mit dem anderen Element verbunden oder gekoppelt sein, oder es können Zwischenelemente vorhanden sein. Wenn im Gegensatz dazu ein Element als mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden.
  • Der Ausdruck „Hochspannungsbauelement“, wie er hierin verwendet wird, zum Beispiel ein Hochspannungs-Verarmungstransistor, bezeichnet ein elektronisches Bauelement, das für Hochspannungsschaltanwendungen optimiert ist. Das bedeutet, dass der Transistor im ausgeschalteten Zustand hohe Spannungen wie ca. 300 V oder mehr, ca. 600 V oder mehr oder ca. 1200 V oder mehr sperren kann und der Transistor im eingeschalteten Zustand einen ausreichend niedrigen Betriebswiderstand (on-resistance (RON)) für die Anwendung aufweist, in der er verwendet wird, d. h., er weist ausreichend niedrige Leitungsverluste auf, wenn ein erheblicher Strom durch das Bauelement fließt. Ein Hochspannungsbauelement kann mindestens eine Spannung sperren, die der Hochspannungsversorgung oder der maximalen Spannung in dem Stromkreis entspricht, für den es verwendet wird. Ein Hochspannungsbauelement kann 300 V, 600 V, 1200 V oder eine andere geeignete Sperrspannung sperren, die von der Anwendung benötigt wird.
  • Im hierin verwendeten Sinne bezeichnet der Ausdruck „Niederspannungsbauelement“ zum Beispiel einen Niederspannungs-Anreicherungstransistor, bei dem es sich um ein elektronisches Bauelement handelt, das niedrige Spannungen, z. B. zwischen 0 V und VNiedrig, sperren kann, aber Spannungen von mehr als VNiedrig nicht sperren kann. VNedrig kann ca. 10 V, ca. 20 V, ca. 30 V, ca. 40 V oder zwischen ca. 5 V und 50 V, zum Beispiel zwischen ca. 10 V und 30 V, betragen.
  • 1 veranschaulicht eine Baugruppe 30 gemäß einer ersten Ausführungsform. Die Baugruppe 30 weist eine erste elektronische Laminatkomponente 31 und eine zweite elektronische Laminatkomponente 32 auf.
  • Die erste elektronische Laminatkomponente 31 weist eine erste dielektrische Schicht 33, mindestens einen in die erste dielektrische Schicht 33 eingebetteten ersten Halbleiterchip 34 und mindestens eine erste Kontaktfläche 35 mit einer ersten leitfähigen Durchkontaktierung 36 auf.
  • Die zweite elektronische Laminatkomponente 32 weist eine zweite dielektrische Schicht 37, mindestens einen in die zweite dielektrische Schicht 37 eingebetteten zweiten Halbleiterchip 38 und mindestens eine zweite Kontaktfläche 39 mit einer zweiten leitfähigen Durchkontaktierung 40 auf.
  • Die zweite elektronische Laminatkomponente 32 kann auf einer ersten Hauptoberfläche 42 der ersten elektronischen Laminatkomponente 31 in einem Stapel angeordnet sein, um die Baugruppe 30 zu schaffen.
  • Die erste Kontaktfläche 35 der ersten elektronischen Laminatkomponente 31 ist auf der zweiten Kontaktfläche 39 der zweiten elektronischen Laminatkomponente so montiert, dass die erste Durchkontaktierung 36 vertikal auf die zweite Durchkontaktierung 40 ausgerichtet ist. Die erste Durchkontaktierung 36 ist mit der zweiten Durchkontaktierung 40 durch eine gemeinsame leitfähige Schicht 41 verbunden, die sich sowohl in der ersten leitfähigen Durchkontaktierung 36 als auch in der zweiten leitfähigen Durchkontaktierung 40 erstreckt. Das leitfähige Material, das die gemeinsame leitfähige Schicht 41 bildet, kann durch verschiedene Verfahren, unter anderem durch stromlose Abscheidung, Elektrobeschichtung und physische Einführung in die Durchkontaktierungen 36, 40 eingeführt werden.
  • Die Kontaktfläche 39 ist auf der unteren Oberfläche 43 der zweiten elektronischen Laminatkomponente 31 angeordnet, und die erste Kontaktfläche 35 ist auf der ersten Hauptoberfläche 42 der ersten elektronischen Laminatkomponente 30 angeordnet, bei der es sich um die obere Oberfläche der ersten elektronischen Laminatkomponente 30 handelt.
  • Die erste Durchkontaktierung 36 kann sich durch die erste Kontaktfläche 35 und durch die Dicke der ersten dielektrischen Schicht 33 erstrecken. Ebenso kann sich die zweite Durchkontaktierung 40 durch die Dicke der zweiten dielektrischen Schicht 37 und durch die Dicke der zweiten Kontaktfläche 39 erstrecken. Die zweite Kontaktfläche 39 kann direkt auf der ersten Kontaktfläche 35 in der Weise montiert sein, dass die zweite Durchkontaktierung 40 auf die erste Durchkontaktierung 36 ausgerichtet ist, und in der Weise, dass sich die gemeinsame leitfähige Schicht 41 durch die erste leitfähige Durchkontaktierung 36 und die zweite leitfähige Durchkontaktierung 40 erstreckt.
  • Die gemeinsame leitfähige Schicht 41 stellt die elektrische Verbindung zwischen der ersten Kontaktfläche 35 und der zweiten Kontaktfläche 39 bereit und stellt eine elektrische Verbindung zwischen der ersten elektronischen Laminatkomponente 31 und der zweiten elektronischen Laminatkomponente 32 bereit. Die Baugruppe 30 kann zwei oder mehr derartige elektrische Verbindungen aufweisen, von denen jede eine Durchkontaktierung aufweist, die sich durch eine Kontaktfläche der ersten elektronischen Laminatkomponente 31 und eine Kontaktfläche der zweiten elektronischen Laminatkomponente 32 und eine elektrisch leitfähige Schicht erstreckt, die sich in der Durchkontaktierung in beiden Kontaktflächen erstreckt und eine gemeinsame elektrisch leitfähige Schicht und eine gemeinsame elektrische Verbindung bereitstellt.
  • Die erste Kontaktfläche 35 und die zweite Kontaktfläche 39 können in direktem Kontakt stehen. Bei einigen Ausführungsformen kann eine elektrisch isolierende Schicht, beispielsweise aus elektrisch isolierendem Klebstoff, zwischen der ersten Kontaktfläche 35 und der zweiten Kontaktfläche 39 angeordnet sein. Die Grenzfläche zwischen der Hauptoberfläche der ersten Kontaktfläche 35 und der Hauptoberfläche der zweiten Kontaktfläche können frei von Lötmittel sein.
  • Die erste Durchkontaktierung 36 kann sich durch die erste Kontaktfläche 35 und durch die Dicke der ersten dielektrischen Schicht 33 zu einer äußeren Kontaktfläche 45 erstrecken, die auf der gegenüberliegenden Hauptoberfläche der dielektrischen Schicht angeordnet ist. Bei dieser Ausführungsform verbindet die gemeinsame leitfähige Schicht 41 die erste Kontaktfläche 35 elektrisch mit der äußeren Kontaktfläche 45.
  • Ebenso kann sich die zweite Durchkontaktierung 40 durch die Dicke der zweiten Kontaktfläche 39, durch die Dicke der zweiten dielektrischen Schicht 37 und durch die Dicke einer weiteren Kontaktfläche erstrecken, die auf der gegenüberliegenden Hauptoberfläche der zweiten dielektrischen Schicht 37 angeordnet ist. Die gemeinsame leitfähige Schicht 41 kann die zweite Kontaktfläche 39 elektrisch mit der weiteren Kontaktfläche verbinden.
  • Da die erste Kontaktfläche 35 der ersten elektronischen Laminatkomponente 31 durch die gemeinsame leitfähige Schicht 41 mit der zweiten Kontaktfläche 39 der zweiten elektronischen Laminatkomponente 32 elektrisch verbunden ist, kann die zweite elektronische Laminatkomponente 32 mithilfe eines elektrisch isolierenden Klebstoffs an der ersten elektronischen Laminatkomponente 31 angebracht sein. Der elektrisch isolierende Klebstoff kann in Regionen der unteren Oberfläche 43 der zweiten elektronischen Laminatkomponente 32 und zwischen Regionen der ersten Hauptoberfläche 42 der ersten elektronischen Laminatkomponente 31 angeordnet sein, die nicht durch die Kontaktflächen 35, 39 belegt sind.
  • Die erste Durchkontaktierung 36 und die zweite Durchkontaktierung 40 können jeweils eine im Wesentlichen zylindrische Durchgangsbohrung aufweisen. Die gemeinsame leitfähige Schicht 41 kann direkt an Seitenwänden positioniert sein, die ein dielektrisches Material aufweisen, oder auf einer oder mehreren weiteren metallischen Schichten, die an den Seitenwänden angeordnet sind, die das Durchgangsloch definieren.
  • Die erste elektronische Laminatkomponente 31 weist eine elektrisch leitfähige Schicht 46 auf, die auf der oberen Oberfläche der dielektrischen Schicht 33 angeordnet ist, die sich auf dem Halbleiterchip 34 und der ersten Kontaktfläche 35 erstrecken und mit diesen elektrisch verbunden sind. Eine elektrisch leitfähige Schicht 49 ist auf der unteren Oberfläche 44 der ersten elektronischen Laminatkomponente 31 angeordnet. Die elektrisch leitfähigen Schichten 46, 49 stellen für die erste elektronische Laminatkomponente 31 eine seitliche Verteilungsstruktur bereit.
  • Die zweite elektronische Laminatkomponente 32 weist außerdem eine elektrisch leitfähige Schicht 47 auf, die sich von dem Halbleiterchip 38 auf der oberen Oberfläche der zweiten dielektrischen Schicht 37 zur zweiten Durchkontaktierung 40 erstreckt, und eine elektrisch leitfähige Schicht 48, die auf der unteren Oberfläche 43 der zweiten dielektrischen Schicht 37 angeordnet ist. Die elektrisch leitfähigen Schichten 47, 48 stellen für die zweite elektronische Laminatkomponente 32 eine seitliche Verteilungsstruktur bereit.
  • Die untere Oberfläche 44 der ersten elektronischen Laminatkomponente 31 weist mindestens eine Kontaktfläche auf, die eine äußere Kontaktfläche 45 der Baugruppe 30 bereitstellt. Bei der in 1 veranschaulichten Ausführungsform ist die Kontaktfläche 45 durch die elektrisch leitfähigen Schichten 46, 47 und die gemeinsame leitfähige Schicht 41 sowohl mit dem ersten Halbleiterchip 34 als auch mit dem zweiten Halbleiterchip 38 elektrisch verbunden. Es können jedoch äußere Kontaktflächen 45 vorgesehen sein, die nur mit dem ersten Halbleiterchip 34 oder nur mit dem zweiten Halbleiterchip 38 elektrisch verbunden sind. Eine oder mehrere äußere Kontaktflächen 45 können mit keinem Halbleiterchip verbunden sein.
  • Bei der in 1 veranschaulichten Ausführungsform weisen die erste elektronische Laminatkomponente 31 und die zweite elektronische Laminatkomponente 32 im Wesentlichen dieselbe Breite auf. Die erste elektronische Laminatkomponente 31 und die zweite elektronische Laminatkomponente 32 können im Wesentlichen dieselbe Seitenfläche oder sich unterscheidende Seitenflächen aufweisen.
  • Der in der ersten dielektrischen Schicht 33 eingebettete Halbleiterchip 34 und der in der zweiten dielektrischen Schicht 37 eingebettete Halbleiterchip 38 können unterschiedliche Bauelemente oder Stromkreise aufweisen. Beispielsweise kann der erste Halbleiterchip 34 ein Transistorbauelement aufweisen, und der zweite Halbleiterchip 38 kann ein Steuerbauelement zum Steuern des Transistorbauelements aufweisen.
  • Die erste elektronische Laminatkomponente 31 kann ein Schaltbauelement wie beispielsweise ein Transistorbauelement oder eine Diode aufweisen, oder sie kann zwei oder mehr Halbleiterchips aufweisen, um einen Schaltkreis bereitzustellen. Bei einigen Ausführungsformen weist die erste elektronische Laminatkomponente 31 zwei Transistorbauelemente auf, die in die erste dielektrische Schicht 33 eingebettet und so gestaltet sind, dass sie eine Halbbrückenschaltung bereitstellen. Das zweite elektronische Laminatbauelement 32 kann mindestens einen Halbleiterchip aufweisen, der so gestaltet ist, dass er einen oder mehrere der Halbleiterchips steuert, die in der ersten elektronischen Laminatkomponente 31 eingebettet sind. Beispielsweise kann der in die zweite elektronische Laminatkomponente 32 eingebettete Halbleiterchip so gestaltet sein, dass er einen Gate-Treiber und/oder eine Steuerschaltung bereitstellt. Die erste elektronische Laminatkomponente 31 und die zweite elektronische Laminatkomponente 32 können so gestaltet sein, dass sie mindestens einen Teilbereich eines Spannungsreglers bereitstellen.
  • Die erste elektronische Laminatkomponente 31 kann eine erste Kontaktfläche und eine zweite Kontaktfläche aufweisen, die auf der Oberseite der ersten elektronischen Laminatkomponente 31 positioniert sind. Die zweite elektronische Laminatkomponente 32 kann so auf der Oberseite der ersten elektronischen Laminatkomponente 31 angeordnet sein, dass sie zwischen der ersten Kontaktfläche und der zweiten Kontaktfläche untergebracht ist. Die erste Kontaktfläche und die zweite Kontaktfläche bleiben durch die zweite elektronische Laminatkomponente 32 unbedeckt. Diese Anordnung kann verwendet werden, wenn eine weitere Komponente auf der ersten Kontaktfläche und der zweiten Kontaktfläche montiert werden soll.
  • Diese weitere Komponente kann zum Beispiel eine separate Spule sein. Diese separate Spule kann einen ersten Kontakt und einen zweiten Kontakt aufweisen, die jeweils eine Dicke aufweisen, die so ausgewählt ist, dass eine Dicke der zweiten elektronischen Laminatkomponente 32 untergebracht werden kann. Die zweite elektronische Laminatkomponente 32 kann zwischen der ersten Kontaktfläche und der zweiten Kontaktfläche der separaten Spule montiert sein. Bei einigen Ausführungsformen weist die separate Spule ferner in ihrer Unterseite eine Vertiefung zwischen dem ersten Kontakt und dem zweiten Kontakt auf. Die zweite elektronische Laminatkomponente 32 kann in der Vertiefung untergebracht sein.
  • Die erste Durchkontaktierung 36 kann in einer aus einer Vielzahl erster Signalflächen angeordnet sein, die in zwei gegenüberliegenden Kantenteilbereichen der ersten Hauptoberfläche 42, d. h. der Oberseite, und in zwei gegenüberliegenden Kantenregionen der Unterseite 44 der ersten elektronischen Laminatkomponente 31 angeordnet sind. Bei Ausführungsformen, bei denen die erste elektronische Laminatkomponente 31 eine großflächige erste Kontaktfläche und eine großflächige zweite Kontaktfläche aufweist, kann die Vielzahl erster Signalkontaktflächen so angeordnet sein, dass die erste Kontaktfläche und die zweite Kontaktfläche zwischen der Vielzahl von Signalflächen angeordnet sind, die in den zwei gegenüberliegenden Kantenregionen der ersten Hauptoberfläche 42 der ersten elektronischen Laminatkomponente angeordnet sind.
  • Die zweite Durchkontaktierung 40 kann in einer aus einer Vielzahl zweiter Signalflächen angeordnet sein, die in mindestens zwei gegenüberliegenden Kantenregionen der Oberseite und in mindestens zwei gegenüberliegenden Kantenregionen der Unterseite 43 der zweiten elektronischen Laminatkomponente 32 angeordnet sind. Die Anordnung der zweiten Signalflächen und der ersten Signalflächen kann im Wesentlichen dieselbe sein, oder ein Teilbereich der Vielzahl zweiter Signalflächen kann im Wesentlichen dieselbe Anordnung wie ein Teilbereich der Vielzahl erster Signalflächen aufweisen, sodass zwei oder mehr der ersten Signalflächen in Kontakt mit zwei oder mehr der zweiten Signalflächen stehen, wenn die zweite elektronische Laminatkomponente 32 auf der ersten elektronischen Laminatkomponente 31 angeordnet ist.
  • Die dielektrische Schicht 33, 37, in die der Halbleiterchip 34, 38 eingebettet ist, kann eine vorgefertigte Platine aufweisen, die eine glasfaserverstärkte Matrix aufweisen kann. Beispielsweise kann der dielektrische Kern ein glasfaserverstärktes Epoxidharz wie zum Beispiel FR4 aufweisen. Die dielektrische Kernschicht kann z. B. PTFE (Polytetrafluorethylen), PEN (Polyethylennaphthalat), PET (Polyethylenterephthalat), BT-Laminat (Bismaleimidtriazin) oder Polyimid aufweisen. Die dielektrische Schicht 34, 38 kann eine Dicke zwischen 25 µm und 500 µm aufweisen.
  • Die gemeinsame leitfähige Schicht 41 kann ein Metall, eine Legierung oder einen leitfähigen Klebstoff aufweisen. Die gemeinsame leitfähige Schicht 41 kann außerdem zwei oder mehr Teilschichten aufweisen, beispielsweise mehrere Metallschichten oder eine Metallschicht und eine Lötmittelschicht oder eine Metallschicht und einen elektrisch leitfähigen Klebstoff.
  • Ein Verfahren, das zur Herstellung der Baugruppe 30 verwendet werden kann, weist das Montieren der zweiten elektronischen Laminatkomponente 32, die mindestens einen in die zweite dielektrische Schicht 37 eingebetteten Halbleiterchip 38 aufweist, auf die erste elektronische Laminatkomponente 31 auf, die die erste dielektrische Schicht 33 und den mindestens einen in die erste dielektrische Schicht 33 eingebetteten Halbleiterchip 34 aufweist. Die zweite Kontaktfläche 39 der zweiten elektronischen Laminatkomponente 32 wird mit einer ersten Kontaktfläche 35 der ersten elektronischen Laminatkomponente 31 elektrisch verbunden, indem leitfähiges Material in die zweite Durchkontaktierung 40, die in der Kontaktfläche 39 der zweiten elektronischen Laminatkomponente 32 angeordnet ist, und in die erste Durchkontaktierung 36 eingeführt wird, die in der ersten Kontaktfläche 35 der ersten elektronischen Laminatkomponente 31 angeordnet ist, um die gemeinsame leitfähige Schicht 41 zu bilden.
  • Bei Ausführungsformen, bei denen zwei oder mehr Kontaktflächen der ersten elektronischen Laminatkomponente 31 und/oder der zweiten elektronischen Laminatkomponente 32 eine Durchkontaktierung aufweisen, kann leitfähiges Material unter Verwendung desselben Prozesses in alle der Durchkontaktierungen und in zwei oder mehr der Durchkontaktierungen im Wesentlichen gleichzeitig eingeführt werden.
  • Das Verfahren kann ferner das Anordnen der zweiten Kontaktfläche 39 der zweiten elektronischen Laminatkomponente 32 auf der ersten Kontaktfläche 35 der ersten elektronischen Komponente 31 und das Einfügen eines Durchgangslochs in die zweite Kontaktfläche 39 der zweiten elektronischen Laminatkomponente 32 und in die erste Kontaktfläche 35 der ersten elektronischen Laminatkomponente 31 aufweisen, während die zweite Kontaktfläche 39 auf der ersten Kontaktfläche 35 angeordnet ist. Das Durchgangsloch kann außerdem in die zweite Kontaktfläche 39 und die erste Kontaktfläche 35 eingefügt werden, während die zweite elektronische Laminatkomponente 32 auf der ersten elektronischen Laminatkomponente 31 montiert ist.
  • Das Durchgangsloch oder die Durchgangslöcher kann bzw. können mittels verschiedener Verfahren eingefügt werden, unter anderem durch mechanisches Bohren und Laserabtragung. Das Durchgangsloch kann außerdem durch die Dicke der zweiten elektronischen Laminatkomponente 32 und durch mindestens die Dicke der ersten Kontaktfläche 35 eingefügt werden. Das Durchgangsloch kann außerdem durch die Dicke der zweiten elektronischen Laminatkomponente 32 und durch mindestens die Dicke der ersten Kontaktfläche 31 eingefügt werden. Es können auch ein oder mehrere Durchgangslöcher vorgesehen werden, die sich durch eine der elektronischen Laminatkomponenten erstrecken, beispielsweise in einer Kontaktfläche, die von der anderen elektronischen Laminatkomponente unbedeckt bleibt.
  • Das Verfahren kann ferner das Anordnen einer separaten Spule auf einer ersten Kontaktfläche und auf einer zweiten Kontaktfläche aufweisen, die auf der ersten Hauptoberfläche 42 der ersten elektronischen Laminatkomponente 31 positioniert sind. Die erste Kontaktfläche und die zweite Kontaktfläche können angrenzend an gegenüberliegende Seiten der zweiten elektronischen Laminatkomponente 32 angeordnet werden. Die separate Spule kann sich über die zweite elektronische Laminatkomponente 32 erstrecken.
  • Bei einigen Ausführungsformen sind die Durchkontaktierungen 36, 40 benachbart zu den Halbleiterchips 34, 38 angeordnet, die in der ersten dielektrischen Schicht 33 bzw. in der zweiten dielektrischen Schicht 37 angeordnet sind. Die leitfähige Schicht 46, die sich vom Halbleiterchip 34 zur ersten Kontaktfläche 35 erstreckt, in der die Durchkontaktierung 36 positioniert ist, stellen eine Verteilungsstruktur mit einer Ausgangsverzweigungsanordnung bereit.
  • In 1 ist die erste Kontaktfläche 35 auf der leitfähigen Schicht 46 angeordnet. Es können jedoch andere Anordnungen der Kontaktflächen vorgesehen sein. Beispielsweise kann ein Teilbereich der leitfähigen Schicht 46 die erste Kontaktfläche 35 bereitstellen.
  • Bei einigen Ausführungsformen kann sich eine Durchkontaktierung durch die Dicke der elektronischen Laminatkomponente erstrecken und vertikal auf eine Durchkontaktierung ausgerichtet sein, die sich nur teilweise durch die Dicke einer Kontaktfläche der zweiten elektronischen Laminatkomponente oder nur teilweise durch die Dicke der zweiten elektronischen Laminatkomponente erstreckt. Bei diesen Ausführungsformen kann der Halbleiterchip direkt unter der Kontaktfläche in der zweiten elektronischen Laminatkomponente angeordnet sein.
  • 2a veranschaulicht eine perspektivische Draufsicht einer Baugruppe 50 und 2b veranschaulicht eine perspektivische Ansicht der Baugruppe 50 gemäß der zweiten Ausführungsform von unten.
  • Die Baugruppe 50 weist eine erste elektronische Laminatkomponente 51 und eine zweite elektronische Laminatkomponente 52 auf, die auf einer oberen Oberfläche 53 der ersten elektronischen Laminatkomponente 51 angeordnet ist. Die erste elektronische Laminatkomponente 51 weist eine erste dielektrische Schicht 54 auf, die eine vorgefertigte Platine wie beispielsweise aus einem glasfaserverstärkten Epoxidharz aufweisen kann. Die erste elektronische Laminatkomponente 51 weist mindestens einen in die erste dielektrische Schicht 54 eingebetteten ersten Halbleiterchip auf, der in den Ansichten nicht sichtbar ist, die in den 2a und 2b veranschaulicht sind, und mindestens eine erste Kontaktfläche 55, die eine erste leitfähige Durchkontaktierung 56 aufweist. Die erste elektronische Laminatkomponente 51 kann zwei oder mehr Halbleiterchips aufweisen, beispielsweise zwei Transistorbauelemente, die so gestaltet sind, dass sie eine Halbbrückenschaltung bereitstellen.
  • Die erste elektronische Laminatkomponente 51 weist ferner zwei große Kontaktflächen 57, 58 auf, die in zwei gegenüberliegenden Kantenregionen 59, 60 der oberen Oberfläche 53 angeordnet sind. Die erste elektronische Laminatkomponente 51 weist zwei Reihen 61, 62 von Kontaktflächen 55 mit kleinerer Fläche auf, die so auf der oberen Oberfläche 53 in zwei gegenüberliegenden Kantenregionen 63, 64 angeordnet sind, dass die Kontaktflächen 57, 58 mit größerer Fläche zwischen den beiden Reihen 61, 62 der Kontaktflächen 55 mit kleinerer Fläche angeordnet sind. Die äußerste Reihe 61 der Kontaktflächen weist eine größere Anzahl von Kontaktflächen als die innere Reihe 62 auf. Der mittlere Teilbereich der ersten Reihe 61 und der zweiten Reihe 62 der Kontaktflächen 55 sind durch die zweite elektronische Laminatkomponente 52 bedeckt. Die Kontaktflächen 55 mit kleinerer Fläche können Signalkontaktflächen, Gate-Kontaktflächen, Messkontaktflächen, Logikkontaktflächen usw. bereitstellen.
  • Die erste leitfähige Durchkontaktierung 56 erstreckt sich zwischen einer Kontaktfläche 55, die auf der oberen Oberfläche 53 der ersten dielektrischen Schicht 54 angeordnet ist, und einer der Kontaktflächen 70, die auf der unteren Oberfläche 71 der ersten dielektrischen Schicht 54 angeordnet sind. Die Kontaktflächen 70 auf der unteren Oberfläche 71 weisen im Wesentlichen dasselbe Layout wie die Kontaktflächen 55 mit kleinerer Fläche auf der oberen Oberfläche 53 auf. Die Größe und Außenkontur der Kontaktflächen 55, 70 können jedoch variieren. Beispielsweise weist die äußerste Reihe 61 der Kontaktflächen 70 auf der unteren Oberfläche eine im Wesentlichen rechteckige Form auf, während die äußerste Reihe 61 der Kontaktflächen 55 auf der oberen Oberfläche 55 im Wesentlichen eine Kreisform aufweist.
  • Die zweite elektronische Laminatkomponente 52 weist eine zweite dielektrische Schicht 65 und mindestens einen in die zweite dielektrische Schicht 65 eingebetteten zweiten Halbleiterchip auf, der in den Ansichten nicht sichtbar ist, die in den 2a und 2b veranschaulicht sind. Die zweite dielektrische Schicht 65 weist eine vorgefertigte Platine aus beispielsweise einem glasfaserverstärkten Epoxidharz auf. Die zweite elektronische Laminatkomponente 52 weist ferner mindestens eine zweite Kontaktfläche 66 auf, die eine zweite leitfähige Durchkontaktierung 67 aufweist.
  • Die zweite elektronische Laminatkomponente 52 ist so auf der oberen Oberfläche 53 der ersten elektronischen Laminatkomponente 51 montiert, dass sie sich zwischen den Kantenregionen 63, 64 erstreckt und zwischen den Kontaktflächen 57, 58 mit größerer Fläche angeordnet ist. Die zweite elektronische Laminatkomponente 52 weist eine Vielzahl von Kontaktflächen 66 auf, die so in zwei gegenüberliegenden Kantenregionen 68, 69 angeordnet sind, dass mindestens eine der Kontaktflächen 66 auf einer der Kontaktflächen 55 montiert ist, die auf der oberen Oberfläche 53 der ersten elektronischen Laminatkomponente 51 angeordnet sind.
  • Insbesondere ist die leitfähige Durchkontaktierung 67 der Kontaktfläche 66 der zweiten elektronischen Laminatkomponente 52 vertikal zu einer leitfähigen Durchkontaktierung 56 angeordnet, die auf der Kontaktfläche 55 der ersten elektronischen Laminatkomponente 51 angeordnet ist. Die erste leitfähige Durchkontaktierung 56 ist über eine gemeinsame leitfähige Schicht 73 mit der zweiten leitfähigen Durchkontaktierung 67 elektrisch verbunden. Beispielsweise erstreckt sich die zweite leitfähige Durchkontaktierung 67 durch die Dicke der zweiten dielektrischen Schicht 65, und die erste leitfähige Durchkontaktierung 56 erstreckt sich durch die Dicke der ersten dielektrischen Schicht 54, und das leitfähige Material 73 erstreckt sich von der ersten leitfähigen Durchkontaktierung 56 zur zweiten leitfähigen Durchkontaktierung 67 und verbindet die zweite elektronische Laminatkomponente 52 elektrisch mit der ersten elektronischen Laminatkomponente 51. Das leitfähige Material 73 kann außerdem mindestens einen Halbleiterchip der zweiten elektronischen Laminatkomponente 52 mit mindestens einem Halbleiterchip der ersten elektronischen Laminatkomponente 51 elektrisch verbinden. Das leitfähige Material 73 kann eine elektrisch abgeschiedene Metall- oder Legierungsschicht aufweisen.
  • Bei Ausführungsformen, bei denen die erste elektronische Laminatkomponente 51 eine Halbbrückenschaltung aufweist, kann die zweite elektronische Laminatkomponente 52 einen Logikchip wie zum Beispiel einen Steuerchip aufweisen, der eine Gate-Treiberschaltung aufweist, um beispielsweise die Halbbrückenschaltung zu steuern. Bei dieser Ausführungsform kann eine der großflächigen Kontaktflächen 57 der ersten elektronischen Laminatkomponente 51 eine LAusg-Kontaktfläche sein.
  • Die erste elektronische Laminatkomponente 51 weist ferner eine Vielzahl von Kontaktflächen an ihrer unteren Oberfläche 71 auf, die verwendet werden können, um die Baugruppe 50 mit einer gedruckten Leiterplatte elektrisch zu verbinden. Die erste elektronische Laminatkomponente 51 weist eine oder mehrere größerflächige Kontaktflächen in der mittleren Region der unteren Oberfläche 71 und eine Vielzahl von kleinerflächigen Kontaktflächen 70 auf, die in zwei gegenüberliegenden Kantenregionen angeordnet sind. Die größerflächigen Kontaktflächen können eine VEing-Kontaktfläche 72, eine Massekontaktfläche 74, eine weitere Massekontaktfläche 74' für den in der zweiten elektronischen Laminatkomponente 52 eingebetteten Halbleiterchip und eine LAusg-Kontaktfläche 75 aufweisen. Die kleinerflächigen Kontaktflächen 70 können eine erste Gate-Kontaktfläche 76, eine zweite Gate-Kontaktfläche 77 und eine oder mehrere Hilfskontaktflächen 78 aufweisen, um beispielsweise Messfunktionen bereitzustellen. Die Gate-Kontaktflächen 76, 77 und die Hilfskontaktflächen 78 können in einer zweiten Reihe neben einer Reihe 62, neben einer Reihe 61 von Signalkontaktflächen 79 angeordnet sein, die an der Peripherie von zwei gegenüberliegenden Seiten 68, 69 der ersten elektronischen Laminatkomponente 51 angeordnet sind. Eine oder mehrere der Kontaktflächen 70, die an der unteren Oberfläche 71 der ersten elektronischen Laminatkomponente angeordnet sind, stellen mithilfe der Durchkontaktierungsstruktur und des leitfähigen Materials 73, das in der Durchkontaktierung angeordnet ist, die sowohl für die erste elektronische Laminatkomponente 51 und die zweite elektronische Laminatkomponente 52 gemeinsam ist, den Zugang zur oberen zweiten elektronischen Laminatkomponente 52 der gestapelten Baugruppe 50 bereit.
  • Die Anordnung der Kontaktflächen ist jedoch nicht auf das konkrete Beispiel beschränkt, das in den 2a und 2b veranschaulicht ist, und kann variieren. Beispielsweise können Signalkontakte 79 auf einer Seite, drei oder allen Seiten der ersten elektronischen Laminatkomponente 51 angeordnet sein, es können weniger oder mehr größerflächige Kontaktflächen 72, 74, 74', 75 vorgesehen sein, und die Seitenfläche der Kontaktflächen kann variieren. Die Anzahl und das Layout der Kontaktflächen können in Abhängigkeit von der Schaltung gestaltet sein, die durch die erste elektronische Laminatkomponente 51 und/oder die zweite elektronische Laminatkomponente 52 bereitgestellt wird.
  • 3a veranschaulicht eine Explosionsdarstellung und 3b eine perspektivische Ansicht der Baugruppe 50 und einer Spule 80, die in Form einer diskreten Komponente mit zwei Kontakten bereitgestellt ist, von denen in der perspektivischen Ansicht der Zeichnungen nur ein Kontakt 81 veranschaulicht ist.
  • Die Spule 80 ist so auf der Baugruppe 50 montiert, dass die zwei Kontakte 81 auf den größerflächigen Kontakten 57, 58 auf der oberen Oberfläche 53 der ersten elektronischen Laminatkomponente 51 montiert sind, und in einer Weise, dass die Dicke der zweiten elektronischen Laminatkomponente 52 durch die Dicke der Kontakte 81 aufgenommen wird und/oder in einer Vertiefung in der unteren Oberfläche 82 der separaten Spule 80 aufgenommen wird. Einer der Kontakte 81 kann mit der LAusg-Kontaktfläche 57 der ersten elektronischen Laminatkomponente 51 elektrisch verbunden sein. Die zweite Kontaktfläche kann mit der zweiten größerflächigen Kontaktfläche 58 elektrisch verbunden sein, oder sie kann mit der zweiten elektronischen Komponente 58 nur mechanisch verbunden sein. Die zweite Kontaktfläche stellt einen Ausgang der separaten Spule 80 bereit.
  • Die Anordnung der Baugruppe 50 unter der separaten Spule 80 stellt eine kompakte Baugruppe 83 bereit, die im Vergleich zu einer Anordnung, bei der zwei oder alle der Komponenten auf der gedruckten Leiterplatte nebeneinander angeordnet sind, zur Einsparung von Platz auf einer gedruckten Leiterplatte genutzt werden kann.
  • Die Verwendung der eigenständigen Komponenten, d. h. der ersten elektronischen Laminatkomponente 51, der zweiten elektronischen Laminatkomponente 52 und der separaten Spule 80, ermöglicht die getrennte Herstellung und Prüfung und anschließende Montage jeder einzelnen Komponente. Dadurch wird die Herstellung der Baugruppe 83 aus Komponenten ermöglicht, von denen bekannt ist, dass sie ordnungsgemäß funktionieren. Des Weiteren können unterschiedliche Verfahren verschiedener Prozesse verwendet werden, um die beiden Laminatkomponenten herzustellen. Die zweite elektronische Laminatkomponente 52 kann eine feinere leitfähige Verteilungsstruktur aufweisen, wenn der Halbleiterchip ein Logikbauelement aufweist, während eine größere Verteilungsstruktur mit einer größeren Dicke der leitfähigen Schichten für die erste elektronische Laminatkomponente 51 besser geeignet sein kann, wenn die erste elektronische Komponente 51 ein Leistungsbauelementen wie beispielsweise ein Leistungstransistorbauelement aufweist.
  • Darüber hinaus können Teilbereiche der Baugruppe durch Auswahl einer geeigneten Komponente an eine bestimmte Notwendigkeit angepasst sein. Beispielsweise kann sich die Induktivität der Spule 80 je nach Anwendung unterscheiden. Daher kann die Baugruppe 50 durch Auswählen einer geeigneten Spule in unterschiedlichen Anwendungen verwendet werden.
  • Die Kombination aus der Baugruppe 50 und der separaten Spule 80 kann in einer Spannungsreglerschaltung verwendet werden, wie sie z. B. in 24 veranschaulicht ist.
  • Die 4 bis 11 veranschaulichen ein Verfahren, das zur Herstellung der ersten elektronischen Laminatkomponente 51 verwendet werden kann. Die 12 bis 16 veranschaulichen ein Verfahren, das zur Herstellung der zweiten elektronischen Laminatkomponente 52 verwendet werden kann. Die 17 bis 23 veranschaulichen ein Verfahren, das zum Bilden der Baugruppe 50 und zum elektrischen Verbinden der ersten elektronischen Laminatkomponente 51 mit der zweiten elektronischen Laminatkomponente 52 verwendet werden kann.
  • 4 veranschaulicht eine erste dielektrische Schicht 90 mit einer selbsttragenden Platine. Die dielektrische Schicht 90 kann ein glasfaserverstärktes Epoxidharz wie zum Beispiel FR4 aufweisen. Eine Metallfolie 91 ist auf einer ersten Hauptoberfläche 92 der dielektrischen Schicht 90 angeordnet, und eine zweite Metallfolie 93 ist auf einer zweiten Hauptoberfläche 94 der dielektrischen Schicht 90 angeordnet. Die Metallfolien 91, 93 können z. B. Kupfer, aufweisen und mit Klebstoff an der dielektrischen Schicht 90 angebracht sein.
  • 5 veranschaulicht die dielektrische Schicht 90 nach der Einführung einer Öffnung 95, die sich durch die erste Metallfolie 91, durch die Dicke der dielektrischen Schicht 90 und durch die zweite Metallschicht 93 in der Weise erstreckt, dass die Öffnung 95 ein offenes Ende aufweist. Bei anderen, nicht veranschaulichten Ausführungsformen weist die Öffnung die Form einer Vertiefung mit einem Boden auf. Der Boden kann durch einen Teilbereich der dielektrischen Schicht 90 oder durch eine der Metallfolien gebildet sein, beispielsweise durch die Metallfolie 93. Die Öffnung kann durch mechanisches Bohren oder Laserabtragung gebildet sein. Zwei oder mehr Öffnungen können in der dielektrischen Schicht 90 ausgebildet sein, wenn zwei oder mehr Halbleiterchips oder Halbleiterkomponenten in die dielektrische Schicht 90 eingebettet werden sollen.
  • 6 veranschaulicht die dielektrische Schicht 90, nachdem die erste Metallfolie 91 und die zweite Metallfolie 93 strukturiert wurden. Teilbereiche der ersten Metallschicht 91 und der zweiten Metallschicht 93 sind entfernt, sodass die verbleibenden Teilbereiche Kontaktflächen und/oder eine seitliche Verteilungsstruktur bereitstellen.
  • 7 veranschaulicht die Einfügung eines Halbleiterchips 96 in die Öffnung 95. Der Halbleiterchip 96 weist eine Höhe auf, die im Wesentlichen dieselbe wie die Dicke der dielektrischen Schicht 90 ist. Bei einigen Ausführungsformen kann der Halbleiterchip 96 eine Höhe aufweisen, die geringfügig kleiner oder geringfügig größer als die Dicke der dielektrischen Schicht 90 ist.
  • Wie in 8 veranschaulicht, ist eine dielektrische Schicht 97 auf die obere Oberfläche 92 aufgetragen, und eine dielektrische Schicht 98 ist auf die untere Oberfläche 94 der dielektrischen Schicht 90 in der Weise aufgetragen, dass die Regionen 99 zwischen dem Halbleiterchip 96 und Seitenwänden 100 der Öffnung 95 im Wesentlichen mit dielektrischem Material und in der Weise gefüllt sind, dass Regionen der dielektrischen Schicht 97, 98 zwischen den verbleibenden Teilbereichen der strukturierten Metallschichten 91, 93 angeordnet sind. Die dielektrischen Schichten 97, 98 können ein dielektrisches Material aufweisen, das mithilfe fotolithografischer Techniken strukturiert werden kann. Die dielektrischen Schichten 97, 98 können zum Beispiel Polyimid aufweisen.
  • Die dielektrischen Schichten 97, 98 haben eine Funktion zum Einebnen von Unebenheiten, wenn die Dicke der dielektrischen Schichten 97, 98 im Wesentlichen dieselbe wie die Dicke der Metallschichten 91, 93 ist. Die dielektrische Schicht 97, 98 ist auf mindestens peripheren Regionen der ersten Hauptoberfläche 102 und der zweiten Hauptoberfläche 103 des Halbleiterchips 96 in der Weise angeordnet, dass der Halbleiterchip 96 in der Öffnung 95 durch dielektrisches Material gesichert ist, das einen im Wesentlichen I-förmigen Querschnitt aufweist. Bei anderen Ausführungsformen kann die dielektrische Schicht so aufgetragen sein, dass eine der Hauptoberflächen des Halbleiterchips 96 im Wesentlichen vollständig durch eine dielektrische Schicht bedeckt ist.
  • Eine elektrisch leitfähige Schicht 101, beispielsweise eine Metallschicht, ist zumindest auf Teilbereiche mindestens einer Hauptoberfläche 102 des Halbleiterchips 96 aufgetragen, wie in 9 veranschaulicht. Bei Ausführungsformen, bei denen der Halbleiterchip 96 ein vertikales Bauelement ist, beispielsweise ein vertikales Transistorbauelement oder eine vertikale Diode, kann die elektrisch leitfähige Schicht 101 auf zwei gegenüberliegende Hauptoberflächen 102, 103 des vertikalen Bauelements aufgetragen sein.
  • Bei Ausführungsformen, bei denen der Halbleiterchip 96 ein vertikales Transistorbauelement ist, kann die elektrisch leitfähige Schicht 101 auf eine erste Stromelektrode und eine Steuerelektrode, die auf einer der Hauptoberflächen positioniert sind, beispielsweise auf der ersten Hauptoberfläche 102, und auf eine zweite Stromelektrode aufgetragen sein, die auf der gegenüberliegenden Hauptoberfläche des Transistorbauelements 96 angeordnet ist, beispielsweise auf der zweiten Hauptoberfläche 103. Die elektrisch leitfähige Schicht 101 kann durch ein Elektroabscheideverfahren im Wesentlichen gleichzeitig auf beide Hauptoberflächen 102, 103 des Halbleiterchips 96 aufgetragen werden.
  • Bei Ausführungsformen, bei denen der Halbleiterchip 96 ein Transistorbauelement wie z. B. ein Leistungstransistorbauelement mit einem vertikalen Driftweg aufweist, kann das Leistungstransistorbauelement einen MOSFET, einen IGBT-Transistor (IGBT = Insulated Gate Bipolar Transistor) oder einen BJT-Transistor (BJT = Bipolar Junction Transistor, Bipolartransistor) aufweisen. Bei MOSFET-Bauelementen kann es sich bei der ersten Stromelektrode um eine Source-Elektrode, bei der Steuerelektrode um eine Gate-Elektrode und bei der zweiten Stromelektrode um eine Drain-Elektrode handeln. Bei IGBT-Bauelementen kann es sich bei der ersten Stromelektrode um eine Emitter-Elektrode, bei der Steuerelektrode um eine Gate-Elektrode und bei der zweiten Stromelektrode um eine Kollektor-Elektrode handeln. Bei BJT-Bauelementen kann es sich bei der ersten Stromelektrode um eine Emitter-Elektrode, bei der Steuerelektrode um eine Basis-Elektrode und bei der zweiten Stromelektrode um eine Kollektor-Elektrode handeln.
  • Eine zweite elektrisch leitfähige Schicht 104 ist aufgetragen, wie in 10 veranschaulicht. Die zweite leitfähige Schicht 104 ist auf den ersten elektrisch leitfähigen Schichten 91, 93 aufgetragen, die auf der ersten Hauptoberfläche 92 und der zweiten Hauptoberfläche 94 der dielektrischen Schicht 90 angeordnet sind, und auf der leitfähigen Schicht 101, die auf dem Halbleiterchip 96 angeordnet ist.
  • Die elektrisch leitfähigen Schichten 101, 104 können beispielsweise durch stromloses Galvanisieren oder durch Galvanisieren aufgetragen werden. Bei einigen Ausführungsformen kann unter Verwendung einer anderen Technik, beispielsweise durch Bedampfen, eine Keimschicht abgeschieden werden, bevor mithilfe einer Galvanisiertechnik eine dickere Metallschicht aufgetragen wird.
  • Eine weitere dielektrische Schicht 105, 106 kann auf einige oder alle der ersten dielektrischen Schicht 97, 98 in der Weise aufgetragen werden, dass sie über die äußere Oberfläche der elektrisch leitfähigen Schicht 104 hinausragt, wie in 11 veranschaulicht. Die elektrisch leitfähigen Regionen, die von den dielektrischen Schichten 105, 106 frei bleiben, stellen die Kontaktflächen 107 bereit.
  • Das in den 4 bis 11 veranschaulichte Verfahren kann zur Herstellung einer ersten elektronischen Laminatkomponente verwendet werden, die mehr als einen Halbleiterchip aufweist. In diesem Fall ist für jeden Halbleiterchip eine Öffnung in die dielektrische Schicht 90 eingefügt. Die elektrisch leitfähigen Schichten 91, 93, 101, 104 können strukturiert und aufgetragen sein, um Halbleiterchips elektrisch miteinander zu verbinden und die gewünschte Anordnung der Kontaktflächen 107 auf der unteren Oberfläche und der oberen Oberfläche der dielektrischen Schicht 90 bereitzustellen. Bei Ausführungsformen, bei denen Halbleiterchips Transistorbauelemente aufweisen, können die Transistorbauelemente so gestaltet sein, dass sie eine Halbbrückenschaltung bereitstellen.
  • Ein Verfahren, das zur Herstellung der zweiten elektronischen Laminatkomponente 51 verwendet werden kann, ist in den 12 bis 16 veranschaulicht.
  • Eine zweite dielektrische Schicht 110 ist bereitgestellt, die eine erste Metallschicht 111 aufweist, die auf einer ersten Hauptoberfläche 112 angeordnet ist, und eine zweite Metallschicht 113, die auf einer zweiten Hauptoberfläche 114 angeordnet ist. Die dielektrische Schicht 110 kann eine selbsttragende Platine wie beispielsweise eine glasfaserverstärkte Epoxidharzplatine sein, und die erste und die zweite Metallschicht 111, 113 können zum Beispiel Kupfer aufweisen.
  • Die Metallschichten 111, 113 sind strukturiert, um Kontaktflächen und eine Verteilungsstruktur auf der ersten Hauptoberfläche 112 und auf der zweiten Hauptoberfläche 114 der dielektrischen Schicht 110 bereitzustellen. Die Teilbereiche der strukturierten Metallschichten 111, 113 sind durch zwischen Regionen der dielektrischen Schicht 110 elektrisch voneinander isoliert.
  • Eine Öffnung 115 ist durch die erste Metallschicht 111, durch die Dicke der dielektrischen Schicht 110 und durch die zweite Metallschicht 113 eingefügt. Die Öffnung 115 weist in Querrichtung eine Größe auf, die so gestaltet ist, dass sie einen Halbleiterchip aufnehmen kann.
  • Der Halbleiterchip 116 ist in die Öffnung 115 eingefügt, wie in 13 veranschaulicht. Der Halbleiterchip 116 kann ein Logikbauelement aufweisen. Eine dielektrische Schicht 117 ist auf die erste Hauptoberfläche 112 aufgetragen, und eine zweite dielektrische Schicht 118 ist auf die zweite Hauptoberfläche 114 der dielektrischen Schicht 111 aufgetragen, wie in 14 veranschaulicht. Die dielektrische Schicht 117 ist auf der ersten Hauptoberfläche 112 der dielektrischen Schicht 110 in Regionen aufgetragen, die den verbleibenden Teilbereichen der Metallfolie 111 benachbart sind, und auf Regionen einer ersten Hauptoberfläche 119 des Halbleiterchips 116 in der Weise, dass Kontaktflächen auf der ersten Hauptoberfläche 119 des Halbleiterchips 116 frei von der dielektrische Schicht 117 sind.
  • Die zweite dielektrische Schicht 118 ist auf der zweiten Hauptoberfläche 114 der dielektrische Schicht 110 zwischen Teilbereichen der Metallschicht 113 und auf peripheren Regionen der zweiten Hauptoberfläche 120 des Halbleiterchips 116 positioniert. Die zentrale Region der ersten Hauptoberfläche 102 bleibt durch die zweite dielektrische Schicht 118 unbedeckt. Die zweite dielektrische Schicht 118 ist ebenfalls zwischen Seitenflächen des Halbleiterchips 116 und Seitenflächen der Öffnung 115 angeordnet. Dieser Teilbereich der dielektrischen Schicht 118 kann verwendet werden, um den Halbleiterchip in der Öffnung 115 zu sichern, und er kann ein im Wesentlichen I-förmiges Sicherungselement bereitstellen.
  • Die Anordnung weiterer leitfähiger Schichten 121, 122 ist in 15 veranschaulicht. Eine elektrisch leitfähige Schicht 121 ist auf der ersten Hauptoberfläche 112 der dielektrischen Schicht 110 in der Weise aufgetragen, dass sie sich zwischen Kontaktflächen, die auf der ersten Hauptoberfläche 119 des Halbleiterchips 116 angeordnet sind, über Teilbereiche der dielektrischen Schicht 117, die an der Peripherie des Halbleiterchips angeordnet sind, und auf Teilbereiche der Metallfolie 111 erstreckt. Die elektrisch leitfähige Schicht 121 verbindet den Halbleiterchip 116 elektrisch mit Teilbereichen der Metallfolie 111, die auf der dielektrischen Schicht 110 angeordnet ist. Die elektrisch leitfähige Schicht 121 stellt eine Verteilung des Typs Ausgangsverzweigung bereit.
  • Eine zweite leitfähige Schicht 122 ist auf der zweiten Hauptoberfläche 114 der dielektrischen Schicht 110 und auf Teilbereichen der Metallfolie 113 auf der zweiten Hauptoberfläche 120 des Halbleiterchips in der Weise angeordnet, dass sie sich über die dielektrische Schicht 118, die in Peripherieregionen der zweiten Hauptoberfläche 120 des Halbleiterchips 116 angeordnet ist, zu Teilbereichen der Metallfolie 113 erstreckt, die auf der dielektrischen Schicht 110 benachbart zur Öffnung 115 angeordnet ist.
  • Eine weitere dielektrische Schicht 123 ist auf die erste Hauptoberfläche 112 der dielektrischen Schicht 110 aufgetragen. Wie in 16 veranschaulicht, bedeckt die weitere dielektrische Schicht 123 Teilbereiche der leitfähigen Schicht 121 und der dielektrischen Schicht 117, wobei sie Regionen der Metallschicht 121 unbedeckt lässt, um Kontaktflächen 126 bereitzustellen. Eine weitere dielektrische Schicht 124 ist auf die zweite Hauptoberfläche 114 der dielektrischen Schicht 110 in Regionen zwischen Teilbereichen der leitfähigen Schicht 122 aufgetragen, die Kontaktflächen 127 bereitstellen, um eine Ebene untere Oberfläche 125 bereitzustellen.
  • Der Halbleiterchip 116 kann ein Logikbauelement sein, das Steuerschaltungen für weitere Halbleiterbauelemente aufweist. Bei Ausführungsformen, bei denen die erste elektronische Laminatkomponente ein oder mehrere Transistorbauelemente aufweist, kann der Halbleiterchip 116 Steuerschaltungen für Transistorbauelemente aufweisen, beispielsweise Gate-Treiberschaltungen. Die dielektrische Kernschicht 110 kann dicker als die dielektrische Kernschicht 90 sein, die für die erste elektronische Laminatkomponente verwendet wird, da Logikbauelemente normalerweise eine größere Höhe als Transistorbauelemente aufweisen.
  • Die Verfahren, die in den Verfahren offenbart sind, die in den 4 bis 11 und 12 bis 16 veranschaulicht sind, sind in Form einer einzelnen Komponente veranschaulicht. Das Verfahren wird jedoch normalerweise unter Verwendung einer großen Platte durchgeführt, die eine Anzahl von Komponentenpositionen aufweist, die normalerweise in Reihen und Spalten angeordnet sind. Jede der Schichten und jeder der Abläufe, die unter Bezugnahme auf die 4 bis 11 beschrieben sind, wird auf alle der Komponentenpositionen angewendet. Die Platten können anschließend vereinzelt werden, um zwei getrennte Zwischenprodukte zum Stapeln bereitzustellen, um eine Baugruppe zu bilden. Alternativ kann die obere Komponente des Stapels als Einzelkomponente bereitgestellt sein, die auf einer Platte montiert ist, die eine Vielzahl von Komponentenpositionen einschließlich der unteren Komponente des Stapels umfasst.
  • Ein Verfahren zum Stapeln und elektrischen Verbinden der in 11 veranschaulichten ersten elektronischen Laminatkomponente 130 mit der in 16 veranschaulichten zweiten elektronischen Laminatkomponente 131, um eine Baugruppe zu bilden, wird nun unter Bezugnahme auf die 17 bis 23 beschrieben.
  • 17 veranschaulicht, dass die zweite elektronische Laminatkomponente 131 auf der ersten elektronischen Laminatkomponente 130 montiert ist. Insbesondere ist die untere Oberfläche 125 der zweiten elektronischen Laminatkomponente 131, die die durch Teilbereiche der elektrisch leitfähigen Schicht 122 bereitgestellten Kontaktflächen 127 aufweist, auf der oberen Oberfläche 132 der ersten elektronischen Laminatkomponente 130 montiert. Insbesondere ist mindestens eine der Kontaktflächen 127 der zweiten elektronischen Laminatkomponente 131 direkt oberhalb einer Kontaktfläche 135 angeordnet, die durch Teilbereiche der elektrisch leitfähigen Schicht 104 auf der oberen Oberfläche 132 der ersten elektronischen Laminatkomponente 130 bereitgestellt ist. Die zweite elektronische Laminatkomponente 131 kann mechanisch an der ersten elektronischen Laminatkomponente 130 durch eine Schicht aus Klebstoff 133 angebracht sein, die zwischen der unteren Oberfläche 125 der zweiten elektronischen Laminatkomponente 131 und der oberen Oberfläche 132 der ersten elektronischen Laminatkomponente angeordnet ist. Der Klebstoff kann elektrisch isolierend sein und die Kontaktflächen 127, 135 bedecken.
  • Ein Durchgangsloch 134 ist durch die zweite elektronische Laminatkomponente 131 und die erste elektronische Laminatkomponente 130 in der Weise eingeführt, dass das Durchgangsloch 134 in den Kontaktflächen 126, 127 der zweiten elektronischen Laminatkomponente 131 bzw. durch die Kontaktflächen 135, 107 der ersten elektronischen Laminatkomponente 130 angeordnet ist. Eine Position der Durchgangslöcher 134 ist in 18 veranschaulicht.
  • Die Durchgangslöcher 134 sind benachbart zu Seitenflächen der Halbleiterchips 105, 116 der ersten elektronischen Laminatkomponente 130 und der zweiten elektronischen Laminatkomponente 131 positioniert. Die Durchgangslöcher 134 können von der oberen Oberfläche 137 der zweiten elektronischen Laminatkomponente 131 aus in der Weise eingefügt sein, dass sie sich durch die zweite elektronische Laminatkomponente 131 und durch die erste elektronische Laminatkomponente 130 erstrecken, und in der Weise, dass sie im Wesentlichen in der Mitte der Kontaktflächen 126, 127, 135, 107 positioniert sind.
  • Leitfähiges Material 136 ist so in die Durchgangslöcher 134 eingeführt, beispielsweise durch Abscheiden eines Metalls mittels Elektroabscheiden, dass eine gemeinsame leitfähige Schicht 137 bereitgestellt wird, die sich mindestens zwischen der Kontaktfläche 127 und der Kontaktfläche 135 erstreckt und diese elektrisch miteinander verbindet und die erste elektronische Laminatkomponente 130 elektrisch mit der zweiten elektronischen Laminatkomponente 131 elektrisch verbindet. Die gemeinsame leitfähige Schicht 137 kann sich zwischen allen der Kontaktflächen 126, 127, 135, 107 erstrecken, die in einem Stapel angeordnet sind, und diese elektrisch verbinden. Während der Einführung dieser leitfähigen Schicht 136 in die Durchgangslöcher 134 kann leitfähiges Material auch als eine Schicht 138 auf freiliegende Metallregionen der Kontaktflächen 126 auf der oberen Oberfläche 140 der zweiten elektronischen Laminatkomponente 131, auf freiliegende elektrisch leitfähige Regionen 139 auf der oberen Oberfläche 132 sowie Kontaktflächen 107 der unteren Oberfläche 141 der ersten elektronischen Laminatkomponente 130 aufgetragen werden, wie in 19 veranschaulicht. Die Kontaktflächen 107 auf der unteren Oberfläche 141 stellen äußere Kontaktflächen der Baugruppe für den Zugang sowohl zur ersten elektronischen Laminatkomponente 130 als auch zur zweiten elektronischen Laminatkomponente 131 bereit.
  • Die Dicke dieser elektrisch leitfähigen Schicht 138 kann der Dicke der dielektrischen Schicht 123 der zweiten elektronischen Laminatkomponente 131 entsprechen, die die freiliegenden Kontaktflächen 126 umgibt, sowie der Dicke der dielektrischen Schicht 121 und 122 der ersten elektronischen Laminatkomponente 130.
  • Bei Ausführungsformen, bei denen eine Vielzahl von Durchgangslöcher 134 in die erste elektronische Laminatkomponente 130 und in die zweite elektronische Laminatkomponente 131 eingefügt sind, kann leitfähiges Material 136 unter Verwendung desselben Abscheideverfahrens in alle der Durchgangslöcher 134 eingeführt sein.
  • Ein Verfahren zum Zusammenfügen der Baugruppe 50 einschließlich der ersten elektronischen Laminatkomponente 51 und der zweiten elektronischen Laminatkomponente 52, die in 2 veranschaulicht sind, wird nun unter Bezugnahme auf die 20 bis 23 beschrieben. 20a veranschaulicht eine perspektivische Draufsicht und 20b veranschaulicht eine perspektivische Ansicht der ersten elektronischen Laminatkomponente 51 und der zweiten elektronischen Laminatkomponente 52 von unten. Die untere Oberfläche 150 der zweiten elektronischen Laminatkomponente 52 wird durch eine Schicht aus Klebstoff 151 auf der oberen Oberfläche 53 der ersten elektronischen Laminatkomponente 51 montiert. Die Schicht aus Klebstoff 151 wird zwischen zwei größerflächigen Kontaktflächen 57, 58 angeordnet und kann die beiden Reihen 61, 62 aus kleinerflächigen Kontaktflächen 55 umgeben, die auf der oberen Oberfläche 53 der ersten elektronischen Laminatkomponente 51 angeordnet sind.
  • Die untere Oberfläche 150 der zweiten elektronischen Laminatkomponente 52 weist eine Vielzahl von Kontaktflächen 152 mit einer Queranordnung auf, die der Queranordnung der Kontaktflächen 66 auf der oberen Oberfläche 153 entspricht.
  • Die zweite elektronische Laminatkomponente 51 wird so auf der oberen Oberfläche 53 der ersten elektronischen Laminatkomponente 51 angeordnet, dass sie zwischen den beiden größerflächigen Kontakten 57, 58 und so angeordnet ist, dass jede Kontaktfläche 66 vertikal auf die Kontaktflächen 55 ausgerichtet ist, die auf der oberen Oberfläche 53 der ersten elektronischen Laminatkomponente 51 angeordnet sind, wie in der perspektivischen Draufsicht von 21 veranschaulicht.
  • 22a veranschaulicht eine perspektivische Draufsicht und 22b veranschaulicht eine perspektivische Ansicht einer Vielzahl von Durchgangslöchern 154, die in die Kontaktflächen 55, 70, 66, 152 eingefügt sind. Ein einzelnes Durchgangsloch 154 mit einem kleineren Durchmesser als der Durchmesser oder die Breite der Kontaktflächen 55, 70, 66, 152 wird in jeder der Kontaktflächen 55, 70, 66, 152 positioniert.
  • Die Durchgangslöcher 154 können von der oberen Oberfläche 153 der zweiten elektronischen Laminatkomponente 52 aus in der Weise eingefügt werden, dass sie sich durch die Dicke der zweiten elektronischen Laminatkomponente 52 und durch die Dicke der ersten elektronischen Laminatkomponente 51 erstrecken.
  • Ein einzelnes Durchgangsloch 154 wird in einer Kontaktfläche 66 positioniert, die auf der oberen Oberfläche 153 der zweiten elektronischen Komponente 52 angeordnet ist, die Kontaktfläche 152 wird auf der unteren Oberfläche der zweiten elektronischen Laminatkomponente 52 positioniert, die Kontaktfläche 55 wird auf der oberen Oberfläche 53 der ersten elektronischen Laminatkomponente 51 positioniert, und die Kontaktfläche 70 wird auf der unteren Oberfläche der ersten elektronischen Laminatkomponente 51 positioniert.
  • Die Durchgangslöcher 154 können von der Oberseite der ersten elektronischen Laminatkomponente 51 aus in Kontaktflächen 55 eingefügt werden, die durch die zweite elektronische Laminatkomponente 52 unbedeckt bleiben. Die Durchgangslöcher 154 können sich durch die gesamte Dicke der ersten elektronischen Laminatkomponente 51 und der Kontaktflächen 55, 70 erstrecken.
  • Bei der in den 22 veranschaulichten Ausführungsform werden keine Durchgangslöcher in die größerflächigen Kontaktflächen 72, 74, 74', 75 eingefügt. Durchgangslöcher können jedoch in größerflächige Kontaktflächen und/oder in weniger als alle der kleinerflächigen Kontaktflächen eingefügt werden.
  • Elektrisch leitfähiges Material 155 wird in die Durchgangslöcher 154 eingefügt, um die Kontaktflächen 66 auf der oberen Oberfläche 153 der zweiten elektronischen Laminatkomponente 52 sowie mit Kontaktflächen 70 auf der unteren Oberfläche 71 der ersten elektronischen Laminatkomponente 50 mithilfe der Durchgangslöcher 154 elektrisch zu verbinden, die sich mithilfe einer Schicht aus leitfähigem Material 155 zwischen ausgerichteten Kontaktflächen 66, 152 der zweiten elektronischen Laminatkomponente 52 und ausgerichteten Kontaktflächen 55, 70 der ersten elektronischen Laminatkomponente 51 erstrecken.
  • Das elektrisch leitfähige Material ist außerdem als eine Schicht 156 auf den Kontaktflächen 55, 57, 58 auf der oberen Oberfläche 53 der ersten elektronischen Laminatkomponente 51, auf Kontaktflächen 66 der oberen Oberfläche 153 der zweiten elektronischen Laminatkomponente 52 und auf den Kontaktflächen 70, 72, 74, 74', 75 auf der unteren Oberfläche 71 der ersten elektronischen Komponente 51 aufgetragen, wie in den 23a und 23b veranschaulicht. Die Kontaktflächen 70, 72, 74, 74', 75 auf der unteren Oberfläche 71 und den größerflächigen Kontaktflächen 57, 58 auf der oberen Oberfläche 53 der ersten elektronischen Komponente 51 stellen die äußeren Kontaktflächen für die Baugruppe 50 bereit.
  • 24 veranschaulicht ein Beispiel einer Stromversorgungsvorrichtung 160, in der die Baugruppe 50 verwendet werden kann.
  • Die Stromversorgungsvorrichtung 160 weist eine Steuerschaltung 161 auf, die ein Impulsbreitenmodulations-Eingangssignal 162 empfängt, eine Halbbrückenschaltung 163, die einen sekundärseitigen Transistor 164 aufweist, der mit einem primärseitigen Transistor 165 und einer Spule 166 verbunden ist. Eine Source-Elektrode 167 des sekundärseitigen Transistors 164 ist mit einem Masseanschluss 168 verbunden, eine Gate-Elektrode 169 des sekundärseitigen Transistors 164 wird von der Steuerschaltung 161 gesteuert, und eine Drain-Elektrode 170 des sekundärseitigen Transistors 164 ist mit einer Source-Elektrode 171 des primärseitigen Transistors 165 verbunden. Eine Drain-Elektrode 172 des primärseitigen Transistors 165 ist mit einem VEing-Anschluss 176 verbunden, und eine Gate-Elektrode 173 ist mit der Steuerschaltung 161 verbunden. Die Spule 166 ist zwischen einen Knoten 174 zwischen der Drain-Elektrode 170 des sekundärseitigen Transistors 164 und der Source-Elektrode 171 des primärseitigen Transistors 165 und einen VAusg-Anschluss 175 geschaltet. Die Spule 166 kann auch über einen Kondensator mit Masse verbunden sein.
  • Die Steuerschaltung 161 dient zum Ein- oder Ausschalten des sekundärseitigen Transistors 164 und des primärseitigen Transistors 165. Insbesondere gibt die Steuerschaltung 161 Steuersignale mit entgegengesetzter Polarität an die Gate-Elektroden 169, 173 des primärseitigen Transistors 165 und des sekundärseitigen Transistors 164 aus, wodurch die Eingangsspannung VEing auf die Ausgangsspannung VAusg abgesenkt wird.
  • Die Halbbrückenschaltung 163 kann durch die erste elektronische Laminatkomponente 50 bereitgestellt sein, und die Steuerschaltung 161 kann durch die zweite elektronische Laminatkomponente der Baugruppe 50 bereitgestellt sein. Die Halbbrückenschaltung 163, Steuerschaltung 161 und die Spule 166 können durch die in 3b veranschaulichte Baugruppe 83 bereitgestellt sein.
  • Die Verteilung der Komponenten des Spannungsreglers auf die erste und zweite elektronische Laminatkomponente 51, 52 kann von der in 24 veranschaulichten Verteilung abweichen. Beispielsweise kann ein Teil der Steuerschaltung 161 in der ersten elektronischen Laminatkomponente 51 eingebettet sein.
    • Klausel 1. Baugruppe, umfassend: eine erste elektronische Laminatkomponente, umfassend eine erste dielektrische Schicht, mindestens einen in die dielektrische Schicht eingebetteten Halbleiterchip und mindestens eine erste Kontaktfläche, die eine erste leitfähige Durchkontaktierung umfasst, und eine zweite elektronische Laminatkomponente, umfassend eine zweite dielektrische Schicht, mindestens einen in die zweite dielektrische Schicht eingebetteten Halbleiterchip und mindestens eine zweite Kontaktfläche, die eine zweite leitfähige Durchkontaktierung umfasst, wobei die erste leitfähige Kontaktierung durch eine gemeinsame leitfähige Schicht mit der zweiten leitfähigen Durchkontaktierung elektrisch verbunden ist.
    • Klausel 2. Baugruppe nach Klausel 1, wobei der erste Halbleiterchip ein Transistorbauelement ist.
    • Klausel 3. Baugruppe nach Klausel 1 oder Klausel 2, wobei die erste elektronische Laminatkomponente zwei Transistorbauelemente umfasst, die so gestaltet sind, dass sie eine Halbbrückenschaltung bereitstellen.
    • Klausel 4. Baugruppe nach einer der vorhergehenden Klauseln, wobei die erste elektronische Laminatkomponente mindestens zwei Halbleiterchips umfasst, die so gestaltet sind, dass sie einen Schaltkreis bereitstellen.
    • Klausel 5. Baugruppe nach einer der vorhergehenden Klauseln, wobei die zweite elektronische Komponente mindestens einen Halbleiterchip umfasst, der so gestaltet ist, dass er mindestens eines aus einer Gate-Treiberschaltung und Steuerschaltung für die erste elektronische Laminatkomponente bereitstellt.
    • Klausel 6. Baugruppe nach einer der vorhergehenden Klauseln, wobei die erste elektronische Laminatkomponente und zweite elektronisch Laminatkomponente so gestaltet sind, dass sie einen Spannungsregler bereitstellen.
    • Klausel 7. Baugruppe nach einer der vorhergehenden Klauseln, wobei die erste elektronische Laminatkomponente eine erste Kontaktfläche und eine zweite Kontaktfläche umfasst, die auf einer Oberseite der ersten elektronischen Laminatkomponente angeordnet sind und die zweite elektronische Laminatkomponente auf der Oberseite der ersten elektronischen Laminatkomponente angeordnet und zwischen der ersten Kontaktfläche und der zweiten Kontaktfläche untergebracht ist.
    • Klausel 8. Baugruppe nach einer der vorhergehenden Klauseln, ferner umfassend eine separate Spule, die auf der ersten Kontaktfläche und der zweiten Kontaktfläche angeordnet ist.
    • Klausel 9. Baugruppe nach Klausel 8, wobei die separate Spule einen ersten Kontakt und einen zweiten Kontakt umfasst, die jeweils eine Dicke aufweisen, die so ausgewählt ist, dass eine Dicke der zweiten elektronischen Laminatkomponente untergebracht werden kann.
    • Klausel 10. Baugruppe nach Klausel 8, wobei die separate Spule ferner eine Vertiefung zwischen dem ersten Kontakt und dem zweiten Kontakt der separaten Spule umfasst und die zweite elektronische Komponente in der Vertiefung untergebracht ist.
    • Klausel 11. Baugruppe nach einer der vorhergehenden Klauseln, wobei die erste elektronische Laminatkomponente ferner eine Vielzahl erster Signalkontaktflächen umfasst.
    • Klausel 12. Baugruppe nach einer der vorhergehenden Klauseln, wobei die Vielzahl erster Signalkontaktflächen in mindestens zwei gegenüberliegenden Kantenregionen der Oberseite und in mindestens zwei gegenüberliegenden Kantenregionen der Unterseite der ersten elektronischen Laminatkomponente angeordnet ist.
    • Klausel 13. Baugruppe nach einer der vorhergehenden Klauseln, wobei mindestens eine der Vielzahl erster Signalflächen eine leitfähige Durchkontaktierung umfasst.
    • Klausel 14. Baugruppe nach einer der vorhergehenden Klauseln, wobei die zweite elektronische Laminatkomponente ferner eine Vielzahl zweiter Signalkontaktflächen umfasst.
    • Klausel 15. Baugruppe nach Klausel 14, wobei die Vielzahl zweiter Signalflächen in mindestens zwei gegenüberliegenden Kantenregionen der Oberseite und in mindestens zwei gegenüberliegenden Kantenregionen der Unterseite der zweiten elektronischen Laminatkomponente angeordnet ist.
    • Klausel 16. Baugruppe nach Klausel 15, wobei mindestens eine der Vielzahl zweiter Signalflächen eine leitfähige Durchkontaktierung umfasst.
    • Klausel 17. Baugruppe nach einer der vorhergehenden Klauseln, wobei die erste elektronische Laminatkomponente ferner mindestens eine erste Kontaktfläche umfasst, die eine erste leitfähige Durchkontaktierung umfasst, und die zweite elektronische Laminatkomponente ferner mindestens eine zweite Kontaktfläche umfasst, die eine zweite leitfähige Durchkontaktierung umfasst, wobei die erste leitfähige Durchkontaktierung über eine gemeinsame leitfähige Schicht mit der zweiten leitfähigen Durchkontaktierung elektrisch verbunden ist.
    • Klausel 18. Baugruppe nach einer der vorhergehenden Klauseln, wobei die gemeinsame leitfähige Schicht eines aus der Gruppe umfasst, die aus einem Metall, einer Legierung und einem leitfähigen Klebstoff besteht.
    • Klausel 19. Baugruppe nach einer der vorhergehenden Klauseln, wobei die zweite elektronische Laminatkomponente mithilfe eines isolierenden Klebstoffs an der ersten elektronischen Laminatkomponente angebracht ist.
    • Klausel 20. Baugruppe nach einer der vorhergehenden Klauseln, wobei die erste Kontaktfläche eine Fläche umfasst, die zwischen 8 % und 25 % der Fläche der oberen Oberfläche der ersten elektronischen Laminatkomponente beträgt.
    • Klausel 21. Baugruppe nach einer der vorhergehenden Klauseln, wobei die zweite Kontaktfläche eine Fläche umfasst, die zwischen 8 % und 25 % der Fläche der oberen Oberfläche der ersten elektronischen Laminatkomponente beträgt.
    • Klausel 22. Baugruppe nach einer der vorhergehenden Klauseln, wobei die erste Kontaktfläche eine Fläche umfasst, die zwischen 15 % und 30 % der Fläche der oberen Oberfläche der zweiten elektronischen Laminatkomponente beträgt.
    • Klausel 23. Baugruppe nach einer der vorhergehenden Klauseln, wobei die zweite Kontaktfläche eine Fläche umfasst, die zwischen 15 % und 30 % der Fläche der oberen Oberfläche der zweiten elektronischen Laminatkomponente beträgt.
    • Klausel 24. Baugruppe nach einer der vorhergehenden Klauseln, wobei mindestens eine der ersten Kontaktfläche und der zweiten Kontaktfläche zwischen xx g und xx g eines Metalls oder einer Legierung umfasst.
    • Klausel 25. Verfahren, umfassend das Montieren einer zweiten elektronischen Laminatkomponente, die eine zweite dielektrische Schicht und mindestens einen in die zweite dielektrische Schicht eingebetteten Halbleiterchip umfasst, auf einer ersten elektronischen Laminatkomponente, die eine erste dielektrische Schicht und mindestens einen in die erste dielektrische Schicht eingebetteten Halbleiterchip umfasst, und das elektrische Verbinden einer Kontaktfläche der zweiten elektronischen Laminatkomponente mit einer Kontaktfläche der ersten elektronischen Laminatschicht durch Einführen von leitfähigem Material in Durchkontaktierungen, die in der Kontaktfläche der zweiten elektronischen Laminatkomponente angeordnet sind, und in eine Durchkontaktierung in der Kontaktfläche der ersten elektronischen Laminatkomponente.
    • Klausel 26. Verfahren nach Klausel 25, ferner aufweisend das Einfügen mindestens einer Durchkontaktierung in mindestens eine Kontaktfläche der zweiten elektronischen Laminatkomponente und in mindestens eine Kontaktfläche der ersten elektronischen Laminatkomponente, während die zweite elektronische Laminatkomponente auf der ersten elektronischen Laminatkomponente angeordnet ist.
    • Klausel 27. Verfahren nach Anspruch 26, wobei die Kontaktfläche der zweiten elektronischen Laminatkomponente auf der Kontaktfläche der ersten elektronischen Laminatkomponente montiert ist.
    • Klausel 28. Verfahren nach Klausel 27, wobei die Durchkontaktierung durch mindestens eines aus Bohren und Laserabtragung einer Durchkontaktierung durch eine Dicke der zweiten elektronischen Laminatkomponente und durch eine Dicke der ersten elektronischen Laminatkomponente eingefügt ist.
    • Klausel 29. Verfahren nach einer der Klauseln 25 bis 29, wobei das leitfähige Material durch mindestens eines aus stromlosem Galvanisieren und Galvanisieren eingeführt wird.
    • Klausel 30. Verfahren nach einer der Klauseln 25 bis 29, ferner umfassend das Anordnen einer separaten Spule auf einer ersten Kontaktfläche und auf einer zweiten Kontaktfläche, die auf einer Oberseite der ersten elektronischen Laminatkomponente und angrenzend an gegenüberliegende Seiten der zweiten elektronischen Laminatkomponente positioniert sind.
    • Klausel 31. Verfahren nach einer der Klauseln 25 bis 30, wobei die zweite elektronische Laminatkomponente mithilfe eines nicht leitfähigen Klebstoffs an der ersten elektronischen Laminatkomponente angebracht ist.
    • Klausel 32. Spannungsregler, umfassend: eine erste elektronische Laminatkomponente, umfassend einen Schaltkreis, der mindestens zwei Schaltbauelemente und eine erste dielektrische Schicht umfasst, wobei die mindestens zwei Schaltbauelemente in die erste dielektrische Schicht eingebettet und elektrisch mit einer Ausgangskontaktfläche verbunden sind, die auf einer ersten Seite der ersten elektronischen Laminatkomponente angeordnet ist, eine zweite elektronische Laminatkomponente, umfassend einen Halbleiterchip, der Schaltungen zum Steuern der mindestens zwei Schaltbauelemente und eine zweite dielektrische Schicht umfasst, wobei der Halbleiterchip in die zweite dielektrische Schicht eingebettet ist, wobei die zweite elektronische Laminatkomponente auf mindestens einer Signalkontaktfläche montiert und elektrisch mit dieser verbunden ist, die auf der ersten Seite der ersten elektronischen Laminatkomponente angeordnet ist.
    • Klausel 33. Spannungsregler nach Klausel 32, wobei die erste elektronische Laminatkomponente ferner eine Eingangskontaktfläche und eine Massekontaktfläche umfasst, die auf einer zweiten Seite der dielektrische Schicht angeordnet sind.
    • Klausel 34. Spannungsregler nach Klausel 32 oder 33, wobei die erste elektronische Laminatkomponente ferner eine zweite Ausgangskontaktfläche umfasst, die auf der ersten Seite der dielektrische Schicht angeordnet ist.
    • Klausel 35. Spannungsregler nach Klausel 34, wobei die erste Ausgangskontaktfläche und die zweite Ausgangskontaktfläche auf gegenüberliegenden Seiten der zweiten elektronischen Laminatkomponente angeordnet sind.
    • Klausel 36. Spannungsregler nach Klausel 35, ferner umfassend eine separate Spule, die auf der ersten Ausgangskontaktfläche und der zweiten Ausgangskontaktfläche angeordnet ist.
  • Ausdrücke mit räumlichem Bezug wie „unter“, „unterhalb“, „unterer“, „über“, „oberer“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Diese Ausdrücke sind dazu gedacht, zusätzlich zu verschiedenen Ausrichtungen, die in den Figuren dargestellt sind, verschiedene Ausrichtungen des Bauelements einzuschließen.
  • Ferner werden Ausdrücke wie „erster“, „zweiter“ und dergleichen auch verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und sind ebenfalls nicht als einschränkend gedacht. In der gesamten Beschreibung sind gleiche Elemente mit gleichen Begriffen bezeichnet.
  • Die Ausdrücke „aufweisen/aufweisend“, „enthalten/enthaltend“, „einschließen/einschließend“, „umfassen/umfassend“ und dergleichen sind erweiterbare Begriffe, die das Vorhandensein der genannten Elemente oder Merkmale angeben, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der“, „die“, „das“ sowie deren Deklinationen sollen sowohl den Plural als auch den Singular umfassen, wenn der Zusammenhang nicht eindeutig etwas anderes vorgibt.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anderes vermerkt ist.
  • Obwohl hierin bestimmte Ausführungsformen veranschaulicht und beschrieben wurden, wird für den Fachmann ersichtlich sein, dass anstelle der gezeigten und beschriebenen bestimmten Ausführungsformen eine Vielfalt alternativer und/oder äquivalenter Realisierungsformen eingesetzt werden kann, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung schließt jegliche Anpassungen oder Variationen der hierin erläuterten bestimmten Ausführungsformen ein. Die vorliegende Erfindung ist daher nur durch die Ansprüche und deren Äquivalente beschränkt.

Claims (20)

  1. Baugruppe, umfassend: eine erste elektronische Laminatkomponente, umfassend eine erste dielektrische Schicht, mindestens einen in die erste dielektrische Schicht eingebetteten ersten Halbleiterchip und mindestens eine erste Kontaktfläche, die eine erste leitfähige Durchkontaktierung umfasst, und eine zweite elektronische Laminatkomponente, umfassend eine zweite dielektrische Schicht, mindestens einen in die zweite dielektrische Schicht eingebetteten zweiten Halbleiterchip und mindestens eine zweite Kontaktfläche, die eine zweite leitfähige Durchkontaktierung umfasst, wobei die erste leitfähige Durchkontaktierung über eine gemeinsame leitfähige Schicht mit der zweiten leitfähigen Durchkontaktierung elektrisch verbunden ist.
  2. Baugruppe nach Anspruch 1, wobei der erste Halbleiterchip ein Transistorbauelement ist.
  3. Baugruppe nach Anspruch 1 oder Anspruch 2, wobei die erste elektronische Laminatkomponente zwei Transistorbauelemente umfasst, die so gestaltet sind, dass sie eine Halbbrückenschaltung bereitstellen.
  4. Baugruppe nach Anspruch 1 oder Anspruch 2, wobei die erste elektronische Laminatkomponente mindestens zwei Halbleiterchips umfasst, die so gestaltet sind, dass sie einen Schaltkreis bereitstellen.
  5. Baugruppe nach einem der Ansprüche 1 bis 4, wobei die zweite elektronische Komponente mindestens einen Halbleiterchip umfasst, der so gestaltet ist, dass er mindestens eines aus einer Gate-Treiberschaltung und Steuerschaltung für die erste elektronische Laminatkomponente bereitstellt.
  6. Baugruppe nach einem der Ansprüche 1 bis 5, wobei die erste elektronische Laminatkomponente und zweite elektronische Laminatkomponente so gestaltet sind, dass sie einen Spannungsregler bereitstellen.
  7. Baugruppe nach einem der Ansprüche 1 bis 6, wobei die erste elektronische Laminatkomponente eine erste Kontaktfläche und eine zweite Kontaktfläche umfasst, die auf einer Oberseite der ersten elektronischen Laminatkomponente angeordnet sind und die zweite elektronische Laminatkomponente auf der Oberseite der ersten elektronischen Laminatkomponente angeordnet und zwischen der ersten Kontaktfläche und der zweiten Kontaktfläche untergebracht ist.
  8. Baugruppe nach Anspruch 7, ferner umfassend eine separate Spule, die auf der ersten Kontaktfläche und der zweiten Kontaktfläche angeordnet ist.
  9. Baugruppe nach Anspruch 8, wobei die separate Spule einen ersten Kontakt und einen zweiten Kontakt umfasst, die jeweils eine Dicke aufweisen, die so ausgewählt ist, dass eine Dicke der zweiten elektronischen Laminatkomponente untergebracht werden kann.
  10. Baugruppe nach Anspruch 8, wobei die separate Spule ferner eine Vertiefung zwischen dem ersten Kontakt und dem zweiten Kontakt der separaten Spule umfasst und die zweite elektronische Laminatkomponente in der Vertiefung untergebracht ist.
  11. Baugruppe nach einem der Ansprüche 1 bis 10, wobei die erste Durchkontaktierung in einer aus einer Vielzahl erster Signalflächen angeordnet ist, die in mindestens zwei gegenüberliegenden Kantenregionen der Oberseite und in mindestens zwei gegenüberliegenden Kantenregionen der Unterseite der ersten elektronischen Laminatkomponente angeordnet sind.
  12. Baugruppe nach Anspruch 11, wobei die zweite Durchkontaktierung in einer aus einer Vielzahl zweiter Signalflächen angeordnet ist, die in mindestens zwei gegenüberliegenden Kantenregionen der Oberseite und in mindestens zwei gegenüberliegenden Kantenregionen der Unterseite der zweiten elektronischen Laminatkomponente angeordnet sind.
  13. Baugruppe nach einem der Ansprüche 1 bis 12, wobei die gemeinsame leitfähige Schicht eines aus den Gruppen umfasst, die aus einem Metall, einer Legierung und einem leitfähigen Klebstoff bestehen.
  14. Baugruppe nach einem der Ansprüche 1 bis 13, wobei die zweite elektronische Laminatkomponente mithilfe eines isolierenden Klebstoffs an der ersten elektronischen Laminatkomponente angebracht ist.
  15. Verfahren, umfassend: Montieren einer zweiten elektronischen Laminatkomponente, die eine zweite dielektrische Schicht und mindestens einen in die zweite dielektrische Schicht eingebetteten Halbleiterchip umfasst, auf eine erste elektronische Laminatkomponente, die eine erste dielektrische Schicht und mindestens einen in die erste dielektrische Schicht eingebetteten Halbleiterchip umfasst, und elektrisches Verbinden einer Kontaktfläche der zweiten elektronischen Laminatkomponente mit einer Kontaktfläche der ersten elektronischen Laminatkomponente durch Einführen von leitfähigem Material in mindestens eine zweite Durchkontaktierung, die in der Kontaktfläche der zweiten elektronischen Laminatkomponente angeordnet ist, und in mindestens eine erste Durchkontaktierung in der Kontaktfläche der ersten elektronischen Laminatkomponente.
  16. Verfahren nach Anspruch 15, ferner umfassend das Anordnen der zweiten Kontaktfläche der zweiten elektronischen Laminatkomponente auf der ersten Kontaktfläche der ersten elektronischen Komponente und das Einfügen einer Durchkontaktierung in die zweite Kontaktfläche der zweiten elektronischen Laminatkomponente und in die erste Kontaktfläche der ersten elektronischen Laminatkomponente, während die zweite Kontaktfläche auf der ersten Kontaktfläche angeordnet ist.
  17. Verfahren nach Anspruch 16, wobei die Durchkontaktierung durch mindestens eines aus der Gruppe bestehend aus Bohren und Laserabtragung einer Durchkontaktierung durch eine Dicke der zweiten elektronischen Laminatkomponente und durch eine Dicke der ersten elektronischen Laminatkomponente eingefügt ist.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei das leitfähige Material durch mindestens eines aus stromlosem Galvanisieren und Galvanisieren eingeführt wird.
  19. Verfahren nach einem der Ansprüche 15 bis 18, ferner umfassend das Anordnen einer separaten Spule auf einer ersten Kontaktfläche und auf einer zweiten Kontaktfläche, die auf einer Oberseite der ersten elektronischen Laminatkomponente und angrenzend an gegenüberliegende Seiten der zweiten elektronischen Laminatkomponente positioniert sind.
  20. Baugruppe, umfassend: mindestens einen ersten Halbleiterchip, der in eine erste dielektrische Schicht eingebettet ist, die mindestens eine erste Kontaktfläche umfasst, die eine erste leitfähige Durchkontaktierung umfasst; mindestens einen zweiten Halbleiterchip, der in eine zweite dielektrische Schicht eingebettet ist, die mindestens eine zweite Kontaktfläche umfasst, die eine zweiten leitfähige Durchkontaktierung umfasst, und ein Mittel zum elektrischen Verbinden der ersten leitfähigen Durchkontaktierung mit der zweiten leitfähigen Durchkontaktierung.
DE102015110532.2A 2014-07-07 2015-06-30 Verfahren und Vorrichtung zum elektrischen Verbinden einer Vielzahl von Halbleiterbauelementeschichten durch eine gemeinsame leitfähige Schicht Active DE102015110532B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/324,316 US10257937B2 (en) 2014-07-07 2014-07-07 Device for electrically coupling a plurality of semiconductor device layers by a common conductive layer
US14/324,316 2014-07-07

Publications (2)

Publication Number Publication Date
DE102015110532A1 true DE102015110532A1 (de) 2016-01-07
DE102015110532B4 DE102015110532B4 (de) 2021-12-09

Family

ID=54866349

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015110532.2A Active DE102015110532B4 (de) 2014-07-07 2015-06-30 Verfahren und Vorrichtung zum elektrischen Verbinden einer Vielzahl von Halbleiterbauelementeschichten durch eine gemeinsame leitfähige Schicht

Country Status (4)

Country Link
US (1) US10257937B2 (de)
KR (1) KR101831029B1 (de)
CN (1) CN105244336B (de)
DE (1) DE102015110532B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553051B2 (en) * 2015-02-02 2017-01-24 Infineon Technologies Austria Ag Electronic component
US10379214B2 (en) * 2016-07-11 2019-08-13 Trackman A/S Device, system and method for tracking multiple projectiles
CN108054151B (zh) * 2017-12-07 2019-11-22 合肥海诺恒信息科技有限公司 一种电感可变封装基板
US11294435B2 (en) 2018-12-14 2022-04-05 Dell Products L.P. Information handling system high density motherboard

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
TWI288448B (en) * 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
US7800916B2 (en) * 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
KR101336569B1 (ko) * 2007-05-22 2013-12-03 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US8194411B2 (en) * 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
JP5340789B2 (ja) * 2009-04-06 2013-11-13 新光電気工業株式会社 電子装置及びその製造方法
US9219023B2 (en) * 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9363894B2 (en) * 2010-09-24 2016-06-07 Semiconductor Components Industries, Llc Circuit device
JP2012084743A (ja) 2010-10-13 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置及び電源装置
WO2013066294A1 (en) 2011-10-31 2013-05-10 Intel Corporation Multi die package structures
US8884343B2 (en) 2012-02-24 2014-11-11 Texas Instruments Incorporated System in package and method for manufacturing the same

Also Published As

Publication number Publication date
DE102015110532B4 (de) 2021-12-09
KR101831029B1 (ko) 2018-02-21
CN105244336A (zh) 2016-01-13
CN105244336B (zh) 2018-11-13
US20160007470A1 (en) 2016-01-07
US10257937B2 (en) 2019-04-09
KR20160005659A (ko) 2016-01-15

Similar Documents

Publication Publication Date Title
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102017105330B4 (de) Leistungshalbleiterbauelement-Package und Verfahren zum Einbetten eines Leistungshalbleiter-Dies
DE102014113519B4 (de) Elektronisches Bauelement, Anordnung und Verfahren
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE112012004185T5 (de) Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten
DE102014117019A1 (de) Elektonisches Bauteil
DE102015100480A1 (de) Elektronische Komponente, Anordnung und Verfahren
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE102015115805B4 (de) Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102014118836A1 (de) Halbleiterbauteil
DE102015110532B4 (de) Verfahren und Vorrichtung zum elektrischen Verbinden einer Vielzahl von Halbleiterbauelementeschichten durch eine gemeinsame leitfähige Schicht
DE102007032636B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht für ein elektronisches Bauelement
DE102015110530A1 (de) Elektronisches Bauteil und Verfahren zum elektrischen Koppeln eines Halbleiterchips mit einer Kontaktfläche
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102021101010A1 (de) Vorgehäuster chip, verfahren zum herstellen eines vorgehäusten chips, halbleitergehäuse und verfahren zum herstellen eines halbleitergehäuses
DE102008051466B4 (de) Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält und Verfahren zur Herstellung eines solchen Bauelements
DE102022209564A1 (de) Leistungsmodul und verfahren zum montieren eines leistungsmoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative