CN105244336A - 通过公共导电层将多个半导体器件层电耦合的方法和装置 - Google Patents

通过公共导电层将多个半导体器件层电耦合的方法和装置 Download PDF

Info

Publication number
CN105244336A
CN105244336A CN201510388592.3A CN201510388592A CN105244336A CN 105244336 A CN105244336 A CN 105244336A CN 201510388592 A CN201510388592 A CN 201510388592A CN 105244336 A CN105244336 A CN 105244336A
Authority
CN
China
Prior art keywords
contact pad
layer
piezoelectricity subassembly
ground floor
subassembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510388592.3A
Other languages
English (en)
Other versions
CN105244336B (zh
Inventor
M·斯坦丁
A·罗伯茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105244336A publication Critical patent/CN105244336A/zh
Application granted granted Critical
Publication of CN105244336B publication Critical patent/CN105244336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1427—Voltage regulator [VR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

实施例提供用于通过公共导电层将多个半导体器件层电耦合的方法和装置。一种组件包括第一层压电子部件和第二层压电子部件。第一层压电子部件包括第一电介质层、嵌入在第一电介质层中的至少一个第一半导体管芯和包括第一导电过孔的至少一个第一接触焊盘。第二层压电子部件包括第二电介质层、嵌入在第二电介质层中的至少一个第二半导体管芯和包括第二导电过孔的至少一个第二接触焊盘。第一导电过孔通过公共导电层被电耦合至第二导电过孔。

Description

通过公共导电层将多个半导体器件层电耦合的方法和装置
背景技术
电子部件可以包括在封装中的一个或多个半导体器件。封装可以包括从半导体器件到基板或到包括外部接触的引线框架的内部电连接。外部接触用于将电子部件安装在诸如印刷电路板之类的再分布板上。封装可以包括覆盖半导体器件和内部电连接的外壳。
发明内容
在实施例中，一种组件包括第一层压电子部件和第二层压电子部件。第一层压电子部件包括第一电介质层、嵌入在第一电介质层中的至少一个第一半导体管芯和包括第一导电过孔的至少一个第一接触焊盘。第二层压电子部件包括第二电介质层、嵌入在第二电介质层中的至少一个第二半导体管芯和包括第二导电过孔的至少一个第二接触焊盘。第一导电过孔通过公共导电层被电耦合至第二导电过孔。
在实施例中，一种方法，包括：将包括第二电介质层和嵌入在第二电介质层中的至少一个第二半导体管芯的第二层压电子部件安装在包括第一电介质层和嵌入在第一电介质层中的至少一个第一半导体管芯的第一层压电子部件上。通过将导电材料引入到被布置在第二层压电子部件的接触焊盘中的至少一个第二过孔中并且引入到被布置在第一层压电子部件的接触焊盘中的至少一个第一过孔中，而将第二层压电子部件的接触焊盘与第一层压电子部件的接触焊盘电耦合。
在实施例中，一种组件包括嵌入在包括含第一导电过孔的至少一个第一接触焊盘的第一电介质层中的至少一个第一半导体管芯、嵌入在包括含第二导电过孔的至少一个第二接触焊盘的第二电介质层中的至少一个第二半导体管芯以及用于将第一导电过孔电耦合至第二导电过孔的装置。
附图说明
附图中的元件并不一定相对于彼此成比例。相似的附图标记指定对应的类似部件。各种图示实施例的特征可以组合，除非它们彼此排斥。实施例描绘在附图中并在以下描述中详述。
图1图示了根据第一实施例的组件。
图2a图示了根据第二实施例的组件的透视顶视图。
图2b图示了根据第二实施例的组件的透视底视图。
图3a图示了根据第二实施例的组件与电感器的分解图。
图3b图示了根据第二实施例的组件与电感器的透视图。
图4图示了根据第三实施例的第一层压电子部件的电介质层。
图5图示了根据实施例的具有孔的电介质层。
图6图示了根据实施例的被定位在电介质层上的结构化金属箔。
图7图示了根据实施例的被定位在电介质层中的半导体管芯。
图8图示了根据实施例的布置在电介质层上的进一步的电介质层。
图9图示了根据实施例的施加至半导体管芯的导电层。
图10图示了根据实施例的施加至半导体管芯并且至结构化金属箔的进一步的导电层。
图11图示了根据实施例的施加至结构化金属箔的进一步的电介质层。
图12图示了根据实施例的用于第二层压电子部件的电介质层。
图13图示了根据实施例的布置在用于第二层压电子部件的电介质层中的半导体管芯。
图14图示了根据实施例的布置在半导体管芯和电介质层上的电介质层。
图15图示了根据实施例的布置在半导体管芯和电介质层上的导电层。
图16图示了根据实施例的布置在导电层上的第二电介质层。
图17图示了根据实施例的堆叠在第一层压电子部件上的第二层压电子部件。
图18图示了根据实施例的被引入到第二层压电子部件和第一层压部件中的通孔。
图19图示了根据实施例的布置在通孔中的导电材料。
图20a图示了根据实施例的根据第二实施例的组件的顶视透视分解图。
图20b图示了根据第二实施例的组件的底视透视分解图。
图21图示了具有被安装在第一层压电子部件上的第二层压电子部件的根据第二实施例的组件。
图22a图示了被定位在根据第二实施例的组件的第一层压电子部件和第二层压电子部件的接触焊盘中的通孔。
图22b图示了定位根据第二实施例的组件的第一层压电子部件和第二层压电子部件的接触焊盘的通孔的底视图。
图23a图示了根据实施例的导电材料引入到通孔中的组件的顶视透视图。
图23b图示了具有被定位在通孔中的导电材料以形成根据第二实施例的组件的第一层压电子部件的底视透视图。
图24图示了包括根据实施例之一的组件和电感器的电压调节器的电路图。
具体实施方式
在以下详细描述中，参考形成其一部分并且其中通过图示的方式示出了其中可以实践发明的具体实施例的附图。就这点而言，参考正在描述的附图的定向使用诸如“顶”、“底”、“前”、“后”、“前导”、“尾随”等方向术语。因为实施例的部件可以被定位在若干不同的定向上，所以方向术语用于图示的目的而不是以任何方式进行限制。应当理解的是，可以利用其他实施例并且可以在不脱离本发明的范围的情况下做出结构或逻辑改变。其以下详细描述不应当以限制的含义进行理解并且本发明的范围由所附权利要求书限定。
下面将说明若干实施例。在该情况中，同样的结构特征在图中用同样或类似的附图标记来识别。在本描述的上下文中，“横向”或“横向方向”应该理解为意味着基本平行于半导体材料或半导体载体的横向范围延伸的方向或范围。横向方向因此基本平行于这些表面或侧面延伸。与此相比，术语“垂直”或“垂直方向”被理解为意味着基本垂直于这些表面或侧面并因此基本垂直于横向方向延伸的方向。垂直方向因此在半导体材料或半导体载体的厚度方向上延伸。
如在本说明书中所采用的，术语“耦合”和/或“电耦合”并不意在意指元件必须直接耦合到一起-可以在“耦合”或“电耦合”元件之间提供中间元件。
如在本说明书中所采用的，当诸如层、区域或基板等元件被称为“在”另一元件“上”或延伸“到”另一元件“上”时，它可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在中间元件。相比之下，当元件被称为“直接在”另一元件“上”或“直接”延伸到另一元件“上”时，不存在中间元件。如在该说明书中所采用的，当元件被称为“连接”或“耦合”至另一元件时，它可以被直接连接或耦合至另一元件，或者可以存在中间元件。相比之下，当元件被称为“直接连接”或“直接耦合”至另一元件时，不存在中间元件。
如本文所使用的，诸如高电压耗尽型晶体管之类的“高电压器件”是针对高电压开关应用优化的电子器件。即，当晶体管关断时，它能够阻断诸如约300V或更高、约600V或更高或者约1200V或更高之类的高电压，并且当晶体管导通时，它具有对于使用它的应用而言充分低的通态电阻(RON)，即，当大量电流通过器件时，它经历充分低的传导损耗。高电压器件可以至少能够阻断等于使用它的电路中的高电压供电或最大电压的电压。高电压器件可以能够阻断300V、600V、1200V或应用所需的其他合适的阻断电压。
如本文所使用的，诸如低电压增强型晶体管之类的“低电压器件”是能够阻断诸如在0V与Vlow之间之类的低电压但不能阻断高于Vlow的电压的电子器件。Vlow可以是约10V、约20V、约30V、约40V或者在约5V与约50V之间，诸如在约10V与约30V之间。
图1图示了根据第一实施例的组件30。组件30包括第一层压电子部件31和第二层压电子部件32。
第一层压电子部件31包括第一电介质层33、嵌入在第一电介质层33中的至少一个半导体管芯34和包括第一过孔36的至少一个第一接触焊盘35。
第二层压电子部件32包括第二电介质层37、嵌入在第二电介质层37中的至少一个半导体管芯38和包括第二过孔40的至少一个第二接触焊盘39。
第二层压电子部件32可以以堆叠布置在第一层压电子部件31的第一主表面42上以创建组件30。
第一层压电子部件31的第一接触焊盘35被安装在第二层压部件的第二接触焊盘39上使得第一过孔36与第二过孔40垂直对准。第一过孔36通过在第一导电过孔36和第二导电过孔40两者中延伸的公共导电层41被电耦合至第二过孔40。形成公共导电层41的导电材料可以通过包括无电沉积、电镀和物理插入的各种方法被引入到过孔36、40中。
接触焊盘39被布置在第二层压电子部件31的下表面43上，并且第一接触焊盘35被布置在第一层压电子部件30的第一主表面42上，第一主表面42是第一层压电子部件30的上表面。
第一过孔36可以延伸穿过第一接触焊盘35并且穿过第一电介质层33的厚度。类似地，第二过孔40可以延伸穿过第二电介质层37的厚度并且穿过第二接触焊盘39的厚度。第二接触焊盘39可以被直接安装在第一接触焊盘35上，使得第二过孔40与第一过孔36对准，并且使得公共导电层41延伸穿过第一导电过孔36和第二导电过孔40。
公共导电层41提供第一接触焊盘35与第二接触焊盘39之间的电连接并且提供第一层压电子部件31与第二层压电子部件32之间的电连接。组件30可以包括两个或更多个这样的电连接，均包括延伸穿过第一层压电子部件31的接触焊盘和第二层压电子部件32的接触焊盘的过孔以及在两个接触焊盘中的过孔中延伸并提供公共导电层和公共电连接的导电层。
第一接触焊盘35和第二接触焊盘39可以直接接触。在一些实施例中，例如电绝缘粘合剂的电绝缘层可以布置在第一接触焊盘35与第二接触焊盘39之间。第一接触焊盘35的主表面与第二接触焊盘的主表面之间的界面可以没有焊料。
第一过孔36可以延伸穿过第一接触焊盘35并穿过第一电介质层33的厚度至布置于电介质层的相对主表面上的外部接触焊盘45。在该实施例中，公共导电层41将第一接触焊盘35与外部接触焊盘45电耦合。
类似地，第二过孔40可以延伸穿过第二接触焊盘39的厚度、穿过第二电介质层37的厚度并且穿过布置在第二电介质层37的相对主表面上的进一步的接触焊盘的厚度。公共导电层41可以将第二接触焊盘39与进一步的接触焊盘电耦合。
由于第一层压电子部件31的第一接触焊盘35通过公共导电层41被电耦合至第二层压电子部件32的第二接触焊盘39，所以第二层压电子部件32可以穿过电绝缘粘合剂被附接至第一层压电子部件31。电绝缘粘合剂可以布置在第二层压电子部件32的下表面43的区域中并且在第一层压电子部件31的第一主表面42的未被接触焊盘35、39占据的区域之间。
第一过孔36和第二过孔39可以均包括基本上圆柱形的通孔。公共导电层41可以被定位在直接在包括电介质材料的侧壁上，或者在布置于限定出通孔的侧壁上的一个或多个进一步的金属层上。
第一层压电子部件31包括布置在电介质层33的上表面上的延伸到半导体管芯34和第一接触焊盘35上并与半导体管芯34和第一接触焊盘35电耦合的导电层46。导电层49布置在第一层压电子部件31的下表面44上。导电层46、49提供用于第一层压电子部件31的横向再分布结构。
第二层压电子部件32还包括在第二电介质层37的上表面上从半导体管芯38延伸至第二过孔40的导电层47以及布置在第二电介质层37的下表面43上的导电层48。导电层47、48提供用于第二层压电子部件32的横向再分布结构。
第一层压电子部件31的下表面44包括提供组件30的外部接触焊盘45的至少一个接触焊盘。在图1中图示的实施例中，接触焊盘45通过导电层46、47和公共导电层41被电耦合至第一半导体管芯34和第二半导体管芯38两者。然而，可以提供仅被电耦合至第一半导体管芯34或仅被电耦合至第二半导体管芯38的外部接触焊盘45。一个或多个外部接触焊盘45可以不耦合至任何半导体管芯。
在图1中图示的实施例中，第一层压电子部件31和第二层压电子部件32具有基本上相同的宽度。第一层压电子部件31和第二层压电子部件32可以具有基本上相同的横向面积或具有不同的横向面积。
嵌入在第一电介质层33中的半导体管芯34和嵌入在第二电介质层37中的半导体管芯38可以包括不同的器件或电路。例如，第一半导体管芯34可以包括晶体管器件并且第二半导体管芯38可以包括用于控制晶体管器件的控制器件。
第一层压电子部件31可以包括诸如晶体管器件或二极管之类的开关器件或者可以包括两个或多个半导体管芯以提供开关电路。在一些实施例中，第一层压电子部件31包括嵌入在第一电介质层33中并被配置成提供半桥电路的两个晶体管器件。第二层压电子器件32可以包括被配置成控制嵌入在第一层压电子部件31中的半导体管芯中的一个或多个的至少一个半导体管芯。例如，嵌入在第二层压电子部件32中的半导体管芯可以被配置成提供栅极驱动器和/或控制电路。第一层压电子部件31和第二层压电子部件32可以被配置成提供电压调节器的至少一部分。
第一层压电子部件31可以包括被定位在第一层压电子部件31的上侧上的第一接触焊盘和第二接触焊盘。第二层压电子部件32可以布置在第一层压电子部件31的上侧上使得它被容纳在第一接触焊盘与第二接触焊盘之间。第一接触焊盘和第二接触焊盘保持未被第二层压电子部件32覆盖。如果进一步的部件将被安装在第一接触焊盘和第二接触焊盘上，则可以使用该布置。
该进一步的部件可以是例如分立电感器。分立电感器可以包括第一接触和第二接触，均具有被选择成容纳第二层压电子部件32的厚度的厚度。第二层压电子部件32可以被安装在分立电感器的第一接触焊盘与第二接触之间。在一些实施例中，分立电感器进一步在其下侧中在第一接触和第二接触之间包括凹陷。第二层压电子部件32可以被容纳在该凹陷中。
第一过孔36可以布置在多个第一信号焊盘之一中，多个第一信号焊盘布置在第一层压电子部件31的第一主表面42的(即，上侧的)两个相对边缘部分中且在下侧44的两个相对边缘区域中。在第一层压电子部件31包括大面积的第一接触焊盘和大面积的第二接触焊盘的实施例中，多个第一信号接触焊盘可以布置成使得第一接触焊盘和第二接触焊盘被布置在多个信号焊盘之间，多个信号焊盘布置在第一层压电子部件的第一主表面42的两个相对边缘区域中。
第二过孔40可以被布置在多个第二信号焊盘之一中，多个第二信号焊盘布置在第二层压电子部件32的上侧的至少两个相对边缘区域中且在下侧43的至少两个相对边缘区域中。第二信号焊盘的布置与第一信号焊盘的布置可以基本相同，或者多个第二信号焊盘的一部分可以具有与多个第一信号焊盘的一部分基本相同的布置，使得当第二层压电子部件32被布置在第一层压电子部件31上时，第一信号焊盘中的两个或更多个与第二信号焊盘中的两个或更多个接触。
其中嵌入半导体管芯34、38的电介质层33、37可以包括预制板，该预制板可以包括纤维增强基体。例如，电介质芯层可以包括诸如FR4之类的玻璃纤维增强环氧树脂。电介质芯层可以包括例如PTFE(聚四氟乙烯)、PEN(聚萘二甲酸乙二醇酯)、PET(聚对苯二甲酸乙二醇酯)、BT层压体(双马来酰亚胺三嗪)或聚酰亚胺。电介质层34、38可以具有在25μm与500μm之间的厚度。
公共导电层41可以包括金属、合金或导电粘合剂。公共导电层41也可以包括两个或更多个子层，例如多个金属层或金属层和焊料或金属层和导电粘合剂。
可以用于产生组件30的方法包括将包括嵌入在第二电介质层37中的至少一个半导体管芯38的第二层压电子部件32安装在包括第一电介质层33和嵌入在第一电介质层33中的至少一个第一半导体管芯34的第一层压电子部件31上。通过将导电材料引入到布置在第二层压电子部件32的接触焊盘39中的第二过孔40中并且引入到布置在第一层压电子部件31的第一接触焊盘35中的第一过孔36中以形成公共导电层41而使第二层压电子部件32的第二接触焊盘39与第一层压电子部件31的第一接触焊盘35电耦合。
在第一层压电子部件31和/或第二层压电子部件32的两个或更多个接触焊盘包括过孔的实施例中，导电材料可以使用相同工艺被引入到所有过孔中并且在基本上相同的时间被引入在过孔中的两个或更多个中。
方法可以进一步包括将第二层压电子部件32的第二接触焊盘39布置在第一电子部件31的第一接触焊盘35上，以及在第二接触焊盘39布置在第一接触焊盘35上的同时，将通孔插入到第二层压电子部件32的第二接触焊盘39中和第一层压电子部件31的第一接触焊盘35中。也可以在第二层压电子部件32安装在第一层压电子部件31上的同时，将通孔插入到第二接触焊盘39和第一接触焊盘35中。
通孔或多个通孔可以通过包括机械钻孔和激光烧蚀的各种方法插入。也可以穿过第二层压电子部件32的厚度并穿过至少第一接触焊盘35的厚度插入通孔。一些实施例中，至少一个通孔被插入穿过第二层压电子部件32的厚度并穿过第一层压电子部件31的厚度。延伸穿过层压电子部件中的仅一个层压电子部件的一个或多个通孔也可以被提供，例如在保持未被另一层压电子部件覆盖的接触焊盘中。
方法可以进一步包括将分立电感器布置在被定位于第一层压电子部件31的第一主表面42上的第一接触焊盘和第二接触焊盘上。第一接触焊盘和第二接触焊盘可以邻近第二层压电子部件32的相对侧布置。分立电感器可以跨越第二层压电子部件32延伸。
在一些实施例中，过孔36、40分别邻近嵌入在第一电介质层33中和第二电介质层37中的半导体管芯34、38布置。从半导体管芯34延伸至其中定位过孔36的第一接触焊盘35的导电层46提供具有扇出(fanout)布置的再分布结构。
在图1中，第一接触焊盘35被布置在导电层46上。然而，可以提供接触焊盘的其他布置。例如，导电层46的一部分可以提供第一接触焊盘35。
在一些实施例中，过孔可以延伸穿过一个层压电子部件的厚度并且与仅部分穿过第二层压电子部件的接触焊盘的厚度或仅部分穿过第二层压电子部件的厚度延伸的过孔垂直对准。在这些实施例中，半导体管芯可以直接布置在第二层压电子部件中的接触焊盘的下方。
图2a图示了根据第二实施例的组件50的透视顶视图并且图2b图示了组件50的透视底视图。
组件50包括第一层压电子部件51和布置在第一层压电子部件51的上表面53上的第二层压电子部件52。第一层压电子部件51包括第一电介质层54，该第一电介质层54可以包括诸如玻璃纤维增强环氧树脂之类的预制板。第一层压电子部件51包括嵌入在第一电介质层54中的在图2a和图2b中图示的视图中不可见的至少一个第一半导体管芯和包括第一导电过孔56的至少一个第一接触焊盘55。第一层压电子部件51可以包括两个或更多个半导体管芯、例如被配置成提供半桥电路的两个晶体管器件。
第一层压电子部件51进一步包括被布置在上表面53的两个相对边缘区域59、60中的两个大的接触焊盘57、58。第一层压电子部件51包括被布置在两个相对边缘区域63、64中的上表面53上的两个行61、62的较小面积接触焊盘55，使得较大面积接触焊盘57、58被布置在两个行61、62的较小面积接触焊盘55之间。接触焊盘的最外侧行61包括与内侧行62相比较大数量的接触焊盘。第一行61和第二行62的接触焊盘55的中央部分被第二层压电子部件52覆盖。较小面积接触焊盘55可以提供信号接触焊盘、栅极接触焊盘、感测接触焊盘、逻辑接触焊盘等等。
第一导电过孔56在布置于第一电介质层54的上表面53上的接触焊盘55与布置在第一电介质层54的下表面71上的接触焊盘70之一之间延伸。下表面71上的接触焊盘70具有与上表面53上的较小面积接触焊盘55基本相同的布局。然而接触焊盘55、70的尺寸和外部轮廓可以有所不同。例如，下表面上的接触焊盘70的最外侧行61具有基本上矩形的形状，而上表面55上的接触焊盘55的最外侧行61具有基本上圆形的形状。
第二层压电子部件52包括第二电介质层65和嵌入在第二电介质层65中的在图2a和图2b中图示的视图中不可见的至少一个第二半导体管芯。第二电介质层65包括诸如玻璃纤维增强环氧树脂之类的预制板。第二层压电子部件52进一步包括至少一个第二接触焊盘66，该至少一个第二接触焊盘66包括第二导电过孔67。
第二层压电子部件52被安装在第一层压电子部件51的上表面53上使得它在边缘区域63、64之间延伸并且被布置在较大面积接触焊盘57、58之间。第二层压电子部件52包括被布置在两个相对边缘区域68、69中的多个接触焊盘66，使得接触焊盘66中的至少一个被安装在布置于第一层压电子部件51的上表面53上的接触焊盘55之一上。
特别地，第二层压电子部件52的接触焊盘66的导电过孔67与布置在第一层压电子部件51的接触焊盘55上的导电过孔56垂直对准。第一导电过孔56通过公共导电层73被电耦合至第二导电过孔67。例如，第二导电过孔67延伸穿过第二电介质层65的厚度且第一导电过孔56延伸穿过第一电介质层54的厚度，并且导电材料73从第一导电过孔56延伸至第二导电过孔67并将第二层压电子部件52与第一层压电子部件51电耦合。导电材料73也可以将第二层压电子部件52的至少一个半导体管芯与第一层压电子部件51的至少一个半导体管芯电耦合。导电材料73可以包括电沉积的金属或合金层。
在第一层压电子部件51包括半桥电路的实施例中，第二层压电子部件52可以包括逻辑芯片，诸如包括例如用于控制半桥电路的栅极驱动器电路的控制芯片。在该实施例中，第一层压电子部件51的大面积接触焊盘57中的一个可以是Lout接触焊盘。
第一层压电子部件51进一步包括在其下表面71上的可以用于将组件50电耦合至印刷电路板的多个接触焊盘。第一层压电子部件51包括在下表面71的中央区域中的一个或多个较大面积接触焊盘和布置在两个相对边缘区域中的多个较小面积接触焊盘70。较大面积接触焊盘可以包括Vin接触焊盘72、接地接触焊盘74、用于嵌入在第二层压电子部件52中的第二半导体管芯的进一步的接地焊盘74’以及Lout接触焊盘75。较小面积接触焊盘70可以包括第一栅极接触焊盘76、第二栅极接触焊盘77、例如用于提供感测功能的一个或多个辅助接触焊盘78。栅极接触焊盘76、77和辅助接触焊盘78可以布置在第二行62中，第二行62邻近布置在第一层压电子部件51的两个相对侧68、69的周界处的信号接触焊盘79的行61。布置在第一层压电子部件的下表面71上的接触焊盘70中的一个或多个借助于过孔结构和布置在过孔中的对于第一层压电子部件51和第二层压电子部件52两者公共的导电材料73提供对堆叠组件50的上面的第二层压电子部件52的接入。
然而，接触焊盘的布置不限于图2a和图2b中图示的特定示例并且可以改变。例如，信号接触79可以布置在第一层压电子部件51的一侧、三侧或所有侧上，可以提供更少或更多的较大面积接触焊盘72、74、74’、75，接触焊盘的横向面积可以改变。接触焊盘的数量和布局可以根据由第一层压电子部件51和/或第二层压电子部件42所提供的电路来配置。
图3a图示了组件50和电感器80的分解图并且图3b图示了组件50和电感器80的透视图，电感器80以包括两个接触的分立部件的形式提供，其中只有单个接触81在附图的透视图中图示。
电感器80被安装在组件50上，使得两个接触81被安装在第一层压电子部件51的上表面53上的较大面积接触57、58上，并使得第二层压电子部件52的厚度被接触81的厚度容纳和/或被容纳在分立电感器80的下表面82中的凹陷中。接触81之一可以被电耦合至第一层压电子部件51的Lout接触焊盘57。第二接触焊盘可以被电耦合至第二较大面积接触焊盘58或者可以仅机械接合至第二电子部件58。第二接触焊盘提供来自分立电感器80的输出。
在分立电感器80下方的组件50的布置提供可以用于在整个布置上节约印刷电路板上的空间的紧凑组件83，其中部件中的两个或全部在印刷电路板上彼此邻近地布置。
单独的部件(即，第一层压电子部件51、第二层压电子部件52和分立电感器80)的使用使得每个部件能够单独地制造和测试并接着组装。这使得组件83能够由已知正确起作用的部件来制作。此外，不同工艺的不同方法可以用于制作两个层压部件。如果半导体管芯包括逻辑器件则第二层压电子部件52可以包括较细小的导电再分布结构，而如果第一电子部件51包括诸如功率晶体管器件之类的功率器件则具有较大导电层厚度的较大再分布结构可以更加适用于第一层压电子部件51。
另外，组件的部分可以通过所选择的适当部件而适于特定需要。例如，电感器80的电感可以根据应用而不同。因此，组件50可以通过选择合适的电感器而用于不同应用中。
组件50与分立电感器80的组合可以用在诸如图24中所图示的电路等的电压调节器电路中。
图4至图11图示了可以用于制作第一层压电子部件51的方法。图12至图16图示了可以用于制作第二层压电子部件52的方法。图17至图23图示了可以用于形成组件50并将第一层压电子部件51与第二层压电子部件52电耦合的方法。
图4图示了包括了自支撑板的第一电介质层90。电介质层90可以例如包括诸如FR4之类的玻璃纤维增强环氧树脂。将金属箔91布置在电介质层90的第一主表面92上，并且将第二金属箔93布置在电介质层90的第二主表面94上。金属箔91、93可以包括例如铜并且可以通过粘合剂被附接至电介质层90。
图5图示了在孔95的引入之后的电介质层90，孔95延伸穿过第一金属箔91、穿过电介质层90的厚度并穿过第二金属层93使得孔95是开放式的。在其他未图示的实施例中，孔具有带基部的凹陷的形式。基部可以由电介质层90的一部分形成或者由金属箔中的一个(例如，金属箔93)形成。孔可以通过机械钻孔或激光烧蚀来形成。如果两个或更多个半导体管芯或其他部件将被嵌入在电介质层90中，则可以在电介质层90中形成两个或更多个孔。
图6图示了第一金属箔91和第二金属箔93已经被结构化之后的电介质层90。第一金属层91和第二金属层93的部分被去除使得剩余部分提供接触焊盘和/或横向再分布结构。
图7图示了半导体管芯96插入在孔95中。半导体管芯96具有与电介质层90的厚度基本上相同的高度。在一些实施例中，半导体管芯96可以具有稍微小于或稍微大于电介质层90的厚度的高度。
如图8中所图示的，将电介质层97施加至电介质层90的上表面92并且将电介质层98施加至下表面94，使得半导体管芯96与孔95的侧壁100之间的区域99基本上由电介质材料填充，并使得电介质层97、98的区域被布置在结构化金属层91、93的剩余部分之间。电介质层97、98可以包括可以通过光刻技术被结构化的电介质材料。电介质层97、98可以包括例如聚酰亚胺。
如果电介质层97、98的厚度与金属层91、93的厚度基本相同，则电介质层97、98具有平整化功能。电介质层97、98被布置在半导体管芯96的第一主表面102和第二主表面103的至少周界区域上，使得半导体管芯96通过具有基本上I形截面的电介质材料被固定在孔95中。在其他实施例中，电介质层可以被施加成使得半导体管芯96的主表面中的一个主表面基本上或完全由电介质层覆盖。
将导电层101(例如，金属层)施加至半导体管芯96的至少一个主表面102的至少部分，如图9中所图示的。在半导体管芯96是诸如垂直晶体管器件或垂直二极管之类的垂直器件的实施例中，可以将导电层101施加至垂直器件的两个相对主表面102、103。
在半导体管芯96是垂直晶体管器件的实施例中，可以将导电层101施加至被定位在主表面中的一个主表面(例如，第一主表面102)上的第一电流电极和控制电极，并且施加至被布置在晶体管器件96的相对的主表面(例如，第二主表面103)上的第二电流电极。可以通过电沉积技术将导电层101基本上同时地施加至半导体管芯96的两个主表面102、103。
在半导体管芯96包括诸如具有垂直漂移路径的功率晶体管器件之类的晶体管器件的实施例中，功率晶体管器件可以包括MOSFET、绝缘栅双极晶体管(IGBT)或双极结型晶体管(BJT)。对于MOSFET器件，第一电流电极可以是源极电极、控制电极可以是栅极电极并且第二电流电极可以是漏极电极。对于IGBT器件，第一电流电极可以是发射极电极、控制电极可以是栅极电极并且第二电流电极可以是集电极电极。对于BJT器件，第一电流电极可以是发射极电极、控制电极可以是基极电极并且第二电流电极可以是集电极电极。
施加第二导电层104，如图10所图示的。将第二导电层104施加至布置于电介质层90的第一主表面92和第二主表面94上的第一导电层91、93并且施加在布置于半导体管芯96上的导电层101上。
可以例如通过无电镀或电镀来施加导电层101、104。在一些实施例中，可以在使用电镀技术施加较厚金属层之前使用不同的技术(例如，溅射)来沉积出籽晶层。
可以将进一步的电介质层105、106施加至第一电介质层97、98中的一些或全部，使得其突出在导电层104的外表面上方，如图11所图示的。保持从电介质层105、106露出的导电层区域提供接触焊盘107。
图4至图11中图示的方法可以用于制作包括超过一个半导体管芯的第一层压电子部件。在该情况中，在电介质层90中为每个半导体管芯插入孔。导电层91、93、101、104可以被结构化并被施加以便将半导体管芯彼此电耦合并且以便提供在电介质层90的下表面和上表面上的接触焊盘107的期望布置。在半导体管芯包括晶体管器件的实施例中，晶体管器件可以被配置成提供半桥电路。
在图12至图16中图示了可以用于制作第二层压电子部件51的方法。
提供第二电介质层110，其包括布置在第一主表面112上的第一金属层111和布置在第二主表面114上的第二金属层113。电介质层110可以是诸如玻璃纤维增强环氧板之类的自支撑板并且第一和第二金属层111、113可以包括例如铜。
对金属层111、113进行结构化以在电介质层110的第一主表面112和第二主表面114上提供接触焊盘和再分布结构。通过电介质层110的中间区域使结构化金属层111、113的部分与彼此电绝缘。
穿过第一金属层111、穿过电介质层110的厚度并穿过第二金属层113插入孔115。孔115具有被配置成容纳半导体管芯的横向尺寸。
如图13中所图示的，将半导体管芯116插入孔115中。半导体管芯116可以包括逻辑器件。将电介质层117施加至电介质层111的第一主表面112并将第二电介质层118施加至第二主表面114，如图14中所图示的。将电介质层117布置在电介质层110的邻近金属箔111的剩余部分的区域中的第一主表面112上并且布置在半导体管芯116的第一主表面119的区域上，使得半导体管芯116的第一主表面119上的接触焊盘从电介质层117露出。
将第二电介质层118定位在电介质层110的在金属层113的部分之间的第二主表面114上并且定位在半导体管芯116的第二主表面120的周界区域上。第一主表面102的中央区域保持未被第二电介质层118覆盖。第二电介质层118也布置在半导体管芯116的侧表面与孔115的侧表面之间。电介质层118的该部分可以用于将半导体管芯固定在孔115中并且可以提供具有基本上I形的固定元件。
在图15中图示了进一步的导电层121、122的布置。将导电层121施加至电介质层110的第一主表面112，使得它在布置于半导体管芯116的第一主表面119上的接触焊盘之间延伸、跨越电介质层117的布置于半导体芯片周界的部分并延伸到金属箔111的部分上。导电层121将半导体管芯116电耦合至金属箔111的布置在电介质层110上的部分。导电层121提供扇出型的再分布。
将第二导电层122布置在电介质层110的第二主表面114上并布置在金属箔113的在半导体管芯的第二主表面120上的部分上，使得它跨越布置于半导体管芯116的第二主表面120的周界区域中的电介质层118延伸至金属箔113的布置在邻近孔115的电介质层110上的部分。
将进一步的电介质层123施加至电介质层110的第一主表面112。如图16中所图示的，进一步的电介质层123覆盖导电层121的部分和电介质层117，留下金属层121的未被覆盖的区域以提供接触焊盘126。在导电层122的提供接触焊盘127的部分之间的区域中将进一步的电介质层124施加至电介质层110的第二主表面114，以提供平面的下表面125。
半导体管芯116可以是可包括用于进一步的半导体器件的控制电路的逻辑器件。在第一层压电子部件包括一个或多个晶体管器件的实施例中，半导体管芯116可以包括用于晶体管器件的控制电路，例如栅极驱动器电路。电介质芯层110可以比用于第一层压电子部件的电介质芯层90更厚，因为逻辑器件通常具有通常比晶体管器件更大的高度。
图4至图11和图12至图16中图示的方法中所公开的方法是就单个部件而言图示的。然而，通常，使用包括通常以行和列布置的大量部件位置的大型片材来进行该方法。参照图4至图11描述的层和程序中的每一项被施加至部件位置中的全部。接着可以将片材切割以提供用于堆叠以形成组件的两个分开的中间产品。备选地，可以将堆叠的上部件提供为被安装在片材上的单个部件，该片材包括含堆叠的下部件的多个部件位置。
将参照图17至图23来描述用于将图11中图示的第一层压电子部件130与图16中图示的第二层压电子部件131堆叠并电耦合以形成组件的方法。
图17图示了将第二层压电子部件131安装在第一层压电子部件130上。具体地，将第二层压电子部件131的包括由导电层122的部分所提供的接触焊盘127的下表面125安装在第一层压电子部件130的上表面132上。具体地，将第二层压电子部件131的接触焊盘127中的至少一个直接布置在第一层压电子部件130的上表面132上的由导电层104的部分所提供的接触焊盘135上方。可以通过布置在第二层压电子部件131的下表面125与第一层压电子部件的上表面132之间的粘合剂层133将第二层压电子部件131机械附接至第一层压电子部件130。粘合剂可以是电绝缘的并可以覆盖接触焊盘127、135。
引入穿过第二层压电子部件131和第一层压电子部件130的通孔134，使得通孔134分别布置在第二层压电子部件131的接触焊盘126、127中并且穿过第一层压电子部件130的接触焊盘135、107。在图18中图示了通孔134的位置。
通孔134邻近第一层压电子部件130和第二层压电子部件131的半导体管芯105、116的侧面定位。可以从第二层压电子部件131的上表面137插入通孔134，使得它们延伸穿过第二层压电子部件131并穿过第一层压电子部件130，并使得它们被定位在接触焊盘126、127、135、107的基本上中央中。
例如通过用电镀沉积金属而将导电材料136引入到通孔134中，使得提供公共导电层137，该公共导电层137在至少接触焊盘127与接触焊盘135之间延伸，并将至少接触焊盘127电耦合至接触焊盘135并且将第一层压电子部件130与第二层压电子部件131电耦合。公共导电层137可以在布置在堆叠中的接触焊盘126、127、135、107中的全部之间延伸并将它们电耦合。在该导电材料136引入到通孔134中期间，也可以将导电材料施加为在第二层压电子部件131的上表面140上的接触焊盘126的暴露金属区域上、在第一层压电子部件130的上表面132上的暴露导电区域139上和在下表面141的接触焊盘107上的层138，如图19中所图示的。下表面141上的接触焊盘107提供组件的用于接入第一层压电子部件130和第二层压电子部件131两者的外部接触焊盘。
该导电层138的厚度可以对应于第二层压电子部件131的围绕暴露接触焊盘126的电介质层123的厚度并对应于第一层压电子部件130的电介质层121和122的厚度。
在多个通孔134插入到第一层压电子部件130和第二层压电子部件131中的实施例中，可以使用相同的沉积工艺将导电材料136引入到所有通孔134中。
现在将参照图20至图23来描述用于组装图2中图示的包括第一层压电子部件51和第二层压电子部件52的组件50的方法。图20a图示了第一层压电子部件51和第二层压电子部件52的顶视透视图并且图2b图示了底视透视图。通过粘合剂层151将第二层压电子部件52的下表面150安装在第一层压电子部件51的上表面53上。粘合剂层151布置在两个较大面积接触焊盘57、58之间并且围绕布置在第一层压电子部件51的上表面53上的两行61、62的较小面积接触焊盘55。
第二层压电子部件52的下表面150包括具有与上表面153上的接触焊盘66的横向布置对应的横向布置的多个接触焊盘152。
第二层压电子部件51布置在第一层压电子部件51的上表面53上，使得它布置在两个较大面积接触57、58之间并且使得每个接触焊盘66与布置在第一层压电子部件51的上表面53上的接触焊盘55垂直对准，如图21的顶视透视图中所图示的。
图22a图示了被插入到接触焊盘55、70、66、152中的多个通孔154的顶视透视图并且图22b图示了底视透视图。具有小于接触焊盘55、70、66、152的直径或宽度的直径的单个通孔154被定位在接触焊盘55、70、66、152中的每个接触焊盘中。
通孔154可以从第二层压电子部件52的上表面153插入，使得它们延伸穿过第二层压电子部件52的厚度并穿过第一层压电子部件51的厚度。
在布置于第二电子部件52的上表面153上的接触焊盘66、被定位在第二层压电子部件52的下表面上的接触焊盘152、被定位在第一层压电子部件51的上表面53上的接触焊盘55以及被定位在第一层压电子部件51的下表面上的接触焊盘70中定位单个通孔154。
通孔154可以从第一层压电子部件51的顶侧插入到保持未被第二层压电子部件52覆盖的接触焊盘55中。通孔154可以延伸穿过第一层压电子部件51和接触焊盘55、70的整个厚度。
在图22中图示的实施例中，通孔不被插入到较大面积接触焊盘72、74、74’、75中。然而，通孔可以被插入到较大面积接触焊盘中和/或少于全部的较小面积接触焊盘中。
将导电层155插入到通孔154中，以借助于在第二层压电子部件52的对准的接触焊盘66、152与第一层压电子部件51的对准的接触焊盘55、70之间延伸的通孔154，通过公共导电材料层155将第二层压电子部件52的上表面153上的接触焊盘66电耦合至第一层压电子部件50的下表面71上的接触焊盘70。
还将导电材料施加为在第一层压电子部件51的上表面53上的接触焊盘55、57、58，第二层压电子部件52的上表面153上的接触焊盘66以及第一电子部件51的下表面71上的接触焊盘70、72、74、74’、75上的层156，如图23a和图23b中所图示的。第一电子部件51的下表面71上的接触焊盘70、72、74、74’、75和上表面53上的较大面积接触焊盘57、58提供用于组件50的外部接触焊盘。
图24图示了可以使用组件50的电源设备160的示例。
电源设备160包括接收脉冲宽度调制输入信号162的控制电路161、包括被耦合至高侧晶体管165的低侧晶体管164的半桥电路163以及电感器166。低侧晶体管164的源极167被耦合至接地端子168，低侧晶体管164的栅极169由控制电路161控制，并且低侧晶体管164的漏极170被耦合至高侧晶体管165的源极171。高侧晶体管165的漏极172被耦合至Vin端子176并且栅极173被耦合至控制电路161。电感器166被耦合在低侧晶体管164的漏极170和高侧晶体管165的源极171之间的节点174与Vout端子175之间。电感器166也可以经由电容器接地。
控制电路161被用于接通或关断低侧晶体管164和高侧晶体管165。具体地，控制电路161将具有反向极性的控制信号输出至高侧晶体管165和低侧晶体管164的栅极169、173，由此使输入电压Vin逐步下降至输出电压Vout。
半桥电路163可以由组件50的第一层压电子部件50提供，并且控制电路161可以由第二层压电子部件提供。半桥电路163、控制电路161和电感器166可以由图3b中图示的组件83提供。
电压调节器的部件在第一和第二层压电子部件51、52之中的分布可以不同于图24中所图示的分布。例如，控制电路161中的一些可以嵌入在第一层压电子部件51中。
条款1.一种组件，包括：第一层压电子部件，包括第一电介质层、嵌入在第一电介质层中的至少一个第一半导体管芯和包括第一导电过孔的至少一个第一接触焊盘，以及第二层压电子部件，包括第二电介质层、嵌入在第二电介质层中的至少一个第二半导体管芯和包括第二导电过孔的至少一个第二接触焊盘，其中第一导电过孔通过公共导电层被电耦合至第二导电过孔。
条款2.根据条款1的组件，其中第一半导体管芯是晶体管器件。
条款3.根据条款1或条款2的组件，其中第一层压电子部件包括被配置成提供半桥电路的两个晶体管器件。
条款4.根据前述条款中的一项的组件，其中第一层压电子部件包括被配置成提供开关电路的至少两个半导体管芯。
条款5.根据前述条款中的一项的组件，其中第二层压电子部件包括被配置成提供用于第一层压电子部件的栅极驱动器和控制电路中的至少一个的至少一个半导体管芯。
条款6.根据前述条款中的一项的组件，其中第一层压电子部件和第二层压电子部件被配置成提供电压调节器。
条款7.根据前述条款中的一项的组件，其中第一层压电子部件包括被定位在第一层压电子部件的上侧上的第一接触焊盘和第二接触焊盘，并且第二层压电子部件被布置在第一层压电子部件的上侧上并被容纳在第一接触焊盘与第二接触焊盘之间。
条款8.根据前述条款中的一项的组件，进一步包括布置在第一接触焊盘和第二接触焊盘上的分立电感器。
条款9.根据条款8的组件，其中分立电感器包括具有被选择成容纳第二层压电子部件的厚度的厚度的第一接触和第二接触。
条款10.根据条款8的组件，其中分立电感器进一步包括在分立电感器的第一接触与第二接触之间的凹陷，并且第二层压电子部件被容纳在凹陷中。
条款11.根据前述条款中的一项的组件，其中第一层压电子部件进一步包括多个第一信号接触焊盘。
条款12.根据前述条款中的一项的组件，其中多个第一信号接触焊盘被布置在第一层压电子部件的上侧的至少两个相对边缘区域中和下侧的至少两个相对边缘区域中。
条款13.根据前述条款中的一项的组件，其中多个第一信号焊盘中的至少一个包括导电过孔。
条款14.根据前述条款中的一项的组件，其中第二层压电子部件进一步包括多个第二信号接触焊盘。
条款15.根据条款14的组件，其中多个第二信号接触焊盘被布置在第二层压电子部件的上侧的至少两个相对边缘区域中和下侧的至少两个相对边缘区域中。
条款16.根据条款15的组件，其中多个第二信号焊盘中的至少一个包括导电过孔。
条款17.根据前述条款中的一项的组件，其中第一层压电子部件进一步包括至少一个第一接触焊盘，该至少一个第一接触焊盘包括第一导电过孔，并且第二层压电子部件进一步包括至少一个第二接触焊盘，该至少一个第二接触焊盘包括第二导电过孔，其中第一导电过孔通过公共导电层被电耦合至第二导电过孔。
条款18.根据前述条款中的一项的组件，其中公共导电层包括由金属、合金和导电粘合剂构成的组中的一个。
条款19.根据前述条款中的一项的组件，其中第二层压电子部件通过绝缘粘合剂被附接至第一层压电子部件。
条款20.根据前述条款中的一项的组件，其中第一接触焊盘包括在第一层压电子部件的上表面的面积的8％和25％之间的面积。
条款21.根据前述条款中的一项的组件，其中第二接触焊盘包括在第一层压电子部件的上表面的面积的8％和25％之间的面积。
条款22.根据前述条款中的一项的组件，其中第一接触焊盘包括在第二层压电子部件的上表面的面积的15％和30％之间的面积。
条款23.根据前述条款中的一项的组件，其中第二接触焊盘包括在第二层压电子部件的上表面的面积的15％和30％之间的面积。
条款24.根据前述条款中的一项的组件，其中第一接触焊盘和第二接触焊盘中的至少一个包括在某某g与某某g之间的金属或合金。
条款25.一种方法，包括：将包括第二电介质层和嵌入在第二电介质层中的至少一个第二半导体管芯的第二层压电子部件安装在包括第一电介质层和嵌入在第一电介质层中的至少一个第一半导体管芯的第一层压电子部件上，通过将导电材料引入到被布置在第二层压电子部件的接触焊盘中的过孔中并引入到被布置在第一层压电子部件的接触焊盘中的过孔中，而将第二层压电子部件的接触焊盘与第一层压电子部件的接触焊盘电耦合。
条款26.根据条款25的方法，进一步包括在第二层压电子部件布置在第一层压电子部件上的同时，将至少一个过孔插入在第二层压电子部件的至少一个接触焊盘中，并且插入在第一层压电子部件的至少一个接触焊盘中。
条款27.根据条款26的方法，其中将第二层压电子部件的接触焊盘安装在第一电子部件的接触焊盘上。
条款28.根据条款27的方法，其中通过钻孔、激光烧蚀中的至少一个穿过第二层压电子部件的厚度并穿过第一层压电子部件的厚度插入过孔。
条款29.根据条款25至条款29中的一项的方法，其中通过无电镀和电镀中的至少一个引入导电材料。
条款30.根据条款25至条款29中的一项的方法，进一步包括将分立电感器布置在被定位于第一层压电子部件的上侧上并邻近第二层压电子部件的相对侧的第一接触焊盘和第二接触焊盘上。
条款31.根据条款25至条款30中的一项的方法，其中通过非导电粘合剂将第二层压电子部件附接至第一层压电子部件。
条款32.一种电压调节器，包括：第一层压电子部件，包括含至少两个开关器件的开关电路和第一电介质层，其中至少两个开关器件嵌入在第一电介质层中并且被电耦合至布置于第一层压电子部件的第一侧上的输出接触焊盘；第二层压电子部件，包括半导体管芯和第二电介质层，半导体管芯包括用于控制至少两个开关器件的电路，其中半导体管芯嵌入在第二电介质层中，其中第二层压电子部件被安装在布置于第一层压电子部件的第一侧上的至少一个信号接触焊盘上并被电耦合至该至少一个信号接触焊盘。
条款33.根据条款32的电压调节器，其中第一层压电子部件进一步包括布置在电介质层的第二侧上的输入接触焊盘和接地接触焊盘。
条款34.根据条款32或条款33的电压调节器，其中第一层压电子部件进一步包括布置在电介质层的第一侧上的第二输出接触焊盘。
条款35.根据条款34的电压调节器，其中第一输出接触焊盘和第二输出接触焊盘被布置在第二层压电子部件的相对侧上。
条款36.根据条款35的电压调节器，进一步包括被布置在第一输出接触焊盘和第二输出接触焊盘上的分立电感器。
为了易于描述使用诸如“之下”、“下方”、“下”、“上方”、“上”等空间相对术语来说明一个元件相对于另一元件的定位。这些术语意在涵盖除了与图中描绘的那些不同的定向以外的器件的不同定向。
此外，诸如“第一”、“第二”等术语也是用于描述各种元件、区域、部分等等，并且也不是意在进行限制。遍及整个描述，相似术语指代相似元件。
如本文所使用的，术语“具有”、“含有”、“包含”、“包括”等是表明存在所陈述的元件或特征但不排除附加的元件和特征的开放式术语。冠词“一”、“一个”和“该”意在包括复数以及单数，除非上下文另外明确指出。
需要理解的是，本文所描述的各种实施例的特征可以彼此组合，除非另有具体说明。
虽然本文已经图示和描述了特定实施例，但本领域技术人员应该理解的是，各种各样的备选和/或等同实施方式可以在不脱离本发明的范围的情况下替换所示出和描述的特定实施例。本申请意在涵盖本文所讨论的特定实施例的任何修改和变体。因此，意在该发明仅由权利要求书及其等同形式来限制。

Claims (20)

1.一种组件，包括：
第一层压电子部件，包括第一电介质层、嵌入在所述第一电介质层中的至少一个第一半导体管芯和包括第一导电过孔的至少一个第一接触焊盘，以及
第二层压电子部件，包括第二电介质层、嵌入在所述第二电介质层中的至少一个第二半导体管芯和包括第二导电过孔的至少一个第二接触焊盘，
其中所述第一导电过孔通过公共导电层被电耦合至所述第二导电过孔。
2.根据权利要求1所述的组件，其中所述第一半导体管芯是晶体管器件。
3.根据权利要求1所述的组件，其中所述第一层压电子部件包括被配置成提供半桥电路的两个晶体管器件。
4.根据权利要求1所述的组件，其中所述第一层压电子部件包括被配置成提供开关电路的至少两个半导体管芯。
5.根据权利要求1所述的组件，其中所述第二层压电子部件包括至少一个半导体管芯，所述至少一个半导体管芯被配置成提供用于所述第一层压电子部件的栅极驱动器和控制电路中的至少一个。
6.根据权利要求1所述的组件，其中所述第一层压电子部件和所述第二层压电子部件被配置成提供电压调节器。
7.根据权利要求1所述的组件，其中所述第一层压电子部件包括被定位在所述第一层压电子部件的上侧上的第一接触焊盘和第二接触焊盘，并且所述第二层压电子部件被布置在所述第一层压电子部件的所述上侧上并被容纳在所述第一接触焊盘与所述第二接触焊盘之间。
8.根据权利要求7所述的组件，进一步包括布置在所述第一接触焊盘和所述第二接触焊盘上的分立电感器。
9.根据权利要求8所述的组件，其中所述分立电感器包括具有被选择成容纳所述第二层压电子部件的厚度的厚度的第一接触和第二接触。
10.根据权利要求8所述的组件，其中所述分立电感器进一步包括在所述分立电感器的所述第一接触与所述第二接触之间的凹陷，并且所述第二层压电子部件被容纳在所述凹陷中。
11.根据权利要求1所述的组件，其中所述第一过孔被布置在多个第一信号焊盘中的一个第一信号焊盘中，所述多个第一信号焊盘被布置在所述第一层压电子部件的所述上侧的至少两个相对边缘区域和下侧的至少两个相对边缘区域中。
12.根据权利要求11所述的组件，其中所述第二过孔被布置在多个第二信号焊盘中的一个第二信号焊盘中，所述多个第二信号焊盘被布置在所述第二层压电子部件的上侧的至少两个相对边缘区域和下侧的至少两个相对边缘区域中。
13.根据权利要求1所述的组件，其中所述公共导电层包括由金属、合金和导电粘合剂构成的组中的一个。
14.根据权利要求1所述的组件，其中所述第二层压电子部件通过绝缘粘合剂被附接至所述第一层压电子部件。
15.一种方法，包括：
将包括第二电介质层和嵌入在所述第二电介质层中的至少一个第二半导体管芯的第二层压电子部件安装在包括第一电介质层和嵌入在所述第一电介质层中的至少一个第一半导体管芯的第一层压电子部件上，以及
通过将导电材料引入到布置在所述第二层压电子部件的接触焊盘中的至少一个第二过孔中并且引入到在所述第一层压电子部件的接触焊盘中的至少一个第一过孔中，将所述第二层压电子部件的所述接触焊盘与所述第一层压电子部件的所述接触焊盘电耦合。
16.根据权利要求15所述的方法，进一步包括将所述第二层压电子部件的第二接触焊盘布置在所述第一层压电子部件的第一接触焊盘上，并且在所述第二接触焊盘被布置在所述第一接触焊盘上的同时，将过孔插入到所述第二层压电子部件的所述第二接触焊盘中并且插入到所述第一层压电子部件的所述第一接触焊盘中。
17.根据权利要求16所述的方法，其中通过由钻孔和激光烧蚀构成的组中的至少一个穿过所述第二层压电子部件的厚度并且穿过所述第一层压电子部件的厚度插入所述过孔。
18.根据权利要求15所述的方法，其中通过无电镀和电镀中的至少一个引入所述导电材料。
19.根据权利要求15所述的方法，进一步包括将分立电感器布置在第一接触焊盘和第二接触焊盘上，所述第一接触焊盘和所述第二接触焊盘被定位在所述第一层压电子部件的上侧上并且邻近所述第二层压电子部件的相对侧。
20.一种组件，包括：
嵌入在包括至少一个第一接触焊盘的第一电介质层中的至少一个第一半导体管芯，所述至少一个第一接触焊盘包括第一导电过孔；
嵌入在包括至少一个第二接触焊盘的第二电介质层中的至少一个第二半导体管芯，所述至少一个第二接触焊盘包括第二导电过孔，以及
用于将所述第一导电过孔电耦合至所述第二导电过孔的装置。
CN201510388592.3A 2014-07-07 2015-07-03 通过公共导电层将多个半导体器件层电耦合的方法和装置 Active CN105244336B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/324,316 US10257937B2 (en) 2014-07-07 2014-07-07 Device for electrically coupling a plurality of semiconductor device layers by a common conductive layer
US14/324,316 2014-07-07

Publications (2)

Publication Number Publication Date
CN105244336A true CN105244336A (zh) 2016-01-13
CN105244336B CN105244336B (zh) 2018-11-13

Family

ID=54866349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510388592.3A Active CN105244336B (zh) 2014-07-07 2015-07-03 通过公共导电层将多个半导体器件层电耦合的方法和装置

Country Status (4)

Country Link
US (1) US10257937B2 (zh)
KR (1) KR101831029B1 (zh)
CN (1) CN105244336B (zh)
DE (1) DE102015110532B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054151A (zh) * 2017-12-07 2018-05-18 刘曼华 一种电感可变封装基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553051B2 (en) * 2015-02-02 2017-01-24 Infineon Technologies Austria Ag Electronic component
US10379214B2 (en) * 2016-07-11 2019-08-13 Trackman A/S Device, system and method for tracking multiple projectiles
US11294435B2 (en) 2018-12-14 2022-04-05 Dell Products L.P. Information handling system high density motherboard

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060120056A1 (en) * 2004-12-06 2006-06-08 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
US7800916B2 (en) * 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
US7843700B2 (en) * 2004-04-14 2010-11-30 Denso Corporation Semiconductor device
CN103222353A (zh) * 2010-07-23 2013-07-24 德塞拉股份有限公司 组装后平面化的微电子元件
US20130221526A1 (en) * 2012-02-24 2013-08-29 Texas Instruments Incorporated System in Package and Method for Manufacturing The Same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
TWI288448B (en) * 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
KR101336569B1 (ko) * 2007-05-22 2013-12-03 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US8194411B2 (en) * 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
JP5340789B2 (ja) * 2009-04-06 2013-11-13 新光電気工業株式会社 電子装置及びその製造方法
US9219023B2 (en) * 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip
US9363894B2 (en) * 2010-09-24 2016-06-07 Semiconductor Components Industries, Llc Circuit device
JP2012084743A (ja) 2010-10-13 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置及び電源装置
WO2013066294A1 (en) 2011-10-31 2013-05-10 Intel Corporation Multi die package structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843700B2 (en) * 2004-04-14 2010-11-30 Denso Corporation Semiconductor device
US20060120056A1 (en) * 2004-12-06 2006-06-08 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
US7800916B2 (en) * 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
CN103222353A (zh) * 2010-07-23 2013-07-24 德塞拉股份有限公司 组装后平面化的微电子元件
US20130221526A1 (en) * 2012-02-24 2013-08-29 Texas Instruments Incorporated System in Package and Method for Manufacturing The Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054151A (zh) * 2017-12-07 2018-05-18 刘曼华 一种电感可变封装基板
CN108054151B (zh) * 2017-12-07 2019-11-22 合肥海诺恒信息科技有限公司 一种电感可变封装基板

Also Published As

Publication number Publication date
DE102015110532B4 (de) 2021-12-09
KR101831029B1 (ko) 2018-02-21
DE102015110532A1 (de) 2016-01-07
CN105244336B (zh) 2018-11-13
US20160007470A1 (en) 2016-01-07
US10257937B2 (en) 2019-04-09
KR20160005659A (ko) 2016-01-15

Similar Documents

Publication Publication Date Title
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
CN105575943B (zh) 有直接铜键合衬底和集成无源部件的功率半导体模块和集成功率模块
CN105244336A (zh) 通过公共导电层将多个半导体器件层电耦合的方法和装置
DE102012108608B4 (de) Elektronisches Modul
CN105529317B (zh) 嵌入式封装装置
CN104810299B (zh) 电子部件、布置和方法
DE102015115999B4 (de) Elektronische Komponente
CN105448864B (zh) 电子组件
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
US9196554B2 (en) Electronic component, arrangement and method
CN104380463B (zh) 用于将多个功率晶体管安装在其上的衬底和功率半导体模块
US9059155B2 (en) Chip package and method for manufacturing the same
DE102015105575B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
CN104851845B (zh) 具有降低的寄生回路电感的集成电路封装
CN103377950B (zh) 基底和用于制造至少一个功率半导体器件的基底的方法
US20180053654A1 (en) Signal relay board for power semiconductor modules
CN105244328A (zh) 将半导体裸片电耦合至接触焊盘的电子部件和方法
CN105244329A (zh) 电子部件和用于从半导体裸片散热的方法
CN107171532A (zh) 功率模块
CN105934823A (zh) 印刷电路板结构
CN107924887A (zh) 电子开关元件和模块化构造的变流器
CN105845641B (zh) 电子组件
DE102022209564A1 (de) Leistungsmodul und verfahren zum montieren eines leistungsmoduls
CN105097756B (zh) 半导体模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant