CN104810299B - 电子部件、布置和方法 - Google Patents

电子部件、布置和方法 Download PDF

Info

Publication number
CN104810299B
CN104810299B CN201510044116.XA CN201510044116A CN104810299B CN 104810299 B CN104810299 B CN 104810299B CN 201510044116 A CN201510044116 A CN 201510044116A CN 104810299 B CN104810299 B CN 104810299B
Authority
CN
China
Prior art keywords
electronic component
contact pad
component
pad
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510044116.XA
Other languages
English (en)
Other versions
CN104810299A (zh
Inventor
M·斯坦丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104810299A publication Critical patent/CN104810299A/zh
Application granted granted Critical
Publication of CN104810299B publication Critical patent/CN104810299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种方法包括将焊膏涂覆至一部分电路板，布置第一电子部件的第一接触焊盘与该焊膏层邻近，该第一电子部件包括介电层、至少一个半导体裸片、至少一个第一接触焊盘和至少一个第二接触焊盘，该至少一个半导体裸片被埋置在该介电层中，该至少一个第一接触焊盘被电耦接至该半导体裸片并且被布置在该介电层的下侧面上，该至少一个第二接触焊盘被放置在介电层的上侧面上，以及使该焊膏熔化以产生熔化的焊料，熔化的焊料流至该第一电子部件的第一接触焊盘和第二接触焊盘中的至少一个焊盘之上。

Description

电子部件、布置和方法
技术领域
本发明属于半导体领域，尤其涉及一种电子部件、布置以及方法
背景技术
半导体器件可使用各种封装技术被封装，以提供具有不同外形、不同覆盖和不同类型的外部接触的半导体封装。例如，封装可包括作为外部接触的引脚或锡球，其允许该封装被装配在电路板之上。
半导体器件可与另外的电子部件一起(比如，电感器、电阻器等)被用在许多电子应用和其他应用中。通常地，半导体器件和另外的电子部件被装配在包括导电的再分配结构的印刷电路板上，以形成所期望的电路或应用。
发明内容
在实施例中，一种方法包括：将焊膏涂覆至一部分电路板；布置第一电子部件的第一接触焊盘与所述焊膏层邻近，该第一电子部件包括介电层、至少一个半导体裸片、至少一个第一接触焊盘和至少一个第二接触焊盘，该至少一个半导体裸片被埋置在该介电层中，该至少一个第一接触焊盘被电耦接至该半导体裸片并且被布置在该介电层的下侧面上，该至少一个第二接触焊盘被放置在介电层的上侧面上，以及使该焊膏熔化以产生熔化的焊料，其流至该第一电子部件的第一接触焊盘和第二接触焊盘中的至少一个焊盘之上。
在实施例中，一种电子部件包括介电层、至少一个半导体裸片、至少一个第一接触焊盘和至少一个第二接触焊盘，该介电层包括从主体部分延伸的至少一个分支部分，该至少一个半导体裸片被埋置在该主体部分中，该至少一个第一接触焊盘被放置在该至少一个分支部分的上侧面上，该至少一个第二接触焊盘被放置在该至少一个分支部分的下侧面上。该至少一个第一接触焊盘被电耦接至该至少一个半导体裸片。
在实施例中，一种布置，包括电路板、第一电子部件和第二电子部件，该电路板包括电路板接触焊盘；该第一电子部件包括介电层、至少一个半导体裸片、至少一个第一接触焊盘和至少一个第二接触焊盘，该介电层包括从主体部分延伸的至少一个第一分支部分，该至少一个半导体裸片被埋置在该主体部分中，该至少一个第一接触焊盘被放置在该至少一个分支部分的上侧面上，该至少一个第二接触焊盘被放置在该至少一个分支部分的下侧面上，该至少一个第一接触焊盘被电耦接至该至少一个半导体裸片。该第二电子部件的第一接触被装配在该第一电子部件的该至少一个第一分支部分上和该电路板接触焊盘上。
在实施例中，一种方法包括向电路板的电路板接触焊盘的部分涂覆焊膏，该电路板接触焊盘的另外的部分保持基本没有焊膏，将第一电子部件的分支部分布置在该电路板接触焊盘的该另外的部分上，该第一电子部件包括介电层、至少一个半导体裸片、至少一个第一接触焊盘以及至少一个第二接触焊盘，该介电层包括从主体部分延伸的该分支部分，该至少一个半导体裸片被埋置在该主体部分中，该至少一个第一接触焊盘被放置在该分支部分的上侧面上，该至少一个第二接触焊盘被放置在该分支部分的下侧面上，该至少一个第一接触焊盘被电耦接至该至少一个半导体裸片，以及将第二电子部件的第一接触布置在该第一电子部件的该分支部分上和该焊膏上，并使该焊膏熔化。
通过阅读下面的具体实施方式以及查看附图，本领域的技术人员将会认识其他的特征和优点。
附图说明
附图的元件相对于彼此不一定是按比例的。相同的附图标记表明对应的类似部分。所示出的各种实施例的特征可彼此结合，除非其彼此排斥。实施例在附图中被示出，并且在下面的具体实施方式中进行描述。
图1A示出了根据第一实施例的一种电子部件的顶视图；
图1B示出了根据第一实施例的该电子部件的剖视图；
图2A示出了根据第二实施例的一种电子部件的剖视图；
图2B示出了根据第二实施例的该电子部件的顶侧面的透视图；
图2C示出了根据第二实施例的该电子部件的底侧面的透视图；
图3示出了根据第三实施例的一种电子部件的顶侧面的透视图；
图4A示出了一种具有电路板接触焊盘的印刷电路板；
图4B示出了接触焊盘之上的焊膏的应用；
图4C示出了在该印刷电路板上的第一电子部件和第二电子部件的装配；
图5A示出了在电路板上所装配的第一电子部件和第二电子部件的剖视图；
图5B示出了在电路板上所装配的第一电子部件和第二电子部件的第二剖视图；
图6A示出了根据第四实施例的一种电子部件的顶侧面的透视图；
图6B示出了根据第四实施例的电子部件的剖视图；
图6C示出了根据第四实施例的电子部件和在电路板上所装配的另外的电子部件的剖视图；
图7示出了一种在功率因数校正电路的应用，其包括第一电子部件和第二电子部件。
具体实施方式
下面的具体实施方式参考了附图，附图构成具体实施方式的一部分并且以举例说明的方式示出了本发明可以实施的特定实施例。就此而言，方向性术语比如“顶(top)”、“底(bottom)”、“前(front)”、“后(back)”、“前向(leading)”、“背向(trailing)”等，是参照所描述的附图方向被使用的。由于实施例的部件可被布置在多个不同的方向上，所以方向性术语被用于例证目的，而绝不是为了限制本发明。应当理解的是，不脱离本发明的范围，不脱离本发明的范围，可以采用其它的实施例并且可以做出结构上或者逻辑上的改变。因此，下面的具体实施方式不应被认为具有限制意义，并且本发明的范围由所附权利要求定义。
许多实施例将在下文中进行说明。在此情况下，相同的结构特征在附图中被标识为相同或类似的附图标记。在本说明书的上下文中，“横向(lateral)”或“横向方向(lateral direction)”应当被理解为意思是通常与半导体材料或半导体载体的横向延伸平行地延伸的方向或延伸。因此，横向方向通常与这些表面或侧面平行地延伸。与此相比，“垂直(vertical)”或“垂直方向(vertical direction)”应当被理解为意思是通常与这些表面或侧面垂直地延伸的方向，并且因此垂直于横向方向。因此，垂直方向在半导体材料或半导体载体的厚度方向上延伸。
如在本说明书中所采用，术语“耦接(coupled)”和/或“电耦接(electricallycoupled)”并不意味着表示该元件必须直接耦接在一起——可以在该“耦接”或“电耦接”的元件之间提供中间元件。
如本文所用，“高电压器件(high-voltage device)”(比如，高电压耗尽模式晶体管)是被优化用于高电压的开关应用的电子器件。就是说，当晶体管关断时，其能够阻断高电压(比如，约300V或更高、约600V或更高，或者约1200V或更高)，并且当晶体管导通时，对于其所使用的应用，其具有足够低的导通电阻(RON)，即，当大电流流经该器件时其经历足够低的导通损耗。高电压器件至少能够阻断等于高电压供应或在其所被使用的电路中的最大电压的电压。高电压器件能够阻断300V、600V、1200V或由应用所需要的其他适当阻断电压。
如本文所用，“低电压器件(low-voltage device)”(比如，低电压增强模式晶体管)是能够阻断比如0V和Vlow之间的低电压的电子器件，但是不能够阻断高于Vlow的电压。Vlow可以是约10V、约20V、约30V、约40V、或在约5V和50V之间(比如，在约10V和30V之间)。
图1A示出了根据第一实施例的电子部件10的顶视图，并且图1B示出了其剖视图。电子部件10包括介电层11，介电层11包括从主体部分13延伸的至少一个分支(limb)部分12。电子部件10进一步包括被埋置在介电层11的主体部分13中的至少一个半导体裸片14。电子部件10具有至少一个第一接触焊盘15和至少一个第二接触焊盘17，该至少一个第一接触焊盘15被放置在分支部分12的上侧面16上，该至少一个第二接触焊盘17被放置在分支部分12的下侧面18上。该至少一个第一接触焊盘15被电耦接至半导体裸片14。
介电层11可由基板(比如，玻璃纤维增强环氧树脂板(例如，FR4))提供。此种基板也可在再分配板(比如，印刷电路板)中被用作芯层。
介电层11具有定义主体部分13和分支部分12的横向形状。主体部分13和该至少一个分支部分12基本共面，并且具有厚度td，该厚度td基本与半导体裸片14的厚度ts相同。在所示实施例中，主体部分13和分支部分12的厚度td稍大于半导体裸片14的厚度ts。例如，td可至多是ts的3倍。分支部分12具有宽度wl和长度ll。分支部分12的宽度wl小于介电层11的主体部分13的宽度wb。分支部分12也可被描述为指状物。
分支部分12包括第一上接触焊盘15，其通过介电层11的部分与第二下接触焊盘17被分开。第一上接触焊盘15基本覆盖分支部分12的上侧面。然而，第一上接触焊盘15并不限于此种布置，并且可仅覆盖分支部分12的部分或者基本覆盖分支部分12的整个上侧面16。分支部分12提供电子部件10的外部接触，该外部接触具有的厚度基本与电子部件10容纳半导体裸片14的部分的厚度相同。分支部分12的侧面可基本由导电层覆盖，该导电层将第一接触焊盘15耦接至第二接触焊盘17。
尽管介电层11的主体部分13和分支部分12在图1A中被示为具有尖边沿的矩形形状，主体部分13和分支部分12的横向形状并不限于此种布置。例如，主体部分13可以是正方形，分支部分12的远端20可以是曲线的或半圆形的，和/或该边沿可以是圆角的。在另一个示例中，边沿19被放置在分支部分12的远端20处，并且在分支部分12连接主部分13的近端22之间被形成的边沿21可以是圆角的。
在根据第一实施例的电子部件10中，半导体裸片14被埋置在介电层11的主体部分13之内，从而半导体裸片14的上表面23被从介电层11暴露。位于上侧面16上的第一接触焊盘15从分支部分12的远端20延伸至主体部分13的上表面24之上和半导体裸片14的上表面23之上，以将第一接触焊盘15电耦接至半导体裸片14。
第一接触焊盘15包括导电材料，比如金属或合金。第一接触焊盘15可包括铜。接触焊盘15也可具有包括不同材料的多层结构。例如，第一接触焊盘15可包括下层和具有低电阻率的一个或多个上层，该下层提升与介电层11和/或半导体裸片14的附着。
第二接触焊盘17可包括与第一接触焊盘15相同的材料并且具有与与第一接触焊盘15相同的结构，或者可包括不同材料或具有不同的结构。
在半导体裸片14被整个埋置在介电层11之内的实施例中，一个或多个导电通孔(via)可被提供，其从半导体裸片14延伸至介电层11的外表面，从而第一接触焊盘15的导电材料与该导电通孔的被暴露部分接触，从而第一接触焊盘15以导电通孔的方式被电耦接至半导体裸片14。
第一接触焊盘15可被认为提高电子部件10的再分配结构。由于分支部分12从主体部分13延伸，并且第一接触焊盘15和第二接触焊盘17被放置在分支部分12上，分支部分12提供了用于半导体裸片14上的接触的所谓的扇出(fan-out)布置。与半导体裸片14上的对应接触焊盘相比，该扇出布置使第一接触焊盘15和第二接触焊盘17能够具有更大面积，并且能够彼此更加间隔开。
介电层11基本是平坦的，从而主体部分13的上表面24与分支部分12的上侧面16共面，并且主体部分13的下表面25与分支部分12的下侧面18共面。该介电层具有横向形状，该横向形状被成形以提供主体部分13和一个或多个分支部分12，半导体裸片14被埋置在主体部分13中，该一个或多个分支部分12提供一个或多个外部接触。介电层11的该形状使电子部件10能够具有低高度。特别地，电子部件10的总高度仅稍微大于介电层11的厚度td。在介电层11由玻璃纤维增强环氧树脂板(比如，FR4)提供的实施例中，该封装的高度仅稍微大于该板的厚度。
例如，第一接触焊盘15和第二接触焊盘17每个可具有约20μm的厚度，并且介电层11可具有100μm的厚度。半导体裸片14可具有厚度ts，其约是电子部件10的总高度te的30％。
半导体裸片14可以是功率器件(比如，功率晶体管(例如，MOSFT或绝缘栅双极型晶体管(IGBT)))，并且可以是高电压晶体管。
半导体裸片14可在介电层11的主体部分13中被布置在凹口中，以将半导体裸片14埋置在主体部分13中。粘合剂可被布置在该凹口中，以将该半导体裸片固定在该介电层的凹口之内。半导体裸片14可被直接埋置在介电层11中，从而至少半导体裸片11的侧面与介电层11的材料直接接触。
在另外的实施例中，电子部件10包括被埋置在主体部分13之内的两个或多个半导体裸片。该埋置在主体部分13之内的半导体裸片可被彼此电耦接，以提供特别的电路(比如，半桥电路)。电子部件10还可提供包括半桥电路的功率级。该功率级还可包括被埋置在主体部分13中的栅极驱动电路或其他控制电路。负载点(PoL)的大部分可由添加至该半桥的控制器和驱动器所创造(同步降压(synchronous-buck))。该电路控制的划分并不限于经典的控制器、驱动器、FET布置，而且还覆盖其他驱动方法(比如，直接驱动的栅极)。该电路还可提供用于监测电路功能的复杂的检测布置。
电子部件10并不限于具有单个分支部分12，而且还可包括多于一个分支部分12。例如，两个或多个分支部分可从主体部分13的单个侧面延伸，或者一个或多个分支部分可从主体部分13的两个或多个侧面延伸。例如，一个或多个分支部分可从主体部分13的相对侧面延伸。
图2A示出了根据第二实施例的电子部件30的剖视图，图2B示出了其顶侧面的透视图，以及图2C示出了其底侧面的透视图。电子部件30包括以玻璃纤维增强环氧树脂板形式的介电层31，其被成形以提供具有基本矩形形状的主体部分32和6个分支部分33。3个分支部分33从矩形主体部分32的第一纵侧面35延伸，并且3个分支部分33从矩形主体部分32的相对纵侧面36延伸。
电子部件30包括半桥电路34，半桥电路34包括被埋置在介电层31的主体部分32中的第一晶体管器件37和第二晶体管器件38。第一晶体管器件37是半桥电路的低侧开关，并且第二晶体管器件38是半桥电路的高侧开关。第一晶体管37包括漏极电极39、源极电极42和栅极电极43，漏极电极39被放置在硅主体41的上表面40上，源极电极42和栅极电极43被放置在硅主体41的下表面44上。
第一晶体管器件37被埋置在介电层31的主体部分32之内，从而漏极电极39的上表面45与介电层31的上表面46基本共面。源极电极42和栅极电极43被放置在主体部分32的空间之内。导电通孔47被提供在主体部分32中，从源极电极42延伸至介电层32的下表面48，并且从栅极电极43延伸至介电层31的下表面48。
第二晶体管器件38包括漏极电极49、栅极电极51和源极电极52，漏极电极49在其下表面50上，栅极电极51和源极电极52在其上表面53上。第二晶体管器件38被埋置在主体部分32之内，从而漏极电极49的下表面55与介电层31的下表面48基本共面。栅极电极51和源极电极52被放置在介电层31之内，从而导电通孔56被提供，其从源极电极52延伸至介电层31的上表面46。
电子部件30进一步包括重新布线结构57。重新布线结构57包括接触焊盘58、导电迹线59和导电迹线60，接触焊盘58被布置在介电层31的上表面46和下表面48上，导电迹线59被放置在介电层31的上表面46和下表面48上，导电迹线60被放置在介电层31之内。
电子部件30包括第一迹线61，其在第一晶体管器件37的漏极电极39和导电通孔56之间延伸，导电通孔56被电耦接至第二晶体管器件38的源极电极52。第一迹线61延伸至介电层31从主体部分32的第一纵侧35延伸的三个分支之上。第一迹线61被放置在分支部分33上的暴露区域以提供用于电子部件30的外部接触。
电子部件30进一步包括在第二晶体管器件38的漏极电极49上的第一接触焊盘62，第一接触焊盘62还延伸至介电层的下表面48之上。第一接触焊盘62被电耦接至第二晶体管器件38的漏极电极49。第二接触焊盘63被放置在介电层31的下表面48上，并且通过导电通孔47被耦接至第一晶体管器件37的源极电极42。第三接触焊盘64被布置在介电层31的下表面48上，并且被放置在导电通孔47上，导电通孔47被耦接至第一晶体管器件37的栅极43。第四接触焊盘65被放置在介电层31的下表面48上，并且通过被放置在介电层31之内的重新布线结构57被电耦接至第二晶体管器件38的栅极电极51。
被放置在主体部分32的介电层31的下表面48上的接触焊盘62、63、64和65提供用于电子部件30的表面可装配的外部接触。第一接触焊盘62为半桥电路34提供Vin接触，第二接触焊盘63为半桥电路34提供接地接触，第三接触焊盘64为半桥电路34提供第一栅极接触，并且第四接触焊盘65为半桥电路34提供第二栅极接触。
从第一纵侧35延伸的分支部分33进一步包括接触焊盘66，其被放置在分支部分33的介电层33的下表面48上。接触焊盘66通过被放置在分支部分33的侧面68的一根或多根导电迹线67，被电耦接至在分支部分33的介电层33的上表面46上的第一迹线61。第一迹线61和接触焊盘66提供半桥电路34的Vout接触。该Vout接触可从电子部件30的低侧和/或高侧被取得。
导电迹线67可基本覆盖分支部分33的整个侧面68。此布置可被用来帮助提升包括第一迹线61、接触焊盘66和导电迹线67的接触布置的导电性。
从相对的纵侧36延伸的分支部分33还可包括接触焊盘61'、接触焊盘66'和一根或多根导电迹线67'，接触焊盘61'被布置在该介电层的上表面46，接触焊盘66'被布置在介电层31的下表面48，一根或多根导电迹线67'被布置在侧面68上，其将接触焊盘61'电耦接至接触焊盘66'。然而，接触焊盘61'、66'未被电耦接至电子部件30的另外的部件(比如，第一晶体管37或第二晶体管38)。接触焊盘61'、66'提供虚拟接触焊盘(dummy contact pad)，其使电子部件30能够通过接触焊盘61'、66'和用于机械用途的电路板之间的焊料连接被焊接至电路板之上。接触焊盘61'、66'可形成该电路板和另外的电子部件之间的电连接的部分。
电子部件30可进一步包括覆盖迹线61的绝缘层69，线61在被布置在主体部分32的区域中提供Vout接触。被布置的分支部分33上的第一迹线61的区域保持未被绝缘层69覆盖。类似地，从主体部分32的第二侧36延伸的被布置的分支部分33上的接触焊盘61'保持未被绝缘层69覆盖。
第一迹线61的横向布局和接触焊盘62、63、64、65的横向布局分别在图2B的顶视图和图2C的底视图中被示出。
在图2B所示的电子部件30的顶视图中，第一晶体管器件37、第二晶体管器件38和第一导电迹线61的位置在主体部分32中以虚线表明，因为其被放置在绝缘层69下面。第一迹线61具有横向延伸，从而其覆盖第一晶体管器件37和第二晶体管器件38的横向延伸。第一迹线61将第一晶体管器件37的漏极电极39电耦接至第二晶体管器件38的漏极电极39。第一迹线61在邻近主体部分32的第一纵侧面35的区域中具有增加的横向面积，从而第一迹线61基本在分支部分33的整个上表面46之上延伸。然而，第一迹线61的横向延伸并不限于图2B中所示的形状，并且可具有其他形状。
被布置在分支部分33的上表面46上从主体部分32的第二纵侧面36延伸的第二焊盘61'基本在分支部分33的整个上表面46之上延伸。
被布置在主体部分32的介电层31的下表面48上的接触焊盘62、63、64、65在图2C的电子部件30的透视底视图中被示出。接触焊盘62、63、64、65的布置和大小并不限于图2C中所示的形状，并且可具有其他布置和大小。除了分别提供电子部件30的Vin焊盘、接地焊盘、栅极1焊盘和栅极2焊盘的接触焊盘62、63、64、65之外，该覆盖可包括一个或多个另外的辅助焊盘(Aux)，该辅助焊盘可被用于提供接触功能(比如，电流检测和/或源检测)。提供半桥电路的低侧开关的晶体管还可被耦接至一个或多个另外的接地焊盘。该两个栅极焊盘可被布置在主体部分32的相对末端处，以较大面积的接地端子被布置为邻近较小面积的栅极2焊盘，并且较大面积的Vin端子被布置为邻近栅极1焊盘。较小面积的辅助焊盘可被布置为邻近栅极焊盘。Vout焊盘61、66被提供在仅在电子部件30的一个侧面上被布置的分支部分33上，并且邻近该覆盖的剩余焊盘62、63、64、65被布置。
3个分支部分33的上表面48每个包括接触焊盘66，其提供电子部件30的表面可装配接触焊盘。接触焊盘66通过从第一迹线61延伸至接触焊盘66并被布置在分支部分33的侧面68上的导电迹线67，被电耦接至提供电子部件30的外部接触的第一迹线61。被布置在每个分支部分33上的接触焊盘66还可通过提供在所有3个分支部分33的下表面48之上延伸的单个接触焊盘66，来被彼此电耦接。
被布置在分支部分33的下表面48上从主体部分32的相对的纵侧面36延伸的接触焊盘66'也可形成在所有3个分支部分33之上延伸的共同接触焊盘的部分。接触焊盘66'可通过被布置在侧面68上的单个或者多于一根导电迹线67'，被电耦接至被布置在上表面46上的接触焊盘61'。
图3示出了根据第三实施例的电子部件70的透视顶视图。电子部件70包括介电层71，介电层71包括基本矩形的主体部分72、3个从主体部分72的第一纵侧面74延伸的分支部分73以及3个从主体部分72的相对纵侧面76延伸的分支部分75。电子部件70的大体形状基本类似于图2A至图2C所示的实施例的形状。然而，在外边接触的形式和由电子部件70所提供的电路方面，电子部件70不同于图2A至图2C所示的实施例。
根据第三实施例的电子部件70提供具有多相输出的电源供应器，并且包括第一接触焊盘77、第二接触焊盘79和第三接触焊盘81，第一接触焊盘77被放置在第一分支部分78上并提供第一Vout端子，第二接触焊盘79被放置在第二分支部分80上并提供第二Vout端子，第三接触焊盘81被放置在第三分支部分82上并提供第三Vout端子。接触焊盘77、79和81彼此分开，并且通过介电层71的中间部分彼此电绝缘。接触焊盘77、79、81在主体部分72中的位置由虚线表明，因为接触焊盘77、79、81的这些位置被绝缘层83覆盖。
接触焊盘77、79、81可通过被布置在分支部分78、80、82的侧面85上的导电区84，被电耦接至对应的在各分支部分78、80、82的下表面上被放置的分开的接触焊盘。该多相电源供应器的另外的接触焊盘被布置在主体部分72的下表面86上，并因此在图3的透视顶视图中无法被看到。
分支部分75中的每个包括被放置在其上表面上的分开的接触焊盘87、88、89。接触焊盘87、88、89通过介电层71被布置在分支部分75之间的部分彼此电绝缘。分支部分75还可每个包括在下表面上的分立接触焊盘，该分立接触焊盘通过被布置在各分支部分75的侧面83上的导电迹线，被电耦接至上表面上的对应接触焊盘。
在电子部件70提供多相输出的实施例中，分开的电感器可被提供用于该输出中的每个。每个电感器可具有不同的电感系数。该分开的电感器可以分开的分立部件的形式被提供，其被布置在对应的接触对之间(例如，在接触焊盘77和89之间，或在接触焊盘79和88之间，或在接触焊盘81和87之间)。该分开的电感器还可被提供为单个多芯电感器的芯，从而该多芯电感器的芯被电耦接在对应的接触对之间(例如，在接触焊盘77和89之间，或在接触焊盘79和88之间，或在接触焊盘81和87之间)。
根据本文所描述的实施例中的任一个的电子部件可通过在其下表面上的表面可装配接触焊盘，被装配在电路板上。被提供在分支部分上的外部接触可从该电子部件的顶侧面和/或下侧面被接触。
根据本文所描述的实施例中的任一个的电子部件的平面形状和低高度可用于提供布置，在该布置中电子部件在另外的电子部件的下面被装配在电路板上。在实施例中，其中电子部件包括功率晶体管功率级，例如，电子部件可被夹在电路板和另外的电子部件(比如，分立电感器)之间。这可被用于提供非常紧密的布置。
远端分支部分的提供可被用于使电子部件和分立电感器能够使用一方法被装配在电路板上，在该方法中用于将电子部件电耦接至电路板、将另外的电子部件电耦接至该电子部件和该电路板的焊膏在单个步骤中被涂覆并在单个回流过程中被熔化。在电路板上装配电子部件和另外的电子部件的方法将参考图4A、4B和4C进行描述。
图4A示出了电路板90的透视顶视图。电路板90具有被布置在其上表面92上的多个接触焊盘91。接触焊盘91具有的横向布置基本对应于将要被装配在接触焊盘91上的电子部件的下表面上的接触焊盘的横向布置。在图4A所示的实施例中，该电子部件可以使在图2A至图2C所示的电子部件30。多个接触焊盘91包括均基本是矩形的第一接触焊盘93和第二接触焊盘94。第一接触焊盘93与第二接触焊盘94以一定距离被隔开。第一接触焊盘93和第二接触焊盘94之间的间距对应于电子部件30的主体部分30的宽度。
小于第一接触焊盘93和第二接触焊盘94的多个接触焊盘95被布置在第一接触焊盘93和第二接触焊盘94之间。该中心的接触焊盘95的布置对应于电子部件30的介电层31的上表面48上所布置的接触焊盘62、63、64、95的布置。第一接触焊盘93和第二接触焊盘94的横向延伸大于将被装配在电路板90上的电子部件30的分支部分33的长度ll。
然而，接触焊盘91的布置并不限于图4A中所示的特定示例，而且适应于将要被装配在电路板90上的特别的电子部件的接触焊盘的布置。
图4B示出了在焊膏层96被涂覆至多个接触焊盘91之后的电路板90。焊膏层96基本覆盖中心较小的接触焊盘95。与此相反，焊膏层96仅被涂覆至第一接触焊盘93和第二接触焊盘94的一部分97。第一接触焊盘93和第二接触焊盘94上的焊膏层96具有形状，从而3个凹口98被形成在第一接触焊盘93和第二接触焊盘94向内的侧面99中每个上。每个凹口98基本没有焊膏，并且具有大致对应于电子部件30的分支部分33的形状和延伸。焊料层96具有厚度基本是电子部件30的厚度te。焊膏层96的厚度可稍微大于电子部件30的厚度。
焊膏层96可使用丝网印刷技术被涂覆，并因此被涂覆为具有结构化形状，该结构化形状包括第一接触焊盘93和第二接触焊盘94上的凹口98。可替换地，该焊膏可首先被涂覆为基本覆盖第一接触焊盘93和第二接触焊盘94，并且此焊膏层96的区域被移除以产生凹口98，该凹口98被配置为容纳电子部件30的分支部分33。
焊膏层96还可被以其他的布置涂覆。例如，被涂覆至接触焊盘95的焊膏层96的厚度可小于被涂覆至第一接触焊盘93和第二接触焊盘94的焊膏层96的厚度。例如，此布置可被用于当电子部件30被布置在焊膏层96上时，减少电子部件30的分支部分33的下表面与电子部件30的凹口98的上表面之间的间距。
凹口98还可包括焊膏层96的部分，其厚度小于被布置在区域97中的焊膏层96。此布置可被用于确保焊料连接在凹口98中被提供在分支部分33的下表面与第一接触焊盘93和第二接触焊盘94之间，并确保分支部分33的侧面68和上表面46被以焊料连接覆盖，该焊料连接由被涂覆给区域97的焊膏产生。
焊膏层96可仅被布置在多个接触焊盘91上。然而，焊膏层96的区域可被布置与多个接触焊盘91中的一个或多个邻近，例如，与第一接触焊盘93和第二接触焊盘94的包括焊膏层96的较厚区域的区域97邻近。焊膏层96与接触焊盘91邻近地布置的区域可被用作另外的焊料源，该另外的焊料源流入电路板90和电子部件30之间的空间以及流入电子部件30和另外的电子部件100之间的空间。该焊料可通过毛细作用和/或该接触焊盘被提升的材料的可湿性，被促进以从邻近的区域中流入接触焊盘区域。
焊膏层96的厚度可通过在期望较厚的焊膏层96的区域中涂覆另外的焊膏的层而被改变。三维结构化的焊膏层96可在电子部件30和任何另外的电子部件100被布置在焊膏层96之前，在单个制造步骤中被生产。
图4C示出了在电子部件30已被布置在电路板90的接触焊盘91上之后的电路板90。电子部件30被布置，以其介电层33的下表面48被面朝电路板90的上表面92放置。3个从主体部分32的第一纵侧面35延伸的分支部分33被放置在第二接触焊盘94上所放置的焊膏层96中的凹口98中，并且从而，3个从主体部分32的相对纵侧面36延伸的分支部分33被放置在第一接触焊盘93上所放置的焊膏层96中的凹口98中。被布置在电子部件30的下表面48上的接触焊盘62、63、64、65被放置在对应的中心接触焊盘95上所放置的焊膏层96上。
第一接触焊盘93和第二接触焊盘94上所放置的焊膏层96未被电子部件30覆盖，因为仅电子部件30的分支部分33延伸至第一接触焊盘93和第二接触焊盘94之上，这些分支部分33被布置在第一接触焊盘93和第二接触焊盘94保持基本没有焊膏层96的部分中。第一接触焊盘93和第二接触焊盘94的被焊膏层96覆盖的部分97可被用于将另外的电子部件100装配至第一接触焊盘93和第二接触焊盘94中的一个或多个之上。
在图4C所示的实施例中，另外的电子部件100是包括第一接触焊盘101和第二接触焊盘102的分立电感器，第一接触焊盘101和第二接触焊盘102具有的大小和间距对应于第一接触焊盘93和第二接触焊盘94的大小和间距。另外的电子部件100被布置在电子部件30的上表面46上，从而第一接触焊盘101被布置在第二接触焊盘94上，并且第二接触焊盘102被布置在第一接触焊盘93上。电子部件30被夹在另外的电子部件100的下表面103和电路板90的上表面92之间。
电子部件100的下表面103可包括凹口以容纳电子部件30的至少主体部分32的高度。然而，接触焊盘101、102可具有厚度，该厚度容纳主体部分32的高度。在此情况下，另外的电子部件100的下表面103可以是平坦的。
在电子部件30和另外的电子部件100被布置在电路板90上之后，焊膏层96可例如在焊料回流过程中被熔化，以将电子部件30和另外的电子部件100附接至电路板90，以及将电子部件30电耦接至接触焊盘93、95，将另外的电子部件100电耦接至电路板90的第一接触焊盘93、第二接触焊盘94和第一迹线61，第一迹线61被放置在电子部件30的分支部分33的介电层31的上表面46上。在此实施例中，电子部件30被布置在第一接触焊盘93上的分支部分33包括未被电耦接至电子部件30的部件的接触焊盘61'、66'。因此，分支部分33可被用于在其被装配在电路板90上时为电子部件30提供机械稳定性。
然而，接触焊盘61、66'被电耦接至电路板90的第一接触焊盘93和电感器的第二接触焊盘102，并且形成包括电子部件30和电感器100的布置的输出的部分。
另外的电子部件100可被装配，从而一个接触被装配在第二接触焊盘94上，并且第二接触被装配在邻近电子部件30布置的另外的接触焊盘上。在此实施例中，另外的电子部件在第一纵侧面35上仅与分支部分33重叠。该电子部件的剩余部分保持未被另外的电子部件覆盖。
图5A和图5B示出了在焊膏层96已被熔化并且焊料连接已被形成之后，另外的电子部件100、电子部件30的布置110的剖视图。
图5A示出了布置布置110沿着图4C中所示的直线A-A的剖视图，其包括电子部件100(以分立电感器的形式)、电子部件30和电路板90的布置100。剖视图示出了电子部件30的分支部分33相对于第一接触焊盘93、第二接触焊盘94和电路板90的多个接触焊盘95中的一个以及相对于另外的电子部件100的接触焊盘101、102的布置。
电子部件30被装配在电路板90的接触焊盘91上，从而包括第一导电迹线61和接触焊盘66的分支部分33被布置在第一接触焊盘93的部分上。被布置在电子部件30的相对纵侧面上的分支部分33与第二接触焊盘94的部分重叠。接触焊盘中被放置在电子部件30的下表面48上的一个被装配在中间接触焊盘95中的一个焊盘上并被电耦接至该该焊盘。
被放置在第二接触焊盘94上的焊料层111具有稍微大于电子部件30的高度的厚度。焊料层111从接触焊盘93的上表面112延伸至另外的电子部件100的接触焊盘101的下表面113。此外，在焊料回流过程期间，焊膏层96熔化，并且熔化的焊料中的小部分流入电子部件30的接触焊盘66的下表面115和第一接触焊盘93的上表面112之间以及第一迹线61的上表面116和另外的电子部件100的接触焊盘101的上表面113之间的区域114。凝固的焊料层111将接触焊盘66、第一迹线61和导电迹线67电耦接至电路板90的第二接触焊盘94和另外的电子部件100的第一接触焊盘101。
被布置在第一接触焊盘93上的焊膏层96以类似方式熔化，从而在焊料回流过程之后，薄的部分117被布置在分支部分33的上表面上所布置的接触焊盘61'的上表面与另外的电子部件100的接触焊盘102的下表面113之间，以及在分支部分33的下表面上所布置的接触焊盘66'与接触焊盘93的上表面112之间。由于分支部分3未被电耦接至任何另外的部件焊料在第一接触焊盘93上的布置为电子部件30提供机械连接。焊料层1111基本在另外的电子部件100的第二接触焊盘102与电子部件30的接触焊盘61'、66'和电路板90的第一接触焊盘93之间延伸，并将另外的电子部件100的第二接触焊盘102电耦接至电子部件30的接触焊盘61'、66'和电路板90的第一接触焊盘93。
被布置在电子部件30的主体部分32的下表面上的接触焊盘通过焊料连接118被装配在电路板90的多个接触焊盘95上，该焊料连接118具有一厚度，该厚度分别地基本类似于接触焊盘66、66'与第二接触焊盘94和第一接触焊盘93之间的焊料连接的厚度，因为电子部件30的下表面基本是平面。
图5B示出了布置布置110沿着图4中所示的直线B-B的剖视图，该直线B-B被放置在电子部件30的分支部分33之间。焊料层111基本在第二接触焊盘94的整个横向区域之上直接在另外的电子部件100的第一接触焊盘101的下表面113和电路板90的第二接触焊盘94的上表面112之间延伸。焊料层111因此被布置在接触焊盘94上所放置的邻近分支部分33之间。类似地，焊料层111基本在第一接触焊盘93的宽度之上在另外的电子部件100的第二接触焊盘102和电路板90的第一接触焊盘93之间延伸。因此，被布置在第一接触焊盘93上的分支部分33基本被焊料层111包围。
由焊料层所提供的焊料连接111包围分支部分33的上表面、下表面和侧表面以及分支部分33之间的区域，从而介电层31的分支部分33在所有外部侧面上被埋置在焊料连接111之内。因此，该布置包括介电层31被埋置在焊料连接111之内的隔离部分。在分支部分33的上表面、下表面和侧表面上的接触焊盘61、66、67的提供帮助在介电层31和焊料连接111之间产生良好键合，并且就第一迹线61而言，其还将被埋置在主体部分32之内的半导体器件电耦接至焊料连接111和第一接触焊盘93。
迹线61和接触焊盘101之间以及接触焊盘66和接触焊盘94之间的焊料连接111由焊膏源形成，该焊膏源在被熔化之前，邻近迹线61和接触焊盘101之间以及接触焊盘66和接触焊盘94之间的重叠区域被放置。分支部分33的较窄宽度可有助于允许焊料连接111填充迹线61和接触焊盘101之间以及接触焊盘66和接触焊盘94之间的空间。然而，接触焊盘的其他布置是有可能的。例如，在一些实施例中，电子部件的接触焊盘的宽度可对应于电子部件的主体部分的宽度。
图6A示出了包括介电层121的电子部件120，该介电层包括基本是矩形的主体部分122。至少一个半导体裸片123被埋置在主体部分122中。介电层121包括从主体部分122的第一纵侧面125的延伸第一远端部分124和从主体部分122的第二纵侧面126延伸第二远端部分127。第一远端部分124和第二远端部分127具有一宽度，该宽度分别地基本与第一纵侧面125和第二纵侧面126的宽度相同。电子部件120的大体形状基本呈矩形。
介电层121的第一远端部分124包括多个穿孔128，该多个穿孔128从上表面129延伸至下表面130。第二远端部分126也包括从介电层121的上表面129延伸至下表面130的多个穿孔128。
第一远端部分124包括接触焊盘131，该接触焊盘131在第一远端部分124的上表面129、下表面130和侧面132之上以及在定义穿孔128的壁133之上延伸。接触焊盘131另外延伸至主体部分122之上，并且被电耦接至该至少一个半导体裸片123。
第一远端部分124可被认为基本功能性地等价于在图2A至图2C、图4A至图4C以及图5A和图5B中所示的被布置在电子部件30的第一纵侧面35上的多个分支部分33。
第二远端部分127还包括接触焊盘134，该接触焊盘134覆盖在介电层121的上表面129、下表面130和侧面132以及定义穿孔128的壁133。然而，接触焊盘134未被电耦接至电子部件120的任何另外的部件。具有接触焊盘134的第二远端部分127可被认为功能性地等价于在图2A至图2C、图4A至图4C以及图5A和图5B中所示的被布置在相对的纵侧面36上的分支部分33以及电子部件30的接触焊盘61'、66'、67'。
穿孔128被示为具有矩形横截面，并且4个穿孔128被提供在远端部分124、127的每一个中。然而，穿孔128并不限于此横截面，并且穿孔128的布置和穿孔128的数量以及穿孔128的横截面可被改变。例如，穿孔128可具有圆形横截面，并且可被布置成两行或贯穿远端部分124、127被任意地布置。在第一远端区域124和第二远端区域127中穿孔128的布置可以不同。
穿孔128可被用于促使焊料流入接触焊盘131、134与下面的或上面的接触焊盘之间的空间。
图6B示出了电子部件120的剖视图，并且更详细地示出了由埋置在介电层121的主体部分122中的半导体裸片123所提供的电路。
类似于根据第二实施例的电子部件30，电子部件120包括在主体部分122中被布置在半桥配置中的第一晶体管器件135和第二晶体管器件136。第一晶体管器件135包括布置在其上表面138上的漏极电极137以及被布置在其下表面141上的源极电极139和栅极电极140。漏极电极137的上表面142与介电层121的上表面129基本共面。源极电极139和栅极电极140被放置在介电层121的主体之内，以使至少一个导电通孔143在源极电极139和栅极电极140与介电层121的下表面130之间延伸。
第二晶体管器件136包括布置在其上表面146上的源极电极144和栅极电极145以及被布置在其下表面148上的漏极电极147。漏极电极147的下表面149与介电层121的下表面130基本共面。源极电极144和栅极电极145被放置在介电层121的主体之内。导电通孔150被布置在在源极电极144和介电层121的上表面129之间。
电子部件120包括多个接触焊盘，其被布置在介电层121的主体部分122的下表面130上。提供漏极焊盘151的第一接触焊盘被布置在第二晶体管136的漏极电极147上，并被电耦接至第二晶体管136的漏极电极147。至少一个接地焊盘152被放置在导电通孔143上，并且被电耦接至第一晶体管器件135的源极电极139。第一栅极焊盘153被放置在导电通孔143上，并且被电耦接至第一晶体管器件135的栅极电极140。第二栅极焊盘154被放置在主体部分122的下表面130上，并且被电耦接至第二晶体管器件136的栅极电极145。
第二晶体管器件136的源极电极144通过接触焊盘155被电耦接至第一晶体管器件135的漏极电极137，接触焊盘155在主体部分122的上表面129上在导电通孔150和漏极电极137之间延伸。导电通孔150进一步延伸至第一远端部分124，并且延伸至接触焊盘131，接触焊盘131被放置在第一远端区域124的上表面129、下表面130和侧面132上。
图6C示出了一种布置，其中根据第四实施例的电子部件120与另外的电子部件(具体地，分立电感器100)一起堆叠地被装配在电路板170上。电路板170包括被配置为容纳电子部件120的第二远端部分127的第一电路板接触焊盘171和被配置为容纳电子部件120的第一远端部分124的第二电路板接触焊盘172。多个较小的电路板接触焊盘173被布置在第一电路板接触焊盘171和第二电路板接触焊盘172之间。该多个较小的接触焊盘173的大小和布置可被配置为与布置在电子部件120的主体部分122的下表面130上的接触焊盘相匹配。
第二远端部分127被布置在第一电路板接触焊盘171的部分上，并且第一远端部分124被放置在第二电路板接触焊盘172的部分上。电感器100的第一接触焊盘101被布置在电子部件120的第一远端部分124上，并且第二接触焊盘102被布置在第二远端部分127。
焊料回流过程之后的布置布置160在图6C中被示出，并且示出了电感器100的第二接触焊盘102和第一电路板接触焊盘171之间的焊料连接161以及电感器100的第一接触焊盘101和第二电路板接触焊盘172的焊料连接162。焊料连接161在第二接触焊盘102的下表面163和电子部件120的接触焊盘134的上表面164之间以及在电子部件120的第二远端部分127的下表面130上布置的接触焊盘134的下表面165和第一电路板接触焊盘171的上表面166之间的区域中延伸。焊料连接161还被放置在第二远端部分127中所放置的穿孔128中。
焊料连接162被放置在电感器100的第一接触焊盘101的下表面163和电子部件120的接触焊盘134的上表面164之间以及在电子部件120的接触焊盘131的下表面165和第二电路板接触焊盘172的上表面166之间的区域中。焊料连接162还被放置在第一远端部分124中所放置的穿孔128中。
第一远端部分124和第二远端部分127的介电层121分别被埋置在焊料连接162、161之内。布置160进一步包括焊料连接167，焊料连接167被布置在电子部件120的下表面130上的接触焊盘和电路板接触焊盘173之间。
焊料连接162提供电感器100的第一接触焊盘101和电子部件120的接触焊盘131之间的电连接，并因此提供电连接至晶体管器件135、136。焊料连接162还提供电感器100的第一接触焊盘101和第一电路板接触焊盘172之间的电连接。
焊料连接161将电感器100的第二接触焊盘102与被放置在电子部件120的第二远端部分127上的接触焊盘134以及电路板接触焊盘171电耦接。
电子部件30、包括另外的电子部件100(以电感器的形式)的布置110、电子部件120和布置160可被用于提供电源供应装置(DC-DC转换器)的部分。该DC-DC转换器形成AC/DC转换器的部分，例如开关模式电源供应器的部分。
图7示出了电源供应装置180的示例，其中电子部件30或电子部件120和或布置110或布置160可被使用。
电源供应装置180包括控制电路181、半桥电路183和电感器186，控制电路181接收脉宽调制输入信号182，半桥电路183包括被耦接至高侧晶体管185的低侧晶体管184。低侧晶体管184的源极187被耦接至接地端188，低侧晶体管184的栅极189由控制电路181进行控制，并且低侧晶体管184的漏极190被耦接至高侧晶体管185的源极191。高侧晶体管185的漏极192被耦接至Vin端196，栅极193被耦接至控制电路181。电感器186被耦接在低侧晶体管184的漏极190和高侧晶体管185的源极191之间的节点194与Vout端195之间。电感器186还可通过电容器被接地。
控制电路181被用于导通或关断低侧晶体管184和高侧晶体管185。具体地，控制电路181向高侧晶体管185和低侧晶体管184的栅极189、193输出具有反转极性的控制信号，因此逐渐将输入电压Vin降低至输出电压Vout。
半桥电路183可由图2A至图2C所示的电子部件30或图6A和图6B所示的电子部件120提供。半桥电路183和电感器186可由图5A和图5B所示的布置110或图6C所示的布置160提供。在另外的实施例中，控制电路181可被埋置在电子部件30或电子部件120的电路之内。
空间相关术语比如“下(under、below、lower)”、“上(over、upper)”等被用于简化描述，以解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了那些在附图中所示出的不同方位之外的器件的不同方位。
此外，术语比如“第一(first)”、“第二(second)”等，也被用于描述各元件、区域、部分等，并且也并非意在限制。贯穿整个具体实施方式，同样的术语指同样的元件。
如本文所用，术语“具有(having)”、“包括(containing、including、comprising)”等是开放式术语，表示所陈述的元件或特征的存在，但并不排除其它的元件或特征。冠词“一(a或an)”和“该(the)”旨在包括复数形式以及单数形式，除非上下文另有明确说明。
应当理解的是，本文所描述的各种实施例的特征可彼此结合，除非另有特别说明。
虽然本文中举例说明和示出了特定的实施例，但在不脱离本发明的范围情况下，本领域的普通技术人员将可领会可替代所示和所描述的特定的实施例的各种替代的和/或等效的实现方式。本申请旨在涵盖本文所讨论的特定实施例的任何改编或者变化。因此，本发明旨在仅由权利要求及其等同物限制。

Claims (28)

1.一种装配电子部件的方法，包括：
将焊膏涂覆至一部分电路板；
布置第一电子部件的第一接触焊盘与所述焊膏的一个层邻近，所述第一电子部件包括介电层、至少一个半导体裸片、至少一个第一接触焊盘以及至少一个第二接触焊盘，所述至少一个半导体裸片被埋置在所述介电层中，所述至少一个第一接触焊盘被电耦接至所述半导体裸片并且被布置在所述介电层的下侧面上，所述至少一个第二接触焊盘被放置在所述介电层的上侧面上；以及
使所述焊膏熔化以产生熔化的焊料，所述熔化的焊料流至所述第一电子部件的所述第一接触焊盘和所述第二接触焊盘中的至少一个焊盘之上。
2.如权利要求1所述的方法，
其中所述焊膏的所述层的至少一部分被涂覆为与电路板接触焊盘邻近。
3.如权利要求2所述的方法，
其中所述第一电子部件的所述第一接触焊盘被布置在所述电路板接触焊盘上，并且所述焊膏被熔化以产生熔化的焊料，所述熔化的焊料流入在所述第一电子部件的所述第一接触焊盘和所述电路板接触焊盘之间的区域。
4.如权利要求1所述的方法，
其中所述焊膏的所述层被涂覆至电路板的电路板接触焊盘的第一部分，所述电路板接触焊盘的另外的部分保持基本没有所述焊膏。
5.如权利要求4所述的方法，
其中所述第一电子部件的所述第一接触焊盘被布置在所述电路板接触焊盘的保持基本没有焊膏的所述另外的部分上。
6.如权利要求1所述的方法，
其中涂覆所述焊膏包括向所述电路板的第一部分涂覆具有第一厚度的第一焊膏层，以及向所述电路板的第二部分涂覆具有第二厚度的第二焊膏层，所述第二厚度大于所述第一厚度。
7.如权利要求1所述的方法，
其中涂覆所述焊膏包括向电路板的电路板接触焊盘的第一区域涂覆具有第一厚度的第一焊膏层、向所述第一区域的部分涂覆具有第二厚度的第二焊膏层，并且产生齿状焊膏层。
8.如权利要求1所述的方法，进一步包括
将第二电子部件的第一接触布置在所述第一电子部件的所述第二接触焊盘上，并且熔化所述焊膏以产生熔化的焊料，所述熔化的焊料流入在所述第一电子部件的所述第二接触焊盘和所述第二电子部件的所述第一接触之间的区域。
9.如权利要求8所述的方法，
其中所述第二电子部件的所述第一接触被布置在所述第一电子部件的所述第二接触焊盘上和第二电路板接触焊盘上，从而所述第一电子部件被夹在所述第二电子部件和所述电路板之间。
10.如权利要求1所述的方法，
其中所述焊膏被作为具有厚度的结构化层来涂覆，所述厚度至少等于所述第一电子部件的厚度。
11.如权利要求1所述的方法，
其中所述焊膏的所述层具有形状，所述形状对应于所述第一电子部件的所述第一接触焊盘的形状。
12.如权利要求1所述的方法，进一步包括
将所述第一电子部件的第三接触焊盘布置在第二电路板接触焊盘上，所述第三接触焊盘被布置在所述介电层的下侧。
13.如权利要求12所述的方法，
其中所述焊膏被涂覆为与所述第三接触焊盘邻近。
14.如权利要求12所述的方法，
其中所述焊膏被涂覆至所述第三接触焊盘的至少一部分。
15.如权利要求12所述的方法，进一步包括：
将第二电子部件的第一接触布置在所述第一电子部件的所述第二接触焊盘上，并且将所述第二电子部件的第二接触布置在所述第一电子部件的上表面的第四接触焊盘之上，并且熔化所述焊膏以产生熔化的焊料，所述熔化的焊料流入在所述第一电子部件的所述第二接触焊盘和所述第二电子部件的所述第一接触之间的区域以及所述第一电子部件的所述第四接触焊盘和所述第二电子部件的所述第二接触之间的区域。
16.如权利要求15所述的方法，
其中所述焊膏被熔化并且重新凝固，从而所述第二电子部件的所述第一接触被电耦接至所述第一电子部件的所述第一接触焊盘、所述第二接触焊盘以及第一电路板接触焊盘，并且从而所述第二电子部件的所述第二接触被电耦接至所述第一电子部件的所述第三接触焊盘和所述第四接触焊盘以及所述第二电路板接触焊盘。
17.如权利要求1所述的方法，
其中所述第一电子部件的所述介电层包括远端部分，被布置在所述远端部分的下侧面上的所述至少一个第一接触焊盘，以及被布置在所述远端部分的上侧面上的所述至少一个第二接触焊盘，并且所述远端部分的所述侧面被布置为邻近所述焊膏。
18.如权利要求1所述的方法，
其中所述第一电子部件的所述介电层包括分支部分，被布置在所述分支部分的下侧面上的所述至少一个第一接触焊盘，以及被布置在所述分支部分的上侧面上的所述至少一个第二接触焊盘，并且所述分支部分的所述侧面被布置为邻近所述焊膏。
19.一种电子部件，包括：
介电层，其包括从主体部分延伸的至少一个分支部分；
至少一个半导体裸片，其被埋置在所述主体部分中；
至少一个第一接触焊盘，其被放置在所述至少一个分支部分的上侧面上，所述至少一个第一接触焊盘被电耦接至所述至少一个半导体裸片；以及
至少一个第二接触焊盘，其被放置在所述至少一个分支部分的下侧面上，
其中所述至少一个分支部分包括第一分支部分和第二分支部分，所述第一分支部分和所述第二分支部分在相对方向上从所述主体部分延伸；以及
其中所述至少一个第一接触焊盘另外被放置在所述至少一个分支部分的、在所述上侧面和所述下侧面之间延伸的侧面上。
20.如权利要求19所述的电子部件，
其中所述至少一个分支部分和所述主体部分共面。
21.如权利要求19所述的电子部件，
其中多个分支部分从所述主体部分的至少一个侧面延伸。
22.如权利要求19所述的电子部件，
其中所述至少一个半导体裸片是功率级的部件，所述功率级包括半桥电路。
23.如权利要求19所述的电子部件，进一步包括
栅极驱动器，其被埋置在所述主体部分中。
24.一种装配电子部件的布置，包括：
电路板，其包括电路板接触焊盘；
第一电子部件，其包括介电层、至少一个半导体裸片、至少一个第一接触焊盘和至少一个第二接触焊盘，所述介电层包括从主体部分延伸的至少一个第一分支部分，所述至少一个半导体裸片被埋置在所述主体部分中，所述至少一个第一接触焊盘被放置在所述至少一个第一分支部分的上侧面上，所述至少一个第二接触焊盘被放置在所述至少一个第一分支部分的下侧面上，所述至少一个第一接触焊盘被电耦接至所述至少一个半导体裸片；
第二电子部件；
其中所述第二电子部件的第一接触被装配在所述第一电子部件的所述至少一个第一分支部分上和所述电路板接触焊盘上。
25.如权利要求24所述的布置，
其中所述第一电子部件提供功率级，所述第二电子部件包括至少一个分立电感器，并且所述第一电子部件的至少一个第一分支部分被电耦接至所述至少一个分立电感器的第一接触，并且所述第一电子部件的第二分支部分与所述至少一个分立电感器的第二接触物理接触。
26.一种装配电子部件的方法，包括：
涂覆焊膏至电路板的电路板接触焊盘的一部分，所述电路板接触焊盘的另外的部分保持基本没有焊膏；
将第一电子部件的分支部分布置在所述电路板接触焊盘的所述另外的部分上，所述第一电子部件包括介电层、至少一个半导体裸片、至少一个第一接触焊盘以及至少一个第二接触焊盘，所述介电层包括从主体部分延伸的所述分支部分，所述至少一个半导体裸片被埋置在所述主体部分中，所述至少一个第一接触焊盘被放置在所述分支部分的上侧面上，所述至少一个第二接触焊盘被放置在所述分支部分的下侧面上，所述至少一个第一接触焊盘被电耦接至所述至少一个半导体裸片；
将第二电子部件的第一接触布置在所述第一电子部件的所述分支部分上和所述焊膏上；以及
熔化所述焊膏。
27.如权利要求26所述的方法，
其中所述焊膏被涂覆为具有厚度的结构化层，所述厚度至少等于所述第一电子部件的厚度。
28.如权利要求26所述的方法，
其中所述焊膏被熔化，从而焊料流入所述分支部分和所述电路板接触焊盘之间的区域以及所述分支部分和所述第二电子部件的所述第一接触之间的区域。
CN201510044116.XA 2014-01-28 2015-01-28 电子部件、布置和方法 Active CN104810299B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/165,759 US9978719B2 (en) 2014-01-28 2014-01-28 Electronic component, arrangement and method
US14/165,759 2014-01-28

Publications (2)

Publication Number Publication Date
CN104810299A CN104810299A (zh) 2015-07-29
CN104810299B true CN104810299B (zh) 2018-12-28

Family

ID=53676963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510044116.XA Active CN104810299B (zh) 2014-01-28 2015-01-28 电子部件、布置和方法

Country Status (3)

Country Link
US (1) US9978719B2 (zh)
CN (1) CN104810299B (zh)
DE (1) DE102015100480A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10104764B2 (en) * 2014-03-18 2018-10-16 Texas Instruments Incorporated Electronic device package with vertically integrated capacitors
KR102256223B1 (ko) * 2014-09-02 2021-05-27 삼성디스플레이 주식회사 터치 스크린 패널용 모기판 및 이의 어레이 검사 방법
US9831783B2 (en) * 2015-12-30 2017-11-28 International Business Machines Corporation Power converter using near-load output capacitance, direct inductor contact, and/or remote current sense
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
US10784213B2 (en) 2018-01-26 2020-09-22 Hong Kong Applied Science and Technology Research Institute Company Limited Power device package
US11935817B2 (en) * 2019-10-21 2024-03-19 Semiconductor Components Industries, Llc Power device module with dummy pad die layout
EP3907760A1 (en) * 2020-05-08 2021-11-10 Infineon Technologies Austria AG Semiconductor module
JP2022154937A (ja) * 2021-03-30 2022-10-13 株式会社デンソー 回路基板内に電気部品を内蔵する半導体装置
JP2023160176A (ja) * 2022-04-21 2023-11-02 アオイ電子株式会社 半導体装置および半導体装置の製造方法
WO2024069453A1 (en) * 2022-09-28 2024-04-04 Delphi Technologies Ip Limited Systems and methods for power module for inverter for electric vehicle

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5320272A (en) * 1993-04-02 1994-06-14 Motorola, Inc. Tin-bismuth solder connection having improved high temperature properties, and process for forming same
JPH1013007A (ja) * 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具
US6278264B1 (en) 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
DE10016135A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Gehäusebaugruppe für ein elektronisches Bauteil
JP4793187B2 (ja) * 2006-09-11 2011-10-12 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
JP5183949B2 (ja) 2007-03-30 2013-04-17 日本電気株式会社 半導体装置の製造方法
CN101843181B (zh) 2007-11-01 2014-05-28 大日本印刷株式会社 内置元件电路板
JP5715334B2 (ja) 2009-10-15 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2012084743A (ja) 2010-10-13 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置及び電源装置
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法

Also Published As

Publication number Publication date
DE102015100480A1 (de) 2015-08-13
US9978719B2 (en) 2018-05-22
US20150216054A1 (en) 2015-07-30
CN104810299A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
CN104810299B (zh) 电子部件、布置和方法
CN101673729B (zh) 半导体器件
CN104637931B (zh) 包括晶体管芯片模块和驱动器芯片模块的半导体封装以及其制造方法
WO2013187120A1 (ja) 半導体装置
KR20120123254A (ko) 전력 공급 모듈 및 이의 패키징 및 집적 방법
CN104681553A (zh) 电子部件
JP2009043820A (ja) 高効率モジュール
CN103824853B (zh) 应用于开关型调节器的集成电路组件
CN101419964A (zh) 具有多个半导体芯片的装置
CN104779212A (zh) 半导体封装布置
CN105702640A (zh) 具有减小的外形规格和增加的载流能力的功率半导体封装
CN103779339A (zh) 功率半导体模块
US20160343642A1 (en) Semiconductor device
CN107527883A (zh) 半导体装置及其制造方法以及导电柱
JP2009260215A (ja) 半導体装置
CN104934398B (zh) 电子部件和引线框架
CN104425429B (zh) 具有多层裸片组块的半导体封装
JP3553849B2 (ja) 半導体装置及びその製造方法
CN102270619A (zh) 用于电子封装组件的焊盘配置
JP2014078646A (ja) パワーモジュールとその製造方法
CN108242436A (zh) 共接触部半导体器件封装
JP2009038873A (ja) 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置、回路装置、ｌｅｄバックライト回路装置及びスイッチング型ｄｃ／ｄｃコンバータ装置
US8786068B1 (en) Packaging of electronic circuitry
CN105097756B (zh) 半导体模块
TWI430409B (zh) 一種倒裝晶片的半導體器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant