DE19743344A1 - Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung - Google Patents

Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung

Info

Publication number
DE19743344A1
DE19743344A1 DE1997143344 DE19743344A DE19743344A1 DE 19743344 A1 DE19743344 A1 DE 19743344A1 DE 1997143344 DE1997143344 DE 1997143344 DE 19743344 A DE19743344 A DE 19743344A DE 19743344 A1 DE19743344 A1 DE 19743344A1
Authority
DE
Germany
Prior art keywords
connection
integrated circuit
connections
signal
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1997143344
Other languages
English (en)
Other versions
DE19743344C2 (de
Inventor
Albrecht Dr Ing Mayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997143344 priority Critical patent/DE19743344C2/de
Priority to US09/164,123 priority patent/US6753204B1/en
Publication of DE19743344A1 publication Critical patent/DE19743344A1/de
Application granted granted Critical
Publication of DE19743344C2 publication Critical patent/DE19743344C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer elektrischen Verbindung zwischen integrierten Schaltkreisen mit Schutz gegen elektrostatische Entladungen. Die Erfindung betrifft außerdem eine Anordnung von zwei elektrisch leitend miteinander verbundenen integrierten Schaltkreisen mit Schutz gegen elektrostatische Entladungen.
In elektronischen Systemen besteht Bedarf, zwei oder mehrere integrierte Schaltkreise in einem Gehäuse mit einer Signal­ verbindung zu versehen, um eine kompakte Anordnung der Schal­ tungskreise zu ermöglichen. Die Schaltkreise weisen Kontakt­ flächen, sogenannte Pads, auf, die über Bonddrähte mit An­ schlußstiften des Gehäuses, sogenannten Pins, verbunden sind. Über diese sind die Versorgungsspannung und Signale zuführ­ bar. Gehäuseintern erfolgt die Signalübertragung zwischen den Schaltkreisen ebenfalls über jeweilige Anschlußpads, die wie­ derum über Bonddrähte miteinander verbunden sind. Im allge­ meinen werden diese internen Signalanschlüsse und Verbindun­ gen nicht aus dem Gehäuse herausgeführt.
Um zu verhindern, daß elektrostatische Ladungen, die mit den äußeren Gehäusepins in Berührung kommen, die schaltkreisin­ ternen Schaltungen und Funktionseinheiten zerstören, sind den nach außen geführten Pads Schutzstrukturen gegen elektrosta­ tische Entladung (Electrostatic Discharge, ESD) zugeordnet. Diese Schutzstrukturen dienen als Schalter, die bei einer Überspannung leitend werden und die anliegende elektrostati­ sche Ladung zu einer Leitung für eine der Versorgungsspannun­ gen abführen. Die ESD-Schutzstrukturen beanspruchen nicht un­ beträchtliche Schaltungsfläche.
Nach herkömmlicher Technik sind auch für die nur für gehäuse­ interne Signalverbindungen vorgesehenen Anschlußpads Schutz­ strukturen erforderlich, um elektrostatische Entladungen, die während der Montage, beispielsweise beim Bonden, auftreten können, abzuführen. Auch diese ESD-Schutzstrukturen vergrö­ ßern die Chipfläche.
Die Aufgabe der Erfindung besteht darin, Maßnahmen für die elektrische Verbindung zwischen integrierten Schaltkreisen anzugeben, die bei ausreichendem Schutz gegen elektrostati­ scher Entladung einen geringeren Flächenverbrauch erfordern.
Diese Aufgabe wird durch ein Verfahren zum Herstellen einer elektrischen Verbindung zwischen integrierten Schaltkreisen nach den Merkmalen des Patentanspruchs 1 gelöst, außerdem durch eine Anordnung von elektrisch leitend miteinander ver­ bundenen integrierten Schaltkreisen nach den Merkmalen des Patentanspruchs 8.
Die Verbindung zwischen dem Signalanschluß und dem Versor­ gungspotentialanschluß in einem der Schaltkreise ist vorzugs­ weise eine Leiterbahn aus Metall oder Polysilizium. Sie sorgt daher für eine niederohmige Verbindung zwischen diesen An­ schlüssen. Während der Montage sind darüber etwaige ESD- Entladungen abführbar. Nach der Montage, wenn der Signalan­ schluß von außen nicht mehr zugänglich ist, ist die Verbin­ dung überflüssig; sie wird durchtrennt und hat im weiteren keinen Einfluß auf die Signalverarbeitung mehr. Zweckmäßiger­ weise wird die Metalleiterbahn in der obersten Metallage aus­ gebildet, die gegebenenfalls zusätzlich zu den übrigen Metalla­ gen, die die Signalverarbeitung ausführende Schaltungsteile des integrierten Schaltkreises verbinden, aufgebracht ist. Zusätzliche Fläche ist nicht erforderlich.
Nachfolgend wird die Erfindung anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert.
Es zeigen:
Fig. 1 eine Aufsicht auf zwei in einem Gehäuse nebenein­ ander angeordnete integrierte Schaltkreise mit den Strukturen zum ESD-Schutz und
Fig. 2 einen Querschnitt durch eine Anordnung zweier inte­ grierter Schaltungen.
Die in Fig. 1 dargestellte Anordnung enthält einen ersten integrierten Schaltkreis 1 und einen zweiten integrierten Schaltkreis 2. Beide Schaltkreise sind in einem Gehäuse 3 an­ geordnet, von dem nur der untere Teil dargestellt ist. Die integrierte Schaltung 1 enthält (nicht dargestellte) Funkti­ onseinheiten, beispielsweise Transistorschaltungen, denen im Betrieb über die Anschlüsse 15, 16, 17 zu verarbeitende Si­ gnale zugeführt werden. Darüber hinaus sind zum ESD-Schutz während der Montage der integrierten Schaltungen in das Ge­ häuse Leiterbahnen 14, 13 vorgesehen, die die Signalanschlüs­ se 15, 16 bzw. 17 jeweils mit einem Anschluß 10 bzw. 11 ver­ binden, der mit einem der Versorgungspotentiale des Schalt­ kreises, beispielsweise Masse, verbunden ist. Diese Anschlüs­ se 15, 16, 17, 10, 11 sind sogenannte Pads, flächenhaft aus­ gebildete Gebiete, an denen die integrierte Schaltung von au­ ßen kontaktiert wird. Die Anschlüsse 10, 11 sind ohnehin her­ kömmlich vorhanden und werden außerdem für die übliche Span­ nungsversorgung des Schaltkreises 1 benötigt. Die Leitungen 13, 14 bestehen beispielsweise aus Metalleiterbahnen. Diese sind zusätzlich zu den ohnehin für die Verdrahtung der Tran­ sistorschaltungen vorgesehenen Metalleiterbahnen in einer Me­ tallisierungsebene angeordnet. Zweckmäßigerweise ist dies die oberste Metallisierungsebene. Diese kann gegebenenfalls zusätz­ lich zu den für die übrige Verdrahtung vorgesehen Metallisie­ rungsebenen aufgebracht werden. Alternativ können die Leitun­ gen 13, 14 aus Polysilizium hergestellt werden. Sie sind dann zweckmäßigerweise in tiefergelegenen Verdrahtungsschichten angeordnet. Die Leiterbahnen weisen einen kurzen Abschnitt mit einer Engstelle 143, 144, 131 auf. Diese Stellen haben im Vergleich zum übrigen Verlauf der Leiterbahnen einen wesent­ lich geringeren Querschnitt. Die Anschlußpads 10, 11 sind über herkömmliche Bonddrähte mit einem Gehäusepin 4 für Masse verbunden. Ein Anschlußpad 12, das die Signalverarbeitungs­ schaltungen mit Masse versorgt, ist ebenfalls mit dem Ge­ häusepin 4 über einen Bonddraht verbunden.
Im integrierten Schaltkreis 2 sind Anschlußpads 25, 26, 27 vorgesehen, die über jeweilige Bonddrähte mit den Pads 15, 16 bzw. 17 des Schaltungschips 1 verbunden sind. Ein Anschlußpad 22 ist ebenfalls mit dem Massepin 4 gebondet, um Schaltungen im Chip 2 an Masse anzuschließen. Die Pads 25, 26 sind über eine Leitung 24 mit einem Pad 20 verbunden, welches wiederum an einen Außenanschlußpin 5 des Gehäuses gebondet ist. Das Pad 27 ist über eine Leitung 23 mit einem anderen Pad 21 ver­ bunden, welches an einen weiteren Gehäusepin 6 gebondet ist. Zur Entkopplung der Pads 25, 26 untereinander sind zwei Di­ oden 241, 242 vorgesehen, über die die Leitung 24 an die Pads 25 bzw. 26 geführt wird. Die Gehäusepins 5, 6 sind - wie un­ ten detaillierter beschrieben - zur Zuführung eines Stromim­ pulses vorgesehen und entsprechend dimensioniert, um nach der Montage die Engstellen 143, 144, 131 zu unterbrechen. Da die Anschlüsse 20, 21 auch nach der Montage Kontakt außerhalb des Gehäuses haben, sind ihnen herkömmliche ESD-Schutzstrukturen 201, 211 zugeordnet. Jede dieser Schutzstrukturen enthält ei­ ne Anordnung aus Dotierungsgebieten, die beim Anlegen einer Überspannung, z. B. 2000 . . . 3000 V, anspricht und den jewei­ ligen Anschluß niederohmig mit einem der Versorgungspotentia­ le verbindet.
Der ESD-Schutz der Anschlüsse 15, 16, 17 durch die Leiterbah­ nen 14, 13 bei der Montage der integrierten Schaltungen 1, 2 im Gehäuse 3 wird wie folgt gewährleistet. Die integrierten Schaltkreise 1, 2 werden im Montageautomaten zuerst auf einem Leadframe aufgebracht und anschließend untereinander und mit den Gehäusepins durch Bonddrähte verbunden. Während dieser Phase sind die Anschlüsse 15, 16, 17 aufgrund von möglicher elektrostatischer Aufladung der Bondwerkzeuge sowie der Bond­ drähte ESD-gefährdet. Etwaige ESD-Ladungen werden über die niederohmigen Verbindungen 13, 14 zu den Masseanschlüssen 10, 11, 12 abgeführt. Alle Masseanschlüsse des Schaltkreises sind auch intern elektrische miteinander verbunden. Nachdem das Gehäuse geschlossen ist und die ESD-empfindlichen Anschlüsse 15, 16, 17 nicht mehr berührt werden können, werden die Eng­ stellen 143, 144, 131 durchtrennt. Dies erfolgt durch einen ausreichend langen und kräftigen Stromimpuls, der so einge­ stellt ist, daß die Engstellen verdampfen und die Leitungen 13, 14 an dieser Stelle unterbrochen werden. Die Engstellen entsprechen einer Schmelzsicherung. Der Stromimpuls wird von außen über die Anschlußpins 5, 6 eingeprägt und über die je­ weiligen Anschlüsse und Leitungen des Schaltungschips 2 wei­ tergeleitet. Während des normalen Funktionseinsatzes der Schaltung 1 werden durch Funktionseinheiten im Schaltungschip 2 über die Pads 25, 26, 27 an die entsprechenden Pads 15, 16, 17 zu verarbeitende Signale zugeführt. Die Engstellen 143, 144, 131 sind zweckmäßigerweise möglichst nahe an den Signal­ pads 15, 16, 17 angeordnet, so daß diese möglichst wenig mit parasitären Kapazitäten belastet werden.
Das Pad 27 ist unmittelbar über die Leiterbahn 23 mit dem Pad 21 und der zugehörigen ESD-Schutzstruktur 211 verbunden. Da­ her kann die Engstelle 131 nach bereits vollzogener Bondung der Pads 17, 27, aber noch vor dem vollständigen Schließen des Gehäuses, wenn noch ESD-gefährdeter Außenkontakt des Pads 17 möglich ist, durchtrennt werden, da bereits das Pad 17 über den Bonddraht zum Pad 27 leitend mit der ESD-Schutz­ struktur 211 verbunden ist. Da in diesem Fall das Gehäuse noch geöffnet ist, kann das Durchtrennen der Engstelle 131 auch durch andere Maßnahmen, die Energieimpulse erzeugen, z. B. durch einen Laserstrahl, erfolgen. Der Anschlußpin 6 für den Stromimpuls entfällt dann. In Weiterbildung der Erfindung können auch die Pads 25, 26 und gegebenenfalls auch Pad 27 mit einer ESD-Schutzstruktur entsprechend den Strukturen 201, 211 versehen werden. Auch dann sind bereits nach vollzogener Bondung zum Schaltungschip 1 die Pads 15, 16, 17 mit diesen jeweiligen ESD-Schutzstrukturen unmittelbar über die Bond­ drähte verbunden. Die Stromimpulspins 5, 6 können entfallen. Die Engstellen sind durch entsprechende Stromeinprägung in die Pads 15, 16, 17 bei geöffnetem Gehäuse oder durch einen Laserimpuls aufzutrennen.
Die Querschnitte der Engstellen 143, 144, 131 weisen eine Querschnittsfläche von ungefähr 0,4 . . . 1,0 µm2 auf. Am unte­ ren Ende dieses Bereichs liegt eine ESD-Festigkeit von ca. 250 . . . 350 V vor, was für die Montage ausreicht. Durch einen Strom von ca. 12 mA kann die Engstelle durchschmolzen werden. Der übrige Teil der Leiterbahn weist eine um eine Größenord­ nung höhere Querschnittsfläche auf.
Das Verfahren und die Anordnung sind besonders vorteilhaft in dem in Fig. 2 dargestellten Beispiel. Ein erster Schaltung­ schip 7 und ein zweiter Schaltungschip 8 stehen an ihrer je­ weiligen Oberfläche, zu denen die aktiven Elemente hin ge­ richtet und folglich auch die entsprechenden Anschlußpads zu­ gänglich sind, miteinander in Verbindung. Der elektrische Kontakt, der bei der Ausführung nach Fig. 1 mittels Bond­ drähten hergestellt wird, wird in der Ausführung der Fig. 2 durch Kontaktwarzen 71, 72 hergestellt. Alternativ kann eine Verbindung mit leitfähigem Klebematerial bewirkt werden. Die­ se Technik ist an die sogenannte Flip-Chip-Verbindungstechnik angelehnt. Dadurch wird das Anschlußpad 73 im Chip 7 über die Lötwarze 72 sowie die Verbindungsleitung 83 mit dem Anschluß­ pad 81 im Chip 8 verbunden. In entsprechender Weise wird das Pad 74 über die Lötwarze 71 und die Leitung 84 mit dem Pad 82 verbunden. Auch wenn die Chips 7, 8 einen geringen, durch die Lötwarzen 71, 72 gebildeten Abstand aufweisen, ist es nicht möglich, mit mechanischen Mitteln an die Pads 73, 74 zu ge­ langen. Sobald die Chips 7, 8 räumlich wie dargestellt zuein­ ander gebracht worden sind, sind die Pads 73, 74 nicht mehr ESD-gefährdet. Die Verbindung 76 zwischen dem Signalpad 73 und dem Massepad 75 wird daher anschließend an der Engstelle 77 durch eine Stromeinprägung am Pad 81 durchtrennt. In ent­ sprechender Weise wird die Verbindung 78 zwischen den Pads 74, 75 an der Stelle 79 durchtrennt.
Das beschriebene Verfahren und die Anordnung sind besonders vorteilhaft anwendbar, wenn der Schaltungschip 1 bzw. 7 ein Microcontroller herkömmlicher Massenfertigung ist, der mit einem Chip 2 bzw. 8 in Kontakt gebracht wird, welcher zusätz­ liche Schaltungsmittel enthält, so daß aus der Gesamtanord­ nung der Chips eine In-Circuit-Emulation-(ICE-)Anordnung des Microcontrollers gebildet wird. Die Anschlußpads 15, 16, 17 bzw. 73, 74 des Microcontrollers sind zusätzliche, über seine Serienversion hinausgehenden Anschlußpads, über die interne Signale über den Chip 2 bzw. 8 nach außen geführt werden. Diese Pads werden in der zusätzlichen Metallage, in der auch die Leiterbahnen 13, 14 bzw. 76, 78 gebildet werden, ESD-ge­ schützt gebildet. Die Schaltungseinheiten, die an die zu­ sätzlichen Pads angeschlossen sind, sind während der Montage wirksam ESD-geschützt.

Claims (10)

1. Verfahren zum Herstellen einer elektrischen Verbindung zwischen integrierten Schaltkreisen mit den Merkmalen:
  • - Vorsehen eines ersten integrierten Schaltkreises (1; 7) mit einem Anschluß (10, 11) für ein Versorgungspotential, einem Signalanschluß (15, 17) für die Verbindung mit einem zwei­ ten integrierten Schaltkreis (2; 8) und einer elektrisch leitenden Verbindung (14, 13) zwischen dem Anschluß für das Versorgungspotential (10, 11) und dem Signalanschluß (15, 17),
  • - Vorsehen eines zweiten integrierten Schaltkreises (2) mit einem Anschluß (20, 21), der mit einer Schutzstruktur (201, 211) gegen elektrostatische Entladungen gekoppelt ist,
  • - benachbartes Anordnen der integrierten Schaltkreise (1, 2),
  • - elektrisch leitendes Verbinden des Signalanschlusses (15, 17) des ersten integrierten Schaltkreises (1) mit dem An­ schluß (20, 21) des zweiten integrierten Schaltkreises (2),
  • - Trennen der Verbindung (14, 13) zwischen den Anschlüssen (10, 11; 15, 17) des ersten integrierten Schaltkreises (1) durch einen Energieimpuls.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindung (14, 13) zwischen den Anschlüssen des ersten integrierten Schaltkreises (1) einen Abschnitt (143, 131) mit verringerter Querschnittsfläche aufweist, der derart bemessen ist, daß er elektrostatische Entladungen zwischen den An­ schlüssen (10, 11; 15, 17) des ersten integrierten Schalt­ kreises (1) abführen kann, aber durch den Energieimpuls un­ terbrochen wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Abschnitt (143, 131) durch einen eingeprägten Stromim­ puls, der am Anschluß (20, 21) des zweiten integrierten Schaltkreises (2) zugeführt wird, unterbrochen wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die integrierten Schaltkreise (1, 2) in einem Gehäuse (3) an­ geordnet werden derart, daß der Signalanschluß (15, 17) des ersten integrierten Schaltkreises (1) von außerhalb des Ge­ häuses (3) nach der Anordnung in demselben nicht zugänglich ist, und daß der Anschluß (10, 11) für das Versorgungspoten­ tial der ersten integrierten Schaltung (1) und der Anschluß (20, 21) der zweiten integrierten Schaltung (2) an je ein An­ schlußpin (4; 5, 6) des Gehäuses kontaktiert werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der erste integrierte Schaltkreis (7) mit derjenigen Oberflä­ che, an der die Anschlüsse (73, 75, 74) zugänglich sind, auf derjenigen Oberfläche des zweiten integrierten Schaltkreises (8), an der der Anschluß (81, 82) des zweiten integrierten Schaltkreises (8) zugänglich ist, angeordnet ist, wobei der Anschluß (81, 82) des zweiten integrierten Schaltkreises (8) vom ersten integrierten Schaltkreis (7) nicht bedeckt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Signalanschluß (73, 74) des ersten integrierten Schalt­ kreises (7) und der Anschluß (81, 82) des zweiten integrier­ ten Schaltkreises (8) mittels einem lötbaren Material (72, 71) oder einem leitfähigen Klebematerial verbunden werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Energieimpuls eingeprägt wird, nachdem der Signalanschluß (15, 17; 73, 74) des ersten integrierten Schaltkreises nicht mehr mechanisch zugänglich ist.
8. Anordnung von elektrisch leitend miteinander verbundenen integrierten Schaltkreisen umfassend:
  • - einen ersten integrierten Schaltkreis (1; 7), der einen An­ schluß (10, 11) für ein Versorgungspotential, einen Signalanschluß (15, 17) und eine elektrisch leitende Ver­ bindung (14, 13) zwischen den Anschlüssen aufweist, die ei­ nen Abschnitt (143, 131) mit verringerter Querschnitts­ fläche aufweist, und
  • - einen zweiten integrierten Schaltkreis (2; 8), der einen Anschluß (20, 21), der mit einer Schutzstruktur (20, 21) gegen elektrostatische Entladung versehen ist, und eine elektrisch leitende Verbindung (24, 23) zwischen dem Signalanschluß (15, 17) des ersten integrierten Schaltkrei­ ses (1) und dem Anschluß (20, 21) des zweiten integrierten Schaltkreises (2) aufweist.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß daß der Abschnitt (143, 131) derart bemessen ist, daß er elektrostatische Entladungen zwischen den Anschlüssen (10, 11, 15, 17) des ersten integrierten Schaltkreises (1) abfüh­ ren kann, aber durch einen eingeprägten Energieimpuls unter­ brochen werden kann.
10. Anordnung nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß auf dem ersten integrierten Schaltkreis (1) weitere Signalan­ schlüsse (16) angeordnet sind, die mit dem Anschluß (20) des zweiten integrierten Schaltkreises (2) jeweils über Dioden (241, 242) verbunden sind.
DE1997143344 1997-09-30 1997-09-30 Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung Expired - Fee Related DE19743344C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1997143344 DE19743344C2 (de) 1997-09-30 1997-09-30 Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung
US09/164,123 US6753204B1 (en) 1997-09-30 1998-09-30 Method for assembling integrated circuits with protection of the circuits against electrostatic discharge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997143344 DE19743344C2 (de) 1997-09-30 1997-09-30 Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung

Publications (2)

Publication Number Publication Date
DE19743344A1 true DE19743344A1 (de) 1999-04-15
DE19743344C2 DE19743344C2 (de) 1999-08-05

Family

ID=7844250

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997143344 Expired - Fee Related DE19743344C2 (de) 1997-09-30 1997-09-30 Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung

Country Status (2)

Country Link
US (1) US6753204B1 (de)
DE (1) DE19743344C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005129B4 (de) 2004-02-02 2018-09-27 Snaptrack, Inc. Bauelement mit empfindlichen Bauelementstrukturen und Verfahren zur Herstellung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19944487B4 (de) * 1999-09-16 2005-04-28 Infineon Technologies Ag ESD-Schutzanordnung für eine Halbleitervorrichtung
JP3759135B2 (ja) * 2003-09-12 2006-03-22 ローム株式会社 半導体装置および電子装置
US7161772B2 (en) * 2003-11-19 2007-01-09 International Business Machines Corporation Removable ESD protection device using diodes
US7232711B2 (en) * 2005-05-24 2007-06-19 International Business Machines Corporation Method and structure to prevent circuit network charging during fabrication of integrated circuits
US7986212B2 (en) * 2007-05-15 2011-07-26 Yazaki Corporation Fuse
US20100164677A1 (en) * 2008-12-29 2010-07-01 Chin-Chi Yang Fuse
TWI508254B (zh) * 2012-09-04 2015-11-11 Realtek Semiconductor Corp 積體電路
CN103681650B (zh) * 2012-09-06 2016-08-10 瑞昱半导体股份有限公司 集成电路
CN105811759B (zh) * 2014-12-29 2019-04-02 登丰微电子股份有限公司 电源供应装置
CN112635437B (zh) * 2020-12-07 2023-11-17 上海慧纤电子科技有限公司 一种具有防静电击穿功能的芯片
CN114496999B (zh) * 2021-09-06 2023-10-24 上海芯圣电子股份有限公司 一种减小寄生电阻的芯片封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD236623B5 (de) * 1985-04-26 1994-05-26 Tridelta Ag Vor elektrostatischen Aufladungen oder Beruehrungsspannungen geschuetzter Hybridschaltkreis
US5587598A (en) * 1993-01-27 1996-12-24 Kabushiki Kaisha Toshiba Semiconductor device with charge-up preventing function

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE236623C (de)
JPS59134863A (ja) * 1982-12-28 1984-08-02 Fujitsu Ltd 静電破壊防止回路
US4714949A (en) * 1984-09-28 1987-12-22 Texas Instruments Incorporated Electrostatic discharge protection using thin nickel fuse
JPH08242046A (ja) * 1995-03-03 1996-09-17 Rohm Co Ltd 温度ヒューズ付き半導体装置の構造
US5760478A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits
US6054334A (en) * 1997-09-12 2000-04-25 Micron Technology, Inc. Methods and structures for pad reconfiguration to allow intermediate testing during manufacture of an integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD236623B5 (de) * 1985-04-26 1994-05-26 Tridelta Ag Vor elektrostatischen Aufladungen oder Beruehrungsspannungen geschuetzter Hybridschaltkreis
US5587598A (en) * 1993-01-27 1996-12-24 Kabushiki Kaisha Toshiba Semiconductor device with charge-up preventing function

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005129B4 (de) 2004-02-02 2018-09-27 Snaptrack, Inc. Bauelement mit empfindlichen Bauelementstrukturen und Verfahren zur Herstellung

Also Published As

Publication number Publication date
DE19743344C2 (de) 1999-08-05
US6753204B1 (en) 2004-06-22

Similar Documents

Publication Publication Date Title
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE10214068B4 (de) ESD-Schutzschaltung für Radiofrequenz-Ausgangsanschlüsse in einer integrierten Schaltung
DE10126310B4 (de) Leiterplattenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung
DE19743344C2 (de) Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung
DE102008052029A1 (de) Halbleitermodul mit Schaltbauteilen und Treiberelektronik
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE10031115A1 (de) Halbleiterbauteil sowie Verfahren zur Messung seiner Temperatur
EP2002519A2 (de) Schaltungsanordnung zum erzeugen schneller laserimpulse
DE102017100879A1 (de) Elektrische Schaltung und Verfahren zum Betrieb einer elektrischen Schaltung
DE10102440C1 (de) Schaltungsanordnung zum Entstören von integrierten Schaltkreisen
DE102005034012A1 (de) Leistungshalbleiterbauteil, insbesondere für das Treiben induktionsarmer Lasten, und Verfahren zur Herstellung eines Leistungshalbleiterbauteils
EP3066618B1 (de) Ic-modul für unterschiedliche verbindungstechniken
EP0730332A1 (de) Halbleiterbauelement mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE3034902A1 (de) Impulsunterdruecker
DE19743264C2 (de) Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen
DE102005020100A1 (de) Verfahren zur Herstellung eines tragbaren Datenträgers
DE102018207308B4 (de) Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
EP1360726B1 (de) Halbleiter-Bauelement mit ESD-Schutz
DE4444808B4 (de) Halbleitervorrichtung
DE10135812C1 (de) Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen
DE102008064428A1 (de) Chipaufbau und Verfahren zur Herstellung eines Chipaufbaus
EP1719174B1 (de) Schutzdiode zum schutz von halbleiterschaltkreisen gegen elektrostatische entladungen
EP0964449A2 (de) Integrierte Halbleiterschaltung mit Füllstrukturen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee