JP5434167B2 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP5434167B2
JP5434167B2 JP2009063892A JP2009063892A JP5434167B2 JP 5434167 B2 JP5434167 B2 JP 5434167B2 JP 2009063892 A JP2009063892 A JP 2009063892A JP 2009063892 A JP2009063892 A JP 2009063892A JP 5434167 B2 JP5434167 B2 JP 5434167B2
Authority
JP
Japan
Prior art keywords
ground conductor
circuit board
substrate
sheet
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009063892A
Other languages
English (en)
Other versions
JP2010219262A (ja
Inventor
登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009063892A priority Critical patent/JP5434167B2/ja
Publication of JP2010219262A publication Critical patent/JP2010219262A/ja
Application granted granted Critical
Publication of JP5434167B2 publication Critical patent/JP5434167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Description

本発明は、回路基板に関し、より特定的には、電子部品が実装される回路基板に関する。
従来の回路基板としては、例えば、特許文献1に記載のフレキシブルプリント基板が知られている。図7は、特許文献1に記載のフレキシブルプリント基板(以下、FPC)500及び硬質基板502の平面図である。
図7には、FPC500、硬質基板502、副FPC504、信号ライン506及びプリント板コネクター508が記載されている。FPC500は、硬質基板502上に実装されている。副FPC504は、FPC500に接続されている。また、プリント板コネクター508は、副FPC504に接続されている。また、信号ライン506は、副FPC504内に設けられている。該信号ライン506は、副FPC504内を延在していることにより、FPC500内の回路とプリント板コネクター508とを接続している。
ところで、前記FPC500では、以下に説明するように、信号の周波数が高くなると、信号に歪みが発生するという問題を有する。より詳細には、信号の周波数が高くなると、信号ライン506のインダクタンス成分の影響により、信号ライン506におけるインピーダンスが高くなる。そのため、FPC500内の回路と信号ライン506とプリント板コネクター508との間におけるインピーダンス整合が崩れてしまう。その結果、信号ライン506において信号の反射が発生し、信号に歪みが発生してしまう。
上記問題を解決する方法としては、例えば、信号ライン506をマイクロストリップライン構造とすることが挙げられる。より具体的には、副FPC504内に接地電位が印加されるグランド導体を設け、信号ライン506とグランド導体とを対向させる。これにより、信号ライン506とグランド導体との間に容量が発生し、信号ライン506のインピーダンスが低下する。その結果、FPC500内の回路と信号ライン506とプリント板コネクター508とのインピーダンス整合が取られる。
しかしながら、副FPC504内にグランド導体が設けられると、副FPC504が曲がりにくくなる。そのため、副FPC504を曲げることにより、FPC500、副FPC504及びプリント板コネクター508をU字型に変形させて、電子装置に実装することが困難となる。
実開昭63−38358号公報
そこで、本発明の目的は、信号の周波数が高くなっても信号に歪みが発生することを抑制できると共に、U字型に容易に曲げることができる回路基板を提供することである。
本発明の一形態に係る回路基板は、電子部品が実装される第1の基板部及び第2の基板部、並びに、該第1の基板部と該第2の基板部とを接続する接続部を有し、かつ、可撓性材料からなる複数のシートが積層されてなる基板本体と、前記接続部内に設けられ、前記第1の基板部と前記第2の基板部との間において延在している配線と、積層方向から平面視したときに前記配線と重なるように、前記接続部内に設けられている第1のグランド導体と、を備え、前記第1のグランド導体は、前記接続部が湾曲させられた場合に外周側となる面が前記シートと接するように前記シートに覆われており、前記接続部が湾曲させられた場合に前記第1のグランド導体の外周側となる面と接する前記シートの面と前記第1のグランド導体との間には化学結合が存在せず、互いにずれることができ、前記第1のグランド導体は、前記接続部が湾曲させられた場合に、積層方向において前記基板本体の中心に位置する中心面よりも、内側に位置していること、を特徴とする。
本発明によれば、信号の周波数が高くなっても信号に歪みが発生することを抑制できると共に、回路基板をU字型に容易に曲げることができる。
本発明の一実施形態に係る回路基板の外観斜視図である。 図1の回路基板の分解斜視図である。 図1の回路基板のフレキシブルシートの製造過程における斜視図である。 電子装置の外観斜視図である。 図5(a)は、図4のA−Aにおける断面構造図である。図5(b)は、図5(a)のBにおける拡大図である。 変形例に係るフレキシブルシートの斜視図である。 特許文献1に記載のフレキシブルプリント基板及び硬質基板の平面図である。
以下に、本発明の実施形態に係る回路基板について図面を参照しながら説明する。
(回路基板の構成)
以下に、本発明の一実施形態に係る回路基板の構成について図面を参照しながら説明する。図1は、本発明の一実施形態に係る回路基板10の外観斜視図である。図2は、図1の回路基板10の分解斜視図である。図3は、回路基板10のフレキシブルシート26aの製造過程における斜視図である。図3(a)は、フレキシブルシート26aの裏面を示し、図3(b)は、レジスト膜20,24が形成されていない状態でのフレキシブルシート26aの表面を示している。なお、フレキシブルシート26の表面とは、積層方向の上側に位置する面を指し、フレキシブルシート26の裏面とは、積層方向の下側に位置する面を指す。
回路基板10は、図1に示すように、基板部12,14及び接続部16を備えている。基板部12は、長方形状をなしており、積層方向の上側の主面(表面)において、複数のチップ部品(電子部品)50及び集積回路(電子部品)52が実装される実装面を有している。基板部14は、基板部12よりも小さな長方形状をなしており、積層方向の上側の主面(表面)において、コネクタ(電子部品)54が実装される実装面を有している。接続部16は、基板部12と基板部14とを接続している。基板部12,14及び接続部16は、図2に示すように、複数(図2では4枚)の可撓性材料(例えば、液晶ポリマー等の熱可塑性樹脂)からなるフレキシブルシート26(26a〜26d)が積層されてなる。
まず、基板部12について説明する。基板部12は、図2に示すように、フレキシブルシート26a〜26dの基板部シート27a〜27dが重ねられることにより構成されている。また、基板部12は、図1ないし図3に示すように、レジスト膜20、ランド28、配線導体30(30b,30c)、グランド導体36及びビアホール導体b1〜b3を備えている。図1ないし図3において、ランド28、配線導体30及びビアホール導体b1〜b3には、図面が煩雑になることを防止するために、代表的なものにのみ参照符号を付してある。
ランド28は、図2に示すように、基板部シート27aの表面に設けられた導体層である。該ランド28には、図1に示すように、チップ部品50及び集積回路52がはんだ付けにより実装される。
レジスト膜20は、基板部シート27aの表面を覆うように設けられ、該基板部シート27aを保護する絶縁膜である。ただし、レジスト膜20は、ランド28上には設けられていない。該レジスト膜20は、例えば、樹脂が塗布されることにより作製されている。
配線導体30b,30cはそれぞれ、図2に示すように、基板部シート27b,27cの表面に設けられた導体層である。ビアホール導体b1〜b3はそれぞれ、図2及び図3(a)に示すように、基板部シート27a〜27cを積層方向に貫通するように設けられている。ランド28、配線導体30b,30c及びビアホール導体b1〜b3は、基板部シート27a〜27dが積層されることによって、互いに接続されて回路を構成している。
グランド導体36は、基板部12内に設けられている導体層である。具体的には、グランド導体36は、基板部シート27dの表面を覆うように設けられている1枚の膜状の電極である。ただし、図2に示すように、グランド導体36は、基板部シート27dの全面を覆っておらず、基板部シート27dの外周近傍には設けられていない。また、グランド導体36は、接地されることにより、接地電位に保たれている。グランド導体36は、ビアホール導体b3を介して、ランド28、配線導体30b,30c及びビアホール導体b1〜b3からなる回路に接続されている。
なお、積層方向から平面視したときには、図2に示すように、レジスト膜20及びグランド導体36は、同じ形状を有し、かつ、一致した状態で互いに重なり合っている。そして、ランド28は、積層方向から平面視したときに、レジスト膜20及びグランド導体36が設けられている領域内に設けられている。これにより、チップ部品50及び集積回路52は、図1に示すように、レジスト膜20及びグランド導体36が設けられている領域内に実装されている。
次に、基板部14について説明する。基板部14は、図2に示すように、フレキシブルシート26a〜26dの基板部シート29a〜29dが重ねられることにより構成されている。また、基板部14は、図1ないし図3に示すように、レジスト膜24、ランド33、配線導体34(34b,34c)、グランド導体40及びビアホール導体b11,b12を備えている。図1ないし図3において、ランド33、配線導体34及びビアホール導体b11,b12は、図面が煩雑になることを防止するために、代表的なものにのみ参照符号を付してある。
ランド33は、図2に示すように、基板部シート29aの表面に設けられた導体層である。該ランド33には、図1に示すように、コネクタ54がはんだ付けにより実装される。
レジスト膜24は、基板部シート29aの表面を覆うように設けられ、該基板部シート29aを保護する絶縁膜である。ただし、レジスト膜24は、ランド33上には設けられていない。該レジスト膜24は、例えば、樹脂が塗布されることにより作製されている。
配線導体34b,34cはそれぞれ、図2に示すように、基板部シート29b,29cの表面に設けられた導体層である。ビアホール導体b11,b12はそれぞれ、図2及び図3(a)に示すように、基板部シート29a,29bを積層方向に貫通するように設けられている。ランド33、配線導体34b,34c及びビアホール導体b11,b12は、基板部シート29a〜29dが積層されることによって、互いに接続されて回路を構成している。
グランド導体40は、基板部12内に設けられている導体層である。具体的には、グランド導体40は、基板部シート29dの表面を覆うように設けられている1枚の膜状の電極である。ただし、図2に示すように、グランド導体40は、基板部シート29dの全面を覆っておらず、基板部シート29dの外周近傍には設けられていない。また、グランド導体40は、接地されることにより、接地電位に保たれている。
なお、積層方向から平面視したときには、図2に示すように、レジスト膜24及びグランド導体40は、同じ形状を有し、かつ、一致した状態で互いに重なり合っている。そして、ランド33は、積層方向から平面視したときに、レジスト膜24及びグランド導体40が設けられている領域内に設けられている。これにより、コネクタ54は、図1に示すように、レジスト膜24及びグランド導体40が設けられている領域内に実装されている。
次に、接続部16について説明する。接続部16は、図2に示すように、フレキシブルシート26a〜26dの接続部シート31a〜31dが重ねられることにより構成されている。また、接続部16は、図1及び図2に示すように、配線導体32(32b,32c)及びグランド導体38を備えている。
配線導体32b,32cはそれぞれ、接続部16内に設けられ、基板部12,14間において延在している。具体的には、配線導体32b,32cは、図2に示すように、接続部シート31b,31cの表面に設けられた導体層である。そして、配線導体32bは、図2に示すように、配線導体30bと配線導体34bとを接続している。また、配線導体32cは、図2に示すように、配線導体30cと配線導体34cとを接続している。
グランド導体38は、接続部16内に設けられ、積層方向から平面視したときに、配線導体32b,32cと重なっている。具体的には、グランド導体38は、接続部シート31dの表面に設けられ、グランド導体36とグランド導体40とを接続している。そして、グランド導体38と配線導体32b,32cとは、積層方向から平面視したときに、重なり合っていることにより、マイクロストリップラインを構成している。これにより、基板部12内の回路と、基板部14内の回路との間のインピーダンス整合を取っている。
更に、グランド導体38には、配線導体32b,32cと平行に延在するスリットSが設けられている。スリットSは、グランド導体38において導体層が設けられていない部分である。
また、グランド導体36,38,40は、図2に示すように、1枚の膜状の電極により構成されている。
以上のように、回路基板10では、グランド導体36,38,40は、図2に示すように、積層方向において基板部12の中心に位置する中心面(図2では、フレキシブルシート26cの表面)Cよりも積層方向の下側に位置している。すなわち、グランド導体36,38,40は、中心面Cに関して積層方向の上側の主面(実装面が設けられている主面)の反対側に位置している。
また、回路基板10では、図1及び図2に示すように、基板部12,14には、グランド導体36,40が設けられている領域E1,E3と、グランド導体36,40が設けられていない領域E2,E4とが存在する。グランド導体36,40は、基板部12,14を補強する役割を果たす。そのため、領域E1,E3は、領域E2,E4に比べて変形しにくい。そして、チップ部品50、集積回路52及びコネクタ54は、この変形しにくい領域E1,E3に実装されている。
(電子装置の構成)
次に、回路基板10が搭載された電子装置100について図面を参照しながら説明する。図4は、電子装置100の外観斜視図である。図5(a)は、図4のA−Aにおける断面構造図である。図5(b)は、図5(a)のBにおける拡大図である。
電子装置100は、例えば、携帯電話やパソコン等であり、図4に示すように、回路基板10、電子装置本体102及び固定部材104(104a〜104d)を備えている。電子装置本体102は、携帯電話やパソコン等の本体である。ただし、図4に示す電子装置本体102は、携帯電話やパソコン等のマザーボードである。
回路基板10は、図4及び図5(a)に示すように、U字型をなした状態で、電子装置本体102に搭載されている。すなわち、基板部14は、接続部16がU字型に1回だけ湾曲させられることにより、基板部12の下側に回りこんでいる。
ここで、回路基板10において、グランド導体38は、図2に示すように、中心面Cよりも積層方向の下側に位置している。また、基板部12,14の実装面は、図1及び図2に示すように、基板部12,14の表面である。よって、図4及び図5(a)に示すように、基板部12,14のそれぞれの実装面が対向しないように、回路基板10がU字型に曲げられると、グランド導体38は、図5(b)に示すように、中心面Cよりも内側に位置するようになる。
更に、配線導体32b,32cは、図2に示すように、グランド導体38よりも積層方向の上側に位置している。そのため、図4及び図5(a)に示すように、基板部12,14のそれぞれの実装部が対向しないように、回路基板10がU字型に曲げられると、図5(b)に示すように、配線導体32b,32cは、グランド導体38よりも外側に位置するようになる。
なお、ここでの内側及び外側とは、図5(b)に示すように、円弧を描くように湾曲した接続部14の中心に向かう方向を内側と定義し、接続部14の中心から離れる方向を外側と定義する。
また、電子装置本体102の主面上には、コネクタ(図示せず)が設けられている。そして、該コネクタには、基板部14に実装されているコネクタ54が接続されている。これにより、回路基板10と電子装置本体102とが電気的に接続されている。
また、基板部12は、固定部材104により固定されている。固定部材104は、図4に示すように、電子装置本体102の主面から上側に延在していると共に、その上端近傍において基板部12を保持している。更に、固定部材104は、回路基板10の互いに対向する2辺に2つずつ接触するように設けられている。更に、固定部材104aと固定部材104cとは、回路基板10を挟んで対向し、固定部材104bと固定部材104dとは、回路基板10を挟んで対向している。
(回路基板の製造方法)
以下に、回路基板10の製造方法について図面を参照しながら説明する。以下では、一つの回路基板10が作製される場合を例にとって説明するが、実際には、大判のフレキシブルシートが積層及びカットされることにより、同時に複数の回路基板10が作製される。
まず、表面の全面に銅箔が形成されたフレキシブルシート26を準備する。次に、フレキシブルシート26a〜26cのビアホール導体b1〜b3が形成される位置(図2及び図3(a)参照)に対して、裏面側からレーザービームを照射して、ビアホールを形成する。
次に、フォトリソグラフィ工程により、図3(b)に示すランド28,33をフレキシブルシート26aの表面に形成する。具体的には、フレキシブルシート26aの銅箔上に、図3(b)に示すランド28,33と同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジストを除去する。これにより、図3(b)に示すような、ランド28,33がフレキシブルシート26aの表面に形成される。更に、フレキシブルシート26aの表面に樹脂を塗布することにより、図1及び図2に示すレジスト膜20,24を形成する。
次に、フォトリソグラフィ工程により、図2に示す配線導体30b,32b,34bをフレキシブルシート26bの表面に形成する。また、フォトリソグラフィ工程により、図2に示す配線導体30c,32c,34cをフレキシブルシート26cの表面に形成する。また、フォトリソグラフィ工程により、図2に示すグランド導体36,38,40をフレキシブルシート26dの表面に形成する。なお、これらのフォトリソグラフィ工程は、ランド28,33を形成する際のフォトリソグラフィ工程と同様であるので、説明を省略する。
次に、フレキシブルシート26a〜26cに形成したビアホールに対して、銅を主成分とする導電性ペーストを充填し、図2及び図3(a)に示すビアホール導体b1〜b3を形成する。
次に、フレキシブルシート26a〜26dをこの順に積み重ねる。そして、フレキシブルシート26a〜26dに対して積層方向の上下方向から力を加えることにより、フレキシブルシート26a〜26dを圧着する。これにより、図1に示す回路基板10が得られる。
(効果)
以上のような回路基板10によれば、以下に説明するように、信号の周波数が高くなっても信号に歪みが発生することを抑制できる。より詳細には、信号の周波数が高くなると、配線32b,32cのインピーダンスが大きくなるので、基板部12内の回路と配線32b,32cと基板部14内の回路との間のインピーダンス整合が崩れる。その結果、配線32b,32cにおいて信号の反射が発生し、信号に歪みが発生する。
そこで、回路基板10では、図2に示すように、配線導体32b,32cとグランド導体38とは、フレキシブルシート26b,26cを介して対向することにより、マイクロストリップラインを構成している。これにより、配線導体32b,32cのインピーダンスは低下する。そのため、信号の周波数が高くなっても、基板部12内の回路と配線32b,32cと基板14内の回路との間のインピーダンス整合が取られる。その結果、配線32b,32cにおける信号の反射が抑制される。よって、回路基板10によれば、信号の周波数が高くなっても信号に歪みが発生することを抑制できる。
更に、回路基板10では、以下に説明するように、配線32b,32cとグランド導体38とがマイクロストリップラインを構成していても、接続部16をU字型に容易に曲げることができる。より詳細には、図5(b)に示すように、接続部16内では、相対的に外側に位置している接続部シート31(例えば、接続部シート31a)では、矢印αの方向に引っ張り応力が発生する。相対的に内側に位置している接続部シート31(例えば、接続部シート31d)では、矢印βの方向に圧縮応力が発生する。よって、グランド導体38が接続部16において相対的に外側に位置した場合には、該グランド導体38には、引っ張り応力が発生する。一方、グランド導体38が接続部16において相対的に内側に位置した場合には、該グランド導体38には、圧縮応力が発生する。
ここで、グランド導体38は、以下に説明するように、圧縮応力に対して比較的に縮みやすいのに対して、引っ張り応力に対して比較的に伸びにくい。より詳細には、グランド導体38は、例えば、銅などの金属により作製され、接続部シート31cは、液晶ポリマー等の熱可塑性樹脂により作製されている。接続部シート31cとグランド導体38とは、圧着されているだけであるので、グランド導体38と接続部シート31cとの間には化学結合などは存在しない。よって、接続部シート31cとグランド導体38とは、互いにずれることができる。したがって、グランド導体38に圧縮応力が発生した場合には、最初にグランド導体38が圧縮応力により縮んだ後、グランド導体38に皺が発生する。すなわち、グランド導体38は、ある一定の圧縮応力までの圧縮応力がかかった場合には縮み、ある一定の圧縮応力よりも大きな圧縮応力がかかった場合には座屈する。グランド導体38は、座屈した後は、比較的小さな力によっても、座屈によって縮むようになる。よって、グランド導体38は、圧縮応力に対して比較的に縮みやすい。
一方、グランド導体38に引っ張り応力が発生した場合には、グランド導体38は、引っ張り応力により伸び続ける。そして、接続部16が大きく曲げられるにしたがって、グランド導体38の伸び量は大きくなる。グランド導体38の伸び量が大きくなれば、引っ張り応力の大きさが大きくなる。よって、グランド導体38は、引っ張り応力に対して比較的に伸びにくい。
そこで、グランド導体38は、圧縮応力が発生しやすい領域に設けられることが望ましい。接続部16において、中心面C近傍では、圧縮応力及び引っ張り応力のいずれも発生しない。そして、接続部16において、中心面Cよりも内側では、圧縮応力が発生しやすく、中心面Cよりも外側では、引っ張り応力が発生しやすい。よって、回路基板10では、図5(b)に示すように、グランド導体38は、接続部16が湾曲された状態において、中心面Cよりも内側に設けられている。これにより、グランド導体38に圧縮応力が働くようになる。その結果、接続部16が曲げられることをグランド導体38が妨げることが抑制される。その結果、配線32b,32cとグランド導体38とがマイクロストリップラインを構成していても、接続部16をU字型に容易に曲げることができる。
なお、配線導体32b,32cは、図5に示すように、グランド導体38よりも外側に設けられている。しかしながら、配線導体32b,32cは、グランド導体38よりも細い線幅を有しているので、グランド導体38に比べて伸びやすい。したがって、配線導体32b,32cは、引っ張り応力がかかりやすい領域に設けられたとしても、接続部16が曲げられることをグランド導体38ほど大きく阻害しない。よって、配線導体32b,32cは、図5に示すように、グランド導体38よりも外側に設けられている。
また、回路基板10では、電子装置100への取付けの際に、チップ部品50及び集積回路52が基板部12から外れることを抑制できる。より詳細には、回路基板10を電子装置100に取り付ける際には、基板部12を固定部材104上にセットし、該基板部12を固定部材104に押し付ける。これにより、固定部材104及び基板部12が弾性変形し、基板部12が固定部材104により挟まれる。その結果、基板部12が固定部材104により保持される。
ここで、基板部12は、固定部材104に対して押し付けられる際に、弾性変形する。このとき、基板部12全体が一様な硬さを有している場合には、基板部12全体が撓んでしまう。その結果、チップ部品50及び集積回路52を基板部12に固定しているはんだが破損し、該チップ部品50及び集積回路52が基板部12から外れてしまうおそれがある。
そこで、回路基板10では、固定部材104は、領域E1よりも外力により変形しやすい領域E2を保持している。固定部材104が接触する部分は、基板部12が固定部材104に対して押し付けられる際に、基板部12において、最も負荷がかかる部分である。よって、図4に示すように、固定部材104が領域E2に接触することにより、領域E2が弾性変形し、領域E1が殆ど変形しなくなる。その結果、領域E1が変形して、チップ部品50及び集積回路52が基板部12から外れることが抑制される。
また、回路基板10では、以下に説明するように、電子装置100の落下時の衝撃によって、チップ部品50及び集積回路52が基板部12から外れることが抑制される。より詳細には、電子装置100が落下した際には、衝撃が固定部材104を介して基板部12に伝わる。そして、この衝撃により、基板部12は、弾性変形する。
ここで、基板部12では、固定部材104が接触している領域E2は、領域E1よりも変形しやすい構造を有している。よって、基板部12が弾性変形する際には、領域E2が変形し、領域E1が殆ど変形しない。その結果、電子装置100の落下時の衝撃によって、チップ部品50及び集積回路52が基板部12から外れることが抑制される。
また、回路基板10では、以下に説明する理由によっても、電子装置100の落下時の衝撃によって、チップ部品50及び集積回路52が基板部12から外れることが抑制される。より詳細には、積層方向の下側から基板部12に衝撃が加わった場合には、該衝撃は、接続部シート31d及びグランド導体38に伝わる。しかしながら、前記の通り、グランド導体38と接続部シート31cとの間には化学結合などは存在しない。そのため、衝撃は、接続部シート31cには伝わらない。その結果、衝撃がチップ部品50及び集積回路52に伝わることが抑制され、チップ部品50及び集積回路52が基板部12から外れることが抑制される。
また、回路基板10では、チップ部品50及び集積回路52が発生したノイズがコネクタ54に侵入すること、及び、コネクタ54が発生したノイズがチップ部品50及び集積回路52に侵入することを抑制できる。より詳細には、図5に示すように、基板部12,14の実装面は、互いに対向していない。そのため、基板部12の実装面と基板部14の実装面との間には、グランド導体36,40が存在する。該グランド導体36,40は、接地されるので、シールドとして機能する。したがって、チップ部品50及び集積回路52が発生したノイズは、グランド導体36,40により吸収され、コネクタ54に侵入することが抑制される。同様に、コネクタ54が発生したノイズは、グランド導体36,40により吸収され、チップ部品50及び集積回路52に侵入することが抑制される。
また、回路基板10では、以下に説明するように、ビアホール導体を形成する数が少なくてすむ。より詳細には、基板部12,14を構成するフレキシブルシート26の数が接続部16を構成するフレキシブルシート26の数よりも多い場合には、接続部16内の配線導体32b,32cが設けられているフレキシブルシート26と、基板部12,14内の回路が設けられているフレキシブルシート26とが異なってしまう場合がある。このような場合、配線導体32b,32cと基板部12,14内の回路とをビアホール導体により接続する必要がある。
一方、回路基板10では、基板部12,14を構成するフレキシブルシート26の数が接続部16を構成するフレキシブルシート26の数と同じである。よって、図2に示すように、配線導体30b,34bと配線導体32bとをビアホール導体を介することなく直接に接続できる。同様に、配線導体30c,34cと配線導体32cとをビアホール導体を介することなく直接に接続できる。そのため、回路基板10内において、ビアホール導体の数を減らすことができる。
また、回路基板10では、図2に示すように、グランド導体38には、スリットSが設けられている。そのため、グランド導体38は、スリットSが設けられていないグランド導体38に比べて、湾曲しやすい。その結果、接続部16をU字型に容易に曲げることができるようになる。
(変形例)
図6は、変形例に係るフレキシブルシート26dの斜視図である。図6に示すフレキシブルシート26dは、配線導体32b,32cに直交する方向に延在するスリットSが設けられたグランド導体38を有している。以上のようなスリットSが設けられたグランド導体38も、図2に示すグランド導体38と同様に、スリットSが設けられていないグランド導体38に比べて湾曲しやすい。よって、接続部16をU字型に容易に曲げることができるようになる。
本発明は、回路基板に有用であり、特に、信号の周波数が高くなっても信号に歪みが発生することを抑制できると共に、U字型に容易に曲げることができる点において優れている。
b1〜b3,b11,b12 ビアホール導体
E1,E2,E3,E4 領域
S スリット
10 回路基板
12,14 基板部
16 接続部
20,24 レジスト膜
26a〜26d フレキシブルシート
27a〜27d,29a〜29d 基板部シート
28,33 ランド
30b,30c,32b,32c,34b,34c 配線導体
31a〜31d 接続部シート
36,38,40 グランド導体
50 チップ部品
52 集積回路
54 コネクタ
100 電子装置
102 電子装置本体
104a〜104d 固定部材

Claims (8)

  1. 電子部品が実装される第1の基板部及び第2の基板部、並びに、該第1の基板部と該第2の基板部とを接続する接続部を有し、かつ、可撓性材料からなる複数のシートが積層されてなる基板本体と、
    前記接続部内に設けられ、前記第1の基板部と前記第2の基板部との間において延在している配線と、
    積層方向から平面視したときに前記配線と重なるように、前記接続部内に設けられている第1のグランド導体と、
    を備え、
    前記第1のグランド導体は、前記接続部が湾曲させられた場合に外周側となる面が前記シートと接するように前記シートに覆われており、
    前記接続部が湾曲させられた場合に前記第1のグランド導体の外周側となる面と接する前記シートの面と前記第1のグランド導体との間には化学結合が存在せず、互いにずれることができ、
    前記第1のグランド導体は、前記接続部が湾曲させられた場合に、積層方向において前記基板本体の中心に位置する中心面よりも、内側に位置していること、
    を特徴とする回路基板。
  2. 前記配線と前記第1のグランド導体とは、マイクロストリップラインを構成していること、
    を特徴とする請求項1に記載の回路基板。
  3. 前記第1の基板部内に設けられている第2のグランド導体と、
    前記第2の基板部内に設けられている第3のグランド導体を、
    更に備え、
    前記電子部品は、前記第1の基板部又は前記第2の基板部において、積層方向から平面視したときに、前記第2のグランド導体又は前記第3のグランド導体が設けられている領域内に実装されること、
    を特徴とする請求項1又は請求項2のいずれかに記載の回路基板。
  4. 前記第1のグランド導体、前記第2のグランド導体及び前記第3のグランド導体は、1枚の膜状の電極により構成されていること、
    を特徴とする請求項3に記載の回路基板。
  5. 前記配線は、前記電子装置への搭載のために前記接続部が湾曲させられた場合に、前記第1のグランド導体よりも外側に位置していること、
    を特徴とする請求項1ないし請求項4のいずれかに記載の回路基板。
  6. 前記第1の基板部及び前記第2の基板部はそれぞれ、積層方向の所定方向側の主面において、前記電子部品が実装される第1の実装面及び第2の実装面を有しており、
    前記第1のグランド導体は、前記中心面に関して前記主面とは反対側に位置していること、
    を特徴とする請求項1ないし請求項5のいずれかに記載の回路基板。
  7. 前記第1のグランド導体には、スリットが設けられていること、
    を特徴とする請求項1ないし請求項6のいずれかに記載の回路基板。
  8. 前記接続部は、前記電子装置への搭載のために、U字型に1回だけ湾曲させられること、
    を特徴とする請求項1ないし請求項7のいずれかに記載の回路基板。
JP2009063892A 2009-03-17 2009-03-17 回路基板 Active JP5434167B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009063892A JP5434167B2 (ja) 2009-03-17 2009-03-17 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009063892A JP5434167B2 (ja) 2009-03-17 2009-03-17 回路基板

Publications (2)

Publication Number Publication Date
JP2010219262A JP2010219262A (ja) 2010-09-30
JP5434167B2 true JP5434167B2 (ja) 2014-03-05

Family

ID=42977785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009063892A Active JP5434167B2 (ja) 2009-03-17 2009-03-17 回路基板

Country Status (1)

Country Link
JP (1) JP5434167B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5713426B2 (ja) * 2010-10-13 2015-05-07 矢崎総業株式会社 複数の配索材を搭載するメタルコア基板
JP5880559B2 (ja) * 2011-08-05 2016-03-09 コニカミノルタ株式会社 超音波探触子及び超音波探触子に用いるフレキシブル基板
WO2015005029A1 (ja) 2013-07-11 2015-01-15 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
WO2015015959A1 (ja) * 2013-08-02 2015-02-05 株式会社村田製作所 高周波信号伝送線路及び電子機器
JP2016194600A (ja) * 2015-03-31 2016-11-17 住友大阪セメント株式会社 光変調器モジュール
JP6791280B2 (ja) * 2019-02-06 2020-11-25 住友大阪セメント株式会社 光変調器モジュール
CN114867197B (zh) * 2022-04-25 2023-06-30 中国电子科技集团公司第二十九研究所 射频基板互联结构及射频电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593567U (ja) * 1982-06-29 1984-01-11 松下電器産業株式会社 両面フレキシブルプリント基板
JPS60124056U (ja) * 1984-01-31 1985-08-21 パイオニア株式会社 フレキシブルプリント基板
JPH0537496Y2 (ja) * 1987-03-17 1993-09-22
JPH07147488A (ja) * 1993-11-24 1995-06-06 Japan Aviation Electron Ind Ltd 多層fpc
JP2006222370A (ja) * 2005-02-14 2006-08-24 Mikku:Kk 異種材料の組み合わせによる回路基板
JP5173298B2 (ja) * 2007-07-25 2013-04-03 キヤノン株式会社 プリント配線板およびそれを用いた電子機器

Also Published As

Publication number Publication date
JP2010219262A (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
JP3183322U (ja) 回路基板
JP5574030B2 (ja) 多層基板
JP5434167B2 (ja) 回路基板
US8975527B2 (en) Circuit board
JP5273246B2 (ja) 信号線路及び回路基板
US8917218B2 (en) Circuit board and circuit module
US9986641B2 (en) Circuit board
US20130292050A1 (en) Method of manufacturing a combined circuit board
US20080066953A1 (en) Circuit board assembly and manufacturing method thereof, electronic part assembly and manufacturing method thereof, and electronic device
US8705247B2 (en) Circuit board and mother laminated body
WO2017183394A1 (ja) 多層基板および電子機器
JP5344033B2 (ja) 電子装置
JP6191808B1 (ja) 多層基板および電子機器
JP2011071442A (ja) 回路基板
JP2019083240A (ja) 回路素子および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Ref document number: 5434167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150