JP5049841B2

JP5049841B2 - 多層基板

Info

Publication number: JP5049841B2
Application number: JP2008086924A
Authority: JP
Inventors: 芳彰佐竹; 大平中田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-03-28
Filing date: 2008-03-28
Publication date: 2012-10-17
Anticipated expiration: 2028-03-28
Also published as: JP2009239227A

Description

本発明は、例えば高周波信号を伝送する多層基板に関する。

近年、電気機器の小型化のため、高周波信号を伝搬する多層基板の薄型化が望まれている。一般に多層基板の薄型化に伴い、ストリップ線路を構成する接地導体とストリップ導体の間の距離を縮めると、信号伝搬の損失が大きくなることが知られている。このため、従来では、薄型多層基板を、信号伝搬の損失が深刻とならない程度の信号伝搬距離において使用するようにしている。

しかしながら、電磁波の長距離伝搬の必要性及び、位相調整のための線路長の調節等、単純に線路長を短く設計することができない場合も有りうる。このような場合、線路長をより任意に選定することが要望されるが、信号伝搬の損失を考慮すると、薄型多層基板において線路長を長距離化するのは困難であった。

なお、基板内の誘電体や導体を低損失な物質にすることによって、この損失を低減する方法も提案されているが（例えば、特許文献１参照）、物質の性質による改善にも限界がある。また、製造過程における加工処理に対する信頼性や生産コストを考慮した場合、利用することのできる物質にも制限がかかる。
特開平１０−２０８５４８号公報

以上のように、従来の薄型多層基板では、線路を伝搬する信号の損失のため、多層基板におけるストリップ線路の設計に制限があった。

本発明は上記事情によりなされたもので、その目的は、多層基板を薄くしても、部分的に信号の減衰を抑えることが可能であり、ストリップ線路の設計における制限を緩和することが可能な多層基板を提供することにある。

上記目的を達成するため、本発明は、複数の誘電体層を有する多層基板において、前記多層基板内の互いに異なる層に複数の第１のストリップ線路を備える第１の領域と、前記複数の第１のストリップ線路と電気的に接続する複数の第２のストリップ線路を、同層内に備える第２の領域とを具備し、前記第２の領域において前記第２のストリップ線路を形成するストリップ導体層と接地導体層との距離は、前記第１の領域において第１のストリップ線路を形成するストリップ導体層と接地導体層との距離よりも大きいことを特徴とする。

上記構成による多層基板では、ストリップ導体層と接地導体層との距離が部分的に異なっているため、それぞれの部分で伝搬される信号の減衰が異なる。つまり、ストリップ導体層と接地導体層との距離が広い部分では、狭い部分よりも信号の減衰が小さくなっている。これにより、信号の長距離伝搬が要望されている際には、ストリップ導体層と接地導体層との距離が広い部分の線路を長距離化することで、薄型多層基板であっても信号の減衰を抑制することが可能となる。

本発明によれば、多層基板を薄くしても、部分的に信号の減衰を抑えることが可能であり、ストリップ線路の設計における制限を緩和することが可能な多層基板を提供することができる。

以下、図面を参照しながら本発明における実施の形態について詳細に説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る多層基板を示す平面図である。また、図２は本発明の第１の実施形態に係る多層基板における基板部Ａの断面図を示し、図３は本発明の第１の実施形態に係る多層基板における基板部Ｂの断面図を示す。

図１における多層基板は、５層基板において内部構造が異なる基板部Ａ，Ｂを備えている。この多層基板では、基板部Ａが多層基板の中央に位置し、基板部Ｂが基板部Ａを取り囲むように配置されている。

図２において、基板部Ａは、一般的な５層基板のストリップ線路を用いた構造となっている。つまり、図２において、基板部Ａは、接地導体２１−１，２１−２の間に、誘電体層２２−１を介してストリップ導体２４−１〜２４−３が積層してなる。また、接地導体２１−２，２１−３の間に、誘電体層２２−２を介してストリップ導体２３−１〜２３−３が積層してなる。

図３において、基板部Ｂは、基板部Ａの積層数を減少させたストリップ線路を用いた構造となっている。基板部Ｂの接地導体は、基板部Ａの接地導体２１−１，２１−３と同一である。基板部Ａにおけるストリップ導体２３−１〜２３−３，２４−１〜２４−３は、多層基板の作成過程においてが削除される。また、接地導体２１−２は、多層基板の作成過程においてエッチングされ、基板部Ｂにおけるストリップ導体２５となる。これにより、基板部Ｂは、接地導体２１−１，２１−３とストリップ導体２５とから形成されるストリップ線路を備える。

図４は、本発明の第１の実施形態に係る基板部Ａと基板部Ｂとの接合を示す模式図である。多層基板の基板部Ａと基板部Ｂとは、図４に示すように接合されている。ここでは、説明の簡略化のため、基板部Ａのストリップ導体２３−１と基板部Ｂのストリップ導体２５との接合を説明する。

図４において、基板部Ａと基板部Ｂとの接合面には、スルーホール４１が上面から下面に直線的に貫通されて設けられている。スルーホール４１は導電可能な部材を備えており、ストリップ導体２３−１とストリップ導体２５とを電気的に接続する。

また、基板部Ａと基板部Ｂとの接合面において、入射された高周波信号が反射しないように、両基板部におけるストリップ線路の特性インピーダンスを一致させる必要がある。このため、ストリップ導体２３−１の幅は、ストリップ導体２５の幅よりも小さくなっている。

図１の基板部Ｂにおける破線は、基板部Ｂのストリップ導体２５−１〜２５−９を示す。ストリップ導体２５−１を備えるストリップ線路には高周波信号の入力コネクタ１１−１が設けられる。一方、ストリップ導体２５−２〜２５−９を備えるストリップ線路には高周波信号の出力コネクタ１１−２〜１１−９が設けられている。基板部Ｂのストリップ導体２５−１〜２５−９は、スルーホール４１−１〜４１−９により、基板部Ａのストリップ導体（図示せず）と電気的に接続される。

基板部Ａには、ストリップ導体２５−１から入力される高周波信号を分配出力するため、ブランチライン、立体交差する線路及び、線路の層変換を行う線路等の複雑な線路が組まれている（図示せず）。

入力コネクタ１１−１から高周波信号が入力されると、高周波信号は基板部Ｂのストリップ導体２５−１により伝搬され、基板部Ａに入力される。高周波信号は、基板部Ａにおいて、上述した複雑な線路により８つのストリップ線路に分配される。８分配された高周波信号は、基板部Ａにおける８つのストリップ線路のストリップ導体からストリップ導体２５−２〜２５−９へそれぞれ導出される。ストリップ導体２５−２〜２５−９に導出された高周波信号は、各ストリップ線路に設けられる出力コネクタ１１−２〜１１−９から出力される。ここで、ストリップ導体２５−２〜２５−９を備えるストリップ線路は、高周波信号の位相調整のために線路長が調節されている。

以上のように、上記第１の実施形態における多層基板は、基板部Ａと基板部Ｂとにおいて、ストリップ導体と接地導体との間の距離が異なるようになっている。具体的には、複数の信号が複雑に伝搬される基板部Ａのストリップ線路は２層であるのに対し、信号の伝搬が単純な基板部Ｂのストリップ線路は単層となっており、ストリップ導体と接地導体との距離は、基板部Ｂの方が基板部Ａよりも広くなっている。このため、ストリップ線路を伝搬する信号の損失は、基板部Ａよりも基板部Ｂの方が小さくなる。これにより、信号の長距離伝搬が要望されている際には、基板部Ａにおけるストリップ線路ではなく、基板部Ｂにおけるストリップ線路を長距離化することで、信号の減衰を抑制することが可能となる。

したがって、本発明に係る多層基板は、薄型であり、信号の減衰を部分的に抑制することができる。また、基板部Ｂでは伝搬信号の減衰を抑えてストリップ線路の線路長を調整することが可能であるため、ストリップ線路の設計における制限を緩和することができる。さらに、基板部Ｂでは、ストリップ線路の線路長を伝搬信号の減衰を抑えて調整することが可能であるため、信号の位相調整も可能となる。

（第２の実施形態）
図５は、本発明の第２の実施形態に係る多層基板を示す平面図である。また、図６は、本発明の第２の実施形態に係る多層基板における基板部Ｂ’の断面図を示す。

図５において、基板部Ａが中心部に位置し、基板部Ｂ’がその周りを囲むように位置している。基板部Ｂ’はマイクロストリップ線路を用いた構造を採っており、基板部Ｂ’表面にはマイクロストリップ線路におけるストリップ導体６１−１〜６１−９が形成されている。ストリップ導体６１−１〜６１−９は、スルーホール５１−１〜５１−９により基板部Ａのストリップ導体と電気的に接続する。

図６において、基板部Ｂ’は、接地導体２１−１を基板部Ａと共有している。基板部Ａにおけるストリップ導体２３−１〜２３−３，２４−１〜２４−３及び接地導体２１−２は、多層基板の作成過程においてが削除される。また、接地導体２１−３は、多層基板の作成過程においてエッチングされ、基板部Ｂ’におけるストリップ導体６１となる。これにより、基板部Ｂ’は、接地導体２１−１とストリップ導体６１とから形成されるマイクロストリップ線路を備える。なお、誘電体層の総数は、基板部Ａと同一である。

以上のように、基板部Ｂ’がマイクロストリップ線路を用いた構造となる場合であっても、２種類の基板部を用いて多層基板を構成することが可能となる。つまり、基板部Ａと比較し、基板部Ｂ’における信号伝搬の損失を小さくなるため、多層基板は、基板部Ｂ’において部分的に信号の減衰を抑制することが可能である。

したがって、本発明に係る多層基板は、薄型化を実現しつつ、部分的に信号の減衰を抑えることができる。また、基板部Ｂ’では伝搬信号の減衰を抑えてマイクロストリップ線路の線路長を調整することが可能であるため、マイクロストリップ線路の設計における制限を緩和することができる。

（その他の実施形態）
なお、本発明は上記各実施形態に限定されるものではない。例えば、基板部Ａを内側に配置し、基板部Ｂ，Ｂ’を外側に配置した多層基板とした構造について説明したが、多層基板においてその他の配置を取った場合であっても同様に実施可能である。

また、上記各実施例では、基板部Ａと基板部Ｂ又は、基板部Ａと基板部Ｂ’の基板部を備える多層基板について説明したが、備える基板部の種類は２種類に限られず、複数種類の基板部を備える多層基板であっても同様に実施可能である。

さらに、本発明は実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明に係る多層基板の第１の実施形態の平面図。上記第１の実施形態の基板部の断面図。上記第１の実施形態の基板部の断面図。上記第１の実施形態の基板部同士の接合を示す模式図。本発明に係る多層基板の第２の実施形態の平面図。上記第２の実施形態の基板部の断面図。

符号の説明

１１−１…入力コネクタ、１１−２〜１１−９…出力コネクタ、２１−１〜２１−３…接地導体、２２−１，２２−２…誘電体層、２３−１〜２３−３，２４−１〜２４−３，２５，２５−１〜２５−９…ストリップ導体、４１，４１−１〜４１−９，５１−１〜５１−９…スルーホール、６１，６１−１〜６１−９…ストリップ導体、Ａ，Ｂ，Ｂ’…基板部。

Claims

複数の誘電体層を有する多層基板において、
前記多層基板内の互いに異なる層に複数の第１のストリップ線路を備える第１の領域と、
前記複数の第１のストリップ線路と電気的に接続する複数の第２のストリップ線路を、同層内に備える第２の領域と
を具備し、
前記第２の領域において前記第２のストリップ線路を形成するストリップ導体層と接地導体層との距離は、前記第１の領域において第１のストリップ線路を形成するストリップ導体層と接地導体層との距離よりも大きいことを特徴とする多層基板。
前記第１の領域に形成される第１のストリップ線路と、前記第２の領域に形成される第２のストリップ線路とは、特性インピーダンスが互いに一致するように形成されることを特徴とする請求項１記載の多層基板。
複数の誘電体層を有する多層基板において、
前記多層基板内の互いに異なる層に複数のストリップ線路を備える第１の領域と、
前記複数のストリップ線路と電気的に接続する複数のマイクロストリップ線路を備える第２の領域と
を具備し、
前記第２の領域において前記マイクロストリップ線路を形成するマイクロストリップ導体層と接地導体層との距離は、前記第１の領域においてストリップ線路を形成するストリップ導体層と接地導体層との距離よりも大きいことを特徴とする多層基板。
前記第１の領域に形成されるストリップ線路と、前記第２の領域に形成されるマイクロストリップ線路とは、特性インピーダンスが互いに一致するように形成されることを特徴とする請求項３記載の多層基板。