JP2011155586A - 周波回路基板、およびこれを備える周波モジュール - Google Patents

周波回路基板、およびこれを備える周波モジュール Download PDF

Info

Publication number
JP2011155586A
JP2011155586A JP2010016839A JP2010016839A JP2011155586A JP 2011155586 A JP2011155586 A JP 2011155586A JP 2010016839 A JP2010016839 A JP 2010016839A JP 2010016839 A JP2010016839 A JP 2010016839A JP 2011155586 A JP2011155586 A JP 2011155586A
Authority
JP
Japan
Prior art keywords
waveguide
frequency circuit
laminated
frequency
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010016839A
Other languages
English (en)
Inventor
Kazuki Hayata
和樹 早田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010016839A priority Critical patent/JP2011155586A/ja
Publication of JP2011155586A publication Critical patent/JP2011155586A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

【課題】 汎用性の高い周波回路基板、および周波モジュールを提供する。
【解決手段】 本実施形態の周波回路基板１０は、第１の積層型導波路としての積層型導波管線路３０と、第２の積層型導波路としての積層型終端器４０とを内蔵している。この周波回路基板１０は、周波数の高い周波信号の出力および入力の少なくとも一方を行い、積層型導波管線路３０または積層型終端器４０に電磁的に接続される周波回路部品を実装する実装領域２０ａを有する。
【選択図】 図１

Description

本発明は、周波回路基板、およびこれを備える周波モジュールに関する。
ＭＭＩＣ（Monolithic Microwave Integrated Circuit）などの半導体素子を周波回路基板に実装する場合がある。このＭＭＩＣは、多様な使用環境で汎用的に使用するために多機能化とマルチポート化が図られている。
特表２００４−５０３１７２号公報
しかしながら、マルチ化したＭＭＩＣのポートのうち実際に使用するポートは、使用環境で異なる。マルチ化したＭＭＩＣであっても全てポートを使用しない場合も多い。周波回路は、ポートが接続している他の周波回路の影響を受け易いので、使用しないポートがあると不安定化してしまう場合があった。結果、ＭＭＩＣのみの汎用化を図っても、ＭＭＩＣに接続される周波回路基板が専用設計になってしまっていた。
本発明は、このような従来の技術における問題点に鑑みて案出されたものである。本発明の目的は、汎用性の高い周波回路基板、および周波モジュールを提供することにある。
本発明の周波回路基板は、第１の積層型導波路と、該第１の積層型導波路と選択的に用いられる第２の積層型導波路とを内蔵している。この周波回路基板は、周波数の高い周波信号の出力および入力の少なくとも一方を行い、前記第１の積層型導波路または前記第２の積層型導波路に電磁的に接続される周波回路部品を実装する実装領域を有する。
本発明の周波モジュールは、前述の周波回路基板と、該周波回路基板の前記実装領域に実装されており、周波回路を有する周波回路部品と、を備えている。前記周波回路は、前記第１の積層型導波路および前記第２の積層型導波路の少なくとも一方に電磁気的に接続されている。
本発明によれば、汎用性の高い周波回路基板、および周波モジュールを提供することができる。
本発明の周波回路基板の第１の実施形態を模式的に示す平面図である。 図１に示した周波回路基板の要部を拡大した平面図である。 図１に示した周波回路基板の有する積層型導波管線路の概略構成を示す分解斜視図である。 図１に示した周波回路基板の有する積層型導波管線路の概略構成を示す断面図である。 図１に示した周波回路基板の有する積層型終端器の概略構成を示す分解斜視図である。 図１に示した周波回路基板の有する積層型導波管線路の概略構成を示す断面図である。 図５に示した積層型導波管線路の各層の概略構成を示す平面図である。（ａ）は最上層を示しており、（ｂ）は（ａ）の下側の層を示している。 図５に示した積層型導波管線路の各層の概略構成を示す平面図である。（ｃ）は、図７（ｂ）の下側の層を示している。（ｄ）、（ｅ）は、上に記載されている図の下側の層を示している。 本発明の周波回路基板の第２の実施形態を模式的に示す平面図である。 図９に示した周波回路基板の要部を拡大した平面図である。 本発明の周波モジュールの第１の実施形態を模式的に示す平面図である。 図１１に示した周波モジュールの要部を拡大した平面図である。 図１１に示した周波モジュールの結合部を拡大した平面図である。 図１２に示した周波モジュールの変形例を示す平面図である。 本発明の周波モジュールの他の実施形態を模式的に示す平面図である。 図１５に示した周波モジュールの要部を拡大した平面図である。 図１６に示した周波モジュールの変形例を示す平面図である。
以下、本発明の周波回路基板および周波回路モジュールを添付の図面を参照しつつ詳細に説明する。
＜第１の周波回路基板＞
図１，２に示した本発明の周波回路基板の第１の実施形態に係る周波回路基板１０は、基板主体２０と、第１の積層型導波路としての積層型導波管線路３０と、第２の積層型導波路としての積層型終端器４０と、配線導体５０と、を有している。この積層型導波路としては、積層型導波管線路および積層型終端器の他に、例えば導波路の先にアンテナを有する積層型アンテナ線路、および伝播する周波信号を分波する積層型分波器が挙げられる。
基板主体２０は、周波回路基板１０の主体となるものである。この基板主体２０は、積層型導波管線路３０，積層型終端器４０，および配線導体５０を支持している。この基板主体２０は、積層型導波管線路３０，積層型終端器４０，および配線導体５０の各々の一部を内蔵している。この基板主体２０は、複数の誘電体層２１が第１方向Ｄ１，Ｄ２に積層されて構成されている。この基板主体２０の主面には、周波回路部品を実装する実装領域２０ａが設けられている。
図３，４に示した積層型導波管線路３０は、積層体３１と、上側導体層３２と、下側導体層３３と、側壁用貫通導体群３４と、側壁用中間導体層３５と、結合用導体３６とを備えている。この積層型導波管線路３０は、実装領域２０ａに実装される周波回路部品と、他の積層型導波路、他の導波管線路、および他の周波回路とを電磁的に接続する機能を担っている。他の周波回路としては、例えば他種の周波線路と結合に用いる変換器、伝播する周波信号の位相を変える移相器、他の周波信号と混合する混合器、および伝播する周波信号を増幅する増幅器などの種々の受動素子および能動素子が挙げられる。本実施形態の積層型導波管線路３０は、基板主体２０の端面に導出されている。
積層体３１は、複数の誘電体層３１１が第１方向Ｄ１，Ｄ２に積層されて構成されている。本実施形態の積層体３１は、３つの誘電体層３１１が積層されて構成されている。また、本実施形態では、この誘電体層３１１は、基板主体２０の誘電体層２１と一体的に形成されている。
上側導体層３２は、積層型導波管線路３０の上側の管壁として機能している。この上側導体層３２は、積層体３１の上側に設けられている。より具体的には、積層されている誘電体層３１１の第１方向Ｄ１，Ｄ２におけるＤ１方向側の主面に設けられている。
下側導体層３３は、積層型導波管線路３０の下側の管壁として機能している。この下側導体層３３は、積層体３１の下側に設けられている。より具体的には、積層されている誘電体層３１１の第１方向Ｄ１，Ｄ２におけるＤ２方向側の主面に設けられている。
側壁用貫通導体群３４は、積層型導波管線路３０の側壁として機能している。この側壁用貫通導体群３４を構成する個々の貫通導体３４１は、積層体３１の誘電体層３１１に設けられた貫通孔３１１ａに設けられている。この側壁用貫通導体群３４は、積層体３１を第１方向Ｄ１，Ｄ２に貫通している。この側壁用貫通導体群３４は、上側導体層３２と下側導体層３３とに電気的に接続されている。この側壁用貫通導体群３４は、伝播させる周波信号の波長の１／２未満の間隔となるように、当該周波信号の伝播方向に沿って配置されている。この「伝播させる周波信号」とは、上側導体層３２，下側導体層３３，および側壁用貫通導体群３４で囲まれた領域に設けられている積層体３１を伝播する周波信号をいう。
本実施形態の積層型導波管線路３０では、上側導体層３２，下側導体層３３，および側壁用貫通導体群３４が管壁として機能している。この積層型導波管線路３０では、上側導体層３２，下側導体層３３，および側壁用貫通導体群３４で囲まれた領域が、周波信号の導波領域として機能している。また、この積層型導波管線路３０は、周波信号を入力または出力の少なくとも一方を行う導波口の一方が基板主体２０の実装領域２０ａの周囲に伸びている。
側壁用中間導体層３５は、積層型導波管線路３０の側壁の一部として機能している。この側壁用中間導体層３５は、積層されている２つの誘電体層３１１の第１方向Ｄ１，Ｄ２における間の主面に設けられている。この側壁用中間導体層３５は、側壁用貫通導体群３４を構成する個々の貫通導体３４１を電気的に接続している。
結合用導体３６は、基板主体２０の実装領域２０ａに実装される周波回路部品に積層型導波管線路３０を結合するのに寄与している。この結合用導体３６は、結合用導体層３６１と、結合用貫通導体群３６２とを含んでいる。
結合用導体層３６１は、基板主体２０の主面に広がって設けられている。この結合用導体層３６１は、第１方向Ｄ１，Ｄ２に貫通する貫通孔３６１ａを有している、環状部を有する導体として形成されている。この貫通孔３６１ａは、基板主体２０の主面内の１つの方向に長く伸びている矩形状をしている。ここでは、貫通孔３６１ａが長く伸びている当該１つの方向を導波長軸方向とし、貫通孔３６１ａが相対的に短い方向を導波短軸方向としている。本実施形態の結合用導体層３６１では、この貫通孔３６１ａが周波信号を伝達するスロット３６ａとして機能している。本実施形態では、このスロット３６ａを積層型導波管線路３０と周波回路部品とを結合するのに用いている。このスロット３６ａの導波長軸方向における長さは、スロット３６ａが伝達する周波信号の波長の概ね１／２の長さに設定されている。
結合用貫通導体群３６２は、結合用導体層３６１のスロット３６ａを積層型導波管線路３０の導波領域に結合する機能を担っている。この結合用貫通導体群３６２を構成する個々の貫通導体は、基板主体２０の誘電体層２１に設けられた貫通孔２１ａに設けられている。この結合用貫通導体群３６２は、結合用導体層３６１と上側導体層３２とを電気的に接続している。
本実施形態の積層型導波管線路３０では、結合用導体層３６１の第１方向Ｄ１，Ｄ２におけるＤ２方向側において、上側導体層３２を第１方向Ｄ１，Ｄ２に貫通する貫通孔３２ａが設けられている。この貫通孔３２ａは、積層型導波管線路３０の導波領域と結合するスロット３０ａとして機能している。結合用貫通導体群３６２は、上側導体層３２のスロット３０ａおよび結合用導体層３６１のスロット３６ａの周囲に設けられており、この上側導体層３２のスロット３０ａに結合用導体層３６１のスロット３６ａを結合している。
図５〜８に示した積層型終端器４０は、積層体４１と、上側導体層４２と、下側導体層４３と、側壁用貫通導体群４４と、分割用導体層４５と、終端導体壁用貫通導体群４６と、補助貫通導体群４７と、結合用導体４８とを備えている。この積層型終端器４０は、実装領域２０ａに実装される周波回路部品に電磁的に接続し、当該周波回路部品の周波信号を終端する機能を担っている。
本実施形態の積層型終端器４０は、第１方向Ｄ１，Ｄ２において基板主体２０の実装領域２０ａのＤ２方向側に設けられている。このような位置に積層型終端器４０を設けることによって、当該積層型終端器４０を構成している種々の導体を周波回路部品の放熱に寄与させることができる。そのため、本実施形態の周波回路基板１０では、別途に設けられる放熱用の導体をなくしたり、簡素にしたりすることができる。よって、本実施形態の周波回路基板１０は、小型化を図るうえで好適である。
積層体４１は、複数の誘電体層４１１が第１方向Ｄ１，Ｄ２に積層されて構成されている。本実施形態の積層体４１は、３つの誘電体層４１１が積層されて構成されている。また、本実施形態では、この誘電体層４１１は、基板主体２０の誘電体層２１と一体的に形成されている。
上側導体層４２は、積層型終端器４０の上側の管壁として機能している。この上側導体層４２は、積層体４１の上側に設けられている。より具体的には、積層されている誘電体層４１１の第１方向Ｄ１，Ｄ２におけるＤ１方向側の主面に設けられている。
下側導体層４３は、積層型終端器４０の下側の管壁として機能している。この下側導体層４３は、積層体４１の下側に設けられている。より具体的には、積層されている誘電体層４１１の第１方向Ｄ１，Ｄ２におけるＤ２方向側の主面に設けられている。
側壁用貫通導体群４４は、積層型終端器４０の側壁として機能している。この側壁用貫通導体群４４を構成する個々の貫通導体４４１は、積層体４１の誘電体層４１１に設けられた貫通孔４１１ａに設けられている。この側壁用貫通導体群４４は、積層体４１を第１方向Ｄ１，Ｄ２に貫通している。この側壁用貫通導体群４４は、上側導体層４２と下側導体層４３とに電気的に接続されている。この側壁用貫通導体群４４は、伝播させる周波信号の波長の１／２未満の間隔となるように、当該周波信号の伝播方向に沿って配置されている。この「伝播させる周波信号」とは、上側導体層４２，下側導体層４３，および側壁用貫通導体群４４で囲まれた領域に設けられている積層体４１を伝播する周波信号をいう。
本実施形態の側壁用貫通導体群４４は、周波信号の伝播方向において両側に設けられている第１貫通導体群４４１と、第２貫通導体群４４２とを含んでいる。この第１貫通導体群４４１と、第２貫通導体群４４２との間隔は、周波信号が伝播するにつれて狭くなるように設けられている。本実施形態の積層型終端器４０では、このように側壁用貫通導体群４４の間隔を狭くすることによって、伝播する周波信号をさらに減衰させている。
本実施形態の積層型終端器４０では、上側導体層４２，下側導体層４３，および側壁用貫通導体群４４が管壁として機能している。この積層型終端器４０では、上側導体層４２，下側導体層４３，および側壁用貫通導体群４４で囲まれた領域が、周波信号の導波領域として機能している。また、この積層型終端器４０は、周波信号を入力する導波口が基板主体２０の実装領域２０ａの周囲に伸びている。
分割用導体層４５は、積層型終端器４０の導波路４０ａを第１方向Ｄ１，Ｄ２に分割する機能を担っている。この分割用導体層４５は、積層されている２つの誘電体層４１１の第１方向Ｄ１，Ｄ２における間の主面に設けられている。本実施形態では、積層型終端器４０に２つの分割用導体層４５が設けられており、導波路４０ａを第１方向Ｄ１，Ｄ２に３分割している。３分割された導波路４０ａは、第１減衰導波路４０ｂ，第２減衰導波路４０ｃ，および第３減衰導波路４０ｄとされる。この分割用導体層４５は、側壁用貫通導体群４４を構成する個々の貫通導体４４１を電気的に接続している。
終端導体壁用貫通導体群４６は、積層型終端器４０の終端導体壁として機能している。この終端導体壁用貫通導体群４６を構成する個々の貫通導体４６１は、積層体４１の誘電体層４１１に設けられた貫通孔４１１ａに設けられている。この終端導体壁用貫通導体群４６は、第１〜３減衰導波路４０ｂ，４０ｃ，４０ｄの各々の端部に設けられている。この終端導体壁用貫通導体群４６は、上側導体層４２と下側導体層４３とに電気的に接続されている。この終端導体壁用貫通導体群４６は、伝播させる周波信号の波長の１／２未満の間隔となるように、当該周波信号の伝播方向と直行する方向に沿って配置されている。この積層型終端器４０は、終端器として機能する終端導体壁用貫通導体群４６が内部に構成されているので、小型の終端器を得ることができる。
本実施形態の積層型終端器４０では、第１〜３減衰導波路４０ｂ，４０ｃ，４０ｄの各々で終端導体壁用貫通導体群４６が異なる位置に設けられている。このように本実施形態の積層型終端器４０では、終端導体壁用貫通導体群４６を異なる位置に設けて、第１〜３減衰導波路４０ｂ，４０ｃ，４０ｄの各々の長さを異ならせている。本実施形態では、第１減衰導波路４０ｂ、第２減衰導波路４０ｃ、第３減衰導波路４０ｄの順で導波路が長くなるように構成されている。第１減衰導波路４０ｂと第２減衰導波路４０ｃとの導波路の長さの差、および第２減衰導波路４０ｃと第３減衰導波路４０ｄとの導波路の長さの差は、導波路４０ａを伝播する周波信号の波長の１／６の長さになるように構成されている。このように構成することで、導波路４０ａを往復した周波信号の位相ズレを０°、１２０°、および２４０°とすることができる。このようにして導波路４０ａを往復した周波信号の位相を異ならせることで、第１〜３減衰導波路４０ｂ，４０ｃ，４０ｄを往復した周波信号が再合成する際に、相殺現象を生じさせることができる。これによって、特定の周波数における反射波を非常に小さくすることができる。
補助貫通導体群４７は、周波信号が外部に漏洩するのを低減する機能を有している。この補助貫通導体群４７は、終端導体壁用貫通導体群４６の周囲に設けられている。また、この補助貫通導体群４７は、側壁用貫通導体群４４の周囲に設けられている。つまり、この補助貫通導体群４７は、他の貫通導体の周囲に設けられている。
結合用導体４８は、基板主体２０の実装領域２０ａに実装される周波回路部品に積層型終端器４０を結合するのに寄与している。この結合用導体４８は、結合用導体層４８１と、結合用貫通導体群４８２とを含んでいる。
結合用導体層４８１は、基板主体２０の主面に広がって設けられている。この結合用導体層４８１は、第１方向Ｄ１，Ｄ２に貫通する貫通孔４８１ａを有している、環状部を有する導体として形成されている。この貫通孔４８１ａは、基板主体２０の主面内の１つの方向に長く伸びている矩形状をしている。ここでは、貫通孔４８１ａが長く伸びている当該１つの方向を終端長軸方向とし、貫通孔４８１ａが相対的に短い方向を終端短軸方向としている。本実施形態の結合用導体層４８１では、この貫通孔４８１ａが周波信号を伝達するスロット４８ａとして機能している。本実施形態では、このスロット４８ａを積層型終端器４０と周波回路部品とを結合するのに用いている。このスロット４８ａの終端長軸方向における長さは、スロット４８ａが伝達する周波信号の波長の概ね１／２の長さに設定されている。
結合用貫通導体群４８２は、結合用導体層４８１のスロット４８ａを積層型終端器４０の導波領域に結合する機能を担っている。この結合用貫通導体群４８２を構成する個々の貫通導体は、基板主体２０の誘電体層２１に設けられた貫通孔２１ａに設けられている。この結合用貫通導体群４８２は、結合用導体層４８１と上側導体層４２とを電気的に接続している。
本実施形態の積層型終端器４０では、結合用導体層４８１の第１方向Ｄ１，Ｄ２におけるＤ２方向側において、上側導体層４２を第１方向Ｄ１，Ｄ２に貫通する貫通孔４２ａが設けられている。この貫通孔４２ａは、積層型終端器４０の導波領域と結合するスロット４０ａとして機能している。結合用貫通導体群４８２は、上側導体層４２のスロット４０ａおよび結合用導体層４８１のスロット４８ａの周囲に設けられており、この上側導体層４２のスロット４０ａに結合用導体層４８１のスロット４８ａを結合している。
本実施形態の周波回路基板１０では、積層型導波管線路３０の結合用導体層３６１のスロット３６ａと、積層型終端器４０の結合用導体層４８１のスロット４８ａが隣り合って設けられている。そのため、この周波回路基板１０では、周波回路部品に使用しないポートが設けられていたとしても良好に終端することができ、かかるポートを使用する場合でも同じ構成の基板を用いて良好に伝送することができる。
また、本実施形態の周波回路基板１０では、平面視において、スロット３６ａの導波長軸方向と、スロット４８ａの終端長軸方向とが互いに平行に設けられていない。ここで「平面視」とは、第１方向Ｄ１，Ｄ２におけるＤ２方向視をいう。この周波回路基板１０では、スロット３６ａの導波短軸方向に沿った仮想線Ｌ３０と、スロット４８ａの終端短軸方向に沿った仮想線Ｌ４０との間隔が実装領域２０ａに近づくにつれて狭くなるように設けられている。そのため、この周波回路基板１０では、結合させるポートの平面視における上方を、周波回路部品との結合に用いる導体を跨がせることができる。したがって、この周波回路基板１０では、積層型導波管線路３０および積層型終端器４０を選択的に使用する場合でも、周波回路部品に対して良好に結合させることができる。
配線導体５０は、周波回路基板１０に実装される電気素子と、外部回路との間で電気信号を伝送する機能を担っている。この配線導体５０は、複数設けられており、一部が電源配線として機能し、一部が基準電位配線として機能し、一部が制御配線として機能している。この電源配線とは、電気素子の駆動に必要な電源を供給する配線をいう。また、この基準電位配線とは、電気素子の駆動の際に、基準電位となる電位を示す配線をいう。この電位配線は、例えば電気素子を含めた周波回路システムの共通電位に電気的に接続されている。また、制御配線とは、電気素子の駆動を制御する制御信号を伝送する配線をいう。本実施形態の配線導体５０は、一端が基板主体２０の実装領域２０ａの周囲に設けられている。
上述の基板主体２０の誘電体層２１、積層型導波管線路３０の誘電体層３１１、および積層型終端器４０の誘電体層４１１としては、例えばガラスエポキシ等の樹脂材料、誘電体セラミックスなどが挙げられる。積層型導波管線路３０の誘電体層３１１および積層型終端器４０の誘電体層４１１であっても、周波信号の伝送を妨げない特性を有するものであれば特に限定するものではない。このような特性を有する材料としては、比誘電率が例えば２〜２０程度のものがあげられる。
上述の積層型導波管線路３０における上側導体層３２、下側導体層３３、側壁用中間導体層３５、および結合用導体層３６１、ならびに積層型終端器４０における上側導体層４２、下側導体層４３、分割用導体層４５、および結合用導体層４８１としては、例えば良導電性の金属材料、樹脂材料に導電材を添加して良導電性としたものが挙げられる。これらの導体層の厚みとしては、例えば３〜５０〔μｍ〕程度の範囲の厚みが挙げられる。
上述の積層型導波管線路３０における側壁用貫通導体群３４および結合用貫通導体群３６２、ならびに積層型終端器４０における側壁用貫通導体群４４、補助貫通導体群４７、および結合用貫通導体群４８２としては、例えば貫通孔に導電体を充填して設けた導電性ビア、貫通孔の内周面に導体を設けた導電性スルーホールが挙げられる。この導電性ビアおよび導電性スルーホールの直径としては、例えば０．０５〜０．５〔ｍｍ〕程度の範囲の厚みが挙げられる。
本実施形態の周波回路基板１０は、第１の積層型導波路としての積層型導波管線路３０と、第２の積層型導波路としての積層型終端器４０とを内蔵している。この周波回路基板１０は、周波数の高い周波信号の出力および入力の少なくとも一方を行い、積層型導波管線路３０または積層型終端器４０に接続される周波回路部品を実装する実装領域２０ａを有する。そのため、この周波回路基板１０では、周波回路部品のポートを選択的に結合させることができ、汎用性が高い。
本実施形態の周波回路基板１０は、積層型終端器４０が設けられている。そのため、この周波回路基板１０では、周波回路部品に使用しないポートが設けられていたとしても良好に終端することができ、かかるポートを使用する場合でも同じ構成の基板を用いて良好に伝送することもでき、汎用性が高い。
本実施形態の周波回路基板１０は、第１の積層型導波路として積層型導波管線路３０を採用している。この積層型導波管線路３０は、周波信号を接続する接続線路として機能しているので、接続先を用途に応じて種々に選択することができる。よって、本実施形態の周波回路基板１０は、汎用性をより高めることができる。
本実施形態の周波回路基板１０は、第２の積層型導波路として積層型終端器４０を採用している。この積層型終端器４０は、実装領域２０ａに実装される周波回路部品の周波回路を終端することができるので、周波回路部品に使用しないポートがあっても当該周波回路部品の周波回路を安定化することができる。よって、本実施形態の周波回路基板１０では、実装する周波回路部品として種々の素子を選択することができ、汎用性を高めることができる。
＜第２の周波回路基板＞
図９，１０に示した本発明の周波回路基板の第１の実施形態に係る周波回路基板１０Ａは、積層型導波管線路３０および積層型終端器４０の配置において周波回路基板１０と異なっている。なお、本実施形態においては、第１の実施形態の周波回路基板１０と異なる点のみについて説明する。また、周波回路基板１０と同様の構成要素については、同一の参照符号を用いて重複する説明を省略する。
周波回路基板１０Ａは、２つの積層型導波管線路３０を有している。本実施形態の周波回路基板１０Ａでは、２つの積層型導波管線路３０のスロット３６ａと、積層型終端器４０のスロット４８ａが並んで設けられている。この積層型終端器４０のスロット４８ａは、平面視において、２つの積層型導波管線路３０のスロット３６ａの間に設けられている。そのため、この周波回路基板１０Ａでは、２つのポートが並べて設けられている周波回路部品を実装する場合であっても、かかる２つのポートを使用したり、かかる２つのポートのうち一方のみを使用して、他方を終端させたりすることが同じ構成の基板を用いてできる。したがって、この周波回路基板１０Ａでは、設ける積層型終端器４０の数を抑えて、汎用化を図ることができる。また、この周波回路基板１０Ａでは、設ける積層型終端器４０の数を抑えられるので、小型化を図ることもできる。
本実施形態の周波回路基板１０Ａでは、平面視において、スロット３６ａの導波長軸方向と、スロット４８ａの終端長軸方向とが互いに平行に設けられていない。また、この周波回路基板１０Ａでは、２つのスロット３６ａの導波長軸方向も互いに平行に設けられていない。この周波回路基板１０Ａでは、スロット３６ａの導波短軸方向に沿った仮想線Ｌ３０と、スロット４８ａの終端短軸方向に沿った仮想線Ｌ４０との間隔が実装領域２０ａに近づくにつれて狭くなるように設けられている。また、この周波回路基板１０Ａでは、２つのスロット３６ａの導波短軸方向に沿った仮想線Ｌ３０の間隔が実装領域２０ａに近づくにつれて狭くなるように設けられている。そのため、この周波回路基板１０Ａでは、結合させるポートの平面視における上方を、周波回路部品との結合に用いる導体を跨がせることができる。したがって、この周波回路基板１０Ａでは、積層型導波管線路３０および積層型終端器４０を選択的に使用する場合でも、周波回路部品に対して良好に結合させることができる。
＜周波モジュール＞
図１１〜１３に示した本実施形態に係る周波モジュール６０は、周波回路基板１０と、周波回路部品７０と、導線８０と、保護部材９０とを備えている。本実施形態の周波モジュール６０では、第１の実施形態で示した周波回路基板１０を採用している。
周波回路部品７０は、周波信号を介して伝達が行われている周波回路を含んで構成されているものである。この周波回路部品７０は、周波回路基板１０の実装領域２０ａの上に実装されている。本実施形態の周波回路部品７０は、周波信号端子７１、および２つの基準電位端子７２を備えている。
この周波信号端子７１は、周波信号の入力および出力の少なくとも一方に用いるものである。つまり、この周波信号端子７１は、周波信号の入力に用いるものであっても、周波信号の出力に用いるものであっても、周波信号の入出力兼用で用いるものであってもよい。また、この周波信号端子７１は、周波回路部品７０が内蔵している周波回路に電気的に接続されている。本実施形態の周波信号端子７１は、周波回路部品７０の上面に設けられている。
この基準電位端子７２は、周波回路部品７０の基準電位点に電気的に接続されているものである。この基準電位端子７２は、周波信号端子７１と絶縁された状態で、当該周波信号端子７１に隣り合って設けられている。本実施形態の基準電位端子７２は、２つが離間して設けられている。周波信号端子７１は、当該２つの基準電位端子７２の間に設けられている。
導線８０は、周波回路基板１０と、周波回路部品７０とを電磁的に接続している。この導線８０には、第１の導線８１、第２の導線８２，８３、および第４の導線８４が含まれている。導線８０としては、例えば金，アルミニウムなどの金属材料が挙げられる。この導線８０としては、例えば０．０１［ｍｍ］〜０．０５［ｍｍ］程度の太さが採用される。導線８０は、例えばワイヤボンダを用いて容易に形成することができる。ここで「導線」とは、線状もしくは帯状の導体のことであり、例えばリボンワイヤのようなものも含むものである。「電磁気的に接続」するとは、電磁波を介して周波信号が導通するようにすることである。また、第１の導線８１、第２の導線８２，８３、および第４の導線８４は、周囲を樹脂材料などで被覆されていても良い。
第１の導線８１は、周波回路基板１０と周波信号端子７１とを電磁的に接続している。本実施形態の第１の導線８１は、周波回路基板１０と周波信号端子７１とを電気的に直接接続している。より詳しくは、この第１の導線８１は、積層型導波管線路３０のスロット３６ａと、周波信号端子７１とを接続している。なお、本実施形態の周波モジュール６０では、周波信号端子７１をスロット３６ａに接続しているが、図１４に示したように、かかる周波信号端子７１を積層型終端器４０のスロット４８ａに接続してもよい。このことは、本発明の要旨を鑑みて当然のことである。
この第１の導線８１は、一方の端部が周波信号端子７１に接続されている。この第１の導線８１は、他方の端部が、周波回路部品７０から視て、スロット３６ａの向こう側に位置している結合用導体層３６１に接続されており、スロット３６ａを跨ぐように設けられている。つまり、第１の導線８１は、平面視した際に、スロット３６ａの上方を横断するように設けられている。ここで「上方」とは、スロット３６ａの重心における法線方向をいう。また、「スロットの上方を横断する」とは、第１の導線８１がスロット３６ａと離間して設けられており、平面視したときに、第１の導線８１がスロット３６ａと交差していることをいう。
また、第１の導線８１は、先端が結合用導体層３６１に接触している。そこで、この第１の導線８１は、先端をショート端と見なすことができるので、長さを信号波長の１／２の長さの整数倍程度が好ましい。
さらに、第１の導線８１は、平面視したときに、導波長軸方向におけるスロット３６ａの中央で、当該スロット３６ａと交わるように設けられている。本実施形態の第１の導線８１は、平面視したときに、導波長軸方向と直交している。なお、この第１の導線８１は、導波長軸方向と直交していなくともよく、スロット３６ａが長く延びている方向に対して傾いて設けられている場合でも電磁気的に結合することができる。第１の導線８１は、延びている方向を導波長軸方向と直交に近づけることによって、スロット３６ａの導波短軸方向に平行な電界成分が増大させることができる。このスロット３６ａは、導波短軸方向に平行な電界成分を大きくさせることによって、より良好に電磁気的に結合させることができる。
本実施形態の周波回路基板１０は、スロット３６ａの導波短軸方向に沿った仮想線Ｌ３０と、スロット４８ａの終端短軸方向に沿った仮想線Ｌ４０との間隔が実装領域２０ａに近づくにつれて狭くなるように設けられている。そのため、この周波モジュール６０では、周波信号端子７１と積層型導波管線路３０のスロット３６ａとを結合させても、周波信号端子７１と積層型終端器４０のスロット４８ａとを結合させても、かかるスロットの短軸方向に平行な電界成分を大きくすることができる。したがって、この周波モジュール６０では、積層型導波管線路３０および積層型終端器４０を選択的に使用する場合でも、周波回路部品に対して良好に結合させることができる。
第２の導線８２，８３は、結合用導体層３６１と基準電位端子７２とを電磁的に接続している。本実施形態の第２の導線８２，８３は、結合用導体層３６１と基準電位端子７２とを電気的に直接接続している。より詳しくは、この第２の導線８２，８３は、一方の端部が基準電位端子７２に接続されており、他方の端部が、周波回路部品７０から視て、スロット３６ａの手前側に位置している結合用導体層３６１に接続されている。この第２の導線８２，８３の他方端８２ａ，８３ａは、スロット３６ａを平面視したときに、第１の導線８１の他方端８１ａと結ぶ線分Ｈ１２，Ｈ１３がスロット３６ａを横断するように設けられている。
また、この第２の導線８２，８３は、第１の導線８１に沿って延びるように設けられている。なお、このようにして２本の第２の導線８２，８３を第１の導線に沿って設けることによって、第１の導線８１との結合を強めることができ、電磁波が漏れるのを低減することができる。
第４の導線８４は、周波回路部品７０と、配線導体５０とを電気的に接続している。
保護部材９０は、周波回路基板１０の積層型導波管線路３０のスロット３６ａおよび積層型終端器４０のスロット４８ａと、周波回路部品７０，および導線８０に跨って設けられている。この保護部材９０は、当該スロット３６ａ，４８ａと、周波回路部品７０と、導線８０とを保護している。ここで「保護」とは、機械的な保護をいい、例えば導線８０の外力による断線などを低減している。なお、この保護部材９０は、スロット３６ａ，４８ａと、周波回路部品７０と、導線８０とを可視化するべく、図面において点線で示している。この保護部材９０は、スロット３６ａ，４８ａと、周波回路部品７０と、導線８０とを封止するものではなく、例えば側面の一部を有していなかったり、上面に貫通孔が設けられていたり、複数の支柱で天板を支持しているものであったりしてもよい。
本実施形態の周波モジュール６０では、周波回路基板１０と、該周波回路基板１０の実装領域２０ａに実装されており、周波回路を有する周波回路部品７０と、を備えている。この周波回路は、積層型導波管線路３０および積層型終端器４０の一方である積層型導波管線路３０に電磁気的に接続されている。そのため、この周波モジュール６０では、使用環境に応じて使用する積層型導波路を選択して使用することができ、汎用性が高い。
＜変形例＞
本発明は前述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良が可能である。
本実施形態の周波回路基板１０では、第１の積層型導波路として積層型導波管線路３０を、第２の積層型導波路として積層型終端器４０を採用しているが、他の積層型導波路を採用してもよい。この積層型導波路としては、積層型導波管線路、積層型終端器、積層型アンテナ線路、および積層型分波器が挙げられる。また、積層型導波路として積層型導波管線路を採用した場合は、当該積層型導波管線路を種々の他の積層型導波路、他の導波管線路、および他の周波回路に接続することができる。
本実施形態の積層型終端器４０は、平面視した際に、反時計回りの渦巻き状に延びているが、時計回りに渦巻かれていてもよい。また、直線状であってもよい。なお、渦巻き状に設けることで、小型化を図るとともに、終端導電壁で反射した際の散乱波を閉じ込めるうえで好適である。
本実施形態の積層型終端器４０は、渦巻きの外側から周波信号を導入しているが、渦巻きの中央部から導入して、外側に伝播させるように構成してもよい。周波信号を中央部から導入するには、中央部にスリットを設けて、当該スリットと結合させることで導入することができる。
本実施形態の積層型終端器４０は、２つの分割用導体層４５を有して、導波路４０ａを３つに分割している。導波路４０ａを２つに分割しても、４つ以上に分割してもよい。なお、導波路４０ａを２つに分割した場合は、分割した２つの導波路を往復する周波信号が打ち消し合うように１８０°位相を異ならせるように構成するのが好ましい。また、導波路４０ａを４つ以上に分割した場合は、分割した導波路を往復する周波信号が打ち消し合うように構成することが好ましい。なお、全ての波が再結合した際に打ち消し合うように構成するのは勿論のこと、周波信号を複数の組に分けて打ち消し合わせてもよい。例えば、導波路４０ａを５つに分割した場合は、２つの周波信号の組と、３つの周波信号の組とに分けて、前者の組の周波信号の位相を１８０°異ならせて、後者の組の周波信号の位相を１２０°ずつ異ならせてもよい。このように複数の組に分けて打ち消し合わせることで、位相差の調節を簡素にすることができる。
本実施形態では、第１の導線８１がスロット３６ａを跨いで、当該スロット３６ａの中央部に接続されているが、第１の導線８１はスロット３６ａの中央部以外の部位に接続されていてもよい。
本実施形態の第２の導線は、８２，８３として２本設けられているが、１本であってもまた３本以上であってもよい。
１０・・・周波回路基板
２０・・・基板主体
２０ａ・・・実装領域
２１・・・誘電体層
２１ａ・・・貫通孔
３０・・・積層型導波管線路（第１の積層型導波路）
３０ａ・・・導波路
３１・・・積層体
３１１・・・誘電体層
３１１ａ・・・貫通孔
３２・・・上側導体層
３２ａ・・・貫通孔
３３・・・下側導体層
３４・・・側壁用貫通導体群
３４１・・・貫通導体
３５・・・側壁用中間導体層
３６・・・結合用導体
３６ａ・・・スロット
３６１・・・結合用導体層
３６１ａ・・・貫通孔
３６２・・・結合用貫通導体群
４０・・・積層型終端器（第２の積層型導波路）
４０ａ・・・導波路
４０ｂ・・・第１減衰導波路
４０ｃ・・・第２減衰導波路
４０ｄ・・・第３減衰導波路
４１・・・積層体
４１１・・・誘電体層
４１１ａ・・・貫通孔
４２・・・上側導体層
４２ａ・・・貫通孔
４３・・・下側導体層
４４・・・側壁用貫通導体群
４４１・・・貫通導体
４５・・・分割用導体層
４６・・・終端導体壁用貫通導体群
４７・・・補助貫通導体群
４８・・・結合用導体
４８ａ・・・スロット
４８１・・・結合用導体層
４８１ａ・・・貫通孔
４８２・・・結合用貫通導体群
５０・・・配線導体
６０・・・周波モジュール
７０・・・周波回路部品
７１・・・周波信号端子
７２・・・基準電位端子
８０・・・導線
８１・・・第１の導線
８１ａ・・・第１の導線４１の他方端
８２，８３・・・第２の導線
８２ａ，８３ａ・・・第２の導線の他方端
９０・・・保護部材
Ｌ３０，Ｌ４０・・・仮想線
Ｈ１２，Ｈ１３・・・線分

Claims (8)

  1. 第１の積層型導波路と、該第１の積層型導波路と選択的に用いられる第２の積層型導波路とを内蔵しており、
    周波数の高い周波信号の出力および入力の少なくとも一方を行い、前記第１の積層型導波路または前記第２の積層型導波路に電磁的に接続される周波回路部品を実装する実装領域を有する、周波回路基板。
  2. 前記第１の積層型導波路の導波口と、前記第２の積層型導波路の導波口とは、隣り合って設けられている、請求項１に記載の周波回路基板。
  3. 前記第１の積層型導波路の導波口および前記第２の積層型導波路の導波口は、スロットとして設けられており、
    前記第１の積層型導波路のスロットおよび前記第２の積層型導波路のスロットは、前記実装領域に近づくにつれて、当該スロットの短軸方向に沿った仮想線の間隔が狭くなるように設けられている、請求項２に記載の周波回路基板。
  4. 前記第１の積層型導波路は、２つ設けられており、
    前記第２の積層型導波路の導波口は、前記２つの第１の積層型導波路の導波口の間に設けられている、請求項１から３のいずれかに記載の周波回路基板。
  5. 前記第１の積層型導波路の導波口および前記第２の積層型導波路の導波口は、スロットとして設けられており、
    前記２つの第１の積層型導波路のスロットは、前記実装領域に近づくにつれて、当該スロットの短軸方向に沿った仮想線の間隔が狭くなるように設けられている、請求項４に記載の周波回路基板。
  6. 前記第１の積層型導波路は、積層型導波管線路であり、
    前記第２の積層型導波路は、積層型終端器である、請求項１から５のいずれかに記載の周波回路基板。
  7. 前記積層型終端器は、前記実装領域の下に一部が設けられている、請求項６に記載の周波回路基板。
  8. 請求項１から７のいずれかに記載の周波回路基板と、
    該周波回路基板の前記実装領域に実装されており、周波回路を有する周波回路部品と、を備えており、
    前記周波回路は、前記第１の積層型導波路および前記第２の積層型導波路の少なくとも一方に電磁的に接続されている、周波モジュール。
JP2010016839A 2010-01-28 2010-01-28 周波回路基板、およびこれを備える周波モジュール Pending JP2011155586A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010016839A JP2011155586A (ja) 2010-01-28 2010-01-28 周波回路基板、およびこれを備える周波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010016839A JP2011155586A (ja) 2010-01-28 2010-01-28 周波回路基板、およびこれを備える周波モジュール

Publications (1)

Publication Number Publication Date
JP2011155586A true JP2011155586A (ja) 2011-08-11

Family

ID=44541201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010016839A Pending JP2011155586A (ja) 2010-01-28 2010-01-28 周波回路基板、およびこれを備える周波モジュール

Country Status (1)

Country Link
JP (1) JP2011155586A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016144139A (ja) * 2015-02-04 2016-08-08 富士通株式会社 積層型導波路、無線通信モジュール、及び、無線通信システム
WO2017188317A1 (en) * 2016-04-28 2017-11-02 Nidec Elesys Corporation Mounting substrate, waveguide module, integrated circuit-mounted substrate, microwave module
CN108155449A (zh) * 2016-12-06 2018-06-12 日本电产株式会社 波导装置模块以及微波模块

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016144139A (ja) * 2015-02-04 2016-08-08 富士通株式会社 積層型導波路、無線通信モジュール、及び、無線通信システム
WO2017188317A1 (en) * 2016-04-28 2017-11-02 Nidec Elesys Corporation Mounting substrate, waveguide module, integrated circuit-mounted substrate, microwave module
CN107454733A (zh) * 2016-04-28 2017-12-08 日本电产艾莱希斯株式会社 装配基板、波导模块、集成电路装配基板、微波模块
US10727561B2 (en) 2016-04-28 2020-07-28 Nidec Corporation Mounting substrate, waveguide module, integrated circuit-mounted substrate, microwave module
CN108155449A (zh) * 2016-12-06 2018-06-12 日本电产株式会社 波导装置模块以及微波模块
WO2018105513A1 (en) * 2016-12-06 2018-06-14 Nidec Corporation Waveguide device module and microwave module

Similar Documents

Publication Publication Date Title
US7471175B2 (en) Planar mixed-signal circuit board
JP5047362B2 (ja) 高周波モジュール
JP5725031B2 (ja) 構造体及び配線基板
WO2009123233A1 (ja) 高周波モジュールおよびその製造方法ならびに該高周波モジュールを備えた送信器、受信器、送受信器およびレーダ装置
US20170084975A1 (en) Transmission line
WO2019189622A1 (ja) 多層伝送線路
JP5616927B2 (ja) ホーンアンテナ一体型ｍｍｉｃパッケージ及びアレーアンテナ
JP2011155586A (ja) 周波回路基板、およびこれを備える周波モジュール
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP2009212400A (ja) 高周波パッケージ
US8847698B2 (en) High-speed feedthrough having a stair-like shape transmission line formed through a multi-layer substrate
JP5789701B1 (ja) 伝送モード変換装置
JP2013239511A (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
JP5964785B2 (ja) 高周波伝送線路
JP2014154593A (ja) 高周波パッケージ
JP2012178815A (ja) 高周波モジュール
JP2017050429A (ja) 信号配線基板
WO2016098340A1 (ja) 半導体チップおよび導波管変換システム
JP6013280B2 (ja) 高周波伝送線路
WO2023084629A1 (ja) 実装構造
JP6734750B2 (ja) 高周波パッケージ
JP5645390B2 (ja) 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール
JP5750885B2 (ja) 高周波回路
JP5049841B2 (ja) 多層基板
JP2022101846A (ja) セラミックパッケージ