JP2022101846A - セラミックパッケージ - Google Patents

Abstract

【課題】一対の信号路間のスキューを低減するセラミックパッケージを提供する。【解決手段】セラミックパッケージは、積層方向にそれぞれ配線層として第１層と、第２層と、第３層とが順に積層された多層基板を含む。第２層は、配列された第１端子３１及び第２端子３２と、配列された第３端子３３及び第４端子３４と、を備える。第１層は、第１端が第１接続配線５１を介して第１端子に接続され、第２端が第２接続配線５２を介して第３端子に接続される第１配線４１を備える。第３層は、第３端が第３接続配線５３を介して第２端子に接続され、第４端が第４接続配線５４を介して第４端子に接続され、積層方向から見て第１配線の形状と重なり合う形状を有し、第１配線の電気長と等しい電気長を有する第２配線４２を備える。第１接続配線の電気長は、第３接続配線の電気長と等しく、第２接続配線の電気長は、第４接続配線の電気長と等しい。【選択図】図７

Description

本開示は、セラミックパッケージに関する。

従来、Ｓ層、Ｒ層、Ｑ層、Ｐ層を底面から順にｚ軸方向へ積層したキャリアにおいて、Ｐ層とＱ層との間に形成された線路と、Ｒ層とＳ層との間に形成された線路とが、ｚ軸方向から見ると、重複する部分を有する、キャリアが知られている（例えば、特許文献１参照）。このキャリアでは、ｚ軸方向に並んだ２つの高周波端子が、それらの一対の線路を介して、Ｑ層とＲ層との間の同一平面上に形成された２本の出力線路に接続されている。

また、線路の曲線部を含む差動マイクロストリップ線路において、線路長の差によって生じる差動２線間のスキューを抑制する技術が知られている（例えば、特許文献２参照）。さらに、複数の信号導体による複数の伝送線路が形成された多層基板において、各伝送線路の配線部のインピーダンスを揃える技術が知られている（例えば、特許文献３参照）。

特開２００３－１９７９２９号公報 特開２００４－３０４２３３号公報 国際公開第２０１８／０２５６９７号

配列された第１端子及び第２端子と、配列された第３端子及び第４端子とを同一層に備えるセラミックパッケージにおいて、各端子の位置関係によっては、第１端子と第３端子とを結ぶ第１線路と、第２端子と第４端子とを結ぶ第２線路とに、曲がり部分が生ずる。

しかしながら、それらの第１線路及び第２線路を同一平面内で曲げると、曲がり部分において内側の線路長と外側の線路長との間に差が生じる。そのため、第１端子と第３端子との間を伝送する信号と第２端子と第４端子との間を伝送する信号との間にスキューが発生してしまう。

本開示は、一対の信号路間のスキューを低減可能なセラミックパッケージを提供する。

本開示は、
積層方向にそれぞれ配線層として第１層と、第２層と、第３層とが順に積層された多層基板を含み、
前記第２層は、配列された第１端子及び第２端子と、配列された第３端子及び第４端子と、を備え、
前記第１層は、第１端と第２端とを有する第１配線であって、前記第１端が第１接続配線を介して前記第１端子に接続され、前記第２端が第２接続配線を介して前記第３端子に接続される前記第１配線を備え、
前記第３層は、第３端と第４端とを有する第２配線であって、前記第３端が第３接続配線を介して前記第２端子に接続され、前記第４端が第４接続配線を介して前記第４端子に接続され、前記積層方向から見て前記第１配線の形状と重なり合う形状を有し、前記第１配線の電気長と等しい電気長を有する前記第２配線を備え、
前記第１接続配線の電気長は、前記第３接続配線の電気長と等しく、
前記第２接続配線の電気長は、前記第４接続配線の電気長と等しい、
セラミックパッケージを提供する。

本開示によれば、一対の信号路間のスキューを低減可能なセラミックパッケージを提供できる。

図１は、一実施形態におけるセラミックパッケージの周壁の一辺に相当する一つの側壁の断面図である。 図２は、一実施形態におけるセラミックパッケージの配線層Ｌ１の平面図である。 図３は、一実施形態におけるセラミックパッケージの配線層Ｌ２の平面図である。 図４は、一実施形態におけるセラミックパッケージの配線層Ｌ３の平面図である。 図５は、一実施形態におけるセラミックパッケージの配線層Ｌ４の平面図である。 図６は、一実施形態におけるセラミックパッケージの配線層Ｌ５の平面図である。 図７は、一実施形態におけるセラミックパッケージの配線層Ｌ２，Ｌ３，Ｌ４の透過平面図である。 図８は、一実施形態におけるセラミックパッケージの配線層Ｌ３（変形例）の平面図である。

［本開示の実施形態の説明］
最初に本開示の実施形態を列記して説明する。

本開示の一実施形態におけるセラミックパッケージは、積層方向にそれぞれ配線層として第１層と、第２層と、第３層とが順に積層された多層基板を含む。前記第２層は、配列された第１端子及び第２端子と、配列された第３端子及び第４端子と、を備える。前記第１層は、第１端と第２端とを有する第１配線を備える。前記第１端が第１接続配線を介して前記第１端子に接続され、前記第２端が第２接続配線を介して前記第３端子に接続される。前記第３層は、第３端と第４端とを有する第２配線を備える。前記第３端が第３接続配線を介して前記第２端子に接続され、前記第４端が第４接続配線を介して前記第４端子に接続される。前記第２配線は、前記積層方向から見て前記第１配線の形状と重なり合う形状を有し、前記第１配線の電気長と等しい電気長を有する。前記第１接続配線の電気長は、前記第３接続配線の電気長と等しく、前記第２接続配線の電気長は、前記第４接続配線の電気長と等しい。

上記の一実施形態におけるセラミックパッケージによれば、前記第１端子から、前記第１接続配線、前記第１配線及び前記第２接続配線を経て、前記第３端子に至るまでの第１信号路が形成される。また、前記第２端子から、前記第３接続配線、前記第２配線及び前記第４接続配線を経て、前記第４端子に至るまでの第２信号路が形成される。前記第２配線は、前記積層方向から見て前記第１配線の形状と重なり合う形状を有する。前記第１配線の電気長は、前記第２配線の電気長と等しく、前記第１接続配線の電気長は、前記第３接続配線の電気長と等しく、前記第２接続配線の電気長は、前記第４接続配線の電気長と等しい。よって、前記第１信号路の電気長は、前記第２信号路の電気長と略等しくなるので、前記第１信号路と前記第２信号路との電気長の差により生ずるスキューを低減できる。さらに、前記第２配線は、前記積層方向から見て前記第１配線の形状と重なり合う形状を有することにより、前記第１配線と前記第２配線との対称性は確保されるので、前記第１配線を通る信号と前記第２配線を通る信号との間の位相差は、抑制される。したがって、前記第１信号路と前記第２信号路との間のスキューを低減できる。

上記のセラミックパッケージにおいて、前記第１接続配線と前記第３接続配線は、前記積層方向から見て、前記第１端子と前記第２端子との間を通る第１仮想線に関して線対称であってもよい。また、前記第２接続配線と前記第４接続配線は、前記積層方向から見て、前記第３端子と前記第４端子との間を通る第２仮想線に関して線対称であってもよい。これにより、前記第１接続配線を通る信号と前記第３接続配線を通る信号との間の位相差、及び、前記第２接続配線を通る信号と前記第４接続配線を通る信号との間の位相差は、抑制される。したがって、前記第１信号路と前記第２信号路との間のスキューをより低減できる。

上記のセラミックパッケージにおいて、前記第１接続配線は、第１ビア端及び第２ビア端を有し前記第１層と前記第２層との間に設けられた第１ビアと、前記第１端子を前記第１ビア端に接続する第１接続部と、前記第２ビア端を前記第１端に接続する第２接続部と、を有してもよい。このような構成によれば、前記第１端子は、前記第１接続部、前記第１ビア及び前記第２接続部を経て、前記第１配線の前記第１端に接続されるので、前記第１端子と前記第１配線が異なる層に備えられていても、前記第１端子と前記第１配線の前記第１端とを容易に接続できる。

上記のセラミックパッケージにおいて、前記第２接続配線は、第３ビア端及び第４ビア端を有し前記第１層と前記第２層との間に設けられた第２ビアと、前記第３端子を前記第３ビア端に接続する第３接続部と、前記第４ビア端を前記第２端に接続する第４接続部と、を有してもよい。このような構成によれば、前記第３端子は、前記第３接続部、前記第２ビア及び前記第４接続部を経て、前記第１配線の前記第２端に接続されるので、前記第３端子と前記第１配線が異なる層に備えられていても、前記第３端子と前記第１配線の前記第２端とを容易に接続できる。

上記のセラミックパッケージにおいて、前記第３接続配線は、第５ビア端及び第６ビア端を有し前記第３層と前記第２層との間に設けられた第３ビアと、前記第２端子を前記第５ビア端に接続する第５接続部と、前記第６ビア端を前記第３端に接続する第６接続部と、を有してもよい。このような構成によれば、前記第２端子は、前記第５接続部、前記第３ビア及び前記第６接続部を経て、前記第２配線の前記第３端に接続されるので、前記第２端子と前記第２配線が異なる層に備えられていても、前記第２端子と前記第２配線の前記第３端とを容易に接続できる。

上記のセラミックパッケージにおいて、前記第４接続配線は、第７ビア端及び第８ビア端を有し前記第３層と前記第２層との間に設けられた第４ビアと、前記第４端子を前記第７ビア端に接続する第７接続部と、前記第８ビア端を前記第４端に接続する第８接続部と、を有してもよい。このような構成によれば、前記第４端子は、前記第７接続部、前記第４ビア及び前記第８接続部を経て、前記第２配線の前記第４端に接続されるので、前記第４端子と前記第２配線が異なる層に備えられていても、前記第４端子と前記第２配線の前記第４端とを容易に接続できる。

上記のセラミックパッケージにおいて、前記第１接続部の電気長は、前記第５接続部の電気長に等しくてもよく、前記第２接続部の電気長は、前記第６接続部の電気長に等しくてもよく、前記第３接続部の電気長は、前記第７接続部の電気長に等しくてもよく、前記第４接続部の電気長は、前記第８接続部の電気長に等しくてもよい。これにより、前記第１接続部を通る信号と前記第５接続部を通る信号との間の位相差、前記第２接続部を通る信号と前記第６接続部を通る信号との間の位相差、前記第３接続部を通る信号と前記第７接続部を通る信号との間の位相差、及び、前記第４接続部を通る信号と前記第８接続部を通る信号との間の位相差は、抑制される。したがって、前記第１信号路と前記第２信号路との間のスキューをより低減できる。

上記のセラミックパッケージにおいて、前記第１接続部と前記第５接続部は、前記積層方向から見て、前記第１仮想線に関して線対称でもよく、前記第２接続部と前記第６接続部は、前記積層方向から見て、前記第１仮想線に関して線対称でもよく、前記第３接続部と前記第７接続部は、前記積層方向から見て、前記第２仮想線に関して線対称でもよく、前記第４接続部と前記第８接続部は、前記積層方向から見て、前記第２仮想線に関して線対称でもよい。これにより、前記第１接続部を通る信号と前記第５接続部を通る信号との間の位相差、前記第２接続部を通る信号と前記第６接続部を通る信号との間の位相差、前記第３接続部を通る信号と前記第７接続部を通る信号との間の位相差、及び、前記第４接続部を通る信号と前記第８接続部を通る信号との間の位相差は、抑制される。したがって、前記第１信号路と前記第２信号路との間のスキューをより低減できる。

上記のセラミックパッケージにおいて、前記第１端子と前記第２端子とを結ぶ線分の中心を通る第１中心線は、前記第３端子と前記第４端子とを結ぶ線分の中心を通る第２中心線に対してずれていてもよい。前記第１中心線が前記第２中心線に対してずれていると、前記第１端子と前記第３端子とを結ぶ第１線路と前記第２端子と前記第４端子とを結ぶ第２線路とに、曲がり部分が生ずる。仮に、前記第１線路及び前記第２線路を同一平面内で曲げると、曲がり部分において内側の線路長と外側の線路長との間に差が生じる。そのため、前記第１端子と前記第３端子との間を伝送する信号と前記第２端子と前記第４端子との間を伝送する信号との間にスキューが発生してしまう。これに対し、上記のセラミックパッケージによれば、上述の通り、前記第１信号路の電気長は、前記第２信号路の電気長と略等しくなるとともに、前記第１配線と前記第２配線との対称性は確保される。したがって、前記第１中心線が前記第２中心線に対してずれていても、前記第１信号路と前記第２信号路との間のスキューを低減できる。また、前記第１中心線と前記第２中心線とのずれが許容されるので、前記第１端子、前記第２端子、前記第３端子及び前記第４端子の配置の自由度が向上する。

上記のセラミックパッケージにおいて、前記第１端子の中心と前記第２端子の中心との間の第１ピッチは、前記第３端子の中心と前記第４端子の中心との間の第２ピッチと異なってもよい。前記第１ピッチが前記第２ピッチと異なっていると、前記第１端子と前記第３端子とを結ぶ第１線路と前記第２端子と前記第４端子とを結ぶ第２線路とに、曲がり部分が生ずる。仮に、前記第１線路及び前記第２線路を同一平面内で曲げると、曲がり部分において内側の線路長と外側の線路長との間に差が生じる。そのため、前記第１端子と前記第３端子との間を伝送する信号と前記第２端子と前記第４端子との間を伝送する信号との間にスキューが発生してしまう。これに対し、上記のセラミックパッケージによれば、上述の通り、前記第１信号路の電気長は、前記第２信号路の電気長と略等しくなるとともに、前記第１配線と前記第２配線との対称性は確保される。したがって、前記第１ピッチが前記第２ピッチと異なっていても、前記第１信号路と前記第２信号路との間のスキューを低減できる。また、前記第１ピッチと前記第２ピッチとの相違が許容されるので、前記第１端子、前記第２端子、前記第３端子及び前記第４端子の配置の自由度が更に向上する。

上記のセラミックパッケージにおいて、前記第２層は、前記第１端子及び前記第２端子に並んで設けられる配列された第５端子及び第６端子と、前記第３端子及び前記第４端子に並んで設けられる配列された第７端子及び第８端子と、を備えてもよい。前記第１層は、第５端と第６端とを有する第３配線を備えてもよい。前記第５端が第５接続配線を介して前記第５端子に接続されてもよく、前記第６端が第６接続配線を介して前記第７端子に接続されてもよい。前記第３層は、第７端と第８端とを有する第４配線を備えてもよい。前記第７端が第７接続配線を介して前記第６端子に接続されてもよく、前記第８端が第８接続配線を介して前記第８端子に接続されてもよい。前記第４配線は、前記積層方向から見て前記第３配線の形状と重なり合う形状を有してもよく、前記第３配線の電気長と等しい電気長を有してもよい。前記第５接続配線の電気長は、前記第７接続配線の電気長と等しくてもよく、前記第６接続配線の電気長は、前記第８接続配線の電気長と等しくてもよい。上記のセラミックパッケージは、前記第１端子を前記第１接続配線、前記第１配線及び前記第２接続配線を介して前記第３端子に接続する第１信号路と、前記第２端子を前記第３接続配線、前記第２配線及び前記第４接続配線を介して前記第４端子に接続する第２信号路と、を含む一対の信号路を有する第１チャネルを備えてもよい。上記のセラミックパッケージは、前記第５端子を前記第５接続配線、前記第３配線及び前記第６接続配線を介して前記第７端子に接続する第３信号路と、前記第６端子を前記第７接続配線、前記第４配線及び前記第８接続配線を介して前記第８端子に接続する第４信号路と、を含む一対の信号路を有する第２チャネルを備えてもよい。このとき、前記第１信号路、前記第２信号路、前記第３信号路及び前記第４信号路のそれぞれの電気長は、互いに等しくてもよい。このような構成によれば、前記第１信号路と前記第２信号路との間のスキューは低減され、且つ、前記第３信号路と前記第４信号路との間のスキューは低減されるので、前記第１チャネルと前記第２チャネルとの間のスキューを低減できる。

上記のセラミックパッケージにおいて、前記第１端子及び前記第２端子が配列された方向は、前記第３端子及び前記第４端子が配列された方向に平行であってもよい。このような構成によれば、前記第１端子及び前記第２端子が配列された方向が、前記第３端子及び前記第４端子が配列された方向に平行でないことにより生ずるスキューを低減できる。

次に、本開示の実施形態におけるセラミックパッケージの具体例を、図面を参照しつつ説明する。ただし、本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

なお、理解の容易のため、図面における各部材の縮尺は実際とは異なる場合がある。平行、直角、直交、水平、垂直、上下、左右などの方向には、本開示の技術の効果を損なわない程度のずれが許容される。本明細書では、３軸方向（Ｘ軸方向、Ｙ軸方向、Ｚ軸方向）の３次元直交座標系を用いる。Ｘ軸方向、Ｙ軸方向、Ｚ軸方向は、それぞれ、Ｘ軸に平行な方向、Ｙ軸に平行な方向、Ｚ軸に平行な方向を表す。Ｘ軸方向とＹ軸方向とＺ軸方向は、互いに直交する。ＸＹ平面、ＹＺ平面、ＺＸ平面は、それぞれ、Ｘ軸方向及びＹ軸方向に平行な仮想平面、Ｙ軸方向及びＺ軸方向に平行な仮想平面、Ｚ軸方向及びＸ軸方向に平行な仮想平面を表す。

［本開示の一実施形態の詳細］
図１は、一実施形態におけるセラミックパッケージ１０１の周壁の一辺に相当する一つの側壁の断面図である。Ｚ軸方向は、セラミックパッケージ１０１の高さ方向に対応する。Ｚ軸方向の正側は、セラミックパッケージ１０１の上側（上面側）に対応し、Ｚ軸方向の負側は、セラミックパッケージ１０１の下側（底面側）に対応する。Ｙ軸方向の正側は、セラミックパッケージ１０１の一辺の側壁に対して内側に対応し、Ｙ軸方向の負側は、当該一辺の側壁に対して外側に対応する。Ｘ軸方向は、当該一辺に沿った方向に対応する。

セラミックパッケージ１０１は、不図示の半導体チップを収容する開口を形成する周壁を備える部品である。不図示の半導体チップは、図１に示す側壁に対してＹ軸方向の正側に形成された開口に収容される。

セラミックパッケージ１０１は、積層方向（この例では、Ｚ軸方向）に、同じ厚さの絶縁層２１，２２，２３，２４，２５，２６が順に積層された積層体を備える。絶縁層２１～２６のそれぞれは、セラミックス層である。

絶縁層２１の絶縁層２２側の表面には、導電材料により配線や電極が形成される配線層Ｌ１が形成されている。絶縁層２２の絶縁層２３側の表面には、導電材料により配線や電極が形成される配線層Ｌ２が形成されている。絶縁層２３の絶縁層２４側の表面には、導電材料により配線や電極が形成される配線層Ｌ３が形成されている。絶縁層２４の絶縁層２５側の表面には、導電材料により配線や電極が形成される配線層Ｌ４が形成されている。絶縁層２５の絶縁層２６側の表面には、導電材料により配線や電極が形成される配線層Ｌ５が形成されている。このように、セラミックパッケージ１０１は、積層方向（この例では、Ｚ軸方向）に、配線層Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５が順に積層された多層基板を含む。配線層Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５の５層は、積層方向に等間隔で設けられている。

配線層Ｌ３は、セラミックパッケージ１０１の外側又は内側との間で信号がやり取りされる入出力層である。この例では、絶縁層２４，２５，２６のＹ軸方向の幅が絶縁層２１，２２，２３のＹ軸方向の幅よりも狭く形成されていることによって、配線層Ｌ３に形成されたステージ１１，１２が露出している。ステージ１１は、絶縁層２４，２５，２６に対してＹ軸方向の負側に形成された平面部であり、ステージ１２は、絶縁層２４，２５，２６に対してＹ軸方向の正側に形成された平面部である。例えば、ステージ１１に形成された端子は、ボンディングワイヤを介して、セラミックパッケージ１０１の外側の部品に接続され、ステージ１２に形成された端子は、ボンディングワイヤを介して、セラミックパッケージ１０１の内側の半導体チップに接続される。

図２，３，４，５，６は、それぞれ、一実施形態におけるセラミックパッケージ１０１の配線層Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５の平面図である。図７は、配線層Ｌ２，Ｌ３，Ｌ４の透過平面図である。つまり、図７は、配線層Ｌ２，Ｌ３，Ｌ４を重ね合わせた状態を示す。なお、各図面において、Ｓは、信号端子（信号電極）を表し、Ｇは、接地端子（接地電極）を表す。

図４において、絶縁層２３の表面に形成された配線層Ｌ３は、第２層の一例である。配線層Ｌ３は、Ｘ軸方向に配列された第１端子３１及び第２端子３２と、Ｘ軸方向に配列された第３端子３３及び第４端子３４と、を備える。第１端子３１及び第２端子３２は、Ｘ軸方向を長手方向とするステージ１１に形成された信号電極である。第３端子３３及び第４端子３４は、Ｘ軸方向を長手方向とするステージ１２に形成された信号電極である。第３端子３３及び第４端子３４は、積層方向から見て、第１端子３１及び第２端子３２に対してＹ軸方向の正側に離れて位置する。Ｙ軸方向で対向するステージ１１，１２のうち、第１端子３１及び第２端子３２は、Ｘ軸方向に延伸するステージ１１に沿ってＸ軸方向に配列され、第３端子３３及び第４端子３４は、Ｘ軸方向に延伸するステージ１２に沿ってＸ軸方向に配列されている。

図３において、絶縁層２２の表面に形成された配線層Ｌ２は、第１層の一例である。配線層Ｌ２は、第１配線４１を備える。第１配線４１は、第１端４１ａと第２端４１ｂを有し、第１端４１ａが第１接続配線５１を介して第１端子３１（図４参照）に接続され、第２端４１ｂが第２接続配線５２を介して第３端子３３（図４参照）に接続される。

第１接続配線５１は、配線層Ｌ２と配線層Ｌ３とを繋ぐ第１ビア６１と、第１端子３１から第１ビア６１の第１ビア端までの第１接続部７１と、第１ビア６１の第２ビア端から第１配線４１の第１端４１ａまでの第２接続部７２とを有する。第１ビア６１は、第１ビア端及び第２ビア端を有し、配線層Ｌ２と配線層Ｌ３との間に設けられている。第１接続部７１は、第１端子３１を第１ビア端に接続する。第２接続部７２は、第２ビア端を第１端４１ａに接続する。このような構成によれば、第１端子３１は、第１接続部７１、第１ビア６１及び第２接続部７２を経て、第１配線４１の第１端４１ａに接続されるので、配線層Ｌ３の第１端子３１と配線層Ｌ２の第１配線４１の第１端４１ａとを容易に接続できる。第１ビア６１は、第１端子３１と第１配線４１の第１端４１ａとを導通可能に接続する導通穴である。第１ビア６１は、層間をＺ軸方向に導通可能に接続し、この例では、配線層Ｌ２，Ｌ３の２層を接続する。第１ビア６１は、絶縁層２３を貫通する。

第２接続配線５２は、配線層Ｌ２と配線層Ｌ３とを繋ぐ第２ビア６２と、第３端子３３から第２ビア６２の第３ビア端までの第３接続部７３と、第２ビア６２の第４ビア端から第１配線４１の第２端４１ｂまでの第４接続部７４とを有する。第２ビア６２は、第３ビア端及び第４ビア端を有し、配線層Ｌ２と配線層Ｌ３との間に設けられている。第３接続部７３は、第３端子３３を第３ビア端に接続する。第４接続部７４は、第４ビア端を第２端４１ｂに接続する。このような構成によれば、第３端子３３は、第３接続部７３、第２ビア６２及び第４接続部７４を経て、第１配線４１の第２端４１ｂに接続されるので、配線層Ｌ３の第３端子３３と配線層Ｌ２の第１配線４１の第２端４１ｂとを容易に接続できる。第２ビア６２は、第３端子３３と第１配線４１の第２端４１ｂとを導通可能に接続する導通穴である。第２ビア６２は、層間をＺ軸方向に導通可能に接続し、この例では、配線層Ｌ２，Ｌ３の２層を接続する。第２ビア６２は、絶縁層２３を貫通する。

このように、配線層Ｌ３の第１端子３１は、配線層Ｌ３と配線層Ｌ２とを接続する第１接続配線５１を介して、配線層Ｌ２の第１配線４１の第１端４１ａに接続される。配線層Ｌ３の第３端子３３は、配線層Ｌ３と配線層Ｌ２とを接続する第２接続配線５２を介して、配線層Ｌ２の第１配線４１の第２端４１ｂに接続される。つまり、セラミックパッケージ１０１は、第１端子３１から、第１接続配線５１、第１配線４１及び第２接続配線５２を経て、第３端子３３に至るまでの第１信号路（以下、"第１信号路Ｔ１"とも称する）を有する。

図５において、絶縁層２４の表面に形成された配線層Ｌ４は、第３層の一例である。配線層Ｌ４は、第２配線４２を備える。第２配線４２は、第３端４２ａと第４端４２ｂを有し、第３端４２ａが第３接続配線５３を介して第２端子３２（図４参照）に接続され、第４端４２ｂが第４接続配線５４を介して第４端子３４（図４参照）に接続される。

第３接続配線５３は、配線層Ｌ４と配線層Ｌ３とを繋ぐ第３ビア６３と、第２端子３２から第３ビア６３の第５ビア端までの第５接続部７５と、第３ビア６３の第６ビア端から第２配線４２の第３端４２ａまでの第６接続部７６とを有する。第３ビア６３は、第５ビア端及び第６ビア端を有し、配線層Ｌ４と配線層Ｌ３との間に設けられている。第５接続部７５は、第２端子３２を第５ビア端に接続する。第６接続部７６は、第６ビア端を第３端４２ａに接続する。このような構成によれば、第２端子３２は、第５接続部７５、第３ビア６３及び第６接続部７６を経て、第２配線４２の第３端４２ａに接続されるので、配線層Ｌ３の第２端子３２と配線層Ｌ４の第２配線４２の第３端４２ａとを容易に接続できる。第３ビア６３は、第２端子３２と第２配線４２の第３端４２ａとを導通可能に接続する導通穴である。第３ビア６３は、層間をＺ軸方向に導通可能に接続し、この例では、配線層Ｌ３，Ｌ４の２層を接続する。第３ビア６３は、絶縁層２４を貫通する。

第４接続配線５４は、配線層Ｌ４と配線層Ｌ３とを繋ぐ第４ビア６４と、第４端子３４から第４ビア６４の第７ビア端までの第７接続部７７と、第４ビア６４の第８ビア端から第２配線４２の第４端４２ｂまでの第８接続部７８とを有する。第４ビア６４は、第７ビア端及び第８ビア端を有し、配線層Ｌ４と配線層Ｌ３との間に設けられている。第７接続部７７は、第４端子３４を第７ビア端に接続する。第８接続部７８は、第８ビア端を第４端４２ｂに接続する。このような構成によれば、第４端子３４は、第７接続部７７、第４ビア６４及び第８接続部７８を経て、第２配線４２の第４端４２ｂに接続されるので、配線層Ｌ３の第４端子３４と配線層Ｌ４の第２配線４２の第４端４２ｂとを容易に接続できる。第４ビア６４は、第４端子３４と第２配線４２の第４端４２ｂとを導通可能に接続する導通穴である。第４ビア６４は、層間をＺ軸方向に導通可能に接続し、この例では、配線層Ｌ３，Ｌ４の２層を接続する。第４ビア６４は、絶縁層２４を貫通する。

このように、配線層Ｌ３の第２端子３２は、配線層Ｌ３と配線層Ｌ４とを接続する第３接続配線５３を介して、配線層Ｌ４の第２配線４２の第３端４２ａに接続される。配線層Ｌ３の第４端子３４は、配線層Ｌ３と配線層Ｌ４とを接続する第４接続配線５４を介して、配線層Ｌ４の第２配線４２の第４端４２ｂに接続される。つまり、セラミックパッケージ１０１は、第２端子３２から、第３接続配線５３、第２配線４２及び第４接続配線５４を経て、第４端子３４に至るまでの第２信号路（以下、"第２信号路Ｔ２"とも称する）を有する。

図７に示すように、第２配線４２は、積層方向から見て第１配線４１の形状と重なり合う形状を有する。すなわち、第２配線４２の第３端４２ａは、積層方向から見て第１配線４１の第１端４１ａと重なり合う。また、第２配線４２の第４端４２ｂは、積層方向から見て第１配線４１の第２端４１ｂと重なり合う。更に、第２配線４２の第３端４２ａから第４端４２ｂまでの途中の配線も、積層方向から見て第１配線４１と重なり合う。

また、第１接続配線５１の電気長は、第３接続配線５３の電気長と等しく、第２接続配線５２の電気長は、第４接続配線５４の電気長と等しい。

よって、第１信号路Ｔ１の電気長は、第２信号路Ｔ２の電気長と略等しくなるので、第１信号路Ｔ１と第２信号路Ｔ２との電気長の差により生ずるスキューを低減できる。さらに、第２配線４２は、積層方向から見て第１配線４１と重なり合う形状を有することにより、第１配線４１と第２配線４２との対称性は確保されるので、第１配線４１を通る信号と第２配線４２を通る信号との間の位相差は、抑制される。したがって、第１信号路Ｔ１を介して第１端子３１と第３端子３３との間を伝送する信号と第２信号路Ｔ２を介して第２端子３２と第４端子３４との間を伝送する信号との間のスキューを低減できる。

図７に示すように、セラミックパッケージ１０１において、第１接続部７１の電気長は、第５接続部７５の電気長に等しく、第２接続部７２の電気長は、第６接続部７６の電気長に等しく、第３接続部７３の電気長は、第７接続部７７の電気長に等しく、第４接続部７４の電気長は、第８接続部７８の電気長に等しい。

これにより、第１接続部７１を通る信号と第５接続部７５を通る信号との間の位相差、第２接続部７２を通る信号と第６接続部７６を通る信号との間の位相差、第３接続部７３を通る信号と第７接続部７７を通る信号との間の位相差、及び、第４接続部７４を通る信号と第８接続部７８を通る信号との間の位相差は、抑制される。したがって、第１信号路Ｔ１を介して第１端子３１と第３端子３３との間を伝送する信号と第２信号路Ｔ２を介して第２端子３２と第４端子３４との間を伝送する信号との間のスキューをより低減できる。

図７に示すように、セラミックパッケージ１０１において、第１接続配線５１と第３接続配線５３は、積層方向から見て、第１端子３１と第２端子３２との間の第１中心線Ｃ１に関して線対称である。また、第２接続配線５２と第４接続配線５４は、積層方向から見て、第３端子３３と第４端子３４との間の第２中心線Ｃ２に関して線対称である。これにより、第１接続配線５１を通る信号と第３接続配線５３を通る信号との間の位相差、及び、第２接続配線５２を通る信号と第４接続配線５４を通る信号との間の位相差は、抑制される。したがって、第１信号路Ｔ１を介して第１端子３１と第３端子３３との間を伝送する信号と第２信号路Ｔ２を介して第２端子３２と第４端子３４との間を伝送する信号との間のスキューをより低減できる。

第１中心線Ｃ１は、第１仮想線の一例であり、この例では、第１端子３１と第２端子とを結ぶ線分の中心を通る垂直二等分線である。第２中心線Ｃ２は、第２仮想線の一例であり、この例では、第３端子３３と第４端子３４とを結ぶ線分の中心を通る垂直二等分線である。

図７に示すように、セラミックパッケージ１０１において、第１接続部７１と第５接続部７５は、積層方向から見て、第１端子３１と第２端子３２との間の第１中心線Ｃ１に関して線対称である。また、第２接続部７２と第６接続部７６は、積層方向から見て、第１端子３１と第２端子３２との間の第１中心線Ｃ１に関して線対称である。

第３接続部７３と第７接続部７７は、積層方向から見て、第３端子３３と第４端子３４との間の第２中心線Ｃ２に関して線対称である。また、第４接続部７４と第８接続部７８は、積層方向から見て、第３端子３３と第４端子３４との間の第２中心線Ｃ２に関して線対称である。

これにより、第１接続部７１を通る信号と第５接続部７５を通る信号との間の位相差、第２接続部７２を通る信号と第６接続部７６を通る信号との間の位相差、第３接続部７３を通る信号と第７接続部７７を通る信号との間の位相差、及び、第４接続部７４を通る信号と第８接続部７８を通る信号との間の位相差は、抑制される。したがって、第１信号路Ｔ１を介して第１端子３１と第３端子３３との間を伝送する信号と第２信号路Ｔ２を介して第２端子３２と第４端子３４との間を伝送する信号との間のスキューをより低減できる。

図７に示すように、セラミックパッケージ１０１において、第１端子３１と第２端子３２との間の第１中心線Ｃ１は、第３端子３３と第４端子３４との間の第２中心線Ｃ２に対してＸ軸方向にずれている。言い換えれば、第１中心線Ｃ１は、第２中心線Ｃ２と一致しない。セラミックパッケージ１０１によれば、上述の通り、第１信号路Ｔ１の電気長は、第２信号路Ｔ２の電気長と略等しくなるとともに、第１配線４１と第２配線４２との対称性は確保される。したがって、第１中心線Ｃ１が第２中心線Ｃ２に対してずれていても、第１信号路Ｔ１を介して第１端子３１と第３端子３３との間を伝送する信号と第２信号路Ｔ２を介して第２端子３２と第４端子３４との間を伝送する信号との間のスキューを低減できる。また、第１中心線Ｃ１と第２中心線Ｃ２とのずれが許容されるので、第１端子３１、第２端子３２、第３端子３３及び第４端子３４の配置の自由度が向上する。

なお、第１端子３１と第２端子３２との間の第１中心線Ｃ１が、第３端子３３と第４端子３４との間の第２中心線Ｃ２に対してＸ軸方向で一致するようにしてもよい。

積層方向から見ると、第１配線４１の第１端４１ａは、第２配線４２の第３端４２ａと重複するとともに、第１端４１ａ及び第３端４２ａは、第１中心線Ｃ１上に位置してよい。これにより、第１接続配線５１と第３接続配線５３との対称性が確保されるので、第１接続配線５１を通る信号と第３接続配線５３を通る信号との位相差は、抑制される。したがって、第１信号路Ｔ１を介して第１端子３１と第３端子３３との間を伝送する信号と第２信号路Ｔ２を介して第２端子３２と第４端子３４との間を伝送する信号との間のスキューを更に低減できる。

積層方向から見ると、第１配線４１の第２端４１ｂは、第２配線４２の第４端４２ｂと重複するとともに、第２端４１ｂ及び第４端４２ｂは、第２中心線Ｃ２上に位置してよい。これにより、第２接続配線５２と第４接続配線５４との対称性が確保されるので、第２接続配線５２を通る信号と第４接続配線５４を通る信号との位相差は、抑制される。したがって、第１信号路Ｔ１を介して第１端子３１と第３端子３３との間を伝送する信号と第２信号路Ｔ２を介して第２端子３２と第４端子３４との間を伝送する信号との間のスキューを更に低減できる。

図７に示すように、セラミックパッケージ１０１において、第１端子３１と第２端子３２との間の第１ピッチＢ１は、第３端子３３と第４端子３４との間の第２ピッチＢ２と異なる。この例では、第３端子３３及び第４端子３４は、それぞれ、ボンディングワイヤを介して半導体チップの各端子に接続されるため、第２ピッチＢ２は、第１ピッチＢ１よりも狭い。セラミックパッケージ１０１によれば、上述の通り、第１信号路Ｔ１の電気長は、第２信号路Ｔ２の電気長と略等しくなるとともに、第１配線４１と第２配線４２との対称性は確保される。したがって、第１中心線Ｃ１が第２中心線Ｃ２に対してずれている場合、第１ピッチＢ１が第２ピッチＢ２と異なっていても、第１信号路Ｔ１を介して第１端子３１と第３端子３３との間を伝送する信号と第２信号路Ｔ２を介して第２端子３２と第４端子３４との間を伝送する信号との間のスキューを低減できる。

セラミックパッケージ１０１は、第１信号路Ｔ１と第２信号路Ｔ２とを含む一対の信号路をそれぞれ有する複数のチャネルを備え、この例では、４つのチャネルＣｈ１，Ｃｈ２，Ｃｈ３，Ｃｈ４を備える。一対の信号路は、例えば、位相が互いに反転した一対のシングルエンド信号（差動信号）を伝達する差動信号路である。一対の信号路の電気長は、複数のチャネル間で等しいと、複数のチャネル間においても、第１信号路Ｔ１を介して第１端子３１と第３端子３３との間を伝送する信号と第２信号路Ｔ２を介して第２端子３２と第４端子３４との間を伝送する信号との間のスキューを低減できる。

セラミックパッケージ１０１において、第１端子３１及び第２端子３２が配列された方向は、第３端子３３及び第４端子３４が配列された方向に平行である。つまり、この例では、配列された方向は、いずれも、Ｘ軸方向である。このような構成によれば、第１端子３１及び第２端子３２が配列された方向が、第３端子３３及び第４端子３４が配列された方向に平行でないことにより生ずるスキューを低減できる。

なお、第１端子３１及び第２端子３２が配列された方向は、第３端子３３及び第４端子３４が配列された方向に平行な方向に限らず、第３端子３３及び第４端子３４が配列された方向に交差する方向でもよい。

図４において、配線層Ｌ３は、第１端子３１及び第２端子３２を挟むようにＸ軸方向に配列された複数の接地端子３５，３６を備える。第１端子３１及び第２端子３２が複数の接地端子３５，３６にＸ軸方向に挟まれることで、第１端子３１及び第２端子３２に生ずるノイズを減衰させるシールド効果が得られる。同様に、配線層Ｌ３は、第３端子３３及び第４端子３４を挟むようにＸ軸方向に配列された複数の接地端子３７，３８を備える。第３端子３３及び第４端子３４が複数の接地端子３７，３８にＸ軸方向に挟まれることで、第３端子３３及び第４端子３４に生ずるノイズを減衰させるシールド効果が得られる。図７に示すように、複数の接地端子３５，３６間のピッチＡ１は、第１端子３１と第２端子３２との間の第１ピッチＢ１よりも広く、複数の接地端子３７，３８間のピッチＡ２は、第３端子３３と第４端子３４との間の第２ピッチＢ２よりも広い。

配線層Ｌ３（図４参照）の接地端子３５，３６，３７，３８は、それぞれ、対応するビア６５，６６，６７，６８を介して、配線層Ｌ１（図２参照）に形成された接地電極８１と配線層Ｌ５（図６参照）に形成された接地電極８５に接続される。ビア６５～６８は、接地電極８１，８５に接続される導通穴である。ビア６５～６８は、層間をＺ軸方向に導通可能に接続し、この例では、配線層Ｌ１～Ｌ５の５層のいずれかの配線や電極に接続する。ビア６５～６８は、絶縁層２１から絶縁層２５を貫通する。

配線層Ｌ２（図３参照）には、積層方向から見て信号端子及び接地端子と重なる部分に、接地電極８７及び接地電極８９を備える。接地電極８７及び接地電極８９により、信号端子のインピーダンスマッチングが行われる。

チャネルＣｈ１，Ｃｈ２，Ｃｈ３，Ｃｈ４のそれぞれの第１信号路Ｔ１及び第２信号路Ｔ２は、接地電極８１，８５にＺ軸方向で挟まれているので、第１信号路Ｔ１及び第２信号路Ｔ２に生ずるノイズを減衰させるシールド効果が得られる。

図８は、一実施形態におけるセラミックパッケージ１０１の配線層Ｌ３（変形例）の平面図である。セラミックパッケージ１０１において、配線層Ｌ３は、図４に示す構成から図８に示す構成に置換されてもよい。

図８において、端子３５，３６，３７，３８は、それぞれ、対応するビア６５，６６，６７，６８を介して、配線層Ｌ１（図２参照）に形成された接地電極８１と配線層Ｌ５（図６参照）に形成された接地電極８５に接続される。さらに、接地端子３５，３６，３７，３８は、配線層Ｌ３に形成された接地電極８３に接続される。接地電極８３は、ステージ１１に形成された端子３１，３２，３５，３６とステージ１２に形成された端子３３，３４，３７，３８との間にＹ軸方向に挟まれている。

配線層Ｌ３の接地電極８３が配線層Ｌ２の第１配線４１と配線層Ｌ４の第２配線４２との間に挟まれることで、第１配線４１及び第２配線４２に生ずるノイズを減衰させるシールド効果が得られる。

以上、実施形態を説明したが、特許請求の範囲の趣旨及び範囲から逸脱することなく、形態や詳細の多様な変更が可能なことが理解されるであろう。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が可能である。

例えば、上述の実施形態では、Ｙ軸方向で対向する二辺のうち、第１端子３１及び第２端子３２は、一方の辺に沿ってＸ軸方向に配列され、第３端子３３及び第４端子３４は、他方の辺に沿ってＸ軸方向に配列されている。しかしながら、第１端子３１、第２端子３２、第３端子３３及び第４端子は、共通の一辺に沿って配列された形態でも、第１端子３１及び第２端子３２が第１方向に配列され、第３端子３３及び第４端子３４が第１方向とは異なる第２方向に配列された形態でもよい。これらの形態でも、上述の実施形態の説明を援用することで、第１端子３１と第３端子３３との間を伝送する信号と第２端子３２と第４端子３４との間を伝送する信号との間のスキューを低減できる。

また、第１端子３１と第２端子３２は、互いに隣り合って配列された形態に限られず、一方向に配列された第１端子３１と第２端子３２との間に、ダミー端子等の一又は複数の他の端子が配置されてもよい。同様に、第３端子３３と第４端子３４は、互いに隣り合って配列された形態に限られず、一方向に配列された第３端子３３と第４端子３４との間に、ダミー端子等の一又は複数の他の端子が配置されてもよい。

１１，１２ ステージ
２１，２２，２３，２４，２５，２６ 絶縁層
３１，３２，３３，３４ 端子
３５，３６，３７，３８ 接地端子
４１，４２ 配線
４１ａ 第１端
４１ｂ 第２端
４２ａ 第３端
４２ｂ 第４端
５１，５２，５３，５４ 接続配線
６１，６２，６３，６４，６５，６６，６７，６８ ビア
７１，７２，７３，７４，７５，７６，７７，７８ 接続部
８１，８３，８５ 接地電極
１０１ セラミックパッケージ
Ｃ１ 第１中心線
Ｃ２ 第２中心線

Claims (9)

1. 積層方向にそれぞれ配線層として第１層と、第２層と、第３層とが順に積層された多層基板を含み、
   前記第２層は、配列された第１端子及び第２端子と、配列された第３端子及び第４端子と、を備え、
   前記第１層は、第１端と第２端とを有する第１配線であって、前記第１端が第１接続配線を介して前記第１端子に接続され、前記第２端が第２接続配線を介して前記第３端子に接続される前記第１配線を備え、
   前記第３層は、第３端と第４端とを有する第２配線であって、前記第３端が第３接続配線を介して前記第２端子に接続され、前記第４端が第４接続配線を介して前記第４端子に接続され、前記積層方向から見て前記第１配線の形状と重なり合う形状を有し、前記第１配線の電気長と等しい電気長を有する前記第２配線を備え、
   前記第１接続配線の電気長は、前記第３接続配線の電気長と等しく、
   前記第２接続配線の電気長は、前記第４接続配線の電気長と等しい、
   セラミックパッケージ。
2. 前記第１接続配線と前記第３接続配線は、前記積層方向から見て、前記第１端子と前記第２端子との間を通る第１仮想線に関して線対称であり、
   前記第２接続配線と前記第４接続配線は、前記積層方向から見て、前記第３端子と前記第４端子との間を通る第２仮想線に関して線対称である、
   請求項１に記載のセラミックパッケージ。
3. 前記第１接続配線は、
   第１ビア端及び第２ビア端を有し前記第１層と前記第２層との間に設けられた第１ビアと、
   前記第１端子を前記第１ビア端に接続する第１接続部と、
   前記第２ビア端を前記第１端に接続する第２接続部と、
   を有し、
   前記第２接続配線は、
   第３ビア端及び第４ビア端を有し前記第１層と前記第２層との間に設けられた第２ビアと、
   前記第３端子を前記第３ビア端に接続する第３接続部と、
   前記第４ビア端を前記第２端に接続する第４接続部と、
   を有し、
   前記第３接続配線は、
   第５ビア端及び第６ビア端を有し前記第３層と前記第２層との間に設けられた第３ビアと、
   前記第２端子を前記第５ビア端に接続する第５接続部と、
   前記第６ビア端を前記第３端に接続する第６接続部と、
   を有し、
   前記第４接続配線は、
   第７ビア端及び第８ビア端を有し前記第３層と前記第２層との間に設けられた第４ビアと、
   前記第４端子を前記第７ビア端に接続する第７接続部と、
   前記第８ビア端を前記第４端に接続する第８接続部と、
   を有する、
   請求項２に記載のセラミックパッケージ。
4. 前記第１接続部の電気長は、前記第５接続部の電気長に等しく、
   前記第２接続部の電気長は、前記第６接続部の電気長に等しく、
   前記第３接続部の電気長は、前記第７接続部の電気長に等しく、
   前記第４接続部の電気長は、前記第８接続部の電気長に等しい、
   請求項３に記載のセラミックパッケージ。
5. 前記第１接続部と前記第５接続部は、前記積層方向から見て、前記第１仮想線に関して線対称であり、
   前記第２接続部と前記第６接続部は、前記積層方向から見て、前記第１仮想線に関して線対称であり、
   前記第３接続部と前記第７接続部は、前記積層方向から見て、前記第２仮想線に関して線対称であり、
   前記第４接続部と前記第８接続部は、前記積層方向から見て、前記第２仮想線に関して線対称である、
   請求項３又は請求項４に記載のセラミックパッケージ。
6. 前記第１端子と前記第２端子とを結ぶ線分の中心を通る第１中心線は、前記第３端子と前記第４端子とを結ぶ線分の中心を通る第２中心線に対してずれている、
   請求項１から請求項４のいずれか一項に記載のセラミックパッケージ。
7. 前記第１端子の中心と前記第２端子の中心との間の第１ピッチは、前記第３端子の中心と前記第４端子の中心との間の第２ピッチと異なる、
   請求項１から請求項６のいずれか一項に記載のセラミックパッケージ。
8. 前記第２層は、
   前記第１端子及び前記第２端子に並んで設けられる配列された第５端子及び第６端子と、
   前記第３端子及び前記第４端子に並んで設けられる配列された第７端子及び第８端子と、を備え、
   前記第１層は、
   第５端と第６端とを有する第３配線であって、前記第５端が第５接続配線を介して前記第５端子に接続され、前記第６端が第６接続配線を介して前記第７端子に接続される前記第３配線を備え、
   前記第３層は、
   第７端と第８端とを有する第４配線であって、前記第７端が第７接続配線を介して前記第６端子に接続され、前記第８端が第８接続配線を介して前記第８端子に接続され、前記積層方向から見て前記第３配線の形状と重なり合う形状を有し、前記第３配線の電気長と等しい電気長を有する前記第４配線を備え、
   前記第５接続配線の電気長は、前記第７接続配線の電気長と等しく、
   前記第６接続配線の電気長は、前記第８接続配線の電気長と等しく、
   前記セラミックパッケージは、
   前記第１端子を前記第１接続配線、前記第１配線及び前記第２接続配線を介して前記第３端子に接続する第１信号路と、前記第２端子を前記第３接続配線、前記第２配線及び前記第４接続配線を介して前記第４端子に接続する第２信号路と、を含む一対の信号路を有する第１チャネルと、
   前記第５端子を前記第５接続配線、前記第３配線及び前記第６接続配線を介して前記第７端子に接続する第３信号路と、前記第６端子を前記第７接続配線、前記第４配線及び前記第８接続配線を介して前記第８端子に接続する第４信号路と、を含む一対の信号路を有する第２チャネルと、
   を備え、
   前記第１信号路、前記第２信号路、前記第３信号路及び前記第４信号路のそれぞれの電気長は、互いに等しい、
   請求項１から請求項７のいずれか一項に記載のセラミックパッケージ。
9. 前記第１端子及び前記第２端子が配列された方向は、前記第３端子及び前記第４端子が配列された方向に平行である、
   請求項１から請求項８のいずれか一項に記載のセラミックパッケージ。

Images