JP5750885B2 - 高周波回路 - Google Patents

高周波回路 Download PDF

Info

Publication number
JP5750885B2
JP5750885B2 JP2010290775A JP2010290775A JP5750885B2 JP 5750885 B2 JP5750885 B2 JP 5750885B2 JP 2010290775 A JP2010290775 A JP 2010290775A JP 2010290775 A JP2010290775 A JP 2010290775A JP 5750885 B2 JP5750885 B2 JP 5750885B2
Authority
JP
Japan
Prior art keywords
wiring layer
ground wiring
frequency circuit
ground
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010290775A
Other languages
English (en)
Other versions
JP2012138506A (ja
Inventor
大島　武典
武典 大島
洋二 大橋
洋二 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010290775A priority Critical patent/JP5750885B2/ja
Publication of JP2012138506A publication Critical patent/JP2012138506A/ja
Application granted granted Critical
Publication of JP5750885B2 publication Critical patent/JP5750885B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Description

本発明は、例えばミリ波やマイクロ波帯域を使用した高周波通信装置及びレーダ装置等に内装される高周波回路の技術分野に関する。
この種の高周波回路では、基板上にＭＭＩＣ（Monolithic Microwave Integrated Circuit）等の能動素子や分配器、その他の高周波用部品が実装される。これら複数の電子部品は、例えば複数のマイクロストリップラインやワイヤーボンディングを介して互いに電気的に接続されており、互いに高周波信号を入出力する。また、複数の電子部品の直下や周辺位置には、接地電位を供給するための接地配線層が設けられる。接地配線層は、基板上の異なる層に設けられた接地層（好適には、基板全面にベタ状に設けられた金属層）と、複数の貫通導体を介して電気的に接続されている。
特開２００６−２７８７８０号公報 国際公開２００４／０５１７４６号公報 特開２００４−２２１９４４号公報 特開２０００−１８８３６０号公報
複数のマイクロストリップラインは、例えばワイヤーボンディングパッド等から電波伝搬が発生した場合であっても、各信号路線でのアイソレーションが確保できるように、互いに十分に離れた距離に配置されることが好ましい。しかしながら、装置の小型化が進む近年では、基板上のより少ない面積に各部材を配置することが求められる。このため、複数のマイクロストリップラインを互いに近い位置に配置せざるを得ない状況が生じ得る。この場合、仮に何らの対策も施さなければ、電波伝搬を十分に減衰させることができず、アイソレーションが悪化してしまうという技術的問題点が生ずる。
本発明が解決しようとする課題には上記のようなものが一例として挙げられる。本発明は、例えば基板上の信号路線が互いに近い位置に配置された場合でも、アイソレーションを十分に確保することが可能な高周波回路を提供することを目的とする。
上記課題は、基板と一の電子部品と他の電子部品と第１接地配線層と第２接地配線層と複数の信号線路と接地層とを備える高周波回路によって解決され得る。基板は、配置面を複数有している。一の電子部品は、基板の一端側に配置されている。他の電子部品は、基板の他端側に配置されている。第１接地配線層は、一の電子部品と少なくとも部分的に重なる位置に配置されており、一の電子部品に接地電位を供給する。第２接地配線層は、他の電子部品と少なくとも部分的に重なる位置に、第１接地配線層と電気的に分離して配置されており、他の電子部品に接地電位を供給する。複数の信号線路は、第１接地配線層及び第２接地配線層と同じ配置面に設けられる。複数の信号線路は、一の電子部品及び他の電子部品間で高周波信号を伝達する。接地層は、第１接地配線層及び第２接地配線層と異なる配置面に設けられており、複数の配置面間を貫通する複数の貫通導体を介して第１接地配線層及び第２接地配線層の各々と電気的に接続されている。第１接地配線層及び第２接地配線層の少なくとも一方は、他方側に向かって複数の信号線路間を分断するように延在する延在部分を有している。複数の貫通導体は、第１接地配線層及び第２接地配線層の縁からの距離、及び互いに隣り合う貫通導体同士の距離が、高周波信号の波長の４分の１より小さくなるように設けられている。
以上説明した高周波回路は、複数の信号線路間に第１接地配線層又は第２接地配線層の延在部分が存在することになるため、例えば複数の信号線路間が比較的近接して配置された場合であっても、電波伝搬の影響を抑制することができる。また、第１接地配線層及び第２接地配線層と接地層とを接続する複数の貫通導体は、第１接地配線層及び第２接地配線層の縁からの距離、及び互いに隣り合う貫通導体同士の距離が、高周波信号の波長の４分の１より小さくなるように設けられている。このため、複数の信号線路間の相互干渉を効果的に抑制することができる。これにより、複数の信号線路間で十分なアイソレーションを確保することが可能となる。
第１実施形態の高周波回路の構成の一例を示す平面図である。 第１実施形態の高周波回路の構成の一例を示す側面図である。 比較例の高周波回路の構成の一例を示す平面図である。 比較例の高周波回路の構成の一例を示す側面図である。 比較例の高周波回路の構成の一例を簡略的に示す平面図である。 比較例の高周波回路におけるＳパラメータ特性の一例を示すグラフである。 第１実施形態の高周波回路の構成の一例を簡略的に示す平面図である。 第１実施形態の高周波回路におけるＳパラメータ特性の一例を示すグラフである。 第２実施形態の高周波回路の構成の一例を示す平面図である。 第２実施形態の高周波回路の構成の一例を示す側面図である。 第２実施形態の高周波回路の構成の一例を簡略的に示す平面図である。 第２実施形態の高周波回路におけるＳパラメータ特性の一例を示すグラフである。
以下、本発明を実施するための形態を、図面に基づいて説明する。
（１）第１実施形態
図１から図８を参照して、第１実施形態の高周波回路について説明する。
（１−１）高周波回路の構成
図１及び図２を参照して、第１実施形態の高周波回路の構成の一例について説明する。図１は、第１実施形態の高周波回路の構成の一例を示す平面図である。図２は、第１実施形態の高周波回路の構成の一例を示す側面図である。尚、図１及び図２では、高周波回路に備えられる部材のうち説明に用いるもののみを示しており、その他の部材については適宜図示を省略している。即ち、第１実施形態に係る高周波回路には、図示しない部材が備えられていてもよい。
図１及び図２に示すように、第１実施形態に係る高周波回路１には、基板１００上に複数の配線や電極、電子部品等が配置されている。基板１００は、例えばセラミック基板であり、複数の層が積層されることで構成されている。具体的には、基板１００は、第１の層１１０、第２の層１２０及び第３の層を有している。このため、基板１００は、複数の配置面（即ち、配線や電極、電子部品等を配置することが可能な面）を有する。尚、ここでは基板１００が３つの層を有する場合について説明しているが、複数の配置面を有する限り、基板１００を構成する層数については特に限定されない。複数の配置面は、上述した積層構造ではなく、両面基板として実現されても構わない。
基板１００における第１の層１１０上には、中間層１１５が全面にベタ状に設けられている。第２の層１２０上には、接地層５００が全面にベタ状に設けられている。接地層５００は、例えば金属等の導電材料を含んでおり、図示しない接地点と電気的に接続されることで接地電位（即ち、グラウンド電位）とされている。接地層５００は、基板１００の全面に設けられていることが好ましいが、部分的に欠けていてもよい。第３の層１３０上には、ＭＭＩＣ２００、第１接地配線層４１０及び第２接地配線層４２０、ワイヤーボンディング３１０、マイクロストリップライン３２０が設けられている。
「一の電子部品」の一実施例に相当するＭＭＩＣ２００は、ワイヤーボンディング３１０及び「信号線路」の一実施例に相当するマイクロストリップライン３２０を介して、「他の電子部品」の一実施例に相当する電子部品（図示せず）と電気的に接続されている。電子部品は、複数の電子部品を含んでいてもよい。尚、「電子部品」の一例としては、半導体素子や集積回路等が挙げられる。ワイヤーボンディング３１０及びマイクロストリップライン３２０は、高周波信号（例えば、ミリ波やマイクロ波）を伝達可能とされている。尚、マイクロストリップライン３２０と接続されないワイヤーボンディング３１０は、ＭＭＩＣ２００の直下及び周辺位置に設けられた第１接地配線層４１０と電気的に接続されている。第１接地配線層４１０は、金属等の導電性材料を含んでおり、「貫通導体」の一例である複数のビア６００を介して接地層５００と電気的に接続されている。よって、第１接地配線層４１０も、接地層５００と同様に接地電位とされる。第１接地配線層４１０は、ＭＭＩＣ２００と重なるように設けられており、ＭＭＩＣ２００に接地電位を供給する。一方、基板１００における第１接地配線層４１０が設けられる一端側と対向する他端側には、第２接地配線層４２０が設けられている。第２接地配線層４２０は、第１接地配線層４１０と同様に金属等の導電性材料を含んでおり、複数のビア６００を介して接地層５００と電気的に接続されている。第２接地配線層４２０は、ＭＭＩＣ２００とワイヤーボンディング３１０及びマイクロストリップライン３２０を介して電気的に接続された他の電子部品と重なるように設けられており、他の電子部品に接地電位を供給する。
第１実施形態では特に、第１接地配線層４１０が、第２接地配線層４２０側に向かって延在する延在部分４１５を有している。延在部分４１５は、第１接地配線層４１０と一体的に設けられてもよいし、第１接地配線層４１０と別体として設けられた後に、第１接地配線層４１０に電気的に接続されたものであってもよい。尚、延在部分４１５は、その構成上、第１接地配線層４１０から第２接地配線層４２０に向けて延在するものとして設けられる方が好ましいが、第２接地配線層４２０から第１接地配線層４１０に向けて延在するものとして設けられてもよい。延在部分４１５は、互いに隣り合うマイクロストリップライン３２０同士が最も近づく箇所（即ち、距離Ｌ１となる箇所）において、互いに隣り合うマイクロストリップライン３２０同士を分断するように設けられる。これにより、互いに隣り合うマイクロストリップライン３２０同士を結ぶ最短距離Ｌ１の直線上には、第１接地配線層４１０が存在することになる。延在部分４１５の第２接地配線層４２０に対向する先端部は、半円形状とされている。但し、先端部の形状は特に限定されず、例えば四角形状とされていてもよい。第１接地配線層４１０は、延在部分４１５においても、ビア６００を介して接地層５００と電気的に接続されている。
複数のビア６００は、例えば基板１００における第３の層を貫通するビアホールをフォトリソグラフィー等の技法を用いて形成し、ビアホールの内部を埋めるように第１接地配線層４１０及び第２接地配線層４２０を成膜することで形成される。ここで第１実施形態の高周波回路では特に、複数のビア６００は、各々が設けられる第１接地配線層４１０及び第２接地配線層４２０の縁からの距離（即ち、図１の実線矢印で示す距離Ｌ２）、及び互いに隣り合うビア６００同士の距離（即ち、図１の破線矢印で示す距離Ｌ３）が共に、ワイヤーボンディング３１０及びマイクロストリップライン３２０を介して伝達される高周波信号の波長（より正確には、実効波長）の４分の１より小さくなるように設けられている。尚、上述した距離Ｌ２及び距離Ｌ３に係る条件は、複数のビア６００全てにおいて満たされていることが好ましいが、部分的に条件を満たさないビア６００が存在している場合であっても、後述する効果は相応に発揮される。
（１−２）作用効果
図３から図８を参照して、第１実施形態の高周波回路の効果について詳細に説明する。図３は、比較例の高周波回路の構成の一例を示す平面図である。図４は、比較例の高周波回路の構成の一例を示す側面図である。図５は、比較例の高周波回路の構成の一例を簡略的に示す平面図である。図６は、比較例の高周波回路におけるＳパラメータ特性の一例を示すグラフである。図７は、第１実施形態の高周波回路の構成の一例を簡略的に示す平面図である。図８は、第１実施形態の高周波回路におけるＳパラメータ特性の一例を示すグラフである。
図３及び図４に示すように、比較例に係る高周波回路１ａは、上述した第１実施形態に係る高周波回路１（図１及び図２参照）のように、延在部分４１５を備えていない。また、複数のビア６００は、第１接地配線層４１０及び第２接地配線層４２０の縁からの距離、及び互いに隣り合うビア６００同士の距離についても特に限定されていない。
ここで仮に、ワイヤーボンディング３１０及びマイクロストリップライン３２０の接続部分から電磁伝搬が発生したとすると、図３の破線矢印で示すように、第１接地配線層４１０の突出部分を迂回するような伝搬が起き、結果的に複数のマイクロストリップライン３２０間のアイソレーションが悪化してしまう。更に、第１接地配線層４１０の縁からビア６００までの距離Ｌ４が高周波信号の波長の４分の１に近い値であるとすると、複数のマイクロストリップライン３２０間の相互干渉が発生し、よりアイソレーションを悪化させてしまうおそれがある。互いに隣り合うビア６００間の距離Ｌ５についても、高周波信号の波長の４分の１以上であれば、間を抜けて伝搬するおそれがある。
本願発明者の研究によれば、図５に示す比較例に係る高周波回路１ａでの動作シミュレーション結果は、図６に示すようになる。尚、図５は、説明の便宜上、図３と比べると各部材の数や大きさ、配置位置が多少異なるよう図示されているが、第１接地配線層４１０及び第２接地配線層４２０の構成や、互いに隣り合うビア６００間の距離等の各種条件は、図３と概ね同様であるものとする。図６では、２本のマイクロストリップライン３２０に注目し、ＭＭＩＣ２００の送受信端子をＰｏｒｔ２、Ｐｏｒｔ３、他の電子部品側の送受信端子をＰｏｒｔ１、Ｐｏｒｔ４とし、各端子におけるＳパラメータ特性を示している。
図６に示すように、比較例に係る高周波回路１ａでは、Ｓ１１＝２．５ｄＢ、Ｓ２２＝１１ｄＢとなり、比較的大きいリターンロス（即ち、反射損失）が発生していることが分かる。また、Ｓ１２＝７．８ｄＢであり、通過損失によって信号は４分の１以下に減衰してしまう。これら損失の大部分は、例えば大気中に放出され、隣接するマイクロストリップライン３２０に対して電波伝搬する等の影響を及ぼす。アイソレーションのワースト値は、Ｓ１３、Ｓ１４、Ｓ２３、Ｓ２４の中で、Ｓ２３＝１２ｄＢとなっている。尚、Ｓ３１、Ｓ４１、Ｓ３２、Ｓ４２については、Ｓ１３、Ｓ１４、Ｓ２３、Ｓ２４の各々と同じ値になるため、ここでは省略している。アイソレーションはワースト値であっても２０ｄＢ以上となることが好ましく、比較例に係る高周波回路１ａは十分なアイソレーションを確保できているとは言えない。
一方、本願発明者の研究によれば、図７に示す第１実施形態に係る高周波回路１での動作シミュレーション結果は、図８に示すようになる。尚、図７は、説明の便宜上、図１と比べると各部材の数や大きさ、配置位置が多少異なるよう図示されているが、第１接地配線層４１０及び第２接地配線層４２０の構成や、互いに隣り合うビア６００間の距離等の各種条件は、図１と概ね同様であるものとする。図８では、図６の場合と同様に、２本のマイクロストリップライン３２０に注目し、ＭＭＩＣ２００の送受信端子をＰｏｒｔ２、Ｐｏｒｔ３、他の電子部品側の送受信端子をＰｏｒｔ１、Ｐｏｒｔ４とし、各端子におけるＳパラメータ特性を示している。
図８に示すように、第１実施形態に係る高周波回路１では、Ｓ１１＝１６ｄＢ、Ｓ２２＝１０ｄＢとなり、図６に示す場合と比べて、リターンロスが大幅に改善していることが分かる。また、リターンロスが改善したことにより、通過損失もＳ１２＝１．３ｄＢとなっている。アイソレーションのワースト値は、Ｓ１３、Ｓ１４、Ｓ２３、Ｓ２４の中で、Ｓ１４＝２６ｄＢとなっている。このように、第１実施形態に係る高周波回路１では、アイソレーションのワースト値が２０ｄＢ以上となり、比較例と比べると大幅に改善されている。
以上説明した第１実施形態に係る高周波回路１での改善結果は、比較例に係る高周波回路１ａに存在しない延在部分４１５及びビア６００の配置位置に課せられた条件によるものであると言える。具体的には、図１に示すように、延在部分４１５がマイクロストリップライン３２０間を分断するように延在していることで、マイクロストリップライン３２０間の電磁伝搬を好適に抑制することができる。即ち、接地電位とされた層がマイクロストリップライン間に存在することで、図３に示したような電磁伝搬が抑制できる。
また、複数のビア６００は、各々が設けられる第１接地配線層４１０及び第２接地配線層４２０の縁からの距離Ｌ２、及び互いに隣り合うビア６００同士の距離Ｌ３が共に、ワイヤーボンディング３１０及びマイクロストリップライン３２０を介して伝達される高周波信号の波長の４分の１より小さくなるように設けられている。より具体的には、複数のビア６００が第１接地配線層４１０及び第２接地配線層４２０の縁側に近づけて配置されることで、距離Ｌ２が小さくされていると共に、図１に示す複数のビア６００のうち、白抜きで示されるビア６００を追加する。従って、複数のマイクロストリップライン３２０間の相互干渉を効果的に抑制することができる。
尚、上述した白抜きのビア６００は、互いに隣り合うマイクロストリップライン３２０の概ね中心付近に配置されている。このような場合、白抜きでない他のビア６００は、白抜きのビア６００が配置される中心線から左右対称に配置すればよい。これは、白抜きでない他のビア６００を中心線に配置した場合に、中心線に配置した他のビア６００と互いに隣り合う白抜きでないビア６００及び白抜きのビア６００間の距離が、高周波信号の波長の４分の１より小さくできないおそれがあるためである。また、上述の説明では、複数のビアから第１接地配線層４１０及び第２接地配線層４２０の縁までの距離Ｌ２、及び互いに隣り合うビア６００同士の距離Ｌ３は、高周波信号の波長の４分の１より小さいとしているが、距離Ｌ２及び距離Ｌ３は、より小さいほど上述した効果を発揮できる。即ち、距離Ｌ２及び距離Ｌ３は、高周波信号の波長の４分の１より十分小さな値とされることが好ましい。
以上説明したように、第１実施形態に係る高周波回路１によれば、複数のマイクロストリップライン３２０におけるアイソレーションを十分に確保することが可能である。
（２）第２実施形態
図９から図１２を参照して、第１実施形態の高周波回路について説明する。尚、第２実施形態は、第１実施形態と比較して、一部の構成（より具体的には、延在部分４１５の構成）が異なっており、他の構成については概ね同様である。よって以下では、第２実施形態について、第１実施形態との相違点を中心に説明を進める。
（２−１）高周波回路の構成
図９及び図１０を参照して、第２実施形態の高周波回路の構成について説明する。図９は、第２実施形態の高周波回路の構成の一例を示す平面図である。図１０は、第２実施形態の高周波回路の構成の一例を示す側面図である。尚、第１実施形態の高周波回路１と同一の構成については、同一の参照符号を付してその詳細な説明については省略する。
図９及び図１０に示すように、第２実施形態に係る高周波回路２では、第１接地配線層４１０から第２接地配線層４２０に向けて延びる延在部分が、第２接地配線層４２０まで達している。言い換えれば、第１接地配線層４１０及び第２接地配線層４２０は、接続部分４１５を介して、互いに電気的に接続された状態とされている。
（２−２）作用効果
図１２を参照して、第２実施形態の高周波回路の効果について詳細に説明する。図１２は、第２実施形態の高周波回路におけるＳパラメータ特性の一例を示すグラフである。
本願発明者の研究によれば、図１１に示す第２実施形態に係る高周波回路２での動作シミュレーション結果は、図１２に示すようになる。尚、図１１は、説明の便宜上、図９と比べると各部材の数や大きさ、配置位置等が多少異なるように図示されているが、第１接地配線層４１０及び第２接地配線層４２０の構成や、互いに隣り合うビア６００間の距離等の各種条件は、図９と概ね同様であるものとする。図１２では、図６及び図８の場合と同様に、２本のマイクロストリップライン３２０に注目し、ＭＭＩＣ２００の送受信端子をＰｏｒｔ２、Ｐｏｒｔ３、他の電子部品側の送受信端子をＰｏｒｔ１、Ｐｏｒｔ４とし、各端子におけるＳパラメータ特性を示している。
図１２に示すように、第２実施形態に係る高周波回路２では、Ｓ１１＝１７ｄＢ、Ｓ２２＝１０ｄＢとなり、図８に示す第１実施形態の場合と比べても、リターンロスが改善していることが分かる。また、通過損失もＳ１２＝１．２ｄＢとなっている。アイソレーションのワースト値は、Ｓ１３、Ｓ１４、Ｓ２３、Ｓ２４の中で、Ｓ１４＝２７ｄＢとなっている。このように、第２実施形態に係る高周波回路２では、第１実施形態の場合と比べても、アイソレーションが更に改善されている。
以上説明した第２実施形態に係る高周波回路２での改善結果は、第１接地配線層４１０から延在している延在部分４１５が、第２接地配線層４２０にまで達していることによるものであると言える。具体的には、図９に示すように、延在部分４１５が第２接地配線層４２０にまで達することで、互いに隣り合うマイクロストリップライン３２０間には、いずれの箇所においても、第１接地配線層４１０からが存在することになる。従って、図３に示したような電磁伝搬を極めて好適に抑制できる。
以上説明したように、第２実施形態に係る高周波回路によれば、複数のマイクロストリップライン３２０におけるアイソレーションを、第１実施形態より好適に確保することが可能である。
以上説明した実施形態に関して、更に以下の付記を開示する。
（付記１）
複数の配置面を有する基板（１００）と、前記基板（１００）の一端側に配置された一の電子部品（２００）と、前記基板（１００）の他端側に配置された他の電子部品と、前記一の電子部品（２００）と少なくとも部分的に重なる位置に設けられており、前記一の電子部品（２００）に接地電位を供給する第１接地配線層（４１０）と、前記他の電子部品と少なくとも部分的に重なる位置に設けられており、前記他の電子部品に接地電位を供給する第２接地配線層（４２０）と、前記第１接地配線層（４１０）及び前記第２接地配線層（４２０）と同じ配置面に設けられており、前記一の電子部品（２００）及び前記他の電子部品間で高周波信号を伝達する複数の信号線路（３２０）と、前記第１接地配線層（４１０）及び前記第２接地配線層（４２０）と異なる配置面に設けられており、前記複数の配置面間を貫通する複数の貫通導体（６００）を介して前記第１接地配線層（４１０）及び前記第２接地配線層（４２０）の各々と電気的に接続された接地層（５００）とを備え、前記第１接地配線層（４１０）及び前記第２接地配線層（４２０）の少なくとも一方は、他方側に向かって前記複数の信号線路（３２０）間を分断するように延在する延在部分（４１５）を有し、前記複数の貫通導体（６００）は、前記第１接地配線層（４１０）及び前記第２接地配線層（４２０）の縁からの距離、及び互いに隣り合う貫通導体（６００）同士の距離が、前記高周波信号の波長の４分の１より小さくなるように設けられていることを特徴とする高周波回路（１、図１、図２）。
（付記２）
前記第１接地配線層（４１０）及び前記第２接地配線層（４２０）は、前記延在部分（４１５）を介して互いに電気的に接続されていることを特徴とする付記１に記載の高周波回路（２，図９，１０）。
（付記３）
前記延在部分（４１５）は、少なくとも前記複数の信号線路（３２０）間の距離が最も小さくなる箇所にまで延在していることを特徴とする付記１に記載の高周波回路（１，図１，２）。
（付記４）
前記延在部分（４１５）は、前記他方に対向する先端部が半円形状とされていることを特徴とする付記１又は３に記載の高周波回路（１，図１，２）。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う高周波回路もまた本発明の技術的範囲に含まれるものである。
１，２ 高周波回路
１００ 基板
１１０ 第１の層
１１５ 中間層
１２０ 第２の層
１３０ 第３の層
２００ ＭＭＩＣ
３１０ ワイヤーボンディング
３２０ マイクロストリップライン
４１０ 第１接地配線層
４１５ 延在部分
４２０ 第２接地配線層
５００ 接地層
６００ ビア

Claims (3)

  1. 複数の配置面を有する基板と、
    前記基板の一端側に配置された一の電子部品と、
    前記基板の他端側に配置された他の電子部品と、
    前記一の電子部品と少なくとも部分的に重なる位置に設けられており、前記一の電子部品に接地電位を供給する第１接地配線層と、
    前記他の電子部品と少なくとも部分的に重なる位置に、前記第１接地配線層と電気的に分離して設けられており、前記他の電子部品に接地電位を供給する第２接地配線層と、
    前記第１接地配線層及び前記第２接地配線層と同じ配置面に設けられており、前記一の電子部品及び前記他の電子部品間で高周波信号を伝達する複数の信号線路と、
    前記第１接地配線層及び前記第２接地配線層と異なる配置面に設けられており、前記複数の配置面間を貫通する複数の貫通導体を介して前記第１接地配線層及び前記第２接地配線層の各々と電気的に接続された接地層と
    を備え、
    前記第１接地配線層及び前記第２接地配線層の少なくとも一方は、他方側に向かって前記複数の信号線路間を分断するように延在する延在部分を有し、
    前記複数の貫通導体は、前記第１接地配線層及び前記第２接地配線層の縁からの距離、及び互いに隣り合う貫通導体同士の距離が、前記高周波信号の波長の４分の１より小さくなるように設けられている
    ことを特徴とする高周波回路。
  2. 前記延在部分は、少なくとも前記複数の信号線路間の距離が最も小さくなる箇所にまで延在していることを特徴とする請求項１に記載の高周波回路。
  3. 前記延在部分は、前記他方に対向する先端部が半円形状とされていることを特徴とする請求項１又は２に記載の高周波回路。
JP2010290775A 2010-12-27 2010-12-27 高周波回路 Expired - Fee Related JP5750885B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010290775A JP5750885B2 (ja) 2010-12-27 2010-12-27 高周波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010290775A JP5750885B2 (ja) 2010-12-27 2010-12-27 高周波回路

Publications (2)

Publication Number Publication Date
JP2012138506A JP2012138506A (ja) 2012-07-19
JP5750885B2 true JP5750885B2 (ja) 2015-07-22

Family

ID=46675687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010290775A Expired - Fee Related JP5750885B2 (ja) 2010-12-27 2010-12-27 高周波回路

Country Status (1)

Country Link
JP (1) JP5750885B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406125A (en) * 1993-04-15 1995-04-11 Martin Marietta Corp. Semiconductor device having a metalized via hole
JP3784185B2 (ja) * 1999-01-08 2006-06-07 京セラ株式会社 電子部品搭載用配線基板

Also Published As

Publication number Publication date
JP2012138506A (ja) 2012-07-19

Similar Documents

Publication Publication Date Title
JP6524986B2 (ja) 高周波モジュール、アンテナ付き基板、及び高周波回路基板
US10056669B2 (en) Transmission line
JP5117632B1 (ja) 高周波回路モジュール
JP5694251B2 (ja) Ｅｂｇ構造体および回路基板
US9406622B2 (en) Electronic circuit and semiconductor component
JP4916300B2 (ja) 多層配線基板
JP5018858B2 (ja) 高周波モジュール
US7947908B2 (en) Electronic device
JP5422078B1 (ja) 高周波回路モジュール
WO2012042717A1 (ja) 構造体及び配線基板
EP2284881B1 (en) High frequency module including a storing case and a plurality of high frequency circuits
JP6674824B2 (ja) 多層基板回路モジュール、無線通信装置およびレーダ装置
US20150021748A1 (en) Semiconductor device
JP2012069571A (ja) 半導体集積回路装置
JP5750885B2 (ja) 高周波回路
JP5900616B2 (ja) 複合モジュール
JP5334686B2 (ja) 多層高周波パッケージ基板
US20200381376A1 (en) Electronic circuit
JP6125886B2 (ja) 不平衡平衡変換器
JP2011155586A (ja) 周波回路基板、およびこれを備える周波モジュール
JP6282367B2 (ja) 不平衡平衡変換器
JP5910963B2 (ja) カプラおよび半導体装置
JP2020099026A (ja) インピーダンス補償回路
JP5234527B2 (ja) 部品内蔵基板
US20210410269A1 (en) High-frequency circuit and communication module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150504

R150 Certificate of patent or registration of utility model

Ref document number: 5750885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees